DE112019000469T5 - Leistungshalbleitervorrichtung - Google Patents

Leistungshalbleitervorrichtung Download PDF

Info

Publication number
DE112019000469T5
DE112019000469T5 DE112019000469.7T DE112019000469T DE112019000469T5 DE 112019000469 T5 DE112019000469 T5 DE 112019000469T5 DE 112019000469 T DE112019000469 T DE 112019000469T DE 112019000469 T5 DE112019000469 T5 DE 112019000469T5
Authority
DE
Germany
Prior art keywords
conductor
source
sub
wiring
semiconductor elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019000469.7T
Other languages
English (en)
Inventor
Takashi Hirao
Haruka Shimizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Publication of DE112019000469T5 publication Critical patent/DE112019000469T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08116—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Aufgabe der vorliegenden Erfindung ist die Verbesserung der Montagefähigkeit einer Leistungshalbleitervorrichtung. Eine Leistungshalbleitervorrichtung enthält mehrere Untermodule, die ein Halbleiterelement, das zwischen einem Source-Leiter und einem Drain-Leiter eingefügt ist, eine Erfassungsverdrahtung, die ein Erfassungssignal des Halbleiterelements sendet, und einen Isolierabschnitt, in dem die Erfassungsverdrahtung und der Erfassungsleiter angeordnet sind, enthalten, und in jedem der mehreren Untermodule einen Source-Außenleiter, der den Source-Leiter umgebend gebildet ist und der mit dem Source-Leiter zusammengefügt ist. Jeder in den mehreren Untermodulen enthaltene Source-Leiter enthält Vorsprungabschnitte, die in Richtung der Sensorverdrahtung von dem Source-Leiter gebildet sind, die mit der Erfassungsverdrahtung verbunden sind und die eine Entfernung zwischen der Erfassungsverdrahtung und dem Source-Außenleiter definieren.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Leistungshalbleitervorrichtung.
  • Stand der Technik
  • Leistungshalbleiterelemente werden für Verbraucher, im Fahrzeug, bei der Eisenbahn und in Umspannwerken umfassend verwendet. In Leistungshalbleitervorrichtungen sind eine Erweiterung der Nutzung und eine Kostensenkung, z. B. eine verbesserte Montierbarkeit, erforderlich. PTL 1 offenbart ein Leistungshalbleitermodul, das ein Leistungshalbleiterelement enthält, das eine erste Elektrodenoberfläche, auf der eine Gate-Elektrode und eine Emitterelektrode gebildet sind, und eine zweite Elektrodenoberfläche, auf der eine Kollektorelektrode gebildet ist, eine erste leitfähige Platte, die in der Weise angeordnet ist, dass sie der ersten Elektrodenoberfläche zugewandt ist und mit der Emitterelektrode elektrisch verbunden ist, eine zweite leitfähige Platte, die in der Weise angeordnet ist, dass sie der zweiten Elektrodenoberfläche zugeordnet ist und mit der Kollektorelektrode elektrisch verbunden ist, einen ersten Signalleiter, der mit der Gate-Elektrode elektrisch verbunden ist und ein Signal an die Gate-Elektrode sendet, und einen zweiten Signalleiter, der mit einer Kelvin-Emitterelektrode zum Messen eines Referenzpotentials des Signals elektrisch verbunden ist, aufweist. Dadurch, dass die erste leitfähige Platte mit dem zweiten Signalleiter elektrisch verbunden wird, wird ein Teil der ersten leitfähigen Platte als die Kelvin-Emitterelektrode verwendet.
  • Liste der Entgegenhaltungen
  • Patentliteratur
  • PTL 1: JP 2014-067897 A
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • In der in PTL 1 beschriebenen Erfindung gibt es Raum für Verbesserung der Montierbarkeit einer Leistungshalbleitervorrichtung.
  • Lösung des Problems
  • Eine Leistungshalbleitervorrichtung gemäß einem ersten Aspekt der vorliegenden Erfindung enthält mehrere Untermodule, die ein Halbleiterelement, das zwischen einem Source-Leiter und einem Drain-Leiter eingefügt ist, eine Erfassungsverdrahtung, die ein Erfassungssignal des Halbleiterelements sendet, und einen Isolierabschnitt, in dem die Erfassungsverdrahtung und der Erfassungsleiter angeordnet sind, enthalten, und in jedem der mehreren Untermodule einen Source-Außenleiter, der den Source-Leiter umgebend gebildet ist und der mit dem Source-Leiter zusammengefügt ist. Jeder in den mehreren Untermodulen enthaltene Source-Leiter enthält Vorsprungabschnitte, die in Richtung der Sensorverdrahtung von dem Source-Leiter gebildet sind, die mit der Erfassungsverdrahtung verbunden sind und die eine Entfernung zwischen der Erfassungsverdrahtung und dem Source-Außenleiter definieren.
  • Vorteilhafte Wirkungen der Erfindung
  • Gemäß der vorliegenden Erfindung kann die Montierbarkeit der Leistungshalbleitervorichtung verbessert werden.
  • Figurenliste
    • 1 ist eine perspektivische Explosionsdarstellung einer Leistungshalbleitervorrichtung 100.
    • 2 ist eine perspektivische Explosionsdarstellung eines Untermoduls 90.
    • 3 ist eine schematische Darstellung, die einen Zustand darstellt, in dem ein Source-Leiter 10 und ein Drain-Leiter 20 kombiniert sind.
    • 4 ist eine Vorderansicht der Leistungshalbleitervorrichtung 100.
    • 5 ist eine Ersatzschaltung des Untermoduls 90.
    • 6 ist eine Draufsicht des Untermoduls 90, wobei der Source-Leiter 10 entfernt ist.
    • 7 ist eine schematische Darstellung, die Gebiete darstellt, in denen Kontaktgebiete 23A vorhanden sind.
    • 8 ist eine schematische Darstellung, die einen Vergleich zwischen der Leistungshalbleitervorrichtung 100 gemäß der vorliegenden Ausführungsform und einer Leistungshalbleitervorrichtung 100Z gemäß einem Vergleichsbeispiel darstellt.
    • 9 ist eine Draufsicht eines Untermoduls 90A gemäß dem Änderungsbeispiel 1.
    • 10 ist eine Draufsicht eines Untermoduls 90B gemäß dem Änderungsbeispiel 2.
    • 11 ist eine Ansicht, die einen Source-Leiter 10A gemäß dem Änderungsbeispiel 3 darstellt.
  • Beschreibung von Ausführungsformen
  • - Ausführungsform -
  • Im Folgenden wird anhand von 1 bis 8 eine Ausführungsform einer Leistungshalbleitervorrichtung beschrieben.
  • 1 ist eine perspektivische Explosionsdarstellung einer Leistungshalbleitervorrichtung 100 gemäß der vorliegenden Erfindung. Die Leistungshalbleitervorrichtung 100 enthält vier Untermodule 90, einen Source-Außenleiter 110 und einen Drain-Außenleiter 120. Die vier Untermodule 90 können in zwei Untermodule 90, die eine Schaltung des oberen Zweigs bilden, und in zwei Untermodule 90, die eine Schaltung des unteren Zweigs bilden, klassifiziert werden. Die Konfigurationen der Untermodule 90 sind hier dieselben.
  • 2 ist eine perspektivische Explosionsdarstellung des Untermoduls 90. Das Untermodul 90 enthält einen Source-Leiter 10 in einem oberen Teil des Diagramms, einen Drain-Leiter 20 in einem unteren Teil des Diagramms und vier Halbleiterelemente 30, die mit dem Drain-Leiter 20 verbunden sind. Die vier Halbleiterelemente 30 weisen dieselbe Konfiguration auf und die vier Halbleiterelemente 30 sind parallelgeschaltet, so dass das Untermodul 90 einen hohen Strom bewältigen kann. Der Source-Leiter 10 enthält an vier Ecken Vorsprungabschnitte 11. Der Source-Leiter 10 ist aus Metall wie etwa Kupfer oder Aluminium hergestellt und die Vorsprungabschnitte 11 sind durch Pressen oder Schneiden gebildet.
  • Die vier an dem Source-Leiter 10 vorgesehen Vorsprungabschnitte 11 entsprechen in einer eineindeutigen Beziehung den vier Halbleiterelementen 30. Der Vorsprungabschnitt 11 stellt aus zwei Gründen eine bestimmte Dicke sicher. Der erste Grund ist, Festigkeit sicherzustellen, um eine Entfernung zwischen dem Source-Außenleiter 110 und dem Drain-Außenleiter 120 zu definieren. Der zweite Grund ist das Verringern einer Induktivität. Einzelheiten werden im Folgenden beschrieben.
  • Der Drain-Leiter 20 weist auf der gesamten Oberfläche eine Isolierschicht 21 auf und weist auf der Isolierschicht 21 eine Gate-Verdrahtung 22 und eine Erfassungsverdrahtung 23 auf. Auf der Oberfläche des Drain-Leiters 20, die ein Gebiet ist, in dem das Halbleiterelement 30 angeordnet ist, ist die Isolierschicht 21 hier nicht vorgesehen. Für die Isolierschicht 21 können z. B. Harz oder Keramik verwendet werden. Sowohl die Gate-Verdrahtung 22 als auch die Erfassungsverdrahtung 23 ist ferner mit einem Ansteuercontroller (nicht dargestellt) verbunden, der über eine Verdrahtung (nicht gezeigt) einen Betrieb des Halbleiterelements 30 steuert. „Erfassung“ hat verschiedene Namen. Zum Beispiel sind „Source-Erfassung“, „Kelvin-Source“, „Kelvin-Emitter“ und „Kelvin-Erfassung“ alle in derselben Bedeutung wie „Erfassung“ verwendet.
  • Der Ansteuercontroller (nicht dargestellt) legt an einen Gate-Anschluss 32 des Halbleiterelements 30 über die Gate-Verdrahtung 22 mit einer Verbindung zu einem Source-Anschluss 31 des Halbleiterelements 30 über die Erfassungsverdrahtung 23 als Masse, d. h. als ein Referenzpotential, eine Spannung an. Im Folgenden ist ein induktives Element in Verbindung mit dem Source-Anschluss 31 des Halbleiterelements 30 über die Erfassungsverdrahtung 32 als eine „Induktivität in Bezug auf ein Erfassungssignal“ bezeichnet. Obgleich zwei Gründe beschrieben sind, weshalb der Vorsprungabschnitt 11 eine bestimmte Dicke aufweisen muss, ist der zweite Grund genau die Verringerung der Induktivität in Bezug auf das Erfassungssignal.
  • Das Halbleiterelement 30 ist z. B. ein Si-IGBT oder ein SiC-MOSFET. Das Halbleiterelement 30 enthält den Source-Anschluss 31, den Gate-Anschluss 32 und einen Drain-Anschluss (nicht dargestellt). Wie in 2 dargestellt ist, weist der Source-Anschluss 31 eine große Fläche auf und weist der Gate-Anschluss 32 eine kleine Fläche auf. Der Grund, weshalb die Fläche des Source-Anschlusses 31 groß eingestellt ist, sind hauptsächlich zwei Gründe. Der erste Grund ist zu veranlassen, dass ein hoher Strom leicht fließt, und der zweite Grund ist die Verringerung der Induktivität.
  • In einer in 2 dargestellten Lage des Halbleiterelements 30 ist der Drain-Anschluss des Halbleiterelements 30 in der schematischen Darstellung in einer Richtung nach unten vorhanden und sind der Drain-Anschluss und der Drain-Leiter 20 elektrisch verbunden. Der Source-Anschluss 31 ist durch Zusammenfügen des Source-Leiters 10 mit dem Drain-Leiter 20 mit dem Source-Leiter 10 elektrisch verbunden. Zwischen dem Source-Anschluss 31 und dem Source-Leiter 10 kann hier ein Fügeabschnitt wie etwa Lötmittel gebildet sein oder kann ferner ein Metallblock vorgesehen sein. Der Gate-Anschluss 32 des Halbleiterelements 30 ist durch einen Kontaktierungsdraht 33 mit der Gate-Verdrahtung 22 verbunden.
  • Die vier in dem Gebiet der Erfassungsverdrahtung 23 enthaltenen Quadrate sind Kontaktgebiete 23A, die mit den Vorsprungabschnitten 11 in Kontakt stehen. Die Kontaktgebiete 23A befinden sich näherungsweise an vier Ecken des Drain-Leiters 20 und befinden sich in einem Gebiet außerhalb des Halbleiterelements 30. Einzelheiten werden im Folgenden beschrieben. Die Gate-Verdrahtung 22 weist Gebiete auf, mit denen die Kontaktierungsdrähte 33 vorn und hinten in der schematischen Darstellung verbunden sind, und diese Gebiete sind mit einer Mitte in der Breitenrichtung aus 2 verbunden. Da das Halbleiterelement 30 eine große Menge Wärme erzeugt, gibt es unter dem Gesichtspunkt der Wärmeableitung ein Problem, das Halbleiterelement 30 in der Nähe des Drain-Leiters 20 anzuordnen, so dass das Halbleiterelement von dem Drain-Leiter 20 entfernt angeordnet ist. Dementsprechend ist die Gate-Verdrahtung 22 in diesem leeren Raum angeordnet.
  • 3 ist eine schematische Darstellung, die einen Zustand darstellt, in dem der Source-Leiter 10 und der Drain-Leiter 20 kombiniert sind. Der Source-Leiter 10 ist mit dem Source-Anschluss 31 des Halbleiterelements 30 elektrisch verbunden und die Vorsprungabschnitte 11 sind mit der Erfassungsverdrahtung 23 elektrisch verbunden.
  • 4 ist eine Vorderansicht der Leistungshalbleitervorrichtung 100. 4 stellt hier nur zwei Untermodule 90 dar. 4 stellt Fügeabschnitte 5A bis 5E dar, die in 1 bis 3 nicht dargestellt sind. Der Fügeabschnitt ist z. B. Lötmittel oder Sintermetall.
  • Die Entfernung zwischen dem Source-Außenleiter 110 und dem Drain-Außenleiter 120 ist durch eine Dicke des Drain-Leiters 20, durch eine Dicke der Erfassungsverdrahtung 23 und durch eine Länge des Vorsprungabschnitts 11 definiert. Das heißt, die Höhen des Fügeabschnitts 5B und des Fügeabschnitts 5C in Kontakt mit dem Halbleiterelement 30 werden durch eine Differenz zwischen der Länge des Vorsprungabschnitts 11 und einer Dicke des Halbleiterelements 30 entschieden. Somit kann eine Höhe des Untermoduls 90 durch Managen der Länge des Vorsprungabschnitts 11 und einer Höhe des Drain-Leiters 20 mit hoher Genauigkeit gemanagt werden. Die Haftung zwischen dem Untermodul 90 und dem Source-Außenleiter 110 und die Haftung zwischen dem Untermodul 90 und dem Drain-Außenleiter 120 können durch gleichförmiges Einstellen der Höhen aller Untermodule 90 mit hoher Genauigkeit gesteuert werden. Diese Haftungen sind wichtig für die Elektrizitätsübertragung und für die Wärmeableitung.
  • (Einfluss der Induktivität)
  • 5 ist eine Ersatzschaltung des Untermoduls 90. 5 stellt hier der Einfachheit halber nur einen Zweig dar. 5(a) ist ein Stromlaufplan, der ideale Erfassungsverbindungen darstellt, wie sie in 1 bis 4 dargestellt sind, und 5(b) ist ein Stromlaufplan, der unerwünschte Erfassungsverbindungen darstellt. Eine 5(b) entsprechende Konfiguration entspricht z. B. einer Konfiguration, in der der Vorsprungabschnitt 11 durch einen dünnen Draht ersetzt ist, oder einer Konfiguration, in der der Vorsprungabschnitt 11 in der Nähe einer Mitte des Source-Leiters 10 gebildet ist. Das in 5 dargestellte L ist eine auf einem Flussweg eines Stroms vorhandene Induktivität. Das heißt, in 5(a) weist die Induktivität in Bezug auf das Erfassungssignal einen kleinen Wert auf, der vernachlässigbar sein kann, und in 5(b) weist die Induktivität in Bezug auf das Erfassungssignal einen Wert auf, der nicht ignoriert werden kann.
  • Wenn durch den Source-Anschluss 31 ein hoher Strom zu fließen beginnt und wenn das Fließen des Stroms anhält, wird vor und hinter der Induktivität L eine Potentialdifferenz V erzeugt, die in der folgenden Gleichung 1 dargestellt ist. V = L di / dt
    Figure DE112019000469T5_0001
  • Da das Erfassungssignal als die Masse eines Gate-Signals fungiert, gibt es Bedenken, dass das Halbleiterelement 30 in dem in 5(b) dargestellten Zustand wegen der Potentialdifferenz gestört werden kann. Wenn der Ansteuercontroller (nicht dargestellt) das Gate-Signal ausgibt, tritt wegen der Anwesenheit der Induktivität eine Zeitverzögerung auf. Wenn die Zeitverzögerung in Abhängigkeit von dem Halbleiterelement 30 variiert, tritt eine Störung auf, da sich an dem Halbleiterelement 30, das betrieben wird, eine Last konzentriert. Dementsprechend sind die in 5(a) dargestellten Erfassungsverbindungen erwünscht.
  • (Draufsicht des Untermoduls 90)
  • 6 ist eine Draufsicht des Untermoduls 90, bei der der Source-Leiter 10 entfernt ist.
  • In 6 sind der Drain-Leiter 20, die Isolierschicht 21, die Gate-Verdrahtung 22 und die Erfassungsverdrahtung 23 schematisch dargestellt. Die Isolierschicht 21 ist zwischen dem Drain-Leiter 20 und der Erfassungsverdrahtung 23 und zwischen der Erfassungsverdrahtung 23 und der Gate-Verdrahtung 22 gebildet. In einer Mitte von 6 sind in vorgegebenen Abständen vier im Wesentlichen quadratische Halbleiterelemente 30 angeordnet. Dies ist so, da die Halbleiterelemente 30 eine große Menge Wärme erzeugen und keine ausreichende Wärme abgeleitet werden kann, wenn diese Halbleiterelemente dicht angeordnet sind.
  • Die Erfassungsverdrahtung 23 verläuft in dem oberen und in dem unteren Teil von 6 und Gebiete der Erfassungsverdrahtung 23 in dem oberen und in dem unteren Teil von 6 sind durch die Mitte von 6, d. h. zwischen den Halbleiterelementen 30, verbunden.
  • Außerdem weist die Gate-Verdrahtung 22 in dem oberen und in dem unteren Teil von 6 Gebiete wie die Erfassungsverdrahtung 23 auf und sind die Gebiete der Gate-Verdrahtung 22 in dem oberen und in dem unteren Teil von 6 durch die Mitte von 6, d. h. zwischen den Halbleiterelementen 30, verbunden. Wie oben beschrieben ist, sind die Gate-Verdrahtung 22 und die Erfassungsverdrahtung 23 durch Nutzung der Gebiete in der Mitte von 6 angeordnet, die durch das Problem der Wärmeerzeugung erzeugt sind. Nachfolgend werden Gebiete beschrieben, in denen die Kontaktgebiete 23A vorhanden sind.
  • 7 ist eine schematische Darstellung zur Beschreibung der Gebiete, in denen die Kontaktgebiete 23A vorhanden sind. 7 ist eine Draufsicht des Untermoduls 90 wie in 6. In 7 sind Gebiete, in denen die Halbleiterelemente 30 angeordnet sind, als erste Gebiete S1 definiert und ist ein Gebiet zwischen den Halbleiterelementen 30 als ein zweites Gebiet S2 definiert. Das zweite Gebiet S2 kann auch als ein Gebiet bezeichnet werden, das zwischen den Halbleiterelementen 30 geschichtet ist. Die Kontaktgebiete 23A sind in Gebieten, die mit dem ersten Gebiet S1 und mit dem zweiten Gebiet S2 nicht überlappen, und in der Nähe der ersten Gebiete S1 gebildet. Wie oben beschrieben ist, sind die Vorsprungabschnitte 11 in der in 7 dargestellten Draufsicht gesehen, d. h., von der Anordnungsrichtung des Source-Leiters 10 und des Drain-Leiters 20 gesehen, an Positionen gebildet, die mit den ersten Gebieten S1 und mit dem zweiten Gebiet S2 nicht überlappen, da die Kontaktgebiete 23A Gebiete sind, die mit den Vorsprungabschnitten 11 in Kontakt stehen.
  • Gemäß der oben erwähnten Ausführungsform werden die folgenden vorteilhaften Wirkungen erhalten.
  • (1) Die Leistungshalbleitervorrichtung 100 enthält die vier Untermodule 90 und den Source-Außenleiter 110. Das Untermodul 90 enthält das Halbleiterelement 30, das zwischen den Source-Leiter 10 und den Drain-Leiter 20 geschichtet ist, die Erfassungsverdrahtung 23, die das Erfassungssignal des Halbleiterelements 30 sendet, und die Isolierschicht 21, auf der die Erfassungsverdrahtung 23 und der Source-Leiter 10 angeordnet sind. Der Source-Außenleiter 110 ist so gebildet, dass er die Source-Leiter 10 der mehreren Untermodule 90 umgibt, und ist mit den Source-Leitern 10 zusammengefügt. Jeder der Source-Leiter 10 enthält die Vorsprungabschnitte 11, die von dem Source-Leiter 10 in Richtung der Erfassungsverdrahtung 23 gebildet sind, die mit der Erfassungsverdrahtung 23 verbunden sind und die die Entfernung zwischen der Erfassungsverdrahtung 23 und dem Source-Außenleiter 110 definieren. Somit kann die Induktivität in Bezug auf das Erfassungssignal durch die Vorsprungabschnitte 11 verringert sein und sind die Höhen der Untermodule 90 dadurch, dass die Höhenrichtung der Vorsprungabschnitte 11 definiert ist, gleichförmig. Dementsprechend kann die Haftung zwischen dem Source-Leiter 10 und dem Source-Außenleiter 110 verbessert sein. Das heißt, die Montierbarkeit der Leistungshalbleitervorrichtung 100 kann verbessert sein.
  • Da die Induktivität bereits beschrieben worden ist, wird hier die Haftung zwischen dem Source-Leiter 10 und dem Source-Außenleiter 110 beschrieben. 8 ist eine schematische Darstellung, die einen Vergleich zwischen der Leistungshalbleitervorrichtung 100 gemäß der vorliegenden Ausführungsform und einer Leistungshalbleitervorrichtung 100Z gemäß einem Vergleichsbeispiel darstellt. Die in 8(a) dargestellte Leistungshalbleitervorrichtung 100 ist dieselbe wie die aus 4. Die in 8(b) dargestellte Leistungshalbleitervorrichtung 100Z enthält mehrere Untermodule 90Z und jedes Untermodul 90Z enthält einen Source-Leiter 10Z. Da der Source-Leiter 10Z gemäß dem Vergleichsbeispiel die Vorsprungabschnitte 11 nicht enthält, ist es schwierig, die Entfernung zwischen dem Source-Leiter 10Z und dem Drain-Leiter 20Z auf einen spezifizierten Wert einzustellen, und neigt der Source-Leiter dazu, wie in 8(b) dargestellt ist, schief zu sein. Das heißt, es ist schwierig, einen Source-Außenleiter 110Z mit dem Untermodul 90Z in engen Kontakt zu bringen.
  • Genauer können der Source-Außenleiter 110Z und das Untermodul 90Z miteinander in engen Kontakt gebracht werden, wenn die Leistungshalbleitervorrichtung 100Z nur ein Untermodul 90Z enthält. Allerdings können der Source-Außenleiter 110Z und das Untermodul 90Z nicht in engen Kontakt miteinander gebracht werden, da die Leistungshalbleitervorrichtung 100Z die mehreren Untermodule 90Z enthält, es sei denn, dass die Höhen aller Untermodule 90Z gleichförmig und horizontal sind. Wie oben beschrieben wurde, kann die Haftung zwischen dem Source-Leiter 10 und dem Source-Außenleiter 110 im Vergleich zu dem Vergleichsbeispiel, das die Vorsprungabschnitte 11 nicht enthält, anhand von 8 verbessert sein, da die Leistungshalbleitervorrichtung 100 gemäß der vorliegenden Ausführungsform die Vorsprungabschnitte 11 enthält.
  • (2) Jedes der mehreren Untermodule 90 enthält die mehreren Halbleiterelemente 30, die das Halbleiterelement 30 enthalten. Von der Anordnungsrichtung des Source-Leiters 10 und des Drain-Leiters 20 gesehen, sind die Vorsprungabschnitte 11 an Positionen gebildet, die mit den ersten Gebieten S1, in denen die mehreren Halbleiterelemente 30 angeordnet sind, und mit dem zweiten Gebiet S2 zwischen den mehreren Halbleiterelementen 30 nicht überlappen. Dementsprechend kann die Induktivität in Bezug auf das Erfassungssignal verringert sein und können eine Störung und Beschädigung des Halbleiterelements 30 verhindert werden.
  • (3) Jedes der mehreren Untermodule 90 enthält die mehreren Halbleiterelemente 30, die das Halbleiterelement 30 enthalten. Die Anzahl der Vorsprungabschnitte 11 ist dieselbe wie die Anzahl der mehreren Halbleiterelemente 30. Somit kann die Induktivität in Bezug auf das Erfassungssignal für jedes der in dem Untermodul 90 enthaltenen Halbleiterelemente 30 verringert werden und können die Störung und die Beschädigung des Halbleiterelements 30 verhindert werden. Wie oben beschrieben wurde, ist es erwünscht, dass die Kontaktgebiete 23A außerhalb der ersten Gebiete S1 und des zweiten Gebiets S2 sind und in der Nähe der Halbleiterelemente 30 sind. Dementsprechend können alle Bedingungen nicht gleichzeitig erfüllt werden, wenn die Anzahl der Vorsprungabschnitte 11 kleiner als die Anzahl der Halbleiterelemente 30 ist. Wenn dagegen wie in der vorliegenden Ausführungsform dieselbe Anzahl von Vorsprungabschnitten 11 wie die Anzahl von Halbleiterelementen 30 gebildet sind, können die Vorsprungabschnitte 11 für jedes Halbleiterelement 30 an geeigneten Positionen gebildet sein.
  • (4) Von der Anordnungsrichtung des Source-Leiters 10 und des Drain-Leiters 20 gesehen ist die Erfassungsverdrahtung 23 in der Weise gebildet, dass sie zwischen den mehreren Halbleiterelementen 30 gebildet ist. Dementsprechend kann die Leistungshalbleitervorrichtung 100 durch effektive Nutzung eines Zwischenraums zwischen den Halbleiterelementen 30, die für die effiziente Wärmeableitung in Abständen angeordnet sind, miniaturisiert werden.
  • (Änderungsbeispiel 1)
  • In der oben erwähnten Ausführungsform enthält das Untermodul 90 die vier Halbleiterelemente 30. Allerdings ist die Anzahl der in dem Untermodul 90 vorgesehenen Halbleiterelemente 30 nicht auf vier beschränkt und kann sie eines oder mehrere sein.
  • 9 ist eine Draufsicht eines Untermoduls 90A, das drei Halbleiterelemente 30 enthält, gemäß dem Änderungsbeispiel 1. Der Source-Leiter 10 ist hier in 9 nicht dargestellt. Das Untermodul 90A enthält Kontaktgebiete 23A, die den drei Halbleiterelementen 30 entsprechen, und zwischen den Halbleiterelementen 30 ist wie in der oben erwähnten Ausführungsform die mit den Kontaktgebieten 23A verbundene Erfassungsverdrahtung 23 gebildet. In 9 sind die Vorsprungabschnitte 11 ebenfalls an Positionen gebildet, die mit Gebieten, in denen die mehreren Halbleiterelemente 30 angeordnet sind, und mit einem Gebiet zwischen den Halbleiterelementen 30 nicht überlappen.
  • (Änderungsbeispiel 2)
  • In der oben erwähnten Ausführungsform ist die Anzahl der in jedem Untermodul 90 vorgesehenen Vorsprungabschnitte 11 dieselbe wie die Anzahl der Halbleiterelemente 30. Allerdings kann die Anzahl der in jedem Untermodul 90 vorgesehenen Vorsprungabschnitte 11 größer oder kleiner als die Anzahl der Halbleiterelemente 30 sein. In jedem Untermodul 90 können wenigstens zwei Vorsprungabschnitte 11 vorgesehen sein.
  • 10 ist eine Draufsicht eines Untermoduls 90B gemäß dem Änderungsbeispiel 2. Der Source-Leiter 10 ist hier in 10 nicht dargestellt. Das Untermodul 90B enthält sechs Halbleiterelemente 30, vier Vorsprungabschnitte 11 und vier Kontaktgebiete 23A. In 10 sind die Vorsprungabschnitte 11 an Positionen gebildet, die Gebiete, in denen die mehreren Halbleiterelemente 30 angeordnet sind, und ein Gebiet zwischen den Halbleiterelementen 30 nicht überlappen.
  • (Änderungsbeispiel 3)
  • In der oben erwähnten Ausführungsform ist der Source-Leiter 10 durch Pressen oder Schneiden einteilig mit den Vorsprungabschnitten 11 gebildet. Allerdings können die Vorsprungabschnitte 11 unter Verwendung eines anderen Glieds als des Source-Leiters gebildet sein und können sie durch Metallfügeabschnitte verbunden sein.
  • 11 ist eine schematische Darstellung, die einen Source-Leiter 10A gemäß dem Änderungsbeispiel 3 darstellt. In dem Änderungsbeispiel 3 sind die Vorsprungabschnitte 11 aus Kupfer hergestellt und ist ein Source-Leiter 10B mit Ausnahme der Vorsprungabschnitte 11 aus Aluminium hergestellt. Der Source-Leiter 10B mit Ausnahme der Vorsprungabschnitte 11 ist durch Pressen zu einer in 11 dargestellten Form verarbeitet worden. Die Vorsprungabschnitte 11 sind z. B. durch Schneiden zu einer in 11 dargestellten Form verarbeitet worden. Der Source-Leiter 10B mit Ausnahme der Vorsprungabschnitte 11 wird durch Bilden von mit den Vorsprungabschnitten 11 verbundenen Metallfügeabschnitten 10C zu dem Source-Leiter 10A.
  • Die Metallfügeabschnitte 10C können durch verschiedene Verfahren gebildet werden und können z. B. durch ein Druckschweißverfahren oder durch Anwenden eines Drucks auf erwärmte Metalle, um die Metalle zu fügen, oder durch ein Fusionsschweißverfahren des Schmelzens und Fügen von Kontaktgebieten zwischen Metallen durch Wärme gebildet werden.
  • Gemäß dem Änderungsbeispiel 3 werden die folgenden vorteilhaften Wirkungen erhalten.
  • (5) Die Vorsprungabschnitte 11 werden unter Verwendung eines von dem Source-Leiter 10B mit Ausnahme der Vorsprungabschnitte 11 verschiedenen Glieds gebildet und sind durch die Metallfügeabschnitte 10C mit dem Source-Leiter 10B verbunden. Dementsprechend kann ein Material des Vorsprungabschnitts 11 von anderen Abschnitten des Source-Leiters 10A verschieden sein und kann ein Freiheitsgrad des Entwurfs verbessert sein.
  • Die oben erwähnte Ausführungsform und die Änderungsbeispiele können miteinander kombiniert werden. Obgleich oben verschiedene Ausführungsformen und Änderungsbeispiele beschrieben worden sind, ist die vorliegende Erfindung nicht auf diese Inhalte beschränkt. Andere Aspekte, bei denen davon ausgegangen wird, dass sie in dem Schutzumfang der technischen Idee der vorliegenden Erfindung liegen, sind ebenfalls in dem Schutzumfang der vorliegenden Erfindung enthalten.
  • Bezugszeichenliste
    • 10, 10A
    Source-Leiter
    10C
    Metallfügeabschnitt
    11
    Vorsprungabschnitt
    20
    Drain-Leiter
    21
    Isolierschicht
    22
    Gate-Verdrahtung
    23
    Erfassungsverdrahtung
    30
    Halbleiterelement
    31
    Source-Anschluss
    32
    Gate-Anschluss
    90, 90A, 90B
    Untermodul
    100
    Leistungshalbleitervorrichtung
    110
    Source-Außenleiter
    120
    Drain-Außenleiter
    L
    Induktivität
    S1
    erstes Gebiet
    S2
    zweites Gebiet
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2014067897 A [0003]

Claims (5)

  1. Leistungshalbleitervorrichtung, die umfasst: mehrere Untermodule, die ein Halbleiterelement, das zwischen einem Source-Leiter und einem Drain-Leiter eingefügt ist, eine Erfassungsverdrahtung, die ein Erfassungssignal des Halbleiterelements sendet, und einen Isolierabschnitt, in dem die Erfassungsverdrahtung und der Erfassungsleiter angeordnet sind, enthalten; und in jedem der mehreren Untermodule einen Source-Außenleiter, der den Source-Leiter umgebend gebildet ist und der mit dem Source-Leiter zusammengefügt ist, wobei jeder in den mehreren Untermodulen enthaltene Source-Leiter Vorsprungabschnitte enthält, die in Richtung der Sensorverdrahtung von dem Source-Leiter gebildet sind, die mit der Erfassungsverdrahtung verbunden sind und die eine Entfernung zwischen der Erfassungsverdrahtung und dem Source-Außenleiter definieren.
  2. Leistungshalbleitervorrichtung nach Anspruch 1, wobei die Vorsprungabschnitte unter Verwendung eines von dem Source-Leiter verschiedenen Glieds gebildet sind und durch Metallfügeabschnitte mit dem Source-Leiter verbunden sind.
  3. Leistungshalbleitervorrichtung nach Anspruch 1 oder 2, wobei jedes der mehreren Untermodule mehrere Halbleiterelemente enthält, die das Halbleiterelement enthalten, und die Vorsprungabschnitte an Positionen gebildet sind, die mit ersten Gebieten, in denen die mehreren Halbleiterelemente angeordnet sind, und mit einem zweiten Gebiet zwischen den mehreren Halbleiterelementen von einer Anordnungsrichtung des Source-Leiters und des Drain-Leiters gesehen nicht überlappen.
  4. Leistungshalbleitervorrichtung nach Anspruch 1 oder 2, wobei jedes der mehreren Untermodule mehrere Halbleiterelemente enthält, die das Halbleiterelement enthalten, und die Vorsprungabschnitte in der Weise gebildet sind, dass die Anzahl der Vorsprungabschnitte dieselbe wie die Anzahl der Halbleiterelemente oder größer als die Anzahl der Halbleiterelemente ist.
  5. Leistungshalbleitervorrichtung nach Anspruch 4, wobei die Erfassungsverdrahtung aus einer Anordnungsrichtung des Source-Leiters und des Drain-Leiters gesehen in der Weise gebildet ist, dass sie zwischen den mehreren Halbleiterelementen gebildet ist.
DE112019000469.7T 2018-03-26 2019-02-07 Leistungshalbleitervorrichtung Pending DE112019000469T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-058160 2018-03-26
JP2018058160A JP6999462B2 (ja) 2018-03-26 2018-03-26 パワー半導体装置
PCT/JP2019/004342 WO2019187679A1 (ja) 2018-03-26 2019-02-07 パワー半導体装置

Publications (1)

Publication Number Publication Date
DE112019000469T5 true DE112019000469T5 (de) 2020-10-01

Family

ID=68058759

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019000469.7T Pending DE112019000469T5 (de) 2018-03-26 2019-02-07 Leistungshalbleitervorrichtung

Country Status (5)

Country Link
US (1) US11233011B2 (de)
JP (1) JP6999462B2 (de)
CN (1) CN111886694A (de)
DE (1) DE112019000469T5 (de)
WO (1) WO2019187679A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021120891B4 (de) 2020-09-15 2024-05-08 Mitsubishi Electric Corporation Halbleiter-Package und Halbleitervorrichtung

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7367506B2 (ja) 2019-12-12 2023-10-24 株式会社プロテリアル 半導体モジュール
JP7367507B2 (ja) 2019-12-12 2023-10-24 株式会社プロテリアル パワーモジュール
JP7308139B2 (ja) * 2019-12-25 2023-07-13 株式会社日立製作所 パワー半導体モジュール、および電力変換装置
WO2023158823A1 (en) * 2022-02-18 2023-08-24 Murata Manufacturing Co., Ltd. Power supply module

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7119447B2 (en) * 2001-03-28 2006-10-10 International Rectifier Corporation Direct fet device for high frequency application
US7579697B2 (en) * 2002-07-15 2009-08-25 International Rectifier Corporation Arrangement for high frequency application
US7397137B2 (en) * 2002-07-15 2008-07-08 International Rectifier Corporation Direct FET device for high frequency application
JP2006073655A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 半導体モジュール
US7999369B2 (en) * 2006-08-29 2011-08-16 Denso Corporation Power electronic package having two substrates with multiple semiconductor chips and electronic components
WO2010147201A1 (ja) * 2009-06-19 2010-12-23 株式会社安川電機 電力変換装置
WO2010147202A1 (ja) * 2009-06-19 2010-12-23 株式会社安川電機 電力変換装置
JP5427745B2 (ja) * 2010-09-30 2014-02-26 日立オートモティブシステムズ株式会社 パワー半導体モジュール及びその製造方法
JP5555206B2 (ja) 2011-07-11 2014-07-23 株式会社 日立パワーデバイス 半導体パワーモジュール
JP5879238B2 (ja) 2012-09-26 2016-03-08 日立オートモティブシステムズ株式会社 パワー半導体モジュール
US8847384B2 (en) * 2012-10-15 2014-09-30 Toyota Motor Engineering & Manufacturing North America, Inc. Power modules and power module arrays having a modular design
JP6338937B2 (ja) * 2014-06-13 2018-06-06 ローム株式会社 パワーモジュールおよびその製造方法
WO2017130421A1 (ja) * 2016-01-31 2017-08-03 新電元工業株式会社 半導体モジュール
JP6254300B2 (ja) * 2016-01-31 2017-12-27 新電元工業株式会社 半導体モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021120891B4 (de) 2020-09-15 2024-05-08 Mitsubishi Electric Corporation Halbleiter-Package und Halbleitervorrichtung

Also Published As

Publication number Publication date
JP2019169666A (ja) 2019-10-03
US11233011B2 (en) 2022-01-25
JP6999462B2 (ja) 2022-01-18
CN111886694A (zh) 2020-11-03
US20210074647A1 (en) 2021-03-11
WO2019187679A1 (ja) 2019-10-03

Similar Documents

Publication Publication Date Title
DE112019000469T5 (de) Leistungshalbleitervorrichtung
EP0590354B1 (de) Anordnung mit einer Leiterplatte, mindestens einem Leistungsbauelement und einem Kühlkörper
DE102014111931B4 (de) Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn
DE112015005217B4 (de) Halbleitervorrichtung und elektronisches Bauteil, welches diese verwendet
DE212018000087U1 (de) Halbleitervorrichtung
DE102013101857A1 (de) Halbleitermodul mit Schaltelementen
DE69626371T2 (de) Halbleiterschaltung
DE102015120157A1 (de) Leistungselektronische Schalteinrichtung mit einer Mehrzahl von Potentialflächen
DE112018004830T5 (de) Strommessvorrichtung
DE102011076651B4 (de) Stromregelung mit thermisch gepaarten Widerständen
DE102016226231A1 (de) Isolierte sammelschiene, verfahren zum herstellen einer isolierten sammelschiene und elektronisches gerät
DE1639173A1 (de) Temperaturkompensierte Z-Diode
DE3106376A1 (de) Halbleiteranordnung mit aus blech ausgeschnittenen anschlussleitern
DE112015002878T5 (de) Stromdetektierwiderstand
WO2002084226A1 (de) Sensorchip mit potentialflächen bzw. verwendung von potentialflächen auf einem sensorchip bzw. verfahren zur vermeidung von verschmutzungen auf einem sensorchip
DE102020204406A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015219225A1 (de) Halbleitervorrichtung
DE10111948B4 (de) Formanpassbare Elektrodenstruktur in Schichtbauweise und Verfahren zum Betrieb
DE102014107271B4 (de) Halbleitermodul
DE20320473U1 (de) Widerstandsanordnung und Messschaltung
DE112017003160B4 (de) Elektronische Vorrichtung
DE112019006931T5 (de) Risssensorsystem
DE112018004107T5 (de) Strommessvorrichtung
DE102018213397A1 (de) Halbleitervorrichtung
DE112014006786B4 (de) Leistungshalbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: HITACHI ASTEMO, LTD., HITACHINAKA-SHI, JP

Free format text: FORMER OWNER: HITACHI AUTOMOTIVE SYSTEMS, LTD., HITACHINAKA-SHI, IBARAKI, JP

R016 Response to examination communication