JP2004363289A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004363289A JP2004363289A JP2003159305A JP2003159305A JP2004363289A JP 2004363289 A JP2004363289 A JP 2004363289A JP 2003159305 A JP2003159305 A JP 2003159305A JP 2003159305 A JP2003159305 A JP 2003159305A JP 2004363289 A JP2004363289 A JP 2004363289A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor chip
- chip
- wiring board
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/4155—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by programme execution, i.e. part programme or machine function execution, e.g. selection of a programme
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/34—Director, elements to supervisory
- G05B2219/34343—Generation of electronic cam data from nc program
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/42—Servomotor, servo controller kind till VSS
- G05B2219/42189—Motion look up table as function of cam angle
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
Landscapes
- Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Numerical Control (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】半導体装置の品質向上を図る。
【解決手段】貫通孔３ｃが形成されたパッケージ基板３を準備し、パッケージ基板３の表面３ａに半導体チップ１をフリップチップ接続し、パッケージ基板３の裏面３ｂ側から貫通孔３ｃを介して封止用樹脂１２を注入して半導体チップ１とパッケージ基板３との間に封止用樹脂１２を供給し、パッケージ基板３における半導体チップ１の外側周囲に複数のはんだボールを設けて第１パッケージ構造体を組み立て、前記第１パッケージ構造体のパッケージ基板３の表面３ａ上に他の第１パッケージ構造体を積層配置して積層型パッケージを組み立てることにより、封止の際に、パッケージ基板３の裏面３ｂ側から貫通孔３ｃを介して封止用樹脂１２を注入するため、基板のチップ外側のランドに封止用樹脂１２が付着することを防止でき、前記積層型パッケージの品質向上を図ることができる。
【選択図】 図２
【解決手段】貫通孔３ｃが形成されたパッケージ基板３を準備し、パッケージ基板３の表面３ａに半導体チップ１をフリップチップ接続し、パッケージ基板３の裏面３ｂ側から貫通孔３ｃを介して封止用樹脂１２を注入して半導体チップ１とパッケージ基板３との間に封止用樹脂１２を供給し、パッケージ基板３における半導体チップ１の外側周囲に複数のはんだボールを設けて第１パッケージ構造体を組み立て、前記第１パッケージ構造体のパッケージ基板３の表面３ａ上に他の第１パッケージ構造体を積層配置して積層型パッケージを組み立てることにより、封止の際に、パッケージ基板３の裏面３ｂ側から貫通孔３ｃを介して封止用樹脂１２を注入するため、基板のチップ外側のランドに封止用樹脂１２が付着することを防止でき、前記積層型パッケージの品質向上を図ることができる。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特にフリップチップ接続部へのアンダーフィル封止に適用して有効な技術に関する。
【０００２】
【従来の技術】
従来のフリップチップ実装における樹脂封止では、封止樹脂を供給するための貫通孔をインターポーザ基板の半導体素子の投影領域内に形成するとともに、前記貫通孔の供給口側に円筒形の窪みを形成し、この窪みを充填量緩衝用のバッファとして利用して樹脂を充填している（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２０００−２６０７９１号公報（図１）
【０００４】
【発明が解決しようとする課題】
本発明者は、積層型で、かつ外部端子である複数の半田ボールが半導体チップの外側周囲に配置された（以降、このような構造をファンアウト型ともいう）半導体装置におけるフリップチップ接続部へのアンダーフィル封止について検討した結果、以下のような問題点を見出した。
【０００５】
すなわち、ファンアウト型のフリップチップ接続におけるアンダーフィル封止の方法には、半導体チップの２辺に対して外周側面に沿って封止用樹脂を滴下してチップ側面から半導体チップと配線基板との間に封止用樹脂を供給する方法と、配線基板に貫通孔を設け、配線基板の裏面側からこの貫通孔に封止用樹脂を注入して半導体チップと配線基板との間に封止用樹脂を供給する方法とがある。
【０００６】
チップ側面から封止用樹脂を供給する前者の場合、封止用樹脂をチップ側面に塗布する際、外部端子を取り付ける基板のランドとチップ側面との距離が、半導体装置の小型化に伴って短くなっており、チップ側面に滴下した封止用樹脂が流れてランドに付着し、外部端子である半田ボールがランドに付かなくなるという問題が起こる。
【０００７】
さらに、半導体装置の薄型化により、チップ厚を薄くした場合、チップ側面に滴下した封止用樹脂がチップ裏面に這い上がってしまい、チップ−基板の組み立て体（半導体装置構造体）の積層を行った際に、チップ裏面の封止用樹脂が上段のチップ−基板の組み立て体に接触して積層できなくなることが問題である。
【０００８】
また、チップ側面から封止用樹脂を流し込む方法では、半導体チップの隣り合った２辺から封止用樹脂を流し込むため、封止用樹脂の２方向からの流れの衝突による巻き込みボイドが発生することが問題となる。
【０００９】
さらに、半導体装置の薄型化により、フリップチップ接続部の高さも低く抑えなければならず、半導体チップと配線基板との間隔も狭くなっており、したがって、チップ側面から封止用樹脂を流し込む方法の場合、配線基板の配線による凹凸が封止用樹脂の流れを妨げて配線間にボイドが形成されるという問題も起こる。
【００１０】
したがって、ファンアウト型で、かつ積層型の半導体装置では、配線基板の裏面側から貫通孔に封止用樹脂を注入して半導体チップと配線基板との間に封止用樹脂を供給する方法を採用することが必須となる。
【００１１】
本発明の目的は、品質の向上を図る半導体装置の製造方法を提供することにある。
【００１２】
本発明のその他の目的は、信頼性の向上を図る半導体装置の製造方法を提供することにある。
【００１３】
本発明の前記ならびにその他の課題、および目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１５】
すなわち、本発明は、貫通孔が形成された配線基板を準備する工程と、前記配線基板の一方の主面に突起電極を介して半導体チップをフリップチップ接続する工程と、前記配線基板の他方の主面側から封止用樹脂を前記貫通孔を介して注入して、前記半導体チップと前記配線基板との間に前記封止用樹脂を供給する工程と、前記配線基板における前記半導体チップの外側周囲に複数の外部端子を設けて第１半導体装置構造体を組み立てる工程と、前記第１半導体装置構造体の前記配線基板における外部端子を設けた面と反対側の面上に前記第１半導体装置構造体と同様の構造の他の第１半導体装置構造体を配置する工程と、前記他の第１半導体装置構造体の外部端子と前記第１半導体装置構造体の配線基板とを電気的に接続する工程とを有するものである。
【００１６】
【発明の実施の形態】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１７】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００１８】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００１９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２０】
（実施の形態１）
図１は本発明の実施の形態１の半導体装置の製造方法によって組み立てられる半導体装置の構造の一例を示す断面図、図２は図１に示す半導体装置の組み立てにおけるアンダーフィル封止方法の一例を示す断面図、図３は図２に示すアンダーフィル封止方法を示す部分斜視図、図４は図１に示す半導体装置の組み立て手順の一例を示す製造プロセスフロー図、図５は図３に示すアンダーフィル封止による樹脂の拡散状態の一例を示す平面図、図６は本発明の実施の形態１の変形例の配線基板を用いた際のアンダーフィル封止による樹脂の拡散状態を示す平面図、図７は本発明の実施の形態１の変形例の配線基板を用いた際のアンダーフィル封止による樹脂の拡散状態を示す平面図、図８は本発明の実施の形態１の変形例の配線基板を用いた際のアンダーフィル封止方法を示す断面図、図９は本発明の実施の形態１の半導体装置の製造方法で用いられる変形例の配線基板の表面側の構造を示す平面図、図１０は図９に示す変形例の配線基板の裏面側の構造を示す裏面図である。
【００２１】
本実施の形態１の半導体装置は、半導体チップ１がフリップチップ接続によって配線基板に接続された積層型パッケージ１０である。
【００２２】
すなわち、半導体チップ１が配線基板にフリップチップ接続されてなる第１パッケージ構造体（第１半導体装置構造体）２上に、これと同様の構造の他の第１パッケージ構造体２を１つまたは複数個積層させた（積み上げた）構造のモジュール製品である。
【００２３】
図１に示す積層型パッケージ１０の詳細構造について説明すると、最下層に配置された第１パッケージ構造体２と、その上に３段に積み上げた３つの他の第１パッケージ構造体２とからなり、合計４層パッケージ構造の積層型パッケージ１０である。
【００２４】
まず、第１パッケージ構造体２の構成について説明すると、薄型の配線基板であるパッケージ基板３と、このパッケージ基板３の表面（一方の主面）３ａにフリップチップ接続で実装された半導体チップ１と、半導体チップ１とパッケージ基板３とを接続する突起電極である複数の金バンプ１ｃと、金バンプ１ｃによるフリップチップ接続部を保護するとともに、チップ／基板間の熱膨張量の差を緩和する封止部６と、パッケージ基板３の半導体チップ１の外側周囲に設けられた外部端子である複数のはんだボール８とから成る。
【００２５】
すなわち、パッケージ基板３の表面３ａと半導体チップ１の主面１ａとが対向して配置されるとともに両者が金バンプ１ｃによって電気的に接続され、さらに、このフリップチップ接続部がアンダーフィル封止によって樹脂封止され、かつ半導体チップ１の外側周囲に外部端子として複数のはんだボール８が配置されたファンアウト型のものである。
【００２６】
なお、パッケージ基板３は、例えば、薄型の２層配線構造のものであり、はんだボール８を取り付けるための電極である複数のランド３ｄが、基板外周部に並んで配置されており、このランド３ｄにはんだボール８が取り付けられた際には、複数のはんだボール８が半導体チップ１の外側を取り囲むようにして四角形に並んで配置される。その際、積層型パッケージ１０の小型化を図るため、複数のはんだボール８それぞれは半導体チップ１に近接して配置される。
【００２７】
また、パッケージ基板３には、その表面３ａのチップ搭載領域３ｈの略中央部に表面３ａと裏面（他方の主面）３ｂとに開口する貫通孔３ｃが設けられている。この貫通孔３ｃは、半導体装置である積層型パッケージ１０の組み立てにおいて、フリップチップ接続部の封止であるアンダーフィル封止を行う際に、図２に示すようにパッケージ基板３の裏面３ｂ側から封止用樹脂１２を貫通孔３ｃに注入して半導体チップ１とパッケージ基板３との間に供給するために用いられるものである。
【００２８】
したがって、貫通孔３ｃは、パッケージ基板３において、図３および図５に示すように、半導体チップ１の主面１ａにおける２つの対角線の交点を含むチップ中央部に対応した箇所に形成されていることが好ましく、これによって、貫通孔３ｃから封止用樹脂１２を注入した際の封止用樹脂１２の拡散方向７（図５参照）を全周（３６０°）に亘ってほぼ均等に分散させることができ、封止用樹脂１２を全周に亘ってほぼ均等な量で、かつ均等な速度で供給することができる。
【００２９】
また、積層型パッケージ１０では、個々の半導体装置構造体が積層されるため、それぞれの第１パッケージ構造体２において、パッケージ基板３を基準にしてはんだボール８より半導体チップ１が低く形成されている。
【００３０】
すなわち、それぞれの半導体装置構造体において、半導体チップ１のパッケージ基板３からの裏面１ｂの高さは、パッケージ基板３からはんだボール８の頂点までの高さより低くなっており、これにより、積層時に半導体チップ１の裏面１ｂが上段もしくは下段の半導体装置構造体のパッケージ基板３に接触せずに、確実に積層することができる。
【００３１】
また、積層型パッケージ１０では、積層構造の薄型化を図るために、それぞれの半導体装置構造体において、パッケージ基板３の半導体チップ１を搭載した面と同一面にはんだボール８を設けている。
【００３２】
すなわち、パッケージ基板３の表面３ａに半導体チップ１がフリップチップ接続されている場合、これと同じ表面３ａにはんだボール８を搭載する。これにより、第１パッケージ構造体２上に他の第１パッケージ構造体２を積層した際に、最上層の他の第１パッケージ構造体２においては、半導体チップ１がパッケージ基板３の下側に配置されるため、パッケージ基板３上に半導体チップ１が突出して配置されずに積層型パッケージ１０の薄型化を図ることができる。
【００３３】
さらに、本実施の形態１の積層型パッケージ１０では、各半導体装置構造体においてそれぞれ裏面１ｂが研磨された半導体チップ１をフリップチップ接続しており、これによって、積層型パッケージ１０の薄型化を図ることができる。なお、裏面１ｂが研磨された半導体チップ１の厚さは、例えば、９０μｍ程度である。
【００３４】
また、フリップチップ接続が行われる半導体チップ１とパッケージ基板３との間の間隙は、例えば、３０〜５０μｍ程度であり、非常に狭い間隔となっている。なお、フリップチップ接続用の突起電極である金バンプ１ｃは、例えば、ワイヤボンディング技術を応用して形成されたスタッドバンプであるが、メッキやはんだによって形成されたバンプ電極であってもよい。
【００３５】
また、それぞれの第１パッケージ構造体２に取り付けられた複数のはんだボール８は、積層型パッケージ１０の外部端子としてのピンと、それぞれ下層の他の第１パッケージ構造体２と接続するためのピンとを含んでいる。
【００３６】
次に、本実施の形態１の積層型パッケージ１０の製造方法を図４に示す製造プロセスフロー図を用いて説明する。
【００３７】
まず、チップ搭載領域３ｈ（図９参照）のほぼ中央部に貫通孔３ｃが形成された配線基板であるパッケージ基板３を準備する。一方、主面１ａの表面電極であるパッド１ｄ（図２参照）にフリップチップ接続用の突起電極である金バンプ１ｃが取り付けられた半導体チップ１を準備する。
【００３８】
なお、前記突起電極は、メッキやはんだによるバンプ電極であってもよい。
【００３９】
その後、図４のステップＳ１に示すチップマウントを行う。すなわち、パッケージ基板３の表面（一方の主面）３ａと半導体チップ１の主面１ａとを対向して配置し、この状態で熱圧着を行ってＡｕ（金）−Ａｕ（金）接続あるいは、Ａｕ（金）−Ｓｎ（錫）接続でフリップチップ接続する。ただし、突起電極がはんだによるバンプ電極の場合は、リフローによってフリップチップ接続する。
【００４０】
その後、ステップＳ２に示すアンダーフィル樹脂による封止を行う。
【００４１】
その際、図２や図３に示すように、パッケージ基板３の裏面（他方の主面）３ｂ側からアンダーフィル封止用の封止用樹脂１２をノズル５を用いて貫通孔３ｃ内に滴下し、これにより、貫通孔３ｃから封止用樹脂１２を注入して、半導体チップ１とパッケージ基板３との間に封止用樹脂１２を供給する。
【００４２】
このように、パッケージ基板３の裏面３ｂ側からこの基板のチップ搭載領域３ｈの中央付近に設けられた貫通孔３ｃに封止用樹脂１２を注入して半導体チップ１とパッケージ基板３との間に封止用樹脂１２を供給することにより、チップ中央付近から封止用樹脂１２を流し込んで充填させるため、パッケージ基板３のチップ外側に配置されたランド３ｄに封止用樹脂１２が付着することを防止できる。これにより、半導体装置（積層型パッケージ１０）の品質の向上を図ることができる。
【００４３】
さらに、パッケージ基板３の裏面３ｂ側から封止用樹脂１２を注入するため、半導体チップ１の裏面１ｂ側に封止用樹脂１２が這い上がることもなくなり、第１パッケージ構造体２上に他の第１パッケージ構造体２を積層させることができる。
【００４４】
特に、はんだボール８を介してパッケージ基板３を積層する場合、封止用樹脂１２の這い上がりを防ぐことは、半導体装置の小型化において非常に重要である。封止用樹脂１２が半導体チップ１の裏面１ｂに這い上がる可能性を考慮して半導体装置を設計すると、パッケージ基板３の間隔は、半導体チップ１の本来の厚さに比較して、十分な余裕を持って設計する必要がある。パッケージ基板３の間隔を大きくするためには、はんだボール８の高さを高くすることが不可欠となるが、はんだボール８は形成するときや接続させるときに溶融させるため、その高さを高くするためには、直径もそれに応じて大きくする必要がある。
【００４５】
本実施の形態における半導体装置のように、半導体チップ１の周囲にはんだボール８が配列される場合において、はんだボール８の直径の大型化は、半導体装置の大型化に直結する問題となる。そこで、本発明のように、パッケージ基板３の裏面３ｂ側から封止用樹脂１２を注入し、半導体チップ１の裏面１ｂ側に封止用樹脂１２が這い上がるのを防ぐことによって、パッケージ基板３の間隔を狭く設定することができ、はんだボール８の小型化を達成することができる。
【００４６】
また、チップ中央付近から封止用樹脂１２を流し込んで充填させるため、チップ中央から外方に向けて封止用樹脂１２を拡散させることができ、従来のチップ側面から充填する方法に比較して、樹脂の巻き込みによるボイドの発生を低減することができる。これにより、積層型パッケージ１０の信頼性を向上させることができる。
【００４７】
なお、封止用樹脂１２が充填された領域は、配線パターンの凹凸がなくなるため、充填速度が均一になり、ボイドの発生を防ぐことができる。これにより、積層型パッケージ１０の信頼性を向上させることができる。
【００４８】
封止終了後、ステップＳ３のはんだペースト供給を行う。
【００４９】
ここでは、上層側の第１パッケージ構造体２のはんだボール８を接続するために、パッケージ基板３の裏面３ｂ側の各ランド３ｄにはんだペースト４を塗布する。なお、はんだペースト４は、例えばＰｂフリーはんだを使用する。
【００５０】
その後、ステップＳ４のはんだボール供給を行う。ここでは、パッケージ基板３における半導体チップ１の外側周囲に配置された複数のランド３ｄに外部端子であるはんだボール８を設ける。
【００５１】
その際、はんだボール８をパッケージ基板３のチップ搭載側と同じ表面３ａの各ランド３ｄに配置してリフローによってはんだボール８のランド３ｄへの固定を行う。これによって、パッケージ基板３において、半導体チップ１搭載側と同じ側にはんだボール８が配置され、第１パッケージ構造体２の薄型化を図ることができる。なお、はんだペースト４は、例えばＰｂフリーはんだを使用する。
【００５２】
その後、ステップＳ５の個片切断・選別を行う。すなわち、個片化によって第１パッケージ構造体２を形成するとともに、選別を行って複数の良品の第１パッケージ構造体２を取得する。
【００５３】
その後、ステップＳ６の積層を行う。ここでは、最下層に第１パッケージ構造体２を配置して、その上層に複数段（ここでは３段）に亘って他の第１パッケージ構造体２を積層する。なお、他の第１パッケージ構造体２は、第１パッケージ構造体２と全く同じ構造のものである。
【００５４】
まず、第１パッケージ構造体２のパッケージ基板３におけるはんだボール８を設けた面（表面３ａ）と反対側の面（裏面３ｂ）上に、第１パッケージ構造体２と同様の構造の他の第１パッケージ構造体２を積層する。
【００５５】
その際、第１パッケージ構造体２のパッケージ基板３の各ランド３ｄと、その上層の他の第１パッケージ構造体２のはんだボール８との位置を合わせて積層する。
【００５６】
続いて、他の第１パッケージ構造体２の上層に別の他の第１パッケージ構造体２を順次積層し、これを複数段繰り返す。
【００５７】
その後、２段め以上の上層の第１パッケージ構造体２のはんだボール８とその下層の第１パッケージ構造体２のパッケージ基板３のランド３ｄとをそれぞれ電気的に接続する。なお、ランド３ｄとはんだボール８との接続はリフローによって行う。
【００５８】
このようにして本実施の形態１の積層型パッケージ１０の組み立てを完了する。
【００５９】
次に、本実施の形態１の変形例について説明する。
【００６０】
まず、図５に示すパッケージ基板３は、前記したようにパッケージ基板３のほぼ中央部に円形の貫通孔３ｃが形成されているものである。円形の貫通孔３ｃは、正方形の半導体チップ１の場合に適用するとより有効である。すなわち、貫通孔３ｃからチップ４辺までの距離が等しいため、中央部から滴下することにより、等方的に充填される。
【００６１】
これにより、巻き込みボイドを低減することができ、さらに、従来のチップ側面からの塗布に比較して充填時間の短縮化を図ることができる。また、貫通孔３ｃの直径をできる限り大きくすることにより、封止用樹脂１２の充填時間をさらに短縮することができる。
【００６２】
一方、図６に示す変形例は、貫通孔３ｃの開口部の形状を半導体チップ１の主面１ａの外形形状に対応させたものである。すなわち、半導体チップ１が長方形の場合に、図５の形状と同様、貫通孔３ｃからチップ４辺までの距離が等しくなるように貫通孔３ｃも長方形とする。これにより、巻き込みボイドを低減することができ、かつ充填時間の短縮化を図ることができる。
【００６３】
また、図７に示す変形例は、半導体チップ１の形状に係わらず、貫通孔３ｃの開口部の形状を十字形にするものであり、この形状によっても充填時間の短縮化を図ることができる。
【００６４】
また、図８に示す変形例は、配線基板にフィルム状のテープ基板９を採用したパッケージであり、貫通孔９ａが形成されたテープ基板９を用いた構造であっても同様の効果を得ることができる。
【００６５】
次に、図９および図１０に示す変形例は、パッケージ基板３が、半導体チップ１の大きさに対応した広さで、かつ配線３ｅが形成されていない平坦部３ｇを表面３ａに有しているとともに、半導体チップ１が搭載されるチップ搭載領域３ｈが平坦部３ｇを含んでおり、さらにこの平坦部３ｇに貫通孔３ｃが形成されているものである。図９はパッケージ基板３の表面３ａ側を示しており、図１０は裏面３ｂ側をそれぞれ示している。
【００６６】
すなわち、表面３ａのチップ搭載領域３ｈにおけるそのほとんどが、配線３ｅやスルーホール３ｆなどが形成されていない平坦部３ｇであり、配線３ｅは、スルーホール３ｆを介して裏面３ｂ側に形成されている。
【００６７】
このようなパッケージ基板３を準備して第１パッケージ構造体２を組み立てる。
【００６８】
まず、チップマウント工程では、パッケージ基板３の表面（一方の主面）３ａのチップ搭載領域３ｈの平坦部３ｇと半導体チップ１の主面１ａとを対向させて配置した後、チップ搭載領域３ｈに金バンプ１ｃを介して半導体チップ１をフリップチップ接続する。
【００６９】
その後、封止工程では、パッケージ基板３の裏面（他方の主面）３ｂ側から封止用樹脂１２を貫通孔３ｃを介して注入して、パッケージ基板３の表面３ａの平坦部３ｇに沿って封止用樹脂１２を流動させて半導体チップ１とパッケージ基板３との間に封止用樹脂１２を充填する。
【００７０】
このように、パッケージ基板３のフリップチップ接続を行う表面３ａのチップ搭載領域３ｈの大半を平坦部３ｇとすることにより、封止用樹脂１２の流動を妨げる部材が存在しないため、ボイドの形成の低減化を図ることができ、積層型パッケージ１０の信頼性を向上させることができる。
【００７１】
また、表面３ａのチップ搭載領域３ｈに配線３ｅを設ける場合においても、隣接する配線間のピッチを、例えば、半導体チップ１のパッド１ｄ（図２参照）間のピッチより十分に大きくすることにより、封止用樹脂１２の流動の妨げを少なくすることができ、ボイドの形成の低減化を図ることができる。
【００７２】
すなわち、配線基板において配線３ｅのピッチを封止用樹脂１２の流れを妨げない程度に十分広くすることにより、ボイドの形成の低減化を図ることができる。なお、配線３ｅのピッチを十分に広げることが困難な場合には、配線３ｅのピッチを配線ルールにしたがって可能な限り狭くすることにより、不良にならない程度の小さなボイドを形成するようにしてもよい。
【００７３】
（実施の形態２）
図１１は本発明の実施の形態２の半導体装置の製造方法によって組み立てられる半導体装置の構造の一例を示す断面図、図１２は図１１に示す半導体装置の組み立て手順の一例を示す製造プロセスフロー図である。
【００７４】
本実施の形態２は、積層型のＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）１１について説明するものであり、ＢＧＡ基板として、例えば、４層配線構造などの多層基板（配線基板）１３を用い、この多層基板１３を用いて第２半導体装置構造体である第２パッケージ構造体１４を組み立て、さらに第２パッケージ構造体１４上に、実施の形態１で説明した積層型パッケージ１０の構造体である第１パッケージ構造体２を複数段（ここでは３段）に亘って積層したものであり、合計４層パッケージ構造の積層型のＢＧＡ１１である。
【００７５】
その際、第２パッケージ構造体１４においても半導体チップ１がフリップチップ接続され、その組み立てのフリップチップ接続後のアンダーフィル封止の工程で、多層基板１３の表面１３ａ（フリップチップ接続を行った側の面）と反対側の裏面１３ｂ側から貫通孔１３ｃを介して封止用樹脂１２（図３参照）を注入するため、多層基板１３の半導体チップ１のほぼ中央に対応した箇所に貫通孔１３ｃが形成されている。
【００７６】
また、図１１に示すように第２パッケージ構造体１４において、フリップチップ接続によって搭載された半導体チップ１の外側周囲には、複数列（例えば、３列）に亘って外部端子である複数のはんだボール８が、半導体チップ１が搭載された面と同一側の面に設けられている。すなわち、第２パッケージ構造体１４は、ファンアウト型のものである。
【００７７】
なお、最下層に配置される第２パッケージ構造体１４には、例えば、ロジック回路を有した半導体チップ１が組み込まれており、その上に積層される第１パッケージ構造体２には、例えば、主にメモリ回路を有した半導体チップ１が組み込まれている。
【００７８】
次に、本実施の形態２のＢＧＡ１１の製造方法を図１２に示す製造プロセスフロー図を用いて説明する。
【００７９】
なお、第２パッケージ構造体１４の上に積層される第１パッケージ構造体２の組み立てについては実施の形態１で説明したものと同様であるためその重複説明は省略する。
【００８０】
まず、半導体チップ１を搭載する領域のほぼ中央部に貫通孔１３ｃが形成された配線基板である多層基板１３を準備する。一方、主面１ａに表面電極であるパッド１ｄ（図２参照）が形成された半導体チップ１を準備する。
【００８１】
その後、図１２のステップＳ１１に示すチップマウントを行う。すなわち、多層基板１３の表面１３ａと半導体チップ１の主面１ａとをはんだバンプ１５を介して対向して配置し、配置後、この状態でリフローを行ってフリップチップ接続する。
【００８２】
チップマウント終了後、ステップＳ１２のはんだボール供給を行う。ここでは、多層基板１３における半導体チップ１の外側周囲に外部端子である複数のはんだボール８をリフローによって取り付ける。
【００８３】
その際、はんだボール８を多層基板１３のチップ搭載側と同じ表面１３ａに配置してリフローによって固定する。これによって、多層基板１３において、半導体チップ１搭載側と同じ側にはんだボール８が配置され、第２パッケージ構造体１４の薄型化を図ることができる。なお、はんだペースト４は、例えばＰｂフリーはんだを使用する。
【００８４】
その後、ステップＳ１３に示すアンダーフィル樹脂による封止を行う。
【００８５】
その際、本実施の形態２の半導体装置の製造方法においても、多層基板１３の裏面１３ｂ側からアンダーフィル封止用の封止用樹脂１２（図２参照）を貫通孔１３ｃ内に滴下し、これにより、貫通孔１３ｃから封止用樹脂１２を注入して、半導体チップ１と多層基板１３との間に封止用樹脂１２を供給する。
【００８６】
このように、多層基板１３の裏面１３ｂ側から半導体チップ１の中央付近に対して封止用樹脂１２を注入して半導体チップ１と多層基板１３との間に封止用樹脂１２を供給することにより、実施の形態１の場合と同様に、多層基板１３のチップ外側に配置されたはんだボール８に封止用樹脂１２が付着することを防止できる。これにより、ＢＧＡ１１の品質の向上を図ることができる。
【００８７】
さらに、多層基板１３の裏面１３ｂ側から封止用樹脂１２を注入するため、半導体チップ１の裏面１ｂ側に封止用樹脂１２が這い上がることもなく、はんだボール８より半導体チップ１が突出することを防止でき、その結果、ＢＧＡ１１の実装時の不具合を防止することができる。
【００８８】
また、チップ中央付近から封止用樹脂１２を流し込んで充填させるため、チップ中央から外方に向けて封止用樹脂１２を拡散させることができ、従来のチップ側面から充填する方法に比較して、樹脂の巻き込みによるボイドの発生を低減することができる。これにより、ＢＧＡ１１の信頼性を向上できる。
【００８９】
封止終了後、ステップＳ１４の個片切断・選別を行う。すなわち、個片化によって第２パッケージ構造体１４を形成するとともに、選別を行って複数の良品の第２パッケージ構造体１４を取得する。
【００９０】
その後、ステップＳ１５のはんだペースト供給を行う。
【００９１】
ここでは、第２パッケージ構造体１４の上に第１パッケージ構造体２を積層して電気的に接続するために、多層基板１３の裏面１３ｂの所定の端子にはんだペースト４を塗布する。なお、はんだペースト４は、例えばＰｂフリーはんだを使用する。
【００９２】
その後、ステップＳ１６の積層を行う。ここでは、最下層に第２パッケージ構造体１４を配置して、実施の形態１で説明した第１パッケージ構造体２をその上層に複数段（ここでは３段）に亘って積層する。
【００９３】
すなわち、第２パッケージ構造体１４上に第１パッケージ構造体２を複数段に亘ってそれぞれ位置を合わせて積層する。
【００９４】
その後、リフローを行って各第１パッケージ構造体２のはんだボール８の電気的接続を行う。
【００９５】
このようにして本実施の形態２の図１１に示す積層型のＢＧＡ１１の組み立てを完了する。
【００９６】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００９７】
前記実施の形態１、２では、パッケージ構造体を合計４層に積層した半導体パッケージの場合を説明したが、パッケージ構造体の積層数については、それぞれのパッケージ構造体がフリップチップ接続構造で、かつアンダーフィル封止されたもの同士の２段以上の積層であれば、何層であってもよい。
【００９８】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００９９】
配線基板の裏面側から基板の貫通孔に封止用樹脂を注入して半導体チップと配線基板との間に封止用樹脂を供給することにより、基板裏面のチップ中央付近から封止用樹脂を流し込めるため、チップ外側のランドに封止用樹脂が付着することを防止でき、その結果、半導体装置の品質の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体装置の製造方法によって組み立てられる半導体装置の構造の一例を示す断面図である。
【図２】図１に示す半導体装置の組み立てにおけるアンダーフィル封止方法の一例を示す断面図である。
【図３】図２に示すアンダーフィル封止方法を示す部分斜視図である。
【図４】図１に示す半導体装置の組み立て手順の一例を示す製造プロセスフロー図である。
【図５】図３に示すアンダーフィル封止による樹脂の拡散状態の一例を示す平面図である。
【図６】本発明の実施の形態１の変形例の配線基板を用いた際のアンダーフィル封止による樹脂の拡散状態を示す平面図である。
【図７】本発明の実施の形態１の変形例の配線基板を用いた際のアンダーフィル封止による樹脂の拡散状態を示す平面図である。
【図８】本発明の実施の形態１の変形例の配線基板を用いた際のアンダーフィル封止方法を示す断面図である。
【図９】本発明の実施の形態１の半導体装置の製造方法で用いられる変形例の配線基板の表面側の構造を示す平面図である。
【図１０】図９に示す変形例の配線基板の裏面側の構造を示す裏面図である。
【図１１】本発明の実施の形態２の半導体装置の製造方法によって組み立てられる半導体装置の構造の一例を示す断面図である。
【図１２】図１１に示す半導体装置の組み立て手順の一例を示す製造プロセスフロー図である。
【符号の説明】
１ 半導体チップ
１ａ 主面
１ｂ 裏面
１ｃ 金バンプ（突起電極）
１ｄ パッド（表面電極）
２ 第１パッケージ構造体（第１半導体装置構造体）
３ パッケージ基板（配線基板）
３ａ 表面（一方の主面）
３ｂ 裏面（他方の主面）
３ｃ 貫通孔
３ｄ ランド
３ｅ 配線
３ｆ スルーホール
３ｇ 平坦部
３ｈ チップ搭載領域
４ はんだペースト
５ ノズル
６ 封止部
７ 拡散方向
８ はんだボール（外部端子）
９ テープ基板（配線基板）
９ａ 貫通孔
１０ 積層型パッケージ（半導体装置）
１１ ＢＧＡ（半導体装置）
１２ 封止用樹脂
１３ 多層基板（配線基板）
１３ａ 表面
１３ｂ 裏面
１３ｃ 貫通孔
１４ 第２パッケージ構造体（第２半導体装置構造体）
１５ はんだバンプ
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特にフリップチップ接続部へのアンダーフィル封止に適用して有効な技術に関する。
【０００２】
【従来の技術】
従来のフリップチップ実装における樹脂封止では、封止樹脂を供給するための貫通孔をインターポーザ基板の半導体素子の投影領域内に形成するとともに、前記貫通孔の供給口側に円筒形の窪みを形成し、この窪みを充填量緩衝用のバッファとして利用して樹脂を充填している（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２０００−２６０７９１号公報（図１）
【０００４】
【発明が解決しようとする課題】
本発明者は、積層型で、かつ外部端子である複数の半田ボールが半導体チップの外側周囲に配置された（以降、このような構造をファンアウト型ともいう）半導体装置におけるフリップチップ接続部へのアンダーフィル封止について検討した結果、以下のような問題点を見出した。
【０００５】
すなわち、ファンアウト型のフリップチップ接続におけるアンダーフィル封止の方法には、半導体チップの２辺に対して外周側面に沿って封止用樹脂を滴下してチップ側面から半導体チップと配線基板との間に封止用樹脂を供給する方法と、配線基板に貫通孔を設け、配線基板の裏面側からこの貫通孔に封止用樹脂を注入して半導体チップと配線基板との間に封止用樹脂を供給する方法とがある。
【０００６】
チップ側面から封止用樹脂を供給する前者の場合、封止用樹脂をチップ側面に塗布する際、外部端子を取り付ける基板のランドとチップ側面との距離が、半導体装置の小型化に伴って短くなっており、チップ側面に滴下した封止用樹脂が流れてランドに付着し、外部端子である半田ボールがランドに付かなくなるという問題が起こる。
【０００７】
さらに、半導体装置の薄型化により、チップ厚を薄くした場合、チップ側面に滴下した封止用樹脂がチップ裏面に這い上がってしまい、チップ−基板の組み立て体（半導体装置構造体）の積層を行った際に、チップ裏面の封止用樹脂が上段のチップ−基板の組み立て体に接触して積層できなくなることが問題である。
【０００８】
また、チップ側面から封止用樹脂を流し込む方法では、半導体チップの隣り合った２辺から封止用樹脂を流し込むため、封止用樹脂の２方向からの流れの衝突による巻き込みボイドが発生することが問題となる。
【０００９】
さらに、半導体装置の薄型化により、フリップチップ接続部の高さも低く抑えなければならず、半導体チップと配線基板との間隔も狭くなっており、したがって、チップ側面から封止用樹脂を流し込む方法の場合、配線基板の配線による凹凸が封止用樹脂の流れを妨げて配線間にボイドが形成されるという問題も起こる。
【００１０】
したがって、ファンアウト型で、かつ積層型の半導体装置では、配線基板の裏面側から貫通孔に封止用樹脂を注入して半導体チップと配線基板との間に封止用樹脂を供給する方法を採用することが必須となる。
【００１１】
本発明の目的は、品質の向上を図る半導体装置の製造方法を提供することにある。
【００１２】
本発明のその他の目的は、信頼性の向上を図る半導体装置の製造方法を提供することにある。
【００１３】
本発明の前記ならびにその他の課題、および目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１５】
すなわち、本発明は、貫通孔が形成された配線基板を準備する工程と、前記配線基板の一方の主面に突起電極を介して半導体チップをフリップチップ接続する工程と、前記配線基板の他方の主面側から封止用樹脂を前記貫通孔を介して注入して、前記半導体チップと前記配線基板との間に前記封止用樹脂を供給する工程と、前記配線基板における前記半導体チップの外側周囲に複数の外部端子を設けて第１半導体装置構造体を組み立てる工程と、前記第１半導体装置構造体の前記配線基板における外部端子を設けた面と反対側の面上に前記第１半導体装置構造体と同様の構造の他の第１半導体装置構造体を配置する工程と、前記他の第１半導体装置構造体の外部端子と前記第１半導体装置構造体の配線基板とを電気的に接続する工程とを有するものである。
【００１６】
【発明の実施の形態】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１７】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００１８】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００１９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２０】
（実施の形態１）
図１は本発明の実施の形態１の半導体装置の製造方法によって組み立てられる半導体装置の構造の一例を示す断面図、図２は図１に示す半導体装置の組み立てにおけるアンダーフィル封止方法の一例を示す断面図、図３は図２に示すアンダーフィル封止方法を示す部分斜視図、図４は図１に示す半導体装置の組み立て手順の一例を示す製造プロセスフロー図、図５は図３に示すアンダーフィル封止による樹脂の拡散状態の一例を示す平面図、図６は本発明の実施の形態１の変形例の配線基板を用いた際のアンダーフィル封止による樹脂の拡散状態を示す平面図、図７は本発明の実施の形態１の変形例の配線基板を用いた際のアンダーフィル封止による樹脂の拡散状態を示す平面図、図８は本発明の実施の形態１の変形例の配線基板を用いた際のアンダーフィル封止方法を示す断面図、図９は本発明の実施の形態１の半導体装置の製造方法で用いられる変形例の配線基板の表面側の構造を示す平面図、図１０は図９に示す変形例の配線基板の裏面側の構造を示す裏面図である。
【００２１】
本実施の形態１の半導体装置は、半導体チップ１がフリップチップ接続によって配線基板に接続された積層型パッケージ１０である。
【００２２】
すなわち、半導体チップ１が配線基板にフリップチップ接続されてなる第１パッケージ構造体（第１半導体装置構造体）２上に、これと同様の構造の他の第１パッケージ構造体２を１つまたは複数個積層させた（積み上げた）構造のモジュール製品である。
【００２３】
図１に示す積層型パッケージ１０の詳細構造について説明すると、最下層に配置された第１パッケージ構造体２と、その上に３段に積み上げた３つの他の第１パッケージ構造体２とからなり、合計４層パッケージ構造の積層型パッケージ１０である。
【００２４】
まず、第１パッケージ構造体２の構成について説明すると、薄型の配線基板であるパッケージ基板３と、このパッケージ基板３の表面（一方の主面）３ａにフリップチップ接続で実装された半導体チップ１と、半導体チップ１とパッケージ基板３とを接続する突起電極である複数の金バンプ１ｃと、金バンプ１ｃによるフリップチップ接続部を保護するとともに、チップ／基板間の熱膨張量の差を緩和する封止部６と、パッケージ基板３の半導体チップ１の外側周囲に設けられた外部端子である複数のはんだボール８とから成る。
【００２５】
すなわち、パッケージ基板３の表面３ａと半導体チップ１の主面１ａとが対向して配置されるとともに両者が金バンプ１ｃによって電気的に接続され、さらに、このフリップチップ接続部がアンダーフィル封止によって樹脂封止され、かつ半導体チップ１の外側周囲に外部端子として複数のはんだボール８が配置されたファンアウト型のものである。
【００２６】
なお、パッケージ基板３は、例えば、薄型の２層配線構造のものであり、はんだボール８を取り付けるための電極である複数のランド３ｄが、基板外周部に並んで配置されており、このランド３ｄにはんだボール８が取り付けられた際には、複数のはんだボール８が半導体チップ１の外側を取り囲むようにして四角形に並んで配置される。その際、積層型パッケージ１０の小型化を図るため、複数のはんだボール８それぞれは半導体チップ１に近接して配置される。
【００２７】
また、パッケージ基板３には、その表面３ａのチップ搭載領域３ｈの略中央部に表面３ａと裏面（他方の主面）３ｂとに開口する貫通孔３ｃが設けられている。この貫通孔３ｃは、半導体装置である積層型パッケージ１０の組み立てにおいて、フリップチップ接続部の封止であるアンダーフィル封止を行う際に、図２に示すようにパッケージ基板３の裏面３ｂ側から封止用樹脂１２を貫通孔３ｃに注入して半導体チップ１とパッケージ基板３との間に供給するために用いられるものである。
【００２８】
したがって、貫通孔３ｃは、パッケージ基板３において、図３および図５に示すように、半導体チップ１の主面１ａにおける２つの対角線の交点を含むチップ中央部に対応した箇所に形成されていることが好ましく、これによって、貫通孔３ｃから封止用樹脂１２を注入した際の封止用樹脂１２の拡散方向７（図５参照）を全周（３６０°）に亘ってほぼ均等に分散させることができ、封止用樹脂１２を全周に亘ってほぼ均等な量で、かつ均等な速度で供給することができる。
【００２９】
また、積層型パッケージ１０では、個々の半導体装置構造体が積層されるため、それぞれの第１パッケージ構造体２において、パッケージ基板３を基準にしてはんだボール８より半導体チップ１が低く形成されている。
【００３０】
すなわち、それぞれの半導体装置構造体において、半導体チップ１のパッケージ基板３からの裏面１ｂの高さは、パッケージ基板３からはんだボール８の頂点までの高さより低くなっており、これにより、積層時に半導体チップ１の裏面１ｂが上段もしくは下段の半導体装置構造体のパッケージ基板３に接触せずに、確実に積層することができる。
【００３１】
また、積層型パッケージ１０では、積層構造の薄型化を図るために、それぞれの半導体装置構造体において、パッケージ基板３の半導体チップ１を搭載した面と同一面にはんだボール８を設けている。
【００３２】
すなわち、パッケージ基板３の表面３ａに半導体チップ１がフリップチップ接続されている場合、これと同じ表面３ａにはんだボール８を搭載する。これにより、第１パッケージ構造体２上に他の第１パッケージ構造体２を積層した際に、最上層の他の第１パッケージ構造体２においては、半導体チップ１がパッケージ基板３の下側に配置されるため、パッケージ基板３上に半導体チップ１が突出して配置されずに積層型パッケージ１０の薄型化を図ることができる。
【００３３】
さらに、本実施の形態１の積層型パッケージ１０では、各半導体装置構造体においてそれぞれ裏面１ｂが研磨された半導体チップ１をフリップチップ接続しており、これによって、積層型パッケージ１０の薄型化を図ることができる。なお、裏面１ｂが研磨された半導体チップ１の厚さは、例えば、９０μｍ程度である。
【００３４】
また、フリップチップ接続が行われる半導体チップ１とパッケージ基板３との間の間隙は、例えば、３０〜５０μｍ程度であり、非常に狭い間隔となっている。なお、フリップチップ接続用の突起電極である金バンプ１ｃは、例えば、ワイヤボンディング技術を応用して形成されたスタッドバンプであるが、メッキやはんだによって形成されたバンプ電極であってもよい。
【００３５】
また、それぞれの第１パッケージ構造体２に取り付けられた複数のはんだボール８は、積層型パッケージ１０の外部端子としてのピンと、それぞれ下層の他の第１パッケージ構造体２と接続するためのピンとを含んでいる。
【００３６】
次に、本実施の形態１の積層型パッケージ１０の製造方法を図４に示す製造プロセスフロー図を用いて説明する。
【００３７】
まず、チップ搭載領域３ｈ（図９参照）のほぼ中央部に貫通孔３ｃが形成された配線基板であるパッケージ基板３を準備する。一方、主面１ａの表面電極であるパッド１ｄ（図２参照）にフリップチップ接続用の突起電極である金バンプ１ｃが取り付けられた半導体チップ１を準備する。
【００３８】
なお、前記突起電極は、メッキやはんだによるバンプ電極であってもよい。
【００３９】
その後、図４のステップＳ１に示すチップマウントを行う。すなわち、パッケージ基板３の表面（一方の主面）３ａと半導体チップ１の主面１ａとを対向して配置し、この状態で熱圧着を行ってＡｕ（金）−Ａｕ（金）接続あるいは、Ａｕ（金）−Ｓｎ（錫）接続でフリップチップ接続する。ただし、突起電極がはんだによるバンプ電極の場合は、リフローによってフリップチップ接続する。
【００４０】
その後、ステップＳ２に示すアンダーフィル樹脂による封止を行う。
【００４１】
その際、図２や図３に示すように、パッケージ基板３の裏面（他方の主面）３ｂ側からアンダーフィル封止用の封止用樹脂１２をノズル５を用いて貫通孔３ｃ内に滴下し、これにより、貫通孔３ｃから封止用樹脂１２を注入して、半導体チップ１とパッケージ基板３との間に封止用樹脂１２を供給する。
【００４２】
このように、パッケージ基板３の裏面３ｂ側からこの基板のチップ搭載領域３ｈの中央付近に設けられた貫通孔３ｃに封止用樹脂１２を注入して半導体チップ１とパッケージ基板３との間に封止用樹脂１２を供給することにより、チップ中央付近から封止用樹脂１２を流し込んで充填させるため、パッケージ基板３のチップ外側に配置されたランド３ｄに封止用樹脂１２が付着することを防止できる。これにより、半導体装置（積層型パッケージ１０）の品質の向上を図ることができる。
【００４３】
さらに、パッケージ基板３の裏面３ｂ側から封止用樹脂１２を注入するため、半導体チップ１の裏面１ｂ側に封止用樹脂１２が這い上がることもなくなり、第１パッケージ構造体２上に他の第１パッケージ構造体２を積層させることができる。
【００４４】
特に、はんだボール８を介してパッケージ基板３を積層する場合、封止用樹脂１２の這い上がりを防ぐことは、半導体装置の小型化において非常に重要である。封止用樹脂１２が半導体チップ１の裏面１ｂに這い上がる可能性を考慮して半導体装置を設計すると、パッケージ基板３の間隔は、半導体チップ１の本来の厚さに比較して、十分な余裕を持って設計する必要がある。パッケージ基板３の間隔を大きくするためには、はんだボール８の高さを高くすることが不可欠となるが、はんだボール８は形成するときや接続させるときに溶融させるため、その高さを高くするためには、直径もそれに応じて大きくする必要がある。
【００４５】
本実施の形態における半導体装置のように、半導体チップ１の周囲にはんだボール８が配列される場合において、はんだボール８の直径の大型化は、半導体装置の大型化に直結する問題となる。そこで、本発明のように、パッケージ基板３の裏面３ｂ側から封止用樹脂１２を注入し、半導体チップ１の裏面１ｂ側に封止用樹脂１２が這い上がるのを防ぐことによって、パッケージ基板３の間隔を狭く設定することができ、はんだボール８の小型化を達成することができる。
【００４６】
また、チップ中央付近から封止用樹脂１２を流し込んで充填させるため、チップ中央から外方に向けて封止用樹脂１２を拡散させることができ、従来のチップ側面から充填する方法に比較して、樹脂の巻き込みによるボイドの発生を低減することができる。これにより、積層型パッケージ１０の信頼性を向上させることができる。
【００４７】
なお、封止用樹脂１２が充填された領域は、配線パターンの凹凸がなくなるため、充填速度が均一になり、ボイドの発生を防ぐことができる。これにより、積層型パッケージ１０の信頼性を向上させることができる。
【００４８】
封止終了後、ステップＳ３のはんだペースト供給を行う。
【００４９】
ここでは、上層側の第１パッケージ構造体２のはんだボール８を接続するために、パッケージ基板３の裏面３ｂ側の各ランド３ｄにはんだペースト４を塗布する。なお、はんだペースト４は、例えばＰｂフリーはんだを使用する。
【００５０】
その後、ステップＳ４のはんだボール供給を行う。ここでは、パッケージ基板３における半導体チップ１の外側周囲に配置された複数のランド３ｄに外部端子であるはんだボール８を設ける。
【００５１】
その際、はんだボール８をパッケージ基板３のチップ搭載側と同じ表面３ａの各ランド３ｄに配置してリフローによってはんだボール８のランド３ｄへの固定を行う。これによって、パッケージ基板３において、半導体チップ１搭載側と同じ側にはんだボール８が配置され、第１パッケージ構造体２の薄型化を図ることができる。なお、はんだペースト４は、例えばＰｂフリーはんだを使用する。
【００５２】
その後、ステップＳ５の個片切断・選別を行う。すなわち、個片化によって第１パッケージ構造体２を形成するとともに、選別を行って複数の良品の第１パッケージ構造体２を取得する。
【００５３】
その後、ステップＳ６の積層を行う。ここでは、最下層に第１パッケージ構造体２を配置して、その上層に複数段（ここでは３段）に亘って他の第１パッケージ構造体２を積層する。なお、他の第１パッケージ構造体２は、第１パッケージ構造体２と全く同じ構造のものである。
【００５４】
まず、第１パッケージ構造体２のパッケージ基板３におけるはんだボール８を設けた面（表面３ａ）と反対側の面（裏面３ｂ）上に、第１パッケージ構造体２と同様の構造の他の第１パッケージ構造体２を積層する。
【００５５】
その際、第１パッケージ構造体２のパッケージ基板３の各ランド３ｄと、その上層の他の第１パッケージ構造体２のはんだボール８との位置を合わせて積層する。
【００５６】
続いて、他の第１パッケージ構造体２の上層に別の他の第１パッケージ構造体２を順次積層し、これを複数段繰り返す。
【００５７】
その後、２段め以上の上層の第１パッケージ構造体２のはんだボール８とその下層の第１パッケージ構造体２のパッケージ基板３のランド３ｄとをそれぞれ電気的に接続する。なお、ランド３ｄとはんだボール８との接続はリフローによって行う。
【００５８】
このようにして本実施の形態１の積層型パッケージ１０の組み立てを完了する。
【００５９】
次に、本実施の形態１の変形例について説明する。
【００６０】
まず、図５に示すパッケージ基板３は、前記したようにパッケージ基板３のほぼ中央部に円形の貫通孔３ｃが形成されているものである。円形の貫通孔３ｃは、正方形の半導体チップ１の場合に適用するとより有効である。すなわち、貫通孔３ｃからチップ４辺までの距離が等しいため、中央部から滴下することにより、等方的に充填される。
【００６１】
これにより、巻き込みボイドを低減することができ、さらに、従来のチップ側面からの塗布に比較して充填時間の短縮化を図ることができる。また、貫通孔３ｃの直径をできる限り大きくすることにより、封止用樹脂１２の充填時間をさらに短縮することができる。
【００６２】
一方、図６に示す変形例は、貫通孔３ｃの開口部の形状を半導体チップ１の主面１ａの外形形状に対応させたものである。すなわち、半導体チップ１が長方形の場合に、図５の形状と同様、貫通孔３ｃからチップ４辺までの距離が等しくなるように貫通孔３ｃも長方形とする。これにより、巻き込みボイドを低減することができ、かつ充填時間の短縮化を図ることができる。
【００６３】
また、図７に示す変形例は、半導体チップ１の形状に係わらず、貫通孔３ｃの開口部の形状を十字形にするものであり、この形状によっても充填時間の短縮化を図ることができる。
【００６４】
また、図８に示す変形例は、配線基板にフィルム状のテープ基板９を採用したパッケージであり、貫通孔９ａが形成されたテープ基板９を用いた構造であっても同様の効果を得ることができる。
【００６５】
次に、図９および図１０に示す変形例は、パッケージ基板３が、半導体チップ１の大きさに対応した広さで、かつ配線３ｅが形成されていない平坦部３ｇを表面３ａに有しているとともに、半導体チップ１が搭載されるチップ搭載領域３ｈが平坦部３ｇを含んでおり、さらにこの平坦部３ｇに貫通孔３ｃが形成されているものである。図９はパッケージ基板３の表面３ａ側を示しており、図１０は裏面３ｂ側をそれぞれ示している。
【００６６】
すなわち、表面３ａのチップ搭載領域３ｈにおけるそのほとんどが、配線３ｅやスルーホール３ｆなどが形成されていない平坦部３ｇであり、配線３ｅは、スルーホール３ｆを介して裏面３ｂ側に形成されている。
【００６７】
このようなパッケージ基板３を準備して第１パッケージ構造体２を組み立てる。
【００６８】
まず、チップマウント工程では、パッケージ基板３の表面（一方の主面）３ａのチップ搭載領域３ｈの平坦部３ｇと半導体チップ１の主面１ａとを対向させて配置した後、チップ搭載領域３ｈに金バンプ１ｃを介して半導体チップ１をフリップチップ接続する。
【００６９】
その後、封止工程では、パッケージ基板３の裏面（他方の主面）３ｂ側から封止用樹脂１２を貫通孔３ｃを介して注入して、パッケージ基板３の表面３ａの平坦部３ｇに沿って封止用樹脂１２を流動させて半導体チップ１とパッケージ基板３との間に封止用樹脂１２を充填する。
【００７０】
このように、パッケージ基板３のフリップチップ接続を行う表面３ａのチップ搭載領域３ｈの大半を平坦部３ｇとすることにより、封止用樹脂１２の流動を妨げる部材が存在しないため、ボイドの形成の低減化を図ることができ、積層型パッケージ１０の信頼性を向上させることができる。
【００７１】
また、表面３ａのチップ搭載領域３ｈに配線３ｅを設ける場合においても、隣接する配線間のピッチを、例えば、半導体チップ１のパッド１ｄ（図２参照）間のピッチより十分に大きくすることにより、封止用樹脂１２の流動の妨げを少なくすることができ、ボイドの形成の低減化を図ることができる。
【００７２】
すなわち、配線基板において配線３ｅのピッチを封止用樹脂１２の流れを妨げない程度に十分広くすることにより、ボイドの形成の低減化を図ることができる。なお、配線３ｅのピッチを十分に広げることが困難な場合には、配線３ｅのピッチを配線ルールにしたがって可能な限り狭くすることにより、不良にならない程度の小さなボイドを形成するようにしてもよい。
【００７３】
（実施の形態２）
図１１は本発明の実施の形態２の半導体装置の製造方法によって組み立てられる半導体装置の構造の一例を示す断面図、図１２は図１１に示す半導体装置の組み立て手順の一例を示す製造プロセスフロー図である。
【００７４】
本実施の形態２は、積層型のＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）１１について説明するものであり、ＢＧＡ基板として、例えば、４層配線構造などの多層基板（配線基板）１３を用い、この多層基板１３を用いて第２半導体装置構造体である第２パッケージ構造体１４を組み立て、さらに第２パッケージ構造体１４上に、実施の形態１で説明した積層型パッケージ１０の構造体である第１パッケージ構造体２を複数段（ここでは３段）に亘って積層したものであり、合計４層パッケージ構造の積層型のＢＧＡ１１である。
【００７５】
その際、第２パッケージ構造体１４においても半導体チップ１がフリップチップ接続され、その組み立てのフリップチップ接続後のアンダーフィル封止の工程で、多層基板１３の表面１３ａ（フリップチップ接続を行った側の面）と反対側の裏面１３ｂ側から貫通孔１３ｃを介して封止用樹脂１２（図３参照）を注入するため、多層基板１３の半導体チップ１のほぼ中央に対応した箇所に貫通孔１３ｃが形成されている。
【００７６】
また、図１１に示すように第２パッケージ構造体１４において、フリップチップ接続によって搭載された半導体チップ１の外側周囲には、複数列（例えば、３列）に亘って外部端子である複数のはんだボール８が、半導体チップ１が搭載された面と同一側の面に設けられている。すなわち、第２パッケージ構造体１４は、ファンアウト型のものである。
【００７７】
なお、最下層に配置される第２パッケージ構造体１４には、例えば、ロジック回路を有した半導体チップ１が組み込まれており、その上に積層される第１パッケージ構造体２には、例えば、主にメモリ回路を有した半導体チップ１が組み込まれている。
【００７８】
次に、本実施の形態２のＢＧＡ１１の製造方法を図１２に示す製造プロセスフロー図を用いて説明する。
【００７９】
なお、第２パッケージ構造体１４の上に積層される第１パッケージ構造体２の組み立てについては実施の形態１で説明したものと同様であるためその重複説明は省略する。
【００８０】
まず、半導体チップ１を搭載する領域のほぼ中央部に貫通孔１３ｃが形成された配線基板である多層基板１３を準備する。一方、主面１ａに表面電極であるパッド１ｄ（図２参照）が形成された半導体チップ１を準備する。
【００８１】
その後、図１２のステップＳ１１に示すチップマウントを行う。すなわち、多層基板１３の表面１３ａと半導体チップ１の主面１ａとをはんだバンプ１５を介して対向して配置し、配置後、この状態でリフローを行ってフリップチップ接続する。
【００８２】
チップマウント終了後、ステップＳ１２のはんだボール供給を行う。ここでは、多層基板１３における半導体チップ１の外側周囲に外部端子である複数のはんだボール８をリフローによって取り付ける。
【００８３】
その際、はんだボール８を多層基板１３のチップ搭載側と同じ表面１３ａに配置してリフローによって固定する。これによって、多層基板１３において、半導体チップ１搭載側と同じ側にはんだボール８が配置され、第２パッケージ構造体１４の薄型化を図ることができる。なお、はんだペースト４は、例えばＰｂフリーはんだを使用する。
【００８４】
その後、ステップＳ１３に示すアンダーフィル樹脂による封止を行う。
【００８５】
その際、本実施の形態２の半導体装置の製造方法においても、多層基板１３の裏面１３ｂ側からアンダーフィル封止用の封止用樹脂１２（図２参照）を貫通孔１３ｃ内に滴下し、これにより、貫通孔１３ｃから封止用樹脂１２を注入して、半導体チップ１と多層基板１３との間に封止用樹脂１２を供給する。
【００８６】
このように、多層基板１３の裏面１３ｂ側から半導体チップ１の中央付近に対して封止用樹脂１２を注入して半導体チップ１と多層基板１３との間に封止用樹脂１２を供給することにより、実施の形態１の場合と同様に、多層基板１３のチップ外側に配置されたはんだボール８に封止用樹脂１２が付着することを防止できる。これにより、ＢＧＡ１１の品質の向上を図ることができる。
【００８７】
さらに、多層基板１３の裏面１３ｂ側から封止用樹脂１２を注入するため、半導体チップ１の裏面１ｂ側に封止用樹脂１２が這い上がることもなく、はんだボール８より半導体チップ１が突出することを防止でき、その結果、ＢＧＡ１１の実装時の不具合を防止することができる。
【００８８】
また、チップ中央付近から封止用樹脂１２を流し込んで充填させるため、チップ中央から外方に向けて封止用樹脂１２を拡散させることができ、従来のチップ側面から充填する方法に比較して、樹脂の巻き込みによるボイドの発生を低減することができる。これにより、ＢＧＡ１１の信頼性を向上できる。
【００８９】
封止終了後、ステップＳ１４の個片切断・選別を行う。すなわち、個片化によって第２パッケージ構造体１４を形成するとともに、選別を行って複数の良品の第２パッケージ構造体１４を取得する。
【００９０】
その後、ステップＳ１５のはんだペースト供給を行う。
【００９１】
ここでは、第２パッケージ構造体１４の上に第１パッケージ構造体２を積層して電気的に接続するために、多層基板１３の裏面１３ｂの所定の端子にはんだペースト４を塗布する。なお、はんだペースト４は、例えばＰｂフリーはんだを使用する。
【００９２】
その後、ステップＳ１６の積層を行う。ここでは、最下層に第２パッケージ構造体１４を配置して、実施の形態１で説明した第１パッケージ構造体２をその上層に複数段（ここでは３段）に亘って積層する。
【００９３】
すなわち、第２パッケージ構造体１４上に第１パッケージ構造体２を複数段に亘ってそれぞれ位置を合わせて積層する。
【００９４】
その後、リフローを行って各第１パッケージ構造体２のはんだボール８の電気的接続を行う。
【００９５】
このようにして本実施の形態２の図１１に示す積層型のＢＧＡ１１の組み立てを完了する。
【００９６】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００９７】
前記実施の形態１、２では、パッケージ構造体を合計４層に積層した半導体パッケージの場合を説明したが、パッケージ構造体の積層数については、それぞれのパッケージ構造体がフリップチップ接続構造で、かつアンダーフィル封止されたもの同士の２段以上の積層であれば、何層であってもよい。
【００９８】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００９９】
配線基板の裏面側から基板の貫通孔に封止用樹脂を注入して半導体チップと配線基板との間に封止用樹脂を供給することにより、基板裏面のチップ中央付近から封止用樹脂を流し込めるため、チップ外側のランドに封止用樹脂が付着することを防止でき、その結果、半導体装置の品質の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体装置の製造方法によって組み立てられる半導体装置の構造の一例を示す断面図である。
【図２】図１に示す半導体装置の組み立てにおけるアンダーフィル封止方法の一例を示す断面図である。
【図３】図２に示すアンダーフィル封止方法を示す部分斜視図である。
【図４】図１に示す半導体装置の組み立て手順の一例を示す製造プロセスフロー図である。
【図５】図３に示すアンダーフィル封止による樹脂の拡散状態の一例を示す平面図である。
【図６】本発明の実施の形態１の変形例の配線基板を用いた際のアンダーフィル封止による樹脂の拡散状態を示す平面図である。
【図７】本発明の実施の形態１の変形例の配線基板を用いた際のアンダーフィル封止による樹脂の拡散状態を示す平面図である。
【図８】本発明の実施の形態１の変形例の配線基板を用いた際のアンダーフィル封止方法を示す断面図である。
【図９】本発明の実施の形態１の半導体装置の製造方法で用いられる変形例の配線基板の表面側の構造を示す平面図である。
【図１０】図９に示す変形例の配線基板の裏面側の構造を示す裏面図である。
【図１１】本発明の実施の形態２の半導体装置の製造方法によって組み立てられる半導体装置の構造の一例を示す断面図である。
【図１２】図１１に示す半導体装置の組み立て手順の一例を示す製造プロセスフロー図である。
【符号の説明】
１ 半導体チップ
１ａ 主面
１ｂ 裏面
１ｃ 金バンプ（突起電極）
１ｄ パッド（表面電極）
２ 第１パッケージ構造体（第１半導体装置構造体）
３ パッケージ基板（配線基板）
３ａ 表面（一方の主面）
３ｂ 裏面（他方の主面）
３ｃ 貫通孔
３ｄ ランド
３ｅ 配線
３ｆ スルーホール
３ｇ 平坦部
３ｈ チップ搭載領域
４ はんだペースト
５ ノズル
６ 封止部
７ 拡散方向
８ はんだボール（外部端子）
９ テープ基板（配線基板）
９ａ 貫通孔
１０ 積層型パッケージ（半導体装置）
１１ ＢＧＡ（半導体装置）
１２ 封止用樹脂
１３ 多層基板（配線基板）
１３ａ 表面
１３ｂ 裏面
１３ｃ 貫通孔
１４ 第２パッケージ構造体（第２半導体装置構造体）
１５ はんだバンプ
Claims (15)
- （ａ）貫通孔が形成された配線基板を準備する工程と、
（ｂ）前記配線基板の一方の主面に突起電極を介して半導体チップをフリップチップ接続する工程と、
（ｃ）前記配線基板の他方の主面側から封止用樹脂を前記貫通孔を介して注入して、前記半導体チップと前記配線基板との間に前記封止用樹脂を供給する工程と、
（ｄ）前記配線基板における前記半導体チップの外側周囲に複数の外部端子を設けて第１半導体装置構造体を組み立てる工程と、
（ｅ）前記第１半導体装置構造体の前記配線基板における外部端子を設けた面と反対側の面上に前記第１半導体装置構造体と同様の構造の他の第１半導体装置構造体を配置する工程と、
（ｆ）前記他の第１半導体装置構造体の外部端子と前記第１半導体装置構造体の配線基板とを電気的に接続する工程とを有することを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法であって、前記（ｄ）工程で前記複数の外部端子を前記配線基板に設ける際に、前記配線基板の前記半導体チップを搭載した面と同一面に前記外部端子を設けることを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法であって、前記第１半導体装置構造体および他の第１半導体装置構造体において、前記配線基板を基準にして前記外部端子より前記半導体チップが低くなるように製造することを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法であって、前記（ｂ）工程において、裏面が研磨された前記半導体チップをフリップチップ接続することを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法であって、前記第１半導体装置構造体上に前記他の第１半導体装置構造体を複数段に亘って積層することを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法であって、前記配線基板における隣接する配線間のピッチは、前記半導体チップの表面電極の設置ピッチより大きいことを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法であって、前記配線基板における前記貫通孔の開口部の形状は、前記半導体チップの主面の外形形状に対応していることを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法であって、前記配線基板において、前記半導体チップの主面における２つの対角線の交点を含むチップ中央部に対応した箇所に前記貫通孔が形成されていることを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法であって、
（ａ）貫通孔が形成された配線基板を準備する工程と、
（ｂ）前記配線基板の一方の主面に突起電極を介して半導体チップをフリップチップ接続する工程と、
（ｃ）前記配線基板における前記半導体チップの外側周囲に複数の外部端子を設ける工程と、
（ｄ）前記配線基板の他方の主面側から封止用樹脂を前記貫通孔を介して注入して、前記半導体チップと前記配線基板との間に前記封止用樹脂を供給して第２半導体装置構造体を組み立てる工程と、
（ｅ）前記第２半導体装置構造体の前記配線基板における外部端子を設けた面と反対側の面上に前記第１半導体装置構造体を配置する工程と、
（ｆ）前記第１半導体装置構造体の外部端子と前記第２半導体装置構造体の配線基板とを電気的に接続する工程とを有することを特徴とする半導体装置の製造方法。 - （ａ）半導体チップの大きさに対応した広さで配線が形成されていない平坦部を一方の主面に有しており、半導体チップが搭載されるチップ搭載領域が前記平坦部を含んでおり、前記平坦部に貫通孔が形成された配線基板を準備する工程と、
（ｂ）前記配線基板の一方の主面の前記平坦部と前記半導体チップとを対向させて配置した後、前記チップ搭載領域に突起電極を介して前記半導体チップをフリップチップ接続する工程と、
（ｃ）前記配線基板の他方の主面側から封止用樹脂を前記貫通孔を介して注入して、前記配線基板の前記一方の主面の前記平坦部に沿って前記封止用樹脂を流動させて前記半導体チップと前記配線基板との間に前記封止用樹脂を供給する工程と、
（ｄ）前記配線基板における前記半導体チップの外側周囲に複数の外部端子を設けて第１半導体装置構造体を組み立てる工程と、
（ｅ）前記第１半導体装置構造体の前記配線基板における外部端子を設けた面と反対側の面上に前記第１半導体装置構造体と同様の構造の他の第１半導体装置構造体を配置する工程と、
（ｆ）前記他の第１半導体装置構造体の外部端子と前記第１半導体装置構造体の配線基板とを電気的に接続する工程とを有することを特徴とする半導体装置の製造方法。 - 請求項１０記載の半導体装置の製造方法であって、前記（ｄ）工程で前記複数の外部端子を前記配線基板に設ける際に、前記配線基板の前記半導体チップを搭載した面と同一面に前記外部端子を設けることを特徴とする半導体装置の製造方法。
- 請求項１０記載の半導体装置の製造方法であって、前記第１半導体装置構造体および他の第１半導体装置構造体において、前記配線基板を基準にして前記外部端子より前記半導体チップが低くなるように製造することを特徴とする半導体装置の製造方法。
- （ａ）主面と、裏面と、前記主面上に形成された複数の配線と、前記複数の配線と電気的に接続しており、前記主面上に形成された複数の電極と、前記主面から前記裏面に貫通する貫通孔とを有する第１の配線基板を準備する工程と、
（ｂ）主面と、裏面と、前記主面上に形成された複数の突起電極とを有する第１の半導体チップを準備する工程と、
（ｃ）前記第１の半導体チップの主面が、前記配線基板の貫通孔に対向するように、前記第１の半導体チップを前記配線基板の主面上に配置し、前記第１の半導体チップの複数の突起電極を前記配線基板の複数の配線と電気的に接続する工程と、
（ｄ）前記（ｃ）工程の後に、前記貫通孔を介して、前記第１の半導体チップと前記配線基板の主面との間に樹脂を供給し、前記樹脂によって前記第１の半導体チップの主面および複数の突起電極を封止する工程と、
（ｅ）主面と、裏面と、前記主面上に形成された複数の配線と、前記裏面上に形成された複数の電極とを有する第２の配線基板を準備する工程と、
（ｆ）前記（ｄ）工程の後に、前記第１の配線基板の主面上に、前記第２の配線基板の裏面を対向させて配置し、前記第１の配線基板の複数の電極と、前記第２の配線基板の複数の電極とをそれぞれはんだバンプを介して接続する工程とを有することを特徴とする半導体装置の製造方法。 - 請求項１３記載の半導体装置の製造方法であって、前記第２の配線基板の主面上には、第２の半導体チップが搭載されており、前記第２の半導体チップは、前記第２の配線基板の複数の配線を介して、前記第２の配線基板の複数の電極と電気的に接続していることを特徴とする半導体装置の製造方法。
- 請求項１４記載の半導体装置の製造方法であって、前記第２の配線基板の主面上には、複数の外部端子が形成されており、前記複数の外部端子は、前記はんだバンプを介して前記第１の半導体チップと電気的に接続していることを特徴とする半導体装置の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003159305A JP2004363289A (ja) | 2003-06-04 | 2003-06-04 | 半導体装置の製造方法 |
| TW093111633A TW200504895A (en) | 2003-06-04 | 2004-04-26 | Semiconductor device |
| CNB2004100383382A CN100385649C (zh) | 2003-06-04 | 2004-05-19 | 半导体器件 |
| CN200810082878.9A CN101241905A (zh) | 2003-06-04 | 2004-05-19 | 半导体器件 |
| KR1020040038646A KR20040104907A (ko) | 2003-06-04 | 2004-05-29 | 반도체 장치 |
| US10/559,345 US20060136089A1 (en) | 2003-06-04 | 2004-06-03 | Numerical control device for machine tool and numerical control method for machine tool |
| US10/860,073 US7332800B2 (en) | 2003-06-04 | 2004-06-04 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003159305A JP2004363289A (ja) | 2003-06-04 | 2003-06-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004363289A true JP2004363289A (ja) | 2004-12-24 |
Family
ID=34052406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003159305A Pending JP2004363289A (ja) | 2003-06-04 | 2003-06-04 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20060136089A1 (ja) |
| JP (1) | JP2004363289A (ja) |
| CN (1) | CN101241905A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009044863A1 (ja) * | 2007-10-03 | 2009-04-09 | Fujikura Ltd. | モジュール、配線板、及びモジュールの製造方法 |
| CN107863333A (zh) * | 2017-11-15 | 2018-03-30 | 贵州贵芯半导体有限公司 | 高散热等线距堆栈芯片封装结构及其封装方法 |
| WO2018198188A1 (ja) * | 2017-04-25 | 2018-11-01 | オリンパス株式会社 | 内視鏡、および、撮像モジュール |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007123454A (ja) * | 2005-10-27 | 2007-05-17 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP2007139912A (ja) * | 2005-11-15 | 2007-06-07 | Sharp Corp | 駆動素子実装表示装置 |
| JP2007179314A (ja) * | 2005-12-28 | 2007-07-12 | Star Micronics Co Ltd | 工作機械及びそのプログラム変換方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56114660A (en) * | 1980-02-12 | 1981-09-09 | Toyoda Mach Works Ltd | Numerical controller which controls cam machining |
| JP4480869B2 (ja) * | 2000-09-20 | 2010-06-16 | 東芝機械株式会社 | 数値制御装置 |
-
2003
- 2003-06-04 JP JP2003159305A patent/JP2004363289A/ja active Pending
-
2004
- 2004-05-19 CN CN200810082878.9A patent/CN101241905A/zh active Pending
- 2004-06-03 US US10/559,345 patent/US20060136089A1/en not_active Abandoned
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009044863A1 (ja) * | 2007-10-03 | 2009-04-09 | Fujikura Ltd. | モジュール、配線板、及びモジュールの製造方法 |
| JPWO2009044863A1 (ja) * | 2007-10-03 | 2011-02-10 | 株式会社フジクラ | モジュール、配線板、及びモジュールの製造方法 |
| KR101194713B1 (ko) * | 2007-10-03 | 2012-10-25 | 가부시키가이샤후지쿠라 | 모듈, 배선판 및 모듈의 제조 방법 |
| WO2018198188A1 (ja) * | 2017-04-25 | 2018-11-01 | オリンパス株式会社 | 内視鏡、および、撮像モジュール |
| US11540707B2 (en) | 2017-04-25 | 2023-01-03 | Olympus Corporation | Endoscope and image pickup module |
| CN107863333A (zh) * | 2017-11-15 | 2018-03-30 | 贵州贵芯半导体有限公司 | 高散热等线距堆栈芯片封装结构及其封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101241905A (zh) | 2008-08-13 |
| US20060136089A1 (en) | 2006-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5043743B2 (ja) | 半導体装置の製造方法 | |
| JP5179787B2 (ja) | 半導体装置及びその製造方法 | |
| KR100868419B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100856609B1 (ko) | 반도체장치 및 그 제조방법 | |
| TWI529851B (zh) | Manufacturing method of semiconductor device | |
| US20070026568A1 (en) | Methods for bonding and devices according to such methods | |
| KR20040104907A (ko) | 반도체 장치 | |
| JP2012069903A (ja) | 半導体装置及びその製造方法 | |
| US9324681B2 (en) | Pin attachment | |
| US20170117243A1 (en) | Anchoring structure of fine pitch bva | |
| JP5338572B2 (ja) | 半導体装置の製造方法 | |
| JP2004363289A (ja) | 半導体装置の製造方法 | |
| JP2003258009A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2014179364A (ja) | 半導体チップ及びこれを備える半導体装置 | |
| JP2007294560A (ja) | 半導体装置およびその製造方法 | |
| JP2010147225A (ja) | 半導体装置及びその製造方法 | |
| JP2014192171A (ja) | 半導体装置及びその製造方法 | |
| JP2012134572A (ja) | 半導体装置 | |
| KR20220072169A (ko) | 반도체 패키지 및 그 제조 방법 | |
| EP1732127B1 (en) | Method for bonding and device manufactured according to such method | |
| JP4174013B2 (ja) | 半導体装置 | |
| JP2001291795A (ja) | 基板及びこれを用いた半導体装置の製造方法 | |
| JP4657581B2 (ja) | 半導体装置 | |
| JP2005217069A (ja) | 半導体装置 | |
| JP5297445B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060602 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080930 |