CN102237283B - 非阵列凸块的覆晶接合方法与构造 - Google Patents

非阵列凸块的覆晶接合方法与构造 Download PDF

Info

Publication number
CN102237283B
CN102237283B CN2010101597492A CN201010159749A CN102237283B CN 102237283 B CN102237283 B CN 102237283B CN 2010101597492 A CN2010101597492 A CN 2010101597492A CN 201010159749 A CN201010159749 A CN 201010159749A CN 102237283 B CN102237283 B CN 102237283B
Authority
CN
China
Prior art keywords
chip
those
substrate
adhesive member
chip bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010101597492A
Other languages
English (en)
Other versions
CN102237283A (zh
Inventor
李国源
陈永祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Walton Advanced Engineering Inc
Original Assignee
Walton Advanced Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Walton Advanced Engineering Inc filed Critical Walton Advanced Engineering Inc
Priority to CN2010101597492A priority Critical patent/CN102237283B/zh
Publication of CN102237283A publication Critical patent/CN102237283A/zh
Application granted granted Critical
Publication of CN102237283B publication Critical patent/CN102237283B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明是有关于一种非阵列凸块的覆晶接合方法与构造，依照该方法，提供一基板。形成多个支撑胶体于基板的一上表面，支撑胶体之间形成为一底胶通道。覆晶接合一芯片至基板，使其主动面的一凸块空白区黏附于支撑胶体。接着，施压芯片以使该些支撑胶体形成有一超出芯片的挤料边框，并使多个非阵列的凸块接合至基板在底胶通道内的接垫，其中挤料边框具有多个连通底胶通道的开口。经由其中一开口提供一底部填充胶，直到底部填充胶填满底胶通道以密封凸块。因此，可解决现有习知全面底胶填充速度不一致造成的气阱问题。更可节省底胶填充时间与用量。

Description

非阵列凸块的覆晶接合方法与构造
技术领域
本发明涉及一种半导体装置的封装制造技术，特别是涉及一种非阵列凸块的覆晶接合方法与构造。
背景技术
在半导体芯片的封装工艺中，已制作好集成电路的芯片必须与基板(substrate)或是导线架(leadframe)等芯片载体(chip carrier)做一电路联结才能发挥电子信号传递的功能。现有习知芯片至芯片载体的电性连接方法有打线接合(wire bonding)、卷带自动接合(tape automated bonding；TAB)与覆晶接合(flip chip)等。其中，覆晶接合能缩短芯片与基板之间的传输距离，具有更优于打线连接的电性性能而逐渐普及。目前在覆晶接合工艺所使用的芯片具有阵列排列的凸块，利用重配置线路层使凸块均匀分散在芯片的主动面上。近来，有人尝试使用具非阵列凸块的芯片进行覆晶接合，由于芯片的凸块集中分布在芯片主动面的某一特定区域，例如凸块位置设在中央焊垫上。并以底部填充胶全面覆盖芯片下的覆晶间隙。然在底部填充胶的填充过程中，底胶填充速度在凸块密集区会相对变慢，此一底胶填充速度不一致的现象容易使底部填充胶内部产生气泡(void)而造成气阱(air trap)问题或称之“包封现象(air trap effect)”，其将使半导体芯片的封装质量大受影响且降低产品的可靠度。
如图1所示，一种现有习知的非阵列凸块的覆晶接合构造100主要包含一基板110、一芯片130与一底部填充胶140。在例如印刷电路板的基板110的一上表面111设有多个接垫112。该芯片130的一主动面131朝向该基板110的该上表面111，并且该主动面131上设有多个非阵列排列的凸块133，其对准于该些接垫112。具体而言，该些凸块133设置于该主动面131的多个中央焊垫134。该底部填充胶140先点涂在该基板110的该上表面111，并利用毛细作用填满于该芯片130与该基板110之间的覆晶间隙，全面覆盖该芯片130的主动面131，进而密封该些凸块133。由于该些凸块133分布不均匀，都会造成该底部填充胶140的填充速度的变化。所以，使得该底部填充胶140通过该些凸块133与未设有凸块的区域的流速不一致，除了无法紧密地填满该芯片130与该基板110之间，更容易于该底部填充胶140内部产生气泡141，即气阱问题，导致产品可靠度降低。特别是，由于该些凸块133为非阵列排列，在覆晶接合时难以控制该芯片130相对于该基板110的水平度，一旦该芯片130倾斜，则气阱问题将更为严重。
由此可见，上述现有的覆晶接合方法与构造在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型的非阵列凸块的覆晶接合方法与构造，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
有鉴于上述现有的覆晶接合方法与构造存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型的非阵列凸块的覆晶接合方法与构造，能够改进一般现有的覆晶接合方法与构造，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的覆晶接合方法与构造存在的缺陷，而提供一种新型的非阵列凸块的覆晶接合方法与构造，所要解决的技术问题是使其除了可以避免非阵列凸块的芯片倾斜，更能解决非阵列凸块的覆晶接合工艺中全面底胶填充速度不一致造成的气阱问题，非常适于实用。
本发明的另一目的在于，提供一种新型的非阵列凸块的覆晶接合方法与构造，所要解决的技术问题是使其节省非阵列凸块的覆晶接合工艺中底胶填充时间与底胶用量，从而更加适于实用。
本发明的再一目的在于，提供一种新型的非阵列凸块的覆晶接合方法与构造，所要解决的技术问题是使其方便检视非阵列凸块的芯片在覆晶接合后的水平度，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种非阵列凸块的覆晶接合方法，其包含：
提供一基板，其上表面设有多个接垫；
形成多个支撑胶体于该基板的该上表面，该些支撑胶体之间形成为一底胶通道，以显露出该些接垫；
覆晶接合一芯片至该基板上，使该芯片的一主动面朝向该基板的该上表面并使该主动面的一凸块空白区黏附于该些支撑胶体，该芯片的该主动面设有多个非阵列的凸块，其位于该底胶通道中并对准于该些接垫；
施压该芯片，以使得该些支撑胶体形成有一超出该芯片的挤料边框，并使该些凸块接合至该些接垫，其中该挤料边框具有多个连通该底胶通道的开口；以及
经由该挤料边框的其中一开口提供一底部填充胶，直到该底部填充胶填满该底胶通道，以密封该些凸块。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的非阵列凸块的覆晶接合方法，其中所述的挤料边框的高度超过该底胶通道，更包覆至该芯片的主动面角隅。
前述的非阵列凸块的覆晶接合方法，其中所述的该些凸块设置于该芯片在该主动面上的多个中央焊垫。
前述的非阵列凸块的覆晶接合方法，其中所述的该些支撑胶体的形成高度大于该些凸块的高度，并且在压迫该芯片之后，该底胶通道的高度略小于该些凸块的高度。
前述的非阵列凸块的覆晶接合方法，其中所述的该些支撑胶体为B阶黏胶。
前述的非阵列凸块的覆晶接合方法，其中所述的该些支撑胶体的形成方法为先液态型态印刷在该基板的该上表面，再部分固化为B阶状态。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种非阵列凸块的覆晶接合构造，其包含：
一基板，其上表面设有多个接垫；
多个支撑胶体，形成于该基板的该上表面，该些支撑胶体之间形成为一底胶通道，以显露出该些接垫；
一芯片，覆晶接合至该基板上，使该芯片的一主动面朝向该基板的该上表面并使该主动面的一凸块空白区黏附于该些支撑胶体，该芯片的该主动面设有多个非阵列的凸块，其位于该底胶通道中并对准于该些接垫，并且藉由施压该芯片，以使得该些支撑胶体形成有一超出该芯片的挤料边框，并使该些凸块接合至该些接垫，其中该挤料边框具有多个连通该底胶通道的开口；以及
一底部填充胶，经由该挤料边框的其中一开口所提供，该底部填充胶填满该底胶通道，以密封该些凸块。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的非阵列凸块的覆晶接合构造，其中所述的挤料边框的高度超过该底胶通道，更包覆至该芯片的主动面角隅。
前述的非阵列凸块的覆晶接合构造，其中所述的该些凸块设置于该芯片在该主动面上的多个中央焊垫。
前述的非阵列凸块的覆晶接合构造，其中所述的该些支撑胶体为B阶黏胶。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为达到上述目的，本发明提供了一种非阵列凸块的覆晶接合方法，主要包含以下步骤：提供一基板，其上表面设有多个接垫。形成多个支撑胶体于该基板的该上表面，该些支撑胶体之间形成为一底胶通道，以显露出该些接垫。覆晶接合一芯片至该基板上，使该芯片的一主动面朝向该基板的该上表面并使该主动面的一凸块空白区黏附于该些支撑胶体，该芯片的该主动面设有多个非阵列的凸块，其位于该底胶通道中并对准于该些接垫。施压该芯片，以使得该些支撑胶体形成有一超出该芯片的挤料边框，并使该些凸块接合至该些接垫，其中该挤料边框具有多个连通该底胶通道的开口。之后，经由该挤料边框的其中一开口提供一底部填充胶，直到该底部填充胶填满该底胶通道，以密封该些凸块。本发明另揭示依照上述方法所制成的构造。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
在前述的覆晶接合方法中，该挤料边框的高度可超过该底胶通道，更包覆至该芯片的主动面角隅。
在前述的覆晶接合方法中，该些凸块可设置于该芯片在该主动面上的多个中央焊垫。
在前述的覆晶接合方法中，该些支撑胶体的形成高度可大于该些凸块的高度，并且在施压该芯片之后，该底胶通道的高度略小于该些凸块的高度。
在前述的覆晶接合方法中，该些支撑胶体可为B阶黏胶。
在前述的覆晶接合方法中，该些支撑胶体的形成方法可为先液态型态印刷在该基板的该上表面，再部分固化为B阶状态。
借由上述技术方案，本发明非阵列凸块的覆晶接合方法与构造至少具有下列优点及有益效果：
一、可藉由在形成支撑胶体于基板的上表面、施压芯片以使得支撑胶体形成超出芯片的挤料边框以及经由挤料边框的开口提供底部填充胶作为其中的一基本技术手段，除了可以避免非阵列凸块的芯片倾斜，更可解决非阵列凸块的覆晶接合工艺中全面底胶填充速度不一致造成的气阱问题。
二、可藉由在形成支撑胶体于基板的上表面、施压芯片以使得支撑胶体形成超出芯片的挤料边框以及经由挤料边框的开口提供底部填充胶作为其中的一基本技术手段，能够节省非阵列凸块的覆晶接合工艺中底胶填充时间与底胶用量。
三、可藉由在形成支撑胶体于基板的上表面、施压芯片以使得支撑胶体形成超出芯片的挤料边框以及经由挤料边框的开口提供底部填充胶作为其中的一基本技术手段，能够方便检视非阵列凸块的芯片在覆晶接合后的水平度。
综上所述，本发明是有关于一种非阵列凸块的覆晶接合方法与构造，依照该方法，提供一基板。形成多个支撑胶体于基板的一上表面，支撑胶体之间形成为一底胶通道。覆晶接合一芯片至基板，使其主动面的一凸块空白区黏附于支撑胶体。接着，施压芯片以使该些支撑胶体形成有一超出芯片的挤料边框，并使多个非阵列的凸块接合至基板在底胶通道内的接垫，其中挤料边框具有多个连通底胶通道的开口。经由其中一开口提供一底部填充胶，直到底部填充胶填满底胶通道以密封凸块。因此，可解决现有习知全面底胶填充速度不一致造成的气阱问题。更可节省底胶填充时间与用量。本发明在技术上有显著的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是现有习知非阵列凸块的覆晶接合构造的截面示意图。
图2是本发明的一具体实施例的一种非阵列凸块的覆晶接合方法的方块流程图。
图3A至图3G是本发明的一具体实施例的非阵列凸块的覆晶接合方法在各步骤中的组件截面剖视图。
图4是本发明的一具体实施例绘示在基板上表面形成支撑胶体的示意图。
图5是本发明的一具体实施例绘示从支撑胶体间的开口提供底部填充胶以填充底胶通道的基板后视示意图。
图6是本发明的一具体实施例从支撑胶体间的开口提供底部填充胶以填充底胶通道的基板上表面示意图。
步骤1：提供一基板
步骤2：形成支撑胶体于基板的上表面
步骤3：覆晶接合芯片至基板
步骤4：施压芯片
步骤5：提供底部填充胶
100：非阵列凸块的覆晶接合构造
110：基板
111：上表面                        112：接垫
130：芯片
131：主动面                  133：凸块
134：中央焊垫
140：底部填充胶              141：气泡
200：非阵列凸块的覆晶接合构造
210：基板
211：上表面                  212：接垫
220：支撑胶体
221：底胶通道                222：挤料边框
223：开口
230：芯片
231：主动面                  232：凸块空白区
233：凸块
234：中央焊垫                240：底部填充胶
241：注射器
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的非阵列凸块的覆晶接合方法与构造其具体实施方式、结构、特征及其功效，详细说明如后。
有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚的呈现。为了方便说明，在以下的实施例中，相同的元件以相同的编号表示。
以下将配合所附图示详细说明本发明的实施例，然应注意的是，该些图示均为简化的示意图，仅以示意方法来说明本发明的基本架构或实施方法，故仅显示与本案有关的组件与组合关系，图中所显示的组件并非以实际实施的数目、形状、尺寸做等比例绘制，某些尺寸比例与其它相关尺寸比例或已夸张或是简化处理，以提供更清楚的描述。实际实施的数目、形状及尺寸比例为一种选置性的设计，详细的组件布局可能更为复杂。
依据本发明的第一具体实施例，一种非阵列凸块的覆晶接合方法举例说明于图2的方块流程图与图3A至图3G的各步骤中组件截面图。该非阵列凸块的覆晶接合方法根据图2，包含以下主要步骤：“提供一基板”的步骤1、“形成支撑胶体于基板的上表面”的步骤2、“覆晶接合芯片至基板”的步骤3、“施压芯片”的步骤4以及“提供底部填充胶”的步骤5，在各步骤上表现出的组件请参阅图3A至图3G，详细说明如下所示。
首先，执行步骤1。请参阅图3A所示，提供一基板210，其上表面211设有多个接垫212。详细而言，该些接垫212可呈单或双排排列于该上表面211的中央区域，以提供电性连接的作用。该基板210的主体可使用硬性或软性的基板，其它常用的基板包括双马来亚酰胺-三氮杂苯树脂(BT)基板；环氧树脂/玻璃纤维多层板，例如FR4板；及陶瓷基板，这些材料均是半导体业所知悉并使用的材料。基本上，该基板210可为一印刷电路板(printed circuit board，PCB)或是陶瓷电路板，作为半导体封装结构内芯片承载与电性连接的主要媒介物。
执行步骤2，请参阅图3B与图4所示，形成多个支撑胶体220于该基板210的该上表面211，该些支撑胶体220之间形成为一底胶通道221，以显露出该些接垫212。在本实施例中，该些支撑胶体220可为B阶(B-stage)黏胶。具体而论，该些支撑胶体220可为部分固化的热固性树脂，例如可包含不同固化温度的环氧化合物的成分组合。该些支撑胶体220的形成方法可为先液态型态印刷在该基板210的该上表面211，再部分固化为B阶状态。在形成于该基板210上时可呈现为液态，在以加热方式使其部分固化。在本步骤完成之后，该些支撑胶体220可呈现胶稠态而不会随意流动，并可提供一定的支撑效果，并维持黏着芯片的功用。细部来说，在印刷形成该些支撑胶体220之后，可藉由一低温烘烤动作，使该些支撑胶体220从液态转化为部分固化的B阶状态，进而使该些支撑胶体220附着于该基板210的该上表面211。在一较佳实施例中，该些支撑胶体220可呈条状而分布于该些接垫212的两侧(如图4所示)，故该底胶通道221形成在该基板210的中央区域，并且该底胶信道221的方向可平行于该些接垫212的排列方向。
执行步骤3。请参阅图3C所示，覆晶接合一芯片230至该基板210上，使该芯片230的一主动面231朝向该基板210的该上表面211。如图3D所示，进一步使得该主动面231的一凸块空白区232黏附于该些支撑胶体220。该芯片230的该主动面231设有多个非阵列的凸块233，其位于该底胶通道221中并对准于该些接垫212。详细而言，该凸块空白区232指该芯片230的该主动面231上未形成有该些凸块233的区域，该区域的长度与宽度应大于凸块节距的两倍以上。而“非阵列”则表示该些凸块233的形成区域为区域化，小于该主动面231的二分之一。由于该些支撑胶体220所提供予该芯片230的支撑效果，使得该芯片230将先行黏附于该些支撑胶体220上，其后再使该芯片230的该些凸块233接合至该些接垫212。也就是说，在本步骤中该底胶通道221的高度(即该些支撑胶体220的形成厚度)可大于该些凸块233的高度。详细而言，该芯片230已形成有集成电路(integrated circuit，IC)组件，例如内存、逻辑组件以及特殊应用集成电路(ASIC)，可由丨晶圆(wafer)分割成颗粒状。在本实施例中，该些凸块233可设置于该芯片230在该主动面231上的多个中央焊垫234，以省略重配置线路层的制作。但在该些中央焊垫234与该些凸块233之间则另可设置凸块下金属层(under bump metallurgy，UBM，图中未绘出)，以防止该些凸块233内成份的金属扩散至该些中央焊垫234。更具体地，该些凸块233的材质可包含金、铜、铝、锡或其合金，或可为锡铅，可利用电镀方式形成，并可利用研磨或表面平坦化技术，使得该些凸块233的顶面为平坦而具有相同的高度。在本实施例中，该些凸块233的成份可为纯锡或无铅的锡合金。较佳地，在该步骤中，该些凸块233与该些接垫212保持在微接触状态或留有一非接触间隙，即表示在覆晶接合步骤中该些凸块233与该些接垫212之间不形成金属键合关系。倘若该芯片230发生倾斜的情况，可直接针对该芯片230的倾斜部位进行微调，以使该芯片230保持水平的状态。因此，人员能够轻易地控制该芯片230的水平度，毋须担心该底部填充胶240充填于该芯片230与该基板210之间时会因该芯片230倾斜而导致气阱问题。
执行步骤4。请参阅图3E所示，施压该芯片230，以使得该些支撑胶体220形成有一超出该芯片230的挤料边框222，并使该些凸块233接合至该些接垫212，其中该挤料边框222具有多个连通该底胶通道221的开口223。所谓的“超出芯片”表示该挤料边框222不在该芯片230下方的表面覆盖区(footprint)内。具体而言，由于该些支撑胶体220呈胶稠态，随着覆晶接合温度升高会变得稍有流动性，在受到该芯片230向下压迫时，会稍微向两侧扩散而变形。当该些凸块233接触并接合至该些接垫212，便达成该芯片230与该基板210的电性连接关系，该些支撑胶体220则停止变形。该挤料边框222的高度应超过该芯片230的主动面231，即较高于该些支撑胶体220在该芯片230下的厚度。该些开口223应对准在该些凸块233的排列方向，而位于该底胶通道221的两端。在一较佳实施例中，该挤料边框222的高度可超过该底胶通道221的高度，更包覆至该芯片230的主动面231角隅。因此，能够避免该芯片230的主动面231角隅的应力施加至该基板210，以防止应力集中的情况发生。具体而言，该些挤料边框222可覆盖至该芯片230侧边厚度的二分之一以上，以提供完善的支撑与固定效果。较佳地，在本步骤中，该些挤料边框222的宽度若产生有不一致的现象时，其中一侧变大表示该芯片230在该侧朝向该基板210的方向倾斜。因此，可在该基板210的该上表面211进行光学检测该些挤料边框222的宽度变化(检测方向如图6所示)，即可轻易判断该基板210上的该芯片230在覆晶接合后有无发生倾斜现象，能够方便检视非阵列凸块的芯片在覆晶接合后的水平度。
特别是，该些支撑胶体220的形成高度可大于该些凸块233的高度，并且在施压该芯片230之后，该底胶通道221的高度略小于该些凸块233的高度。因此，能确保该些凸块233能接触接合至该些接垫212，以达成该芯片230与该基板210的电性连接关系。此外，该些凸块233接合至该些接垫212的方式有几种，其中一种是以该些凸块233的端面产生部分融熔或活化，以接合至该些接垫212，在接合后该些凸块233的高度将稍微减少，该些凸块233可选用金凸块或锡凸块；或者，可以利用焊料(图中未绘出)焊接该些凸块233的端面与该些接垫212，该些凸块233可选用铜柱。在完成电性连接之后，该底胶通道221的高度可略小于该些凸块233的原来的高度。
之后，执行步骤5，请参阅图3F、图5及图6所示，藉由一注射器241经由该挤料边框222的其中一开口223提供一底部填充胶240(underfillmaterial)。该注射器241持续补充该底部填充胶240，直到该底部填充胶240已确实填满该底胶通道221，以密封该些凸块233(如图3G所示)。当提供该底部填充胶240时，可由其中的一开口223开始充填，并且该底部填充胶240会因毛细作用原理而逐渐朝向该底胶通道221内填入，直到该底部填充胶240完全充满于该底胶通道221，但非全面填满该芯片230与该基板210之间的覆晶间隙。由于该底部填充胶240仅需要填满凸块密集区的该底胶通道221，不需要考虑底胶填充速度不一致的因素，故在填充过程中较佳地可倾斜该基板210，以加快该底部填充胶240的流动速度，进而提升填充速率。
之后，可执行一后烘烤步骤，以加热方式固化该底部填充胶240与该些支撑胶体220。在执行该后烘烤步骤之前，该些凸块233与该些接垫212已完成电性连接与机械连接的关系。具体而言，该底部填充胶240的固化温度与该些支撑胶体220的固化温度可低于该些凸块233与该些接垫212的接合温度，以确保该底部填充胶240与该些支撑胶体220在完全固化过程中该些凸块233与该些接垫212之间接合良好。
在本发明中，可藉由在形成该些支撑胶体220于该基板210的该上表面211、施压该芯片230以使得该些支撑胶体220形成超出该芯片230的该些挤料边框222以及经由该些挤料边框222的该些开口223提供该底部填充胶240作为其中的一基本技术手段，由于该些支撑胶体220能够支撑该芯片230并维持一定的水平度，故可以避免非阵列凸块的芯片倾斜的问题。并且，由于该些支撑胶体220的存在能占去凸块空白区的底胶填充空间，将使现有习知需要全面填充的覆晶间隙减缩为仅有凸块密集区的该底胶通道221。该底部填充胶240仅需要以流道方式填入该芯片230与该基板210之间的凸块密集区，故可解决非阵列凸块的覆晶接合工艺中全面底胶填充速度不一致造成的气阱问题。此外，亦能够节省该底部填充胶240的填充时间与用量。
本发明还揭示使用前述方法所制成的非阵列凸块的覆晶接合构造举例说明于图3G。该非阵列凸块的覆晶接合构造200主要包含一基板210、多个支撑胶体220、一芯片230以及一底部填充胶240。
该基板210的一上表面211设有多个接垫212。该些接垫212设置于该上表面211的中央区域，且呈双排排列。详细而言，该基板210的下表面(即相对于该上表面211的表面)可另设置有多个外接端子(图中未绘出)，以提供对外连接的作用。该些支撑胶体220形成于该基板210的该上表面211，该些支撑胶体220之间形成为一底胶通道221，以显露出该些接垫212。也就是说，该些支撑胶体220与该些接垫212之间可具有一定的距离，而不会覆盖至该些接垫212。在本实施例中，该些支撑胶体220可为B阶(B-stage)黏胶。
该芯片230覆晶接合至该基板210上，使该芯片230的一主动面231朝向该基板210的该上表面211并使该主动面231的一凸块空白区232黏附于该些支撑胶体220，该芯片230的该主动面231设有多个非阵列的凸块233，其位于该底胶通道221中并对准于该些接垫212，并且藉由施压该芯片230，以使得该些支撑胶体220形成有一超出该芯片230的挤料边框222，并使该些凸块233接合至该些接垫212，其中该挤料边框222具有多个连通该底胶通道221的开口223。在一较佳实施例中，该挤料边框222的高度可超过该底胶通道221，更包覆至该芯片230的主动面231角隅。详细而言，该些凸块233可设置于该芯片230在该主动面231上的多个中央焊垫234。该底部填充胶240经由该挤料边框222的其中一开口223所提供，该底部填充胶240填满该底胶通道221，以密封该些凸块233。
藉由该些支撑胶体220所提供的支撑作用，该芯片230与该基板210之间能维持一定的水平度，故可以避免非阵列凸块的芯片倾斜的问题，并节省底部填充胶的用量。藉由该些支撑胶体220所提供的黏著作用，可省略黏晶材料。并且，该底部填充胶240仅是填入至该底胶通道221内，而不用全面填满于该芯片230与该基板210之间，可解决非阵列凸块的覆晶接合工艺中全面底胶填充速度不一致造成的气阱问题。此外，光学检测该些挤料边框222的宽度，即可轻易判断该基板210上的该芯片230是否有倾斜现象产生，能够方便检视非阵列凸块的芯片在覆晶接合后的水平度。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (4)

1.一种非阵列凸块的覆晶接合方法，其特征在于包含：
提供一基板，其上表面设有多个接垫；
形成多个支撑胶体于该基板的该上表面，该些支撑胶体之间形成为一底胶通道，以显露出该些接垫；
覆晶接合一芯片至该基板上，使该芯片的一主动面朝向该基板的该上表面并使该主动面的一凸块空白区黏附于该些支撑胶体，该芯片的该主动面设有多个非阵列的凸块，其位于该底胶通道中并对准于该些接垫；
施压该芯片，以使得该些支撑胶体形成有一超出该芯片的挤料边框，并使该些凸块接合至该些接垫，其中该挤料边框具有多个连通该底胶通道的开口；以及
经由该挤料边框的其中一开口提供一底部填充胶，直到该底部填充胶填满该底胶通道，以密封该些凸块；
其中，该些支撑胶体的形成高度大于该些凸块的高度，并且在压迫该芯片之后，该底胶通道的高度略小于该些凸块的高度，以使得该挤料边框的厚度超过该底胶通道的高度，该挤料边框更L形包覆至该芯片的主动面角隅。
2.根据权利要求1所述的非阵列凸块的覆晶接合方法，其特征在于其中所述的该些凸块设置于该芯片在该主动面上的多个中央焊垫。
3.根据权利要求1所述的非阵列凸块的覆晶接合方法，其特征在于其中所述的该些支撑胶体为B阶黏胶。
4.根据权利要求3所述的非阵列凸块的覆晶接合方法，其特征在于其中所述的该些支撑胶体的形成方法为先液态型态印刷在该基板的该上表面，再部分固化为B阶状态。
CN2010101597492A 2010-04-27 2010-04-27 非阵列凸块的覆晶接合方法与构造 Expired - Fee Related CN102237283B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101597492A CN102237283B (zh) 2010-04-27 2010-04-27 非阵列凸块的覆晶接合方法与构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101597492A CN102237283B (zh) 2010-04-27 2010-04-27 非阵列凸块的覆晶接合方法与构造

Publications (2)

Publication Number Publication Date
CN102237283A CN102237283A (zh) 2011-11-09
CN102237283B true CN102237283B (zh) 2013-06-12

Family

ID=44887807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101597492A Expired - Fee Related CN102237283B (zh) 2010-04-27 2010-04-27 非阵列凸块的覆晶接合方法与构造

Country Status (1)

Country Link
CN (1) CN102237283B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106346154A (zh) * 2015-07-17 2017-01-25 基胜工业(上海)有限公司 金属组件的焊接方法
CN111370322B (zh) * 2020-03-24 2022-04-01 江苏海莱新创医疗科技有限公司 将片或板状电子元器件密封的固定于基体上的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201229937Y (zh) * 2008-07-15 2009-04-29 力成科技股份有限公司 具有非阵列凸块的倒装芯片封装结构

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201229937Y (zh) * 2008-07-15 2009-04-29 力成科技股份有限公司 具有非阵列凸块的倒装芯片封装结构

Also Published As

Publication number Publication date
CN102237283A (zh) 2011-11-09

Similar Documents

Publication Publication Date Title
US9041199B2 (en) Semiconductor device and method of fabricating the same
CN100421251C (zh) 半导体装置及其制造方法
KR101964763B1 (ko) 센싱칩 패키징 어셈블리, 이를 포함하는 전자장치 및 센싱칩 패키징 어셈블리의 제조방법
CN102709259B (zh) 非数组凸块的覆晶模封构造与方法
CN100490131C (zh) 防止溢胶的球格阵列封装构造
CN102237283B (zh) 非阵列凸块的覆晶接合方法与构造
CN100470786C (zh) 基板底部封胶的球格阵列封装构造
CN100438008C (zh) 高频集成电路封装构造及其制造方法
CN103050449A (zh) 封装件及其制法
CN101635280B (zh) 窗口型球栅阵列封装构造及其制造方法
CN100442496C (zh) 补强型薄膜覆晶封装构造
CN100578765C (zh) 集成电路封装构造
JP2010147225A (ja) 半導体装置及びその製造方法
KR101056944B1 (ko) 반도체 장치 제조방법
TWI729681B (zh) 光學封裝結構
CN100481407C (zh) 晶片上引脚球格阵列封装构造
TWI429041B (zh) 非陣列凸塊之覆晶接合方法與構造
CN100449744C (zh) 引脚在芯片上的集成电路封装构造及其芯片承载件
CN202678302U (zh) 一种扇出型圆片级芯片封装结构
CN205039156U (zh) 低应力晶圆级图像芯片封装结构
CN215896372U (zh) 一种设置有基板绿油的封装结构
CN100530624C (zh) 导线架基底球格阵列封装构造的方法
CN2570975Y (zh) 薄膜覆晶封装结构
CN101118896A (zh) 具有延长引脚的薄膜覆晶封装构造
CN101447443B (zh) 高频集成电路封装构造的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130612

CF01 Termination of patent right due to non-payment of annual fee