CN100470786C - 基板底部封胶的球格阵列封装构造 - Google Patents

基板底部封胶的球格阵列封装构造 Download PDF

Info

Publication number
CN100470786C
CN100470786C CNB2006100987362A CN200610098736A CN100470786C CN 100470786 C CN100470786 C CN 100470786C CN B2006100987362 A CNB2006100987362 A CN B2006100987362A CN 200610098736 A CN200610098736 A CN 200610098736A CN 100470786 C CN100470786 C CN 100470786C
Authority
CN
China
Prior art keywords
those
substrate
grid array
ball
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100987362A
Other languages
English (en)
Other versions
CN101106120A (zh
Inventor
范文正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to CNB2006100987362A priority Critical patent/CN100470786C/zh
Publication of CN101106120A publication Critical patent/CN101106120A/zh
Application granted granted Critical
Publication of CN100470786C publication Critical patent/CN100470786C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15322—Connection portion the connection portion being formed on the die mounting surface of the substrate being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明是有关于一种基板底部封胶的球格阵列封装构造，主要包括一晶片、一基板、一模封胶体以及复数个焊球。该基板具有一表面接合面，形成有复数个球垫以及一防焊层。该模封胶体至少覆盖该基板的表面接合面且具有复数个对应于该些焊球的置球孔，该些置球孔的开口尺寸是大于该基板的防焊层开孔，以使该些焊球不接触该模封胶体。该些焊球是对准于该些置球孔而接合至该基板的该些球垫，藉以提升BGA产品抗湿性，并可避免焊球受到该封胶体的应力推挤而掉球。

Description

基板底部封胶的球格阵列封装构造
技术领域
本发明涉及一种半导体封装技术，特别是涉及一种基板底部封胶的球格阵列封装构造，以提升抗湿性的产品可靠度。
背景技术
球格阵列封装构造是在一基板的底部设有复数个矩阵排列的焊球(solder ball)，以供表面接合至一外部印刷电路板，能够取代传统的导线架基底的半导体封装构造，且不会有导线架的过长引脚影响电传输速度的情形。然而自球格阵列封装构造被发展以来，始终是存在着抗湿性不佳的问题，通常是无法通过第一等级的湿气敏感度试验(MST level 1)，其中MST为Moisture Sensitivity Test的简称，一种可见于JEDEC等国际规范试验，共分8级，以第一级条件为最严苛。
请参阅图1所示，是现有习知的一种球格阵列封装构造截面示意图，现有习知的球格阵列封装构造100，主要包括一晶片110、一基板120、一模封胶体130以及复数个焊球140。该晶片110设置于该基板120的一上表面121并以焊线150电性连接至该基板120。该模封胶体130仅形成于该基板120的上表面121，该基板120的下表面122形成有一防焊层123，该些焊球140是接合至该基板120的该下表面122。水气会从该基板120的底部透过薄薄的防焊层123侵入产品内部，进而产生剥层(delamination)或爆米花(pop-corn)的缺陷。
由此可见，上述现有的球格阵列封装构造在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型的基板底部封胶的球格阵列封装构造，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
有鉴于上述现有的球格阵列封装构造存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理运用，积极加以研究创新，以期创设一种新型的基板底部封胶的球格阵列封装构造，能够改进一般现有的球格阵列封装构造，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的球格阵列封装构造存在的缺陷，而提供一种新型的球格阵列封装构造，所要解决的技术问题是使其可以减少基板底部防焊层外露面积，以提升球格阵列封装的半导体产品抗湿性，并能够避免焊球受到在基板底部的模封胶体的应力推挤而掉球，从而更加适于实用。
本发明的另一目的在于，提供一种新型的球格阵列封装构造，所要解决的技术问题是使其藉由基板防焊层的开孔尺寸，可以防止在基板底部的模封胶体溢胶污染至基板球垫，从而更加适于实用。
本发明的还一目的在于，提供一种新型的球格阵列封装构造，所要解决的技术问题是使其可以进一步避免焊球碰触到在基板底部的模封胶体的机率，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种球格阵列封装构造，其包括：一晶片；一印刷电路基板，用以承载该晶片并与该晶片电性连接，该基板具有一上表面与一下表面，该下表面形成有复数个球垫以及一防焊层，该防焊层具有复数个开孔，以显露该些球垫的至少一部份；一模封胶体，其具有一主体与一模覆层，该主体形成于该基板的上表面，该模覆层形成于该基板的下表面，以大致覆盖该防焊层，该模覆层具有复数个置球孔，该些置球孔的开口尺寸是大于该防焊层的该些开孔；以及复数个焊球，其对准于该些置球孔而接合至该基板的该些球垫；上述的模封胶体更具有一侧连接部，其形成于该基板的该在上下表面之间的外侧面，以一体连接该主体与该模覆层。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的球格阵列封装构造，其中所述的防焊层的该些开孔是小于该些球垫。
前述的球格阵列封装构造，其中所述的该些置球孔具有倒角，以使该些置球孔的外端开口为扩张状。
前述的球格阵列封装构造，其中所述的模覆层的厚度小于该模封胶体的主体厚度，亦小于该些焊球的球高。
前述的球格阵列封装构造，其中所述的晶片是设于该基板的该上表面之上。
前述的球格阵列封装构造，其中所述的晶片是设于该基板内。
前述的球格阵列封装构造，其另包括有复数个电连接元件，其电性连接该晶片与该基板并形成于该模封胶体内。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种球格阵列封装构造，主要包括一晶片、一基板、一模封胶体以及复数个焊球，该些焊球接合至该基板的下表面并电性连接至该晶片，其特征在于该模封胶体是至少覆盖该基板的下表面且具有复数个对应于该些焊球的置球孔，该些置球孔具有一开孔尺寸以致使不接触该些焊球；上述的模封胶体更具有一体连接的侧连接部，其是形成于该基板的一外侧面。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的球格阵列封装构造，其中所述的该些置球孔具有倒角，以使该些置球孔的外端开口为扩张状。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种球格阵列封装构造，主要包括一晶片、一基板、一模封胶体以及复数个焊球，该些焊球接合至该基板的下表面并电性连接至该晶片，其特征在于该模封胶体是至少覆盖该基板的下表面且具有复数个对应于该些焊球的置球孔，该些置球孔具有一开孔尺寸以致使不接触该些焊球；所述的该些置球孔的开口尺寸是相同于对应焊球的球径。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的球格阵列封装构造，其中所述的该些置球孔具有倒角，以使该些置球孔的外端开口为扩张状。
前述的球格阵列封装构造，其另包括有一散热片，该基板与该晶片皆是设置在该散热片。
前述的球格阵列封装构造，其另包括有复数个电连接元件，其电性连接该晶片与该基板并形成于该模封胶体内。
前述的球格阵列封装构造，其中所述的该些电连接元件是为焊线。
前述的球格阵列封装构造，其中所述的该些电连接元件是为凸块。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为了达到上述目的，本发明提供了一种基板底部封胶的球格阵列封装构造，包括一晶片、一印刷电路基板、一模封胶体以及复数个焊球。该基板是用以承载该晶片并与该晶片电性连接，该基板具有一上表面与一下表面，该下表面形成有复数个球垫以及一防焊层，该防焊层具有复数个开孔，以显露该些球垫的至少一部份。该模封胶体具有一主体与一模覆层，该主体形成于该基板的上表面，该模覆层形成于该基板的下表面，以大致覆盖该防焊层，该模覆层具有复数个对应于该些焊球的置球孔，该些置球孔的开口尺寸是大于该防焊层的该些开孔。该些焊球是对准于该些置球孔而接合至该基板的该些球垫。其并可运用于不同封装类型的球格阵列封装构造。
前述的球格阵列封装构造，其中该防焊层的该些开孔小于该些球垫。
前述的球格阵列封装构造，其中该些置球孔是具有倒角，以使该些置球孔的外端开口为扩张状。
前述的球格阵列封装构造，其中该模覆层的厚度是小于该模封胶体的主体厚度，亦小于该些焊球的球高。
前述的球格阵列封装构造，其中该模封胶体更具有一侧连接部，其是形成于该基板的该在上下表面之间的外侧面，以一体连接该主体与该模覆层。
前述的球格阵列封装构造，其中该晶片是设于该基板的该上表面之上。
前述的球格阵列封装构造，其中该晶片是设于该基板内。
前述的球格阵列封装构造，另包括有复数个电连接元件，其是电性连接该晶片与该基板并形成于该模封胶体内。
借由上述技术方案，本发明基板底部封胶的球格阵列封装构造至少具有下列优点：
1、本发明的球格阵列封装构造，可以减少基板底部防焊层外露面积，能够提升球格阵列封装的半导体产品抗湿性，并能够避免焊球受到在基板底部的模封胶体的应力推挤而掉球，非常适于实用。
2、本发明的球格阵列封装构造，藉由基板防焊层的开孔尺寸，可以防止在基板底部的模封胶体溢胶污染至基板球垫。
3、本发明的球格阵列封装构造，可以进一步避免焊球碰触到在基板底部的模封胶体的机率，从而更加适于实用。
综上所述，本发明是有关一种基板底部封胶的球格阵列封装构造，主要包括一晶片、一基板、一模封胶体以及复数个焊球。该基板具有一表面接合面，形成有复数个球垫以及一防焊层。该模封胶体至少覆盖该基板的表面接合面且具有复数个对应于该些焊球的置球孔，该些置球孔的开口尺寸是大于该基板的防焊层开孔，以使该些焊球不接触该模封胶体。该些焊球是对准于该些置球孔而接合至该基板的该些球垫，藉此可以提升BGA产品抗湿性，并可避免焊球受到该封胶体的应力推挤而掉球。本发明具有上述诸多优点及实用价值，其不论在产品结构或功能上皆有较大的改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的球格阵列封装构造具有增进的突出功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是现有习知的一种球格阵列封装构造的截面示意图。
图2是本发明第一具体实施例的一种球格阵列封装构造的截面示意图。
图3是依据本发明第二具体实施例的一种球格阵列封装构造的截面示意图。
图4是依据本发明第三具体实施例的一种球格阵列封装构造的截面示意图。
图5是依据本发明第四具体实施例的一种球格阵列封装构造的截面示意图。
100：球格阵列封装构造                 110：晶片
111：焊垫                             120：基板
121：上表面                           122：下表面
123：防焊层                           130：模封胶体
140：焊球                             150：焊线
200：球格阵列封装构造                 210：晶片
211：焊垫                             220：基板
221：上表面                           222：下表面
223：球垫                             224：防焊层
225：开孔                             230：模封胶体
231：主体                             232：模覆层
233：置球孔                           234：侧连接部
240：焊球                             250：电连接元件
300：球格阵列封装构造                 310：晶片
311：焊垫                             320：基板
321：上表面                           322：下表面
323：球垫                             324：防焊层
325：开孔                             326：槽孔
330：模封胶体                         331：主体
332：模覆层                           333：置球孔
334：倒角                             340：焊球
350：电连接元件                       400：球格阵列封装构造
410：晶片                             411：焊垫
420：基板                             421：上表面
422：下表面                           423：球垫
424：防焊层                           430：模封胶体
431：置球孔                           432：突部
433：侧连接部                         440：焊球
450：电连接元件                       460：散热片
500：球格阵列封装构造                 510：晶片
520：基板                             521：上表面
522：下表面                      523：球垫
524：防焊层                      530：模封胶体
531：主体                        532：模覆层
533：置球孔                      540：焊球
550：电连接元件                  560：底部填充胶
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的基板底部封胶的球格阵列封装构造其具体实施方式、结构、特征及其功效，详细说明如后。
请参阅图2所示，是依据本发明第一具体实施例的一种球格阵列封装构造的截面示意图。该球格阵列封装构造200，主要包括一晶片210、一印刷电路基板220、一模封胶体230以及复数个焊球240。
该晶片210，是为半导体材质，可为一种积体电路晶片210，在其主动面具有复数个焊垫211。
该基板220，是用以承载该晶片210并与该晶片210电性连接，该基板220具有一上表面221与一下表面222，该下表面222形成设有复数个球垫223以及一防焊层224。例如该基板220可为一种包括BT树脂的印刷电路板。在本实施例中，该晶片210是藉由粘晶物质将其背面粘固于该基板220的上表面221，并以复数个打线形成的焊线作为电连接元件250，将该晶片210的该些焊垫211电性连接至该基板220。此外，该防焊层224是具有复数个开孔225，以显露该些球垫223的至少一部份。
该模封胶体230，是由压模方式形成，依预定形状的上下模具形成该模封胶体230，其是具有良好防湿性与电绝缘性。该模封胶体230具有一主体231与一模覆层232，该主体231形成于该基板220的上表面221，其形状如同一般的模封胶体，可密封该晶片210与该些电连接元件250，或仅局部密封该晶片210。该模覆层232形成于该基板220的下表面222，以大致覆盖该防焊层224，并且该模覆层232具有复数个对应于该些焊球240的置球孔233，该些置球孔233的开口尺寸是大于该防焊层224的该些开孔225。在本实施例中，该模覆层232的厚度可小于该模封胶体230的主体231厚度，且亦小于该些焊球240的球高。此外，该些焊球240是对准于该些置球孔233而接合至该基板220的该些球垫223。
由于在该基板220底部的防焊层224更覆盖有具有良好抗湿性与较厚的模覆层232，因此水气不容易由该基板220的下表面222侵入。并且，该些焊球240不直接接触至该模覆层232的该些置球孔233。因此，该球格阵列封装构造200能提升BGA半导体产品的抗湿性，甚至可以通过第一等级的湿气敏感度试验(MST level 1)，并可避免焊球240受到在基板220底部的模封胶体230的应力推挤而掉球。
较佳地，该防焊层224的该些开孔225是小于该些球垫223，而呈“焊罩界定”(Solder Mask Defined，SMD)型态。故使该防焊层224的该些开孔225外围被该些球垫223周缘垫高而无凹陷缺口，又该些置球孔233的开口尺寸是大于该防焊层224的该些开孔225，故能阻挡模封胶体230的溢胶流入至该些球垫223，避免该模封胶体230形成时有溢胶污染问题。
该模封胶体230的该主体231与该模覆层232应为相同材料，且同时模压形成。较佳地，该模封胶体230更具有一侧连接部234，其是形成于该基板220的该在上下表面221、222之间的外侧面，以一体连接该主体231与该模覆层232，并可进一步避免水气由该基板220的外侧面侵入。
另外，本发明可以运用至各种型态的球格阵列封装构造300。请参阅图3所示，是依据本发明第二具体实施例的一种球格阵列封装构造的截面示意图。在第二具体实施例中，该窗口型球格阵列封装构造300，主要包括一晶片310、一印刷电路基板320、一模封胶体330以及复数个焊球340。
该晶片310，其主动面具有复数个焊垫311，并以该晶片310的主动面粘贴至该基板320的一上表面321。
该基板320，其一下表面322是作为表面接合面，可以设置该些焊球340。该基板320另具有一槽孔326，复数个如焊线的电连接元件350可通过该槽孔326电性连接该晶片310的焊垫311至该基板320的线路结构。此外，该基板320的下表面322形成有复数个球垫323以及一防焊层324。该防焊层324是具有复数个开孔325，以显露该些球垫323的至少一部份。例如，该防焊层324的该些开孔325是小于该些球垫323的尺寸，而呈“焊罩界定”(Solder Mask Defined，SMD)型态。
该模封胶体330，具有一主体331与一模覆层332，该主体331是形成于该基板320的上表面321，以保护该晶片310。该模覆层332是形成于该基板320的下表面322与该槽孔326，以大致覆盖该防焊层324并密封该些电连接元件350。并且，该模覆层332是具有复数个对应于该些焊球340的置球孔333，该些置球孔333的开口尺寸是大于该防焊层324的该些开孔325。
此外，该些焊球340，是对准于该些置球孔333而接合至该基板320的该些球垫323。
藉此，能够提升BGA半导体产品抗湿性，并可避免焊球340受到在基板320底部的模封胶体330的应力推挤而掉球。
较佳地，该些置球孔333是具有倒角334，以使该些置球孔333的外端开口为扩张状。藉此，该模覆层332能尽可能的覆盖该防焊层324，又使该些焊球340不会受到该模覆层332的应力推迫而掉球。
请参阅图4所示，是依据本发明第三具体实施例的一种球格阵列封装构造的截面示意图。在第三具体实施例中，一种晶穴朝下型(cavity-down)球格阵列封装构造400，主要包括一晶片410、一印刷电路基板420、一模封胶体430以及复数个焊球440，更包括有一散热片460，以供该基板420与该晶片410的设置。
该晶片410，通过该基板420的一开孔设置于该散热片460，使得该晶片410设置于该基板420内。
该基板420，具有一上表面421与一下表面422，该上表面421是贴设于该散热片460，该基板420的下表面422是形成有复数个球垫423以及一防焊层424。可利用复数个例如焊线的电连接元件450电性连接该晶片410的焊垫411至该基板420。
该模封胶体430，具有一突部432，以密封该晶片410与该些电连接元件450。该模封胶体430更形成于该基板420的下表面422，以大致覆盖该防焊层424。并且，该模封胶体430是具有复数个对应于该些焊球440的置球孔431，该些置球孔431具有一开孔尺寸以致使不接触该些焊球440，通常该些置球孔431的开口尺寸是大致相同于对应焊球440的球径。
此外，该些焊球440，是对准于该些置球孔431而接合至该基板420的该些球垫423。
藉此，能够提升BGA半导体产品的抗湿性，并可避免焊球440受到在基板420底部的模封胶体430的应力推挤而掉球。
在本实施例中，该模封胶体430更具有一体连接的侧连接部433，其是形成于该基板420的一外侧面，以防止水气由该基板420的外侧面侵入。
请参阅图5所示，是依据本发明第四具体实施例的一种球格阵列封装构造的截面示意图。在第四具体实施例中，一种覆晶型球格阵列封装构造500，主要包括一晶片510、一印刷电路基板520、一模封胶体530以及复数个焊球540。
该晶片510，以覆晶接合方式设置于该基板520的一上表面521，在覆晶接合的同时，作为电连接元件550的复数个凸块即已电性连接该晶片510与该基板520。可另以一底部填充胶560先密封该些电连接元件550。
该基板520，其一下表面522是作为表面接合面，可以设置该些焊球540。此外，该基板520的下表面522是形成有复数个球垫523以及一防焊层524。
该模封胶体530，具有一主体531与一模覆层532，该主体531是形成于该基板520的上表面521并与该基板520为同尺寸，以保护该晶片510与防止该基板520的周边发生变形与翘曲。该模覆层532是形成于该基板520的下表面522，以大致覆盖该防焊层524。并且，该模覆层532是具有复数个对应于该些焊球540的置球孔533，该些置球孔533的开口尺寸是大于该防焊层524的开孔。
此外，该些焊球540，是对准于该些置球孔533而接合至该基板520的该些球垫523，故能够提升BGA半导体产品抗湿性，并可避免焊球540受到应力而掉球。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (15)

1、一种球格阵列封装构造，其特征在于其包括：
一晶片；
一印刷电路基板，用以承载该晶片并与该晶片电性连接，该基板具有一上表面与一下表面，该下表面形成有复数个球垫以及一防焊层，该防焊层具有复数个开孔，以显露该些球垫的至少一部份；
一模封胶体，其具有一主体与一模覆层，该主体形成于该基板的上表面，该模覆层形成于该基板的下表面，以覆盖该防焊层，该模覆层具有复数个置球孔，该些置球孔的开口尺寸是大于该防焊层的该些开孔；以及
复数个焊球，其对准于该些置球孔而接合至该基板的该些球垫；
上述的模封胶体更具有一侧连接部，其形成于该基板的该在上下表面之间的外侧面，以一体连接该主体与该模覆层。
2、根据权利要求1所述的球格阵列封装构造，其特征在于其中所述的防焊层的该些开孔是小于该些球垫。
3、根据权利要求1所述的球格阵列封装构造，其特征在于其中所述的该些置球孔具有倒角，以使该些置球孔的外端开口为扩张状。
4、根据权利要求1所述的球格阵列封装构造，其特征在于其中所述的模覆层的厚度小于该模封胶体的主体厚度，亦小于该些焊球的球高。
5、根据权利要求1所述的球格阵列封装构造，其特征在于其中所述的晶片是设于该基板的该上表面之上。
6、根据权利要求1所述的球格阵列封装构造，其特征在于其中所述的晶片是设于该基板内。
7、根据权利要求1所述的球格阵列封装构造，其特征在于其另包括有复数个电连接元件，其电性连接该晶片与该基板并形成于该模封胶体内。
8、一种球格阵列封装构造，主要包括一晶片、一基板、一模封胶体以及复数个焊球，该些焊球接合至该基板的下表面并电性连接至该晶片，其特征在于该模封胶体是至少覆盖该基板的下表面且具有复数个对应于该些焊球的置球孔，该些置球孔具有一开孔尺寸以致使不接触该些焊球；
上述的模封胶体更具有一体连接的侧连接部，其是形成于该基板的一外侧面。
9、根据权利要求8所述的球格阵列封装构造，其特征在于其中所述的该些置球孔具有倒角，以使该些置球孔的外端开口为扩张状。
10、一种球格阵列封装构造，主要包括一晶片、一基板、一模封胶体以及复数个焊球，该些焊球接合至该基板的下表面并电性连接至该晶片，其特征在于该模封胶体是至少覆盖该基板的下表面且具有复数个对应于该些焊球的置球孔，该些置球孔具有一开孔尺寸以致使不接触该些焊球；
所述的该些置球孔的开口尺寸是相同于对应焊球的球径。
11、根据权利要求10所述的球格阵列封装构造，其特征在于其中所述的该些置球孔具有倒角，以使该些置球孔的外端开口为扩张状。
12、根据权利要求8所述的球格阵列封装构造，其特征在于其另包括有一散热片，该基板与该晶片皆是设置在该散热片。
13、根据权利要求8所述的球格阵列封装构造，其特征在于其另包括有复数个电连接元件，其电性连接该晶片与该基板并形成于该模封胶体内。
14、根据权利要求13所述的球格阵列封装构造，其特征在于其中所述的该些电连接元件是为焊线。
15、根据权利要求13所述的球格阵列封装构造，其特征在于其中所述的该些电连接元件是为凸块。
CNB2006100987362A 2006-07-10 2006-07-10 基板底部封胶的球格阵列封装构造 Expired - Fee Related CN100470786C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100987362A CN100470786C (zh) 2006-07-10 2006-07-10 基板底部封胶的球格阵列封装构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100987362A CN100470786C (zh) 2006-07-10 2006-07-10 基板底部封胶的球格阵列封装构造

Publications (2)

Publication Number Publication Date
CN101106120A CN101106120A (zh) 2008-01-16
CN100470786C true CN100470786C (zh) 2009-03-18

Family

ID=38999934

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100987362A Expired - Fee Related CN100470786C (zh) 2006-07-10 2006-07-10 基板底部封胶的球格阵列封装构造

Country Status (1)

Country Link
CN (1) CN100470786C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859749A (zh) * 2010-06-07 2010-10-13 中国航天科技集团公司第九研究院第七七一研究所 一种球栅阵列器件功能转换模板焊接结构及其制备方法
CN103378043A (zh) * 2012-04-25 2013-10-30 鸿富锦精密工业（深圳）有限公司 芯片组装结构及芯片组装方法
US9023690B2 (en) * 2012-11-19 2015-05-05 United Test And Assembly Center Leadframe area array packaging technology
TWI736802B (zh) * 2018-10-23 2021-08-21 矽品精密工業股份有限公司 電子封裝件
CN114980558B (zh) * 2022-05-13 2023-11-14 中国电子科技集团公司第二十四研究所 一种bga植球方法及植球装置

Also Published As

Publication number Publication date
CN101106120A (zh) 2008-01-16

Similar Documents

Publication Publication Date Title
JP5707902B2 (ja) 半導体装置及びその製造方法
US7344916B2 (en) Package for a semiconductor device
KR20040026530A (ko) 반도체 패키지 및 그를 이용한 적층 패키지
TWI404175B (zh) 具電性連接結構之半導體封裝件及其製法
WO2017041689A1 (zh) 传感芯片封装组件和具有该传感芯片封装组件的电子设备
CN100470786C (zh) 基板底部封胶的球格阵列封装构造
US20080296751A1 (en) Semiconductor package
US20080237855A1 (en) Ball grid array package and its substrate
CN201725791U (zh) 小外形集成电路封装结构的引线框及封装器件
US6075281A (en) Modified lead finger for wire bonding
KR101474189B1 (ko) 집적회로 패키지
CN100438008C (zh) 高频集成电路封装构造及其制造方法
CN101295697A (zh) 半导体封装构造
CN100470783C (zh) 导线架基底球格阵列封装构造及其晶片载体
CN100578765C (zh) 集成电路封装构造
US20080237831A1 (en) Multi-chip semiconductor package structure
CN100481407C (zh) 晶片上引脚球格阵列封装构造
KR101432486B1 (ko) 집적회로 패키지 제조방법
CN101211867A (zh) 近基板尺寸黏晶的集成电路晶片封装构造
KR100610916B1 (ko) 반도체패키지
TWI413232B (zh) 多晶片封裝結構
CN101447443B (zh) 高频集成电路封装构造的制造方法
CN100499097C (zh) 增进嵌埋凸块接合性的高频集成电路封装构造及制造方法
KR100771860B1 (ko) 솔더볼을 사용하지 않는 반도체 패키지 모듈 및 그 제조방법
CN100539101C (zh) 一致化凸块接合高度的高频集成电路封装构造及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090318