CN205039156U - 低应力晶圆级图像芯片封装结构 - Google Patents

Abstract

本实用新型公开一种低应力晶圆级图像芯片封装结构，其图像传感芯片下表面的四周边缘区域分布有若干个盲孔，所述支撑围堰由上下叠放的第一支撑围堰层和第二支撑围堰层组成，此第一支撑围堰层与透明盖板接触，此第二支撑围堰层与图像传感芯片接触，所述第二支撑围堰层内侧面具有若干个连续排列的V形缺口，所述第二支撑围堰层四个拐角处均设有弧形缺口；所述盲孔由碗状孔和位于碗状孔底部的直孔组成；盲孔中碗状孔的上开口为120~130μm，下开口为62~68μm，孔深为40~45微米。本实用新型能有效的缩短工艺流程，降低生产成本，减小结构应力，且防止了胶水扩散且可靠性增加。

Description

低应力晶圆级图像芯片封装结构

技术领域

本实用新型涉及一种低应力晶圆级图像芯片封装结构，属于半导体封装技术领域。

背景技术

图像传感器已被广泛地应用于诸如数字相机、相机电话等的数字装置中。图像传感器模块可包括用于将图像信息转换为电信息的图像传感器。具体地讲，图像传感器可包括能够将光子转换成电子以显示和存储图像的半导体器件。图像传感器的示例包括电荷耦合器件（CCD）、互补金属氧化硅（CMOS）图像传感器（CIS）等。

图像传感器中盲孔是一种实现芯片之间互连的最新技术。其主要特征在于，可以实现芯片和芯片之间、晶圆和晶圆之间或者晶圆和芯片之问的线路导通。与以引线键合方式将各个芯片连接起来的传统的IntegratedCircuit（IC）封装方式相比，以硅通孔技术为主的三维封装方式具有以下优势：首先，由于不再使用引线键合，布线距离更短，集成度更高，从而信号传输更快，功耗更低；其次，体积更小，重量更轻，相同封装面积下，可以集成更多的功能；最后，工艺成本大幅降低，适合大批量生产。现有技术虽然实现了TSV制作的程序化，但是上述所述过程采用了两步光阻mask的方法，TSV制作线路、周期长，不能有效的节省生产成本。

发明内容

本实用新型目的是提供一种低应力晶圆级图像芯片封装结构，该低应力晶圆级图像芯片封装结构能有效的缩短工艺流程，降低生产成本，减小结构应力，且防止了胶水扩散且可靠性增加。

为达到上述目的，本实用新型采用的技术方案是：一种低应力晶圆级图像芯片封装结构，包括图像传感芯片、透明盖板，此图像传感芯片的上表面具有感光区，所述透明盖板边缘和图像传感芯片的上表面边缘之间具有支撑围堰从而在透明盖板和图像传感芯片之间形成空腔，此支撑围堰与图像传感芯片之间通过胶水层粘合，图像传感芯片下表面的四周边缘区域分布有若干个盲孔，所述支撑围堰由上下叠放的第一支撑围堰层和第二支撑围堰层组成，此第一支撑围堰层与透明盖板接触，此第二支撑围堰层与图像传感芯片接触，所述第二支撑围堰层内侧面具有若干个连续排列的V形缺口，所述第二支撑围堰层四个拐角处均设有弧形缺口；

所述盲孔由碗状孔和位于碗状孔底部的直孔组成；所述盲孔中碗状孔的上开口为120~130μm，下开口为62~68μm，孔深为40~45微米；所述盲孔中直孔的上开口为55~60μm，下开口为45~50μm，孔深为34~36微米。

上述技术方案中进一步改进的方案如下：

1.上述方案中，所述图像传感芯片下表面和盲孔侧表面具有钝化层，此盲孔底部具有图像传感芯片的引脚焊盘，所述钝化层与图像传感芯片相背的表面具有金属导电图形层，一防焊层位于金属导电图形层与钝化层相背的表面，此防焊层上开有若干个通孔，一焊球通过所述通孔与金属导电图形层电连接。

2.上述方案中，所述支撑围堰厚度为20~50微米。

3.上述方案中，所述支撑围堰宽度为200~300微米。

由于上述技术方案运用，本实用新型与现有技术相比具有下列优点和效果：

本实用新型低应力晶圆级图像芯片封装结构，其蚀刻形成的由碗状孔和直孔形成的特定Y形TSV硅通孔相比多步蚀刻形成的Y型孔有更大的深宽比，这样使晶圆制造时芯片尺寸更小，芯片封装尺寸会大大缩小；且此种一步蚀刻形成的由碗状孔和直孔形成的特定Y形TSV硅通孔相比直孔TSV有更小的深宽比，降低了工艺难度，实现了产业化。

附图说明

附图1为本实用新型低应力晶圆级图像芯片封装结构结构示意图；

附图2为本实用新型低应力晶圆级图像芯片封装结构中支撑围堰结构示意图；

附图3为本实用新型低应力晶圆级图像芯片封装结构局部示意图。

以上附图中：1、图像传感芯片；2、透明盖板；3、感光区；4、支撑围堰；41、第一支撑围堰层；42、第二支撑围堰层；5、胶水层；6、盲孔；61、碗状孔；62、直孔；7、钝化层；8、引脚焊盘；9、金属导电图形层；10、防焊层；11、通孔；12、焊球；13、空腔；14、V形缺口；15、弧形缺口。

具体实施方式

下面结合实施例对本实用新型作进一步描述：

实施例：一种图像传感器件，包括图像传感芯片1、透明盖板2，此图像传感芯片1的上表面具有感光区3，所述透明盖板2边缘和图像传感芯片1的上表面边缘之间具有支撑围堰4从而在透明盖板2和图像传感芯片1之间形成空腔13，此支撑围堰4与图像传感芯片1之间通过胶水层5粘合，图像传感芯片1下表面的四周边缘区域分布有若干个盲孔6，所述支撑围堰4由上下叠放的第一支撑围堰层41和第二支撑围堰层42组成，此第一支撑围堰层41与透明盖板2接触，此第二支撑围堰层42与图像传感芯片1接触，所述第二支撑围堰层42内侧面具有若干个连续排列的V形缺口14，所述第二支撑围堰层42四个拐角处均设有弧形缺口15。

上述盲孔6由碗状孔61和位于碗状孔61底部的直孔62组成；

上述盲孔6中碗状孔61的上开口为120或者125μm，下开口为64或者66μm，孔深为42或者45微米。

上述盲孔6中直孔62的上开口为56或者58μm，下开口为46或者50μm，孔深为34或者36微米。

所述图像传感芯片1下表面和盲孔6侧表面具有钝化层7，此盲孔6底部具有图像传感芯片1的引脚焊盘8，所述钝化层7与图像传感芯片1相背的表面具有金属导电图形层9，一防焊层10位于金属导电图形层9与钝化层7相背的表面，此防焊层10上开有若干个通孔11，一焊球12通过所述通孔11与金属导电图形层9电连接。

上述支撑围堰4厚度为35微米或者45微米。

上述支撑围堰4宽度为240或者280微米。

采用上述低应力晶圆级图像芯片封装结构时，其蚀刻形成的由碗状孔和直孔形成的特定Y形TSV硅通孔相比多步蚀刻形成的Y型孔有更大的深宽比，这样使晶圆制造时芯片尺寸更小，芯片封装尺寸会大大缩小；且此种一步蚀刻形成的由碗状孔和直孔形成的特定Y形TSV硅通孔相比直孔TSV有更小的深宽比，降低了工艺难度，实现了产业化。

上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。

Claims (4)

1.一种低应力晶圆级图像芯片封装结构，其特征在于：包括图像传感芯片（1）、透明盖板（2），此图像传感芯片（1）的上表面具有感光区（3），所述透明盖板（2）边缘和图像传感芯片（1）的上表面边缘之间具有支撑围堰（4）从而在透明盖板（2）和图像传感芯片（1）之间形成空腔（13），此支撑围堰（4）与图像传感芯片（1）之间通过胶水层（5）粘合，图像传感芯片（1）下表面的四周边缘区域分布有若干个盲孔（6），所述支撑围堰（4）由上下叠放的第一支撑围堰层（41）和第二支撑围堰层（42）组成，此第一支撑围堰层（41）与透明盖板（2）接触，此第二支撑围堰层（42）与图像传感芯片（1）接触，所述第二支撑围堰层（42）内侧面具有若干个连续排列的V形缺口（14），所述第二支撑围堰层（42）四个拐角处均设有弧形缺口（15）；

所述盲孔（6）由碗状孔（61）和位于碗状孔（61）底部的直孔（62）组成，所述盲孔（6）中碗状孔（61）的上开口为120~130μm，下开口为62~68μm，孔深为40~45微米；所述盲孔（6）中直孔（62）的上开口为55~60μm，下开口为45~50μm，孔深为34~36微米。

2.根据权利要求1所述的低应力晶圆级图像芯片封装结构，其特征在于：所述图像传感芯片（1）下表面和盲孔（6）侧表面具有钝化层（7），此盲孔（6）底部具有图像传感芯片（1）的引脚焊盘（8），所述钝化层（7）与图像传感芯片（1）相背的表面具有金属导电图形层（9），一防焊层（10）位于金属导电图形层（9）与钝化层（7）相背的表面，此防焊层（10）上开有若干个通孔（11），一焊球（12）通过所述通孔（11）与金属导电图形层（9）电连接。

3.根据权利要求1所述的低应力晶圆级图像芯片封装结构，其特征在于：所述支撑围堰（4）厚度为20~50微米。

4.根据权利要求1所述的低应力晶圆级图像芯片封装结构，其特征在于：所述支撑围堰（4）宽度为200~300微米。