WO2004015769A1 - Verfahren zum herstellen eines elektrischen leiterrahmens, verfahren zum herstellen eines oberflächenmontierbaren halbleiterbauelements und leiterrahmenstreifen - Google Patents

Verfahren zum herstellen eines elektrischen leiterrahmens, verfahren zum herstellen eines oberflächenmontierbaren halbleiterbauelements und leiterrahmenstreifen Download PDF

Info

Publication number
WO2004015769A1
WO2004015769A1 PCT/DE2003/002522 DE0302522W WO2004015769A1 WO 2004015769 A1 WO2004015769 A1 WO 2004015769A1 DE 0302522 W DE0302522 W DE 0302522W WO 2004015769 A1 WO2004015769 A1 WO 2004015769A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
window
conductor layer
hardened
chip
Prior art date
Application number
PCT/DE2003/002522
Other languages
English (en)
French (fr)
Inventor
Gertrud KRÄUTER
Jörg Erich SORG
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10306557A external-priority patent/DE10306557A1/de
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to EP03783921A priority Critical patent/EP1527479A1/de
Priority to JP2004526605A priority patent/JP4653484B2/ja
Publication of WO2004015769A1 publication Critical patent/WO2004015769A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the invention relates to a method for producing an electrical lead frame, in particular for a surface-mountable semiconductor component having a semiconductor chip, at least two external electrical connections which are connected in an electrically conductive manner to at least two electrical contacts of the semiconductor chip, and a chip encapsulation. It also relates to a leadframe strip and a method for producing a surface-mountable semiconductor component.
  • Luminescent diode housings with a footprint of size 0402 (this corresponds to 0.5 mm x 1.0 mm) and a component height of 400 ⁇ m - 600 ⁇ m are now available. See data sheet from FAIRCHILD SEMICONDUCTOR® for type QTLP690C-X. The corresponding component concept is described in US Pat. No. 4,843,280.
  • the present invention is based on the object of providing a concept for a surface-mountable semiconductor component, in particular for surface-mountable miniature luminescent diode and / or photodiode components, which permits a further reduction in the size, in particular the overall height.
  • a laminate with an electrically insulating carrier layer and an electrically conductive connecting conductor layer was first produced.
  • This laminate preferably consists of these two layers alone. For example, they can be connected to one another by means of an adhesive layer and can also be completely unstructured.
  • at least one contacting window is produced in the carrier layer in each component section of the laminate toward the connecting conductor layer, and at least one first and one second electrical connection path is formed in the connecting conductor layer, at least one of which can be electrically connected through the contacting window.
  • This electrical lead frame is preferably suitable for Light-emitting diode components with an extremely low overall height of the component housing in relation to the height of the light-emitting diode chip.
  • This lead frame preferably enables very good heat dissipation from the light-emitting diode chip if it is mounted directly on a connecting track in a contacting window of the carrier layer by means of a heat-conducting connecting means such as conductive adhesive or metallic solder.
  • the support layer is preferably structured before the connection conductor layer is structured. This sequence can also be reversed.
  • the carrier layer is preferably a plastic layer that can be structured by means of masking and etching techniques, in particular a plastic film, particularly preferably a polyimide film.
  • the connection conductor layer is likewise preferably an electrically conductive film that can be structured using masking and etching techniques, particularly preferably a metal film.
  • the thicknesses of the carrier layer and the connecting conductor layer are preferably less than 80 ⁇ m and are in particular between 30 ⁇ m and 60 ⁇ m inclusive.
  • a first contacting window for example a chip mounting window, for the first connection path and a second contacting window, for example a wire connection window, for the second connection path are formed in the carrier layer.
  • the carrier layer initially consists at least in the structure to be turing areas preferably made of a detachable plastic layer. Except for the surfaces of the contacting windows and any other areas that are subsequently to be removed, this is preferably made insoluble by hardening or hardening. This means that it is then resistant to the solvent for the plastic layer in these areas.
  • the contacting windows and any other areas to be exposed are subsequently etched free.
  • a mask layer in particular a photoresist layer, is first applied to it. This is applied in a structured or structured manner such that the areas of the contacting windows and other areas to be subsequently removed are covered by the mask layer. Subsequently, the plastic layer is hardened in the uncovered areas that are to remain on the connection conductor layer, before the photoresist layer and the underlying plastic layer are then removed from the connection conductor layer at least in the areas of the contacting windows. The not hardened
  • Plastic layer is preferably removed from the connecting conductor layer by loosening.
  • a photomask is first placed over or on top of it, which shadows the areas of the contacting windows.
  • the plastic layer is then hardened or hardened in unshaded areas which are to remain on the connecting conductor layer.
  • the plastic layer is preferably by means of
  • UV radiation curable Material containing polyimide monomer is preferably suitable for this.
  • a plastic layer curable by means of heat radiation can be used.
  • the photomask layer is subsequently lifted off and the plastic layer in the areas of the contacting windows is removed from the connecting conductor layer. This is preferably done again by means of wet chemical dissolution.
  • the use of a plasma ashing method is conceivable.
  • connection conductor layer is also preferably structured by means of a mask and a wet chemical etching process. Structuring methods of this type, for example for metal layers, are known from printed circuit board technology and are in principle suitable in the present case. They are therefore not explained in more detail here.
  • the structuring methods described can advantageously be integrated in a simple manner into existing manufacturing processes for semiconductor components and can even at least partially use existing techniques that are often used in the production of semiconductor components.
  • a multiplicity of contacting windows and a multiplicity are made into a laminate strip, which preferably consists of a metal foil as the connecting conductor layer and a polyimide foil as the carrier layer, by means of a method as described above produced by these contacting electrical connection tracks.
  • the contacting windows extend to the connecting tracks.
  • a group of contacting windows and associated connecting tracks is located in a component section within a field of a plurality of component sections arranged next to one another on the laminate strip.
  • the connecting conductor layer is at least partially removed along dividing lines between two adjacent component regions. This measure advantageously facilitates the severing of the laminate strip along the dividing lines, which is done, for example, by sawing or punching.
  • the method according to the invention is particularly suitable for producing surface-mountable semiconductor components, each with at least one semiconductor chip, at least two external electrical connection conductors which are connected to at least two electrical contacts of the semiconductor chip, and with a plastic housing which envelops the semiconductor chip.
  • an electrically insulating carrier layer is first applied to an electrically conductive connecting conductor layer. Subsequently, at least one chip window and at least one wire connection window are formed in the carrier layer and at least two external electrical connection conductors are formed in the connection conductor layer. The semiconductor chip is later mounted in the chip window and at least one electrical contact of the semiconductor chip is made by means of a bonding wire
  • Wire connection window electrically connected through a connecting conductor.
  • the composite of structured connection conductor layer, structured carrier layer, semiconductor chip and bond wire is then placed in an injection mold in which the semiconductor chip including bond wire is then encapsulated with a covering material which is subsequently at least partially cured or cured.
  • fields with a large number of component areas are produced in a laminate strip with a connection conductor layer and a carrier layer, in which fields each component area has at least one chip window, at least one wire connection window and at least two external electrical connection conductors , A large number of semiconductor chips are mounted in the large number of chip windows.
  • the electrical contacts of the semiconductor chips are then connected to the external electrical connection conductors by means of bonding wires through the wire connection windows.
  • the fields are subsequently placed individually or in groups one after the other in an injection mold which, for each field, has a single cavity which spans all the component regions of the field and there essentially only forms cavities on the side of the semiconductor chips. Enveloping material is then injected into the cavity and is at least partially hardened there. The field is subsequently removed from the injection mold and separated into separate semiconductor components by severing the sheathing material, the carrier layer and, if necessary, the connecting conductor layer.
  • an electrically insulating carrier layer is likewise first applied to an electrically conductive connecting conductor layer. Subsequently, at least one chip window is formed in the carrier layer and at least two external electrical connection conductors are formed in the connection conductor layer, which partially overlap with the chip window.
  • This structure is suitable, for example, for semiconductor chips in which at least two electrical contacts are arranged on the same side. Such a chip is placed in the chip window with the contacts on the external electrical see connecting conductor mounted and electrically connected.
  • This composite of structured connection conductor layer, structured carrier layer and semiconductor chip is subsequently placed in an injection mold, in which the semiconductor chip is then encapsulated with a coating material which is subsequently at least partially cured or cured.
  • fields with a large number of component areas are produced in a laminate strip with a connection conductor layer and a carrier layer, in which fields each component area has at least one chip window and at least two external electrical connection leads.
  • At least one semiconductor chip is installed in the chip window as described above.
  • the fields are encased and separated in the same way as described above.
  • the method according to the invention is particularly suitable for the production of light-emitting diode components in which light-emitting diode chips are mounted on the lead frame.
  • connection conductor layer preferably made of a structured metal foil
  • carrier layer preferably a structured plastic film, in particular made of polyimide material
  • the contacting windows enable a particularly simple monitoring of the adjustment of the chip assembly and wire bond system.
  • An impermissibly large misalignment of the chip assembly system and / or wire assembly system can be quickly recognized because the semiconductor chips or connecting wires do not adhere to the film after they have been mounted when they touch the edge of the contacting window. This is all the more important the smaller the design, because firstly, the reliability of the components is impaired by a misalignment of the chip assembly, the smaller the volume of the chip encapsulation, and secondly, the amount of rejects in the event of a misalignment that is not immediately recognized is due to the high packing density of the components and the associated large amount of components per unit length on a lead frame tape very high.
  • FIG. 1 shows a schematic sectional illustration of a first exemplary embodiment of a semiconductor component produced by the method according to the invention
  • FIG. 2 shows a schematic sectional illustration of a second exemplary embodiment for a semiconductor component produced by the method according to the invention
  • FIGS. 3a to 3f show a schematic illustration of a first exemplary embodiment for a method sequence according to the invention
  • Figures 4a to 4e is a schematic representation of a second embodiment for a method sequence according to the invention.
  • Figures 5a and 5b are a schematic plan view from below and a schematic plan view from above of a lead frame according to the invention.
  • FIGS. 6a and 6b show a partial schematic representation of a plan view from above of a leadframe strip with coated semiconductor chips, and a partial schematic representation of a top view of the leadframe strip from below;
  • FIG. 7 shows a partial schematic representation of a sectional view of an injection mold with an inserted lead frame strip
  • Figure 8 is a fragmentary schematic representation of a sectional view of a lead frame strip with enveloped
  • a method for producing a leadframe 10 for a surface-mountable semiconductor component according to FIG. 1 or FIG. 2, which in the exemplary embodiment is a light-emitting semiconductor component generally has the following steps: a) producing a layer composite from an electrically insulating carrier layer 101 and an electrically conductive connecting conductor layer 102 (suitable materials for this are for example copper and copper-based alloys) - the carrier layer is preferably a plastic film consisting of polyimide or a material containing polyimide (FIGS.
  • Step c) can alternatively take place before step b).
  • the thickness of the connection carrier layer 101 is between 30 ⁇ m and 60 ⁇ m inclusive. The same applies to the thickness of the connection conductor layer 102.
  • the carrier layer 101 is not yet cured before structuring, at least in the areas to be structured, and can be removed by means of a suitable solvent, and is hardened before the loosening except for the surfaces of the contacting windows 7 and 8 and, if appropriate, other areas to be removed subsequently.
  • the uncured areas of the carrier layer are subsequently removed.
  • a photoresist layer 103 is first applied to it (FIG. 3b), which is structured using known methods in such a way that the regions 70 and 80 of the contacting windows 7, 8 from the Photoresist layer 103 are covered ( Figure 3c).
  • the plastic layer is hardened in the uncovered areas, preferably by means of UV radiation 105 (FIG. 3c).
  • the photoresist layer 103 and the plastic layer underneath are then removed from the connection conductor layer 102.
  • Suitable solvents for this are, for example, IPA (isopropanol) and acetone.
  • a photomask 104 is first arranged above or on top of it, which shadows the areas 70, 80 of the contacting windows 7, 8 (FIG. 4b).
  • the plastic layer is then hardened or cured in the areas which are to remain on the connecting conductor layer 102, preferably by means of UV radiation 105 (FIG. 4b).
  • the photomask layer 104 is removed and then in the regions 70, 80 of the contacting windows 7, 8 the plastic layer is etched from the connecting conductor layer 102 by means of a suitable solvent 106 (FIG. 4c).
  • At least one contacting window 7 and at least two connecting conductors 2, 3 are formed in each component region by means of one of the methods described above.
  • connection conductor layer preferably has recesses 111 and 112, in which the connection conductor layer is removed (FIGS. 5a and 6b).
  • the semiconductor chip 1 is mounted in the chip window 7; c) at least one electrical contact 5 of the semiconductor chip 1 by means of a bonding wire 50 through the wire connection window
  • fields 201 are produced in a laminate strip from connection conductor layer 102 and carrier layer 101, each with a multiplicity of component regions 202, each with at least one chip window 7, at least one wire connection window 8 and at least two connection conductors 2, 3 (cf. FIGS. 6a and 6b).
  • each field is inserted into an injection mold 500 (FIG. 7), in which an entire field 201 is provided for each a single cavity 501 that spans all the component regions 202 of the field 201 and there is essentially only cavity-forming on the side of the semiconductor chips 1.
  • the field 201 is removed from the injection mold 500 and separated into semiconductor components separated from one another by severing the encapsulation material 60 and the connection carrier layer 101.
  • An exemplary method for producing a surface-mountable light-emitting component according to FIG. 2 with at least one light-emitting diode or laser diode chip 1, at least two connecting conductors 2, 3, which are connected to at least two electrical contacts 4, 5 of the semiconductor chip 1, and with a chip housing 11, which has a connection carrier 9 and a chip cladding 6, differs from the method just described only in that each component region has only one chip window and no wire connection window and that the chip 1 in the chip window 7 is turned over with its light-generating epitaxial layer to the connection conductors 2 and 3 facing this is mounted.
  • Both electrical contacts 4 and 5 are located on the same side of the chip 1.
  • the contact 4 is on the connection conductor 2 and the contact 5 on the connection conductor 3.
  • the carrier layer can preferably be hardened or cured by means of UV radiation. Alternatively, it can be hardened or hardened by means of heat radiation. It preferably consists of polyimide monomer.
  • the method according to the invention is particularly preferably suitable for the production of electromagnetic radiation with tating and / or receiving components with one or more electromagnetic radiation emitting and / or receiving semiconductor chips. It is particularly suitable for producing luminescent diode components with a housing footprint of size 0402 (corresponding to 0.5 mm x 1.0 mm) or smaller and a component height of less than 400 ⁇ m, in particular less than 350 ⁇ m.
  • a chip envelope made of an electromagnetic radiation is transparent, at
  • Light emitters used in particular transparent or translucent material.
  • a preferred encapsulant is unfilled clear plastic material. Such materials are known and are therefore not explained in more detail here.
  • the chip casing can be mixed with a phosphor which absorbs at least part of the electromagnetic radiation emitted by the luminescence diode chip and emits electromagnetic radiation of a different wavelength and color than the absorbed radiation.
  • the above-described injection of wrapping material into the cavity is preferably carried out from the side and in particular via a film gate.
  • the field is removed from the injection mold and separated into individual semiconductor components by cutting the chip encapsulation material and the lead frame between the component regions.
  • the chip cladding is preferably provided with a greater thickness in a central area above the semiconductor chip and possibly one or more bonding wires to the semiconductor chip, perpendicular to the lead frame, than in an edge area surrounding the central area.
  • the cavity 501 has a plurality of recesses 502, each of which spans one or more semiconductor chips 1.
  • the volume of encapsulation material is reduced by reducing the thickness of the encapsulation material in areas where this is permissible compared to the thickness in the area of semiconductor chips 1 and possibly one or more bonding wires 50 to the semiconductor chip 1.
  • This can counteract a curvature of the component field during the manufacturing process due to different thermal expansions of the lead frame laminate and the chip encapsulation.
  • a separate recess 502 is preferably provided above each semiconductor chip in the field, such that the wrapping material has a multiplicity of elevations 51 arranged next to one another after the spraying process, in particular has a structure similar to a chocolate bar (cf. FIG. 8).
  • the field is advantageously separated by cutting through the covering material and the lead frame in the trenches 52 between the elevations 51.
  • an adhesion promoter is applied to the carrier layer 101 before inserting the field into the injection mold 500, which improves the adhesion of the wrapping material to the lead frame.
  • a PI topcoat is preferably used for this.
  • the lead frame can be laminated with its back onto an auxiliary film 400 before insertion into the injection mold.
  • This auxiliary film protects, on the one hand, the connection conductors 2, 3 against mechanical damage (eg scratching) and, on the other hand, against an undesired covering of the connection conductors with wrapping material, that is to say against a so-called flash on the back of the lead frame strip.
  • the auxiliary film expediently has a similar or a greater coefficient of thermal expansion to that of the wrapping material, in such a way that it counteracts as far as possible warping of the field due to a greater shrinkage of the wrapping material compared to the lead frame during its curing and / or cooling after the extrusion coating of the field.
  • the laminate strip can have bores, openings and / or slots outside the fields to reduce mechanical stresses due to different thermal expansions and / or material shrinkages.
  • a cambered injection mold can be used, in which the field is curved convexly from the side on which the material with the greater coefficient of thermal expansion is later to be seen during the injection of the encapsulant into the cavity.
  • the field is separated with the wrapping side applied to a film and subsequently, if necessary, the auxiliary film removed from the back of the lead frame.
  • this film is preferably transparent to electromagnetic radiation and the measurement is carried out through the film.
  • the field is preferably separated by means of saws, laser cutting and / or water jet cutting.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen eines elektrischen Leiterrahmens (10), insbesondere für ein Leuchtdiodenbauelement, mit mindestens einem ersten (2) und einem zweiten elektrischen Anschlußleitern (3). Das Verfahren weist folgende Verfahrensschritte auf: a) Herstellen eines Schichtverbundes aus einer elektrisch isolierenden Trägerschicht (101) und einer elektrisch leitenden Anschlußleiterschicht (102); b) Strukturieren der Trägerschicht (101) derart, dass in ihr mindestens ein Kontaktierungsfenster (7) zur Anschlußleiterschicht (102) hin erzeugt wird; c) Strukturieren der Anschlußleiterschicht (102), derart, dass der erste (2) und der zweite elektrische Anschlußleiter (3) erzeugt werden, von denen mindestens einer durch das Kontaktierungsfenster (7) hindurch elektrisch anschließbar ist. Die Erfindung bezieht sich weiterhin auf einen Leiterrahmenstreifen mit einer Anschlußleiterschicht und einer Anschlußträgerschicht, auf dem ein Feld mit einer Vielzahl von Bauelementbereichen ausgebildet ist, wobei die Anschlußleiterschicht entlang von Trennlinien zwischen zwei benachbarten Bauelementbereichen zumindest teilweise entfernt ist.

Description

Beschreibung
Verfahren zum Herstellen eines elektrischen Leiterrahmens, Verfahren zum Herstellen eines oberflächenmontierbaren Halb- leiterbauelements und Leiterrahmenstreifen
Die Erfindung betrifft ein Verfahren zum Herstellen eines elektrischen Leiterrahmens, insbesondere für ein oberflächen- montierbares Halbleiterbauelement mit einem Halbleiterchip, mindestens zwei externen elektrischen Anschlüssen, die mit mindestens zwei elektrischen Kontakten des Halbleiterchips elektrisch leitend verbunden sind, und einer Chipumhüllung. Sie betrifft weiterhin einen Leiterrahmenstreifen und ein Verfahren zum Herstellen eines oberflächenmontierbaren Halb- leiterbauelements.
Zur Erweiterung der Einsatzgebiete und zur Reduzierung der Herstellungskosten wird versucht, Halbleiterbauelemente in immer kleineren Baugrößen herzustellen. Für die Hintergrund- beleuchtung der Tasten von Mobiltelefonen zum Beispiel sind sehr kleine Lumineszenzdioden erforderlich.
Inzwischen sind Lumineszenzdioden-Gehäuse mit einer Stellfläche der Abmessung 0402 (dies entspricht 0,5 mm x 1,0 mm) und einer Bauteilhöhe von 400 μm - 600 μm verfügbar. Siehe Datenblatt von FAIRCHILD SEMICONDUCTOR® zur Bauform QTLP690C-X. Das entsprechende Bauteilkonzept ist in der Druckschrift US 4,843,280 beschrieben.
Eine weitere Verminderung der Bauteilhöhe ist wünschenswert, gestaltet sich mit den herkömmlich verfügbaren Gehäusekonzepten aber als äußerst schwierig. Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Konzept für ein oberflächenmontierbares Halbleiterbauelement, insbesondere für oberflächenmontierbare Miniatur- Lumineszenzdioden- und/oder Photodiodenbauelemente zur Verfü- gung 'zu stellen, das eine weitergehende Verringerung der Baugröße, insbesondere der Bauhδhe erlaubt.
Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Patentanspruches 1 gelöst. Ein Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements ist im Anspruch 18 bzw. im Anspruch 20 angegeben. Eine grundsätzlich vorteilhafte Ausgestaltung eines Leiterrahmens ist im Anspruch 36 angegeben.
Vorteilhafte Weiterbildungen und Ausgestaltungen der Verfahren und des Leiterrahmens gehen aus den Unteransprüchen hervor.
Bei dem Verfahren wiud zunächst ein Laminat mit einer elek- trisch isolierenden Trägerschicht und einer elektrisch leitenden Anschlußleiterschicht hergestellt . Dieses Laminat besteht vorzugsweise allein aus diesen beiden Schichten. Sie können beispielsweise mittels einer Klebeschicht miteinander verbunden werden und können zudem völlig unstrukturiert sein. In einem nachfolgenden Verfahrensabschnitt wird in jedem Bauelementabschnitt des Laminats in der Trägerschicht mindestens ein Kontaktierungsfenster zur Anschlußleiterschicht hin erzeugt und in der Anschlußleiterschicht mindestens eine erste und eine zweite elektrische Anschlußbahn ausgebildet, von de- nen mindestens eine durch das Kontaktierungsfenster hindurch elektrisch anschließbar ist.
Dieser elektrische Leiterrahmen eignet sich vorzugsweise für Leuchtdiodenbauelemente mit im Verhältnis zur Höhe des Leuchtdiodenchips extrem geringer Bauhöhe des Bauelementgehäuses. Dieser Leiterrahmen ermöglicht vorzugsweise eine sehr gute Wärmeableitung vom Leuchtdiodenchip, wenn dieser in ei- nem Kontaktierungsfenster der Trägerschicht mittels eines wärmeleitenden Verbindungsmittels wie Leitkleber oder metallisches Lot unmittelbar auf eine Anschlußbahn montiert wird.
Die Strukturierung der Trägerschicht erfolgt vorzugsweise vor der Strukturierung der Anschlußleiterschicht. Diese Abfolge kann aber auch umgedreht werden.
Die Trägerschicht ist bevorzugt eine mittels Maskierungs- und Ätztechniken strukturierbare Kunststoffschicht, insbesondere eine Kunststoff-Folie, besonders bevorzugt eine Polyimidfo- lie. Die Anschlußleiterschicht ist ebenfalls vorzugsweise eine mittels Maskierungs- und Ätztechniken strukturierbare elektrisch leitende Folie, besonders bevorzugt eine Metallfolie. Die Dicken der Trägerschicht und der Anschlußleiter- schicht betragen vorzugsweise weniger als 80 μm und liegen insbesondere zwischen einschließlich 30 μm und einschließlich 60 μm. Diese Maßgaben gelten auch für sämtliche im Folgenden dargelegten bevorzugten Ausführungsformen, Weiterbildungen und Verwendungen des Verfahrens .
Besonders bevorzugt werden in der Trägerschicht ein erstes Kontaktierungsfenster, beispielsweise ein Chipmontagefenster, zur ersten Anschlußbahn und ein zweites Kontaktierungsfenster, beispielsweise ein Drahtanschlußfenster, zur zweiten Anschlußbahn ausgebildet.
Bei einer besonders bevorzugten Ausgestaltung des Verfahrens besteht die Trägerschicht zunächst zumindest in den zu struk- turierenden Bereichen vorzugsweise aus einer lösbaren Kunststoffschicht . Diese wird bis auf die Flächen der Kontaktierungsfenster und ggf. übriger nachfolgend wieder zu entfernender Bereiche vorzugsweise durch An- oder Aushärten unlös- lieh gemacht. Das bedeutet, dass sie dann in diesen Bereichen gegenüber dem Lösungsmittel für die Kunststoffschicht resi- stent ist. Die Kontaktierungsfenster und ggf. übrigen freizulegenden Bereiche werden nachfolgend freigeätzt.
Zum Strukturieren der Kunststoffschicht wird zunächst auf diese eine Maskenschicht, insbesondere eine Photolackschicht, aufgebracht . Diese wird derart strukturiert oder strukturiert aufgebracht, dass die Bereiche der Kontaktierungsfenster und andere nachfolgend zu entfernende Bereiche von der Masken- schicht bedeckt sind. Nachfolgend wird die Kunststoffschicht in den nicht abgedeckten Bereichen, die auf der Anschlußleiterschicht verbleiben sollen, gehärtet, bevor dann zumindest in den Bereichen der Kontaktierungsfenster die Photolackschicht und die darunterliegende Kunststoffschicht von der Anschlußleiterschicht entfernt werden. Die nicht gehärtete
Kunststoffschicht wird bevorzugt mittels Lösen von der Anschlußleiterschicht entfernt.
Bei einer anderen vorteilhaften Ausführungsform des Verfah- rens wird zum Strukturieren der Kunststoffschicht zunächst über oder auf dieser eine Photomaske plaziert, die die Bereiche der Kontaktierungsfenster abschattet. Die Kunststoff- schicht wird dann in nicht abgeschatteten Bereichen, die auf der Anschlußleiterschicht verbleiben sollen, an- oder ausge- härtet. Die Kunststoffschicht ist hierzu vorzugsweise mittels
UV-Strahlung härtbar. Bevorzugt eignet sich hierzu Polyimid- Monomer enthaltendes Material. Alternativ kann eine mittels Wärmestrahlung härtbare Kunststoffschicht verwendet werden. Nachfolgend wird die Photomaskenschicht abgehoben und die Kunststoffschicht in den Bereichen der Kontaktierungsfenster von der Anschlußleiterschicht entfernt. Dies erfolgt vorzugsweise wiederum mittels naßchemischem Lösen. Alternativ ist die Verwendung eines Plasmaveraschungsverf hrens denkbar.
Die Anschlußleiterschicht wird ebenfalls bevorzugt mittels einer Maske und einem naßchemischen Ätzverfahren strukturiert. Derartige Strukturierungsverfahren beispielsweise für Metallschichten sind aus der Leiterplattentechnik bekannt und vorliegend prinzipiell geeignet. Sie werden von daher an dieser Stelle nicht näher erläutert.
Die geschilderten Strukturierungsmethoden lassen sich vor- teilhafterweise auf einfache Weise in bestehende Herstellverfahren für Halbleiterbauelemente einbinden und können sogar zumindest teilweise bereits bestehende und vielfach in der Herstellung von Halbleiterbauelementen verwendete Techniken nutzen.
Bei einem Verfahren zum Herstellen eines Leiterrahmenstreifens mit einer Vielzahl von Bauelementabschnitten werden in einen Laminatstreifen, der vorzugsweise aus einer Metallfolie als Anschlußleiterschicht und einer Polyimidfolie als Träger- schicht besteht, mittels eines Verfahrens, wie es oben beschrieben ist, eine Vielzahl von Kontaktierungsfenster und eine Vielzahl von diesen Kontaktierungsfenstern zugeordneten elektrischen Anschlußbahnen hergestellt. Die Kontaktierungsfenster reichen bis auf die Anschlußbahnen. Jeweils eine Gruppe aus Kontaktierungsfenster und zugeordneten Anschlußbahnen befindet sich in einem Bauelementabschnitt innerhalb eines Feldes aus einer Vielzahl von nebeneinander angeordneten Bauelementabschnitten auf dem Laminatstreifen. Bei einer besonders bevorzugten Ausführungsform wird die Anschlußleiterschicht entlang von Trennlinien zwischen jeweils zwei benachbarten Bauelementbereichen zumindest teilweise entfernt. Diese Maßnahme erleichtert vorteilhafterweise das Durchtrennen des Laminatstreifens entlang der Trennlinien, was beispielsweise durch Sägen oder Stanzen erfolgt.
Das erfindungsgemäße Verfahren eignet sich besonders bevor- zugt zum Herstellen von oberflächenmontierbaren Halbleiterbauelementen mit jeweils mindestens einem Halbleiterchip, mindestens zwei externen elektrischen Anschlußleitern, die mit mindestens zwei elektrischen Kontakten des Halbleiterchips verbunden sind, und mit einem Kunststoffgehäuse, das den Halbleiterchip umhüllt.
Hierbei wird bei einer ersten Ausführungsform zunächst auf eine elektrisch leitende Anschlußleiterschicht eine elektrisch isolierende Trägerschicht aufgebracht. Nachfolgend werden in der Trägerschicht mindestens ein Chipfenster und mindestens ein Drahtanschlußfenster und in der Anschlußleiterschicht mindestens zwei externe elektrische Anschlußleiter ausgebildet . In das Chipfenster wird später der Halbleiterchip montiert und mindestens ein elektrischer Kontakt des Halbleiterchips wird mittels eines Bonddrahtes durch das
Drahtanschlußfenster hindurch mit einem Anschlußleiter elektrisch verbunden. Der Verbund aus strukturierter Anschlußleiterschicht, strukturierter Trägerschicht, Halbleiterchip und Bonddraht wird dann in eine Spritzform gelegt, in der dann der Halbleiterchip einschließlich Bonddraht mit einem Umhüllmaterial umspritzt wird, das nachfolgend zumindest teilweise an- oder ausgehärtet wird. Bei einem solchen Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiterbauelementen werden in einem Laminatstreifen mit einer Anschlußleiterschicht und einer Trägerschicht Felder mit jeweils einer Vielzahl von Bauelementbe- reichen erzeugt, in denen jeder Bauelementbereich mindestens ein Chipfenster, mindestens ein Drahtanschlußfenster und mindestens zwei externe elektrische Anschlußleiter aufweist . In die Vielzahl von Chipfenster wird eine Vielzahl von Halbleiterchips montiert. Danach werden mittels Bonddrähten durch die Drahtanschlußfenstern hindurch die elektrischen Kontakte der Halbleiterchips mit den externen elektrischen Anschlußleitern verbunden. Die Felder werden nachfolgend einzeln oder gruppenweise nacheinander in eine Spritzform gelegt, die für jeweils ein Feld eine einzige, sämtliche Bauelementbereiche des Feldes überspannende und dort im wesentlichen ausschließlich auf der Seite der Halbleiterchips hohlraumbildenden Ka- vität aufweist. In die Kavität wird dann Umhüllmaterial eingespritzt, das dort zumindest teilweise gehärtet wird. Nachfolgend wird das Feld aus der Spritzform herausgenommen und unter Durchtrennen des Umhüllmaterials, der Trägerschicht und, falls noch erforderlich, der Anschlußleiterschicht in voneinander getrennte Halbleiterbauelemente vereinzelt .
Bei einer zweiten Ausführungsform wird ebenfalls zunächst auf eine elektrisch leitende Anschlußleiterschicht eine elektrisch isolierende Trägerschicht aufgebracht. Nachfolgend werden in der Trägerschicht mindestens ein Chipfenster und in der Anschlußleiterschicht mindestens zwei externe elektrische Anschlußleiter ausgebildet, die mit dem Chipfenster teilweise überlappen. Diese Struktur ist beispielsweise für Halbleiterchips geeignet, bei denen mindestens zwei elektrische Kontakte auf derselben Seite angeordnet sind. Ein solcher Chip wird im Chipfenster mit den Kontakten auf die externen elektri- sehen Anschlußleiter montiert und elektrisch verbunden. Dieser Verbund aus strukturierter Anschlußleiterschicht, strukturierter Trägerschicht und Halbleiterchip wird nachfolgend in eine Spritzform gelegt, in der dann der Halbleiterchip mit einem Umhüllmaterial umspritzt wird, das nachfolgend zumindest teilweise an- oder ausgehärtet wird.
Bei einem solchen Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiterbauelementen werden in einem Lami- natstreifen mit einer Anschlußleiterschicht und einer Trägerschicht Felder mit jeweils einer Vielzahl von Bauelementbereichen erzeugt, in denen jeder Bauelementbereich mindestens ein Chipfenstern und mindestens zwei externe elektrische Anschlußleiter aufweist. In die Chipfenster wird jeweils minde- stens ein Halbleiterchip wie oben beschrieben montiert. Das Umhüllen und Vereinzeln der Felder erfolgt auf gleiche Weise wie weiter oben bereits beschrieben.
Das Verfahren gemäß der Erfindung eignet sich ganz besonders zur Herstellung von Leuchtdiodenbauelementen, bei denen Leuchtdiodenchips auf den Leiterrahmen montiert werden.
Bei einem Leiterrahmenstreifen mit einer Anschlußleiterschicht (bevorzugt aus einer strukturierten Metallfolie) und einer Trägerschicht (bevorzugt eine strukturierte Kunststoff- Folie insbesondere aus Polyimidmaterial) , auf dem ein Feld mit einer Vielzahl von Bauelementbereichen ausgebildet ist, ist die Anschlußleiterschicht entlang von Trennlinien zwischen zwei benachbarten Bauelementbereichen zumindest teil- weise entfernt. Dies erleichtert vorteilhafterweise das
Durchtrennen des Leiterrahmens nach dem Umhüllen des Feldes von Halbleiterbauelementen. Die Kontaktierungsfenster ermöglichen eine besonders einfache Überwachung der Justage der Chipmontage- und der Drahtbondanlage. Eine unzulässig große Dejustage der Chipmontageanlage und/oder Drahtmontageanlage ist schnell erkennbar, weil die Halbleiterchips bzw. Anschlußdrähte nach deren Montage auf der Folie nicht haften, wenn sie auf den Rand der Kontaktierungsfenster aufsetzen. Dies ist um so mehr von Bedeutung je kleiner die Bauform ist, denn erstens wird die Zuverlässigkeit der Bauelemente von einer Dejustage der Chipmontage um so mehr beeinträchtigt, je geringer das Volumen der Chipumhüllung ist und zweitens ist die Ausschußmenge bei einer nicht sofort erkannten Dejustage aufgrund der hohen Packungs- dichte der Bauelemente und der damit verbundenen großen Menge an Bauelementen pro Längeneinheit auf einem Leiterrahmenband sehr hoch.
Weitere Vorteile und vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den im Folgenden in Verbindung mit den Figuren 1 bis 5b näher erläuterten Ausführungsbeispielen. Es zeigen:
Figur 1 eine schematische Schnittdarstellung eines ersten Ausführungsbeispieles für ein nach dem erfindungsgemäßen Verfahren hergestellten Halbleiterbauelement;
Figur 2 eine schematische Schnittdarstellung eines zweiten Ausführungsbeispieles für ein nach dem erfindungsgemäßen Verfahren hergestellten Halbleiterbauelement;
Figuren 3a bis 3f eine schematische Darstellung eines ersten Ausführungsbeispieles für einen Verfahrensablauf gemäß der Erfindung; Figuren 4a bis 4e eine schematische Darstellung eines zweiten Ausführungsbeispieles für einen Verfahrensablauf gemäß der Erfindung;
Figuren 5a und 5b eine schematische Draufsicht von unten bzw. eine schematische Draufsicht von oben auf einen Leiterrahmen gemäß der Erfindung; und
Figuren 6a und 6b eine ausschnittsweise schematische Darstel- lung einer Draufsicht von oben auf einen Leiterrahmenstreifen mit umhüllten Halbleiterchips bzw. eine ausschnittsweise schematische Darstellung einer Draufsicht von unten auf den Leiterrahmenstreifen;
Figur 7 eine ausschnittsweise schematische Darstellung einer Schnittansicht einer Spritzform mit eingelegtem Leiterrahmenstreifen; und
Figur 8 eine ausschnittsweise schematische Darstellung einer Schnittansicht eines Leiterrahmenstreifens mit umhüllten
Halbleiterchips .
In den Figuren sind gleiche und gleichwirkende Bestandteile der Ausführungsbeispiele jeweils mit den gleichen Bezugszei- chen versehen.
Ein Verfahren zum Herstellen eines Leiterrahmens 10 für ein oberflächenmontierbares Halbleiterbauelement gemäß Figur 1 oder Figur 2, welches im Ausführungsbeispiel ein Licht emit- tierendes Halbleiterbauelement ist, weist ganz allgemein folgende Schritte auf : a) Herstellen eines Schichtverbundes aus einer elektrisch isolierenden Trägerschicht 101 und einer elektrisch leitenden Anschlußleiterschicht 102 (geeignete Materialien hierzu sind beispielsweise Kupfer und Kupferbasislegierungen) - die Trägerschicht ist bevorzugt eine aus Polyimid oder aus einem Po- lyimid enthaltenden Material bestehende Kunststoff-Folie (Figuren 3a und 4a) ; b) Strukturieren der Trägerschicht 101 mittels Maskieren und Ätzen, derart, dass in ihr ein erstes 7 und ein zweites Kontaktierungsfenster 8 ausgebildet werden, die zum späteren ersten Anschlußleiter 2 bzw. zum zweiten Anschlußleiter 3 führen (Figuren 3b - 3d und 4b - 4c) ; c) Strukturieren der Anschlußleiterschicht 102 mittels Maskieren und Ätzen, derart, dass der erste elektrische Anschlußleiter 2 und der zweite elektrische Anschlußleiter 3 erzeugt werden, die durch das erste Kontaktierungsfenster 7 bzw. durch das zweite Kontaktierungsfenster 8 hindurch elek- trisch anschließbar sind (Figuren 3e - 3f und 4d - 4e) .
Der Schritt c) kann alternativ vor dem Schritt b) erfolgen. Die Dicke der Anschlußträgerschicht 101 liegt zwischen einschließlich 30 μm und einschließlich 60 μm. Das gleiche gilt für die Dicke der Anschlußleiterschicht 102.
Die Trägerschicht 101 ist vor dem Strukturieren zumindest in den zu strukturierenden Bereichen noch nicht ausgehärtet und mittels eines geeigneten Lösungsmittels entfernbar und wird bis auf die Flächen der Kontaktierungsfenster 7 und 8 und ggf. übriger nachfolgend wieder zu entfernender Bereiche vor dem Lösen gehärtet . Die nicht gehärteten Bereiche der Trägerschicht werden nachfolgend entfernt .
Zum Strukturieren der Kunststoffschicht wird zunächst auf diese eine Photolackschicht 103, aufgebracht (Figur 3b) , die mittels bekannter Verfahren derart strukturiert wird, dass die Bereiche 70 und 80 der Kontaktierungsfenster 7,8 von der Photolackschicht 103 bedeckt sind (Figur 3c) . Die Kunststoffschicht wird in den nicht bedeckten Bereichen vorzugsweise mittels UV-Bestrahlung 105 gehärtet (Figur 3c) . Nachfolgend werden in den Bereichen 70 und 80 die Photolackschicht 103 und die darunterliegende Kunststoffschicht von der Anschlußleiterschicht 102 entfernt. Geeignete Lösungsmittel sind hierzu beispielsweise IPA (Isopropanol) und Aceton.
Alternativ wird zum Strukturieren der Kunststoffschicht zu- nächst über oder auf dieser eine Photomaske 104 angeordnet, die die Bereiche 70,80 der Kontaktierungsfenster 7,8 abschattet (Figur 4b) . Die Kunststoffschicht wird dann in den Bereichen, die auf der Anschlußleiterschicht 102 verbleiben sollen, vorzugsweise mittels UV-Strahlung 105 an- oder ausgehär- tet (Figur 4b) . Nachfolgend wird die Photomaskenschicht 104 entfernt und danach in den Bereichen 70,80 der Kontaktierungsfenster 7,8 die Kunststoffschicht mittels eines geeigneten Lösungsmittels 106 von der Anschlußleiterschicht 102 geätzt (Figur 4c) .
Bei einem Verfahren zum Herstellen eines Leiterrahmenstreifens 200 mit einer Vielzahl von Bauelementbereichen werden in jedem Bauelementbereich mittels eines der vorhergehend beschriebenen Verfahren mindestens ein Kontaktierungsfenster 7 und mindestens zwei Anschlußleiter 2,3 ausgebildet.
Entlang von Trennlinien 110 zwischen jeweils zwei benachbarten Bauelementbereichen weist die Anschlußleiterschicht vorzugsweise Ausnehmungen 111 und 112 auf, in denen die An- schlußleiterschicht entfernt ist (Figuren 5a und 6b) .
Bei einem beispielhaften Verfahren zum Herstellen eines ober- flächenmontierbaren Licht emittierenden Bauelements gemäß Fi- gur 1 mit mindestens einem Leuchtdioden- oder Laserdiodenchip 1, mindestens zwei Anschlußleitern 2,3, die mit mindestens zwei elektrischen Kontakten 4,5 des Halbleiterchips 1 verbunden sind, und mit einem Chipgehäuse 11, das einen Anschluß- träger 9 und eine Chipumhüllung 6 aufweist, wird im Speziellen: a) auf die Anschlußleiterschicht 102 die Trägerschicht 101 aufgebracht und nachfolgend in der Trägerschicht 101 mindestens ein Chipfenster 7 und mindestens ein Drahtanschlußfen- ster 8 und in der Anschlußleiterschicht 102 die externen elektrischen Anschlußleiter 2,3 strukturiert (vgl. Figuren 3a - 3f , 4a - 4e und 6a - 6b) ; b) der Halbleiterchip 1 in das Chipfenster 7 montiert; c) mindestens ein elektrischer Kontakt 5 des Halbleiterchips 1 mittels eines Bonddrahtes 50 durch das Drahtanschlußfenster
8 hindurch mit einem Anschlußleiter 3 elektrisch verbunden; d) der Verbund aus strukturierter Anschlußleiterschicht 102, strukturierter Trägerschicht 101, Halbleiterchip 1 und Bonddraht 50 in eine Spritzform gelegt wird; und e) der Halbleiterchip 1 einschließlich Bonddraht 50 mit Umhüllmaterial 6 umspritzt, das nachfolgend zumindest teilweise gehärtet wird.
Zur Massenfertigung solcher Bauelemente werden in einem Lami- natstreifen aus Anschlußleiterschicht 102 und Trägerschicht 101 Felder 201 mit jeweils einer Vielzahl von Bauelementbereichen 202 mit jeweils mindestens einem Chipfenster 7, mindestens einem Drahtanschlußfenster 8 und mindestens zwei Anschlußleitern 2,3 hergestellt (vgl. Figuren 6a und 6b) . Nach der Montage von Halbleiterchips 1 in die Chipfenster 7 und elektrischem Verbinden der Halbleiterchips 1 mit den Anschlußleitern 2,3 wird jedes Feld in eine Spritzform 500 (Figur 7) eingelegt, in der für jeweils ein gesamtes Feld 201 eine einzige sämtliche Bauelementbereiche 202 des Feldes 201 überspannende und dort im wesentlichen ausschließlich auf der Seite der Halbleiterchips 1 hohlraumbildenden Kavität 501 vorgesehen ist. Nach dem Einspritzen von Umhüllmaterial 60 in die Kavität 501 und dessen zumindest teilweisem Aushärten wird das Feld 201 aus der Spritzform 500 herausgenommen und unter Durchtrennen des Umhüllmaterials 60 und der Anschlußträgerschicht 101 in voneinander getrennte Halbleiterbauelemente vereinzelt .
Ein beispielhaftes Verfahren zum Herstellen eines oberflä- chenmontierbaren Licht emittierenden Bauelements gemäß Figur 2 mit mindestens einem Leuchtdioden- oder Laserdiodenchip 1, mindestens zwei Anschlußleitern 2,3, die mit mindestens zwei elektrischen Kontakten 4,5 des Halbleiterchips 1 verbunden sind, und mit einem Chipgehäuse 11, das einen Anschlußträger 9 und eine Chipumhüllung 6 aufweist, unterscheidet sich von dem gerade beschriebenen Verfahren lediglich dadurch, dass jeder Bauelementbereich nur ein Chipfenster und kein Drahtan- schlußfenster aufweist und dass der Chip 1 im Chipfenster 7 umgedreht mit seiner lichterzeugenden Epitaxieschicht zu den Anschlußleitern 2 und 3 hin gewandt auf diese montiert ist. Beide elektrischen Kontakte 4 und 5 befinden sich auf derselben Seite des Chips 1. Der Kontakt 4 liegt auf dem Anschluß- leiter 2 und der Kontakt 5 auf dem Anschlußleiter 3 auf.
Die Trägerschicht ist, wie oben erwähnt, vorzugsweise mittels UV-Strahlung an- oder aushärtbar. Alternativ kann sie mittels Wärmestrahlung an- oder aushärtbar sein. Sie besteht vorzugs- weise aus Polyimid-Monomer .
Das erfindungsgemäße Verfahren eignet sich besonders bevorzugt zur Herstellung von elektromagnetische Strahlung emit- tierenden und/oder empfangenden Bauelementen mit einem oder mehreren elektromagnetische Strahlung emittierenden und/oder empfangenden Halbleiterchips. Es eignet sich insbesondere zum Herstellen von Lumineszenzdioden-Bauelementen mit einer Ge- häuse-Stellflache der Abmessung 0402 (entsprechend 0,5 mm x 1,0 mm) oder kleiner und einer Bauteilhöhe von unter 400 μm, insbesondere unter 350 μm.
Bei optoelektronischen Bauelementen wird eine Chipumhüllung aus einem elektromagnetische Strahlung durchlässigen, bei
Lichtemittern insbesondere transparenten oder transluzenten Material verwendet. Eine bevorzugte Umhüllmasse ist diesbezüglich ungefülltes klares Kunststoffmaterial. Solche Materialien sind bekannt und werden von daher an dieser Stelle nicht näher erläutert.
Um ein mischfarbiges Licht abstrahlendes Lumineszenzdioden- Bauelement herzustellen, kann die Chipumhüllung mit einem Leuchtstoff versetzt sein, der zumindest einen Teil der vom Lumineszenzdiodenchip ausgesandten elektromagnetischen Strahlung absorbiert und elektromagnetische Strahlung einer anderen Wellenlänge und Farbe als die absorbierte Strahlung emittiert .
Das oben geschilderte Einspritzen von Umhüllmaterial in die Kavität erfolgt vorzugsweise von der Seite und insbesondere über Filmanguß. Nachdem das Umhüllmaterial zumindest teilweise an- oder ausgehärtet ist wird das Feld aus der Spritzform herausgenommen und mittels Durchtrennen des Chipumhüllungsma- terials und des Leiterrahmens zwischen den Bauelementbereichen in einzelne Halbleiterbauelemente vereinzelt. Die Chipumhüllung wird vorzugsweise in einem Mittenbereich über dem Halbleiterchip und ggf. einem oder mehreren Bonddrähten zum Halbleiterchip, senkrecht zum Leiterrahmen mit einer größeren Dicke ausgestattet als in einem den Mittenbe- reich umlaufenden Randbereich. Dazu weist die Kavität 501 eine Vielzahl von Ausnehmungen 502 auf, die jeweils einen oder mehrere Halbleiterchips 1 überspannt. Auf diese Weise wird das Volumen an Umhüllmaterial reduziert, indem die Dicke des Umhüllmaterials in Bereichen, wo dies zulässig ist, gegenüber der Dicke im Bereich von Halbleiterchips 1 und ggf. einem oder mehreren Bonddrähten 50 zum Halbleiterchip 1 verringert ist. Dadurch kann einer Wölbung des Bauelement-Feldes während des Herstellverfahrens aufgrund von unterschiedlichen thermischen Ausdehnungen von Leiterrahmen-Laminat und Chipumhüllung entgegengewirkt werden.
Vorzugsweise ist über jedem Halbleiterchip des Feldes eine separate Ausnehmung 502 vorgesehen, derart, dass das Umhüllmaterial nach dem Spritzprozess eine Vielzahl von neben- einander angeordneten Erhebungen 51 aufweist, insbesondere eine einer Schokoladentafel ähnliche Struktur besitzt (vgl. Figur 8) .
Das Vereinzeln des Feldes erfolgt vorteilhafterweise mittels Durchtrennen des Umhüllmaterials und des Leiterrahmens in den Gräben 52 zwischen den Erhebungen 51.
Zweckmäßigerweise wird vor dem Einlegen des Feldes in die Spritzform 500 auf die Trägerschicht 101 ein Haftvermittler aufgebracht, der die Haftung des Umhüllmaterials auf dem Leiterrahmen verbessert. Hierzu wird vorzugsweise ein PI- Decklack verwendet . Hinsichtlich einer technisch einfachen Handhabung der Halbleiterbauelemente nach dem Vereinzeln kann der Leiterrahmen vor dem Einlegen in die Spritzform mit dessen Rückseite auf eine Hilfsfolie 400 auflaminiert werden. Diese Hilfsfolie schützt zum einen die Anschlußleiter 2, 3 vor mechanischer Beschädigung (z.B. Verkratzen) und zum anderen vor einer unerwünschten Bedeckung der Anschlußleiter mit Umhüllmaterial, das heißt vor einem sogenannten Flash auf der Rückseite des Leiterrahmenstreifens .
Die Hilfsfolie weist zweckmäßigerweise einen ähnlichen oder einen größeren thermischen Ausdehnungskoeffizienten auf wie das Umhüllmaterial, derart, dass sie einer Verwölbung des Feldes aufgrund einer gegenüber dem Leiterrahmen stärkeren Schrumpfung des Umhüllmaterials während dessen Aushärtung und/oder Abkühlung nach dem Umspritzen des Feldes weitestmög- lich entgegenwirkt.
Zum grundsätzlich gleichen Zweck kann der Laminatstreifen außerhalb der Felder Bohrungen, Durchbrüche und/oder Schlitze zur Verringerung von mechanischen Verspannungen aufgrund von unterschiedlichen thermischen Ausdehnungen und/oder Material- Schrumpfungen aufweisen.
Als weitere alternative oder zusätzliche Maßnahme kann eine bombierte Spritzform verwendet werden, in der das Feld während des Einspritzens der Umhüllmasse in die Kavität gesehen von der Seite, auf der sich später das Material mit dem größeren thermischen Ausdehnungskoeffizienten befindet, konvex gekrümmt ist.
Um ein elektrisches und/oder optisches Testen der Halbleiterbauelemente zu ermöglichen, wird das Feld vor dem Vereinzeln mit der Umhüllungsseite auf eine Folie aufgebracht und nachfolgend ggf. die Hilfsfolie von der Rückseite des Leiterrahmens abgezogen. Für den Fall, dass eine optische Vermessung des Halbleiterbauelements erforderlich ist, ist diese Folie vorzugsweise für elektromagnetische Strahlung durchlässig und erfolgt die Messung durch die Folie hindurch.
Bei allen oben geschilderten Verfahren erfolgt das Vereinzeln des Feldes vorzugsweise mittels Sägen, Lasertrennen und/oder Wasserstrahlschneiden.
Die Erläuterung der Erfindung an Hand der Ausführungsbeispiele ist selbstverständlich nicht als Beschränkung der Erfindung hierauf zu verstehen. Vielmehr sind die im allgemeinen Teil der Beschreibung, in den Ausführungsbeispielen und in den Ansprüchen offenbarten Merkmale der Erfindung sowohl einzeln als auch in dem Fachmann als geeignet erscheinender Kombination für die Verwirklichung der Erfindung wesentlich.

Claims

Patentansprüche
1. Verfahren zum Herstellen eines elektrischen Leiterrahmens (10) , insbesondere für ein Leuchtdiodenbauelement, mit minde- stens einem ersten (2) und einem zweiten elektrischen Anschlußleitern (3), das folgende Verfahrensschritte aufweist: a) Herstellen eines Schicht erbundes aus einer elektrisch isolierenden Trägerschicht (101) und einer elektrisch leitenden Anschlußleiterschicht (102) ; b) Strukturieren der Trägerschicht (101) derart, dass in ihr mindestens ein Kontaktierungsfenster (7) zur Anschlußleiterschicht (102) hin erzeugt wird; c) Strukturieren der Anschlußleiterschicht (102), derart, dass der erste (2) und der zweite elektrische Anschlußleiter (3) erzeugt werden, von denen mindestens einer durch das Kontaktierungsfenster (7) hindurch elektrisch anschließbar ist.
2. Verfahren nach Anspruch 1, bei dem der Schritt c) vor dem Schritt b) erfolgt.
3. Verfahren nach Anspruch 1 oder 2, bei dem die Trägerschicht (101) eine mittels Maskierungs- und Ätztechniken strukturierbare Kunststoffschicht ist.
4. Verfahren nach mindestens einem der vorangehenden Ansprüche, bei dem die Trägerschicht (101) eine Kunststoff-Folie und die Anschlußleiterschicht (102) eine Folie ist, die im Wesentlichen aus Metall besteht.
5. Verfahren nach einem mindestens einem der vorangehenden
Ansprüche, bei dem die Dicke der Trägerschicht (101) weniger als 80 μm beträgt, insbesondere zwischen einschließlich 30 μm und einschließlich 60 μm liegt.
6. Verfahren nach mindestens einem der vorangehenden Ansprüche, bei dem die Dicke der Anschlußleiterschicht (102) weniger als 80 μm beträgt, insbesondere zwischen einschließlich 30 μm und einschließlich 60 μm liegt.
7. Verfahren nach mindestens einem der vorangehenden Ansprüche, bei dem in der Trägerschicht (101) ein erstes (7) und ein zweites Kontaktierungsfenster (8) ausgebildet werden, die zum ersten Anschlußleiter (2) bzw. zum zweiten Anschlußleiter (3) führen.
8. Verfahren nach mindestens einem der vorangehenden Ansprüche, bei dem die Trägerschicht (101) vor dem Strukturieren zumindest in den zu strukturierenden Bereichen aus einer ungehärteten und ätzbaren Kunststoffschicht besteht und bis auf die Flächen der Kontaktierungsfenster (7,8) und ggf. übrige nachfolgend wieder zu entfernende Bereiche an- oder ausgehärtet wird und die nicht an- oder ausgehärteten Bereiche der Kontaktierungsfenster (7,8) nachfolgend entfernt werden.
9. Verfahren nach Anspruch 8, bei dem zum Strukturieren der Kunststoffschicht zunächst auf diese eine Maskenschicht
(103) , insbesondere eine Photolackschicht, aufgebracht wird, die Maskenschicht (103) derart strukturiert wird oder strukturiert aufgebracht wird, dass die Bereiche (70,80) der Kontaktierungsfenster (7,8) von der Maskenschicht (103) bedeckt sind, die Kunststoffschicht in den Bereichen, die auf der Anschlußleiterschicht (102) verbleiben sollen, an- oder ausge- härtet wird und nachfolgend zumindest in den Bereichen
(70,80) der Kontaktierungsfenster (7,8) die Photolackschicht und die darunterliegende Kunststoffschicht von der Anschluß- leiterschicht (102) entfernt werden.
10. Verfahren nach Anspruch 8, bei dem zum Strukturieren der Kunststoffschicht zunächst über oder auf dieser eine Photo- maske (104) angeordnet wird, die die Bereiche (70,80) der
Kontaktierungsfenster (7,8) abschattet, die Kunststoffschicht in den Bereichen, die auf der Anschlußleiterschicht (102) verbleiben sollen, an- oder ausgehärtet wird, nachfolgend die Photomaskenschicht (104) abgehoben wird und danach in den Be- reichen (70,80) der Kontaktierungsfenster (7,8) die Kunststoffschicht von der Anschlußleiterschicht (102) entfernt wird.
11. Verfahren nach Anspruch 9 oder 10, bei dem die Kunst- Stoffschicht mittels UV-Strahlung (105) an- oder aushärtbar ist .
12. Verfahren nach Anspruch 9 oder 10, bei dem die Kunststoffschicht mittels Wärmestrahlung an- oder aushärtbar ist.
13. Verfahren nach mindestens einem der Ansprüche 9 bis 12, bei dem die Kunststoffschicht Polyimid-Monomer aufweist.
14. Verfahren nach mindestens einem der Ansprüche 9 bis 13, bei dem die nicht an- oder ausgehärtete Kunststoffschicht mittels Ätzen (106) von der Anschlußleiterschicht (102) entfernt wird.
15. Verfahren nach mindestens einem der Ansprüche 9 bis 14, bei dem die Anschlußleiterschicht (102) mittels Ätzen strukturiert wird.
16. Verfahren zum Herstellen eines Leiterrahmenstreifens (200) mit einer Vielzahl von Bauelementbereichen (202) , wobei in jedem Bauelementbereich (202) mittels eines Verfahrens nach einem der vorangehenden Ansprüche mindestens ein Kontak- tierungsfenster (7) und mindestens zwei elektrische Anschlußleiter (2,3) ausgebildet werden.
17. Verfahren nach Anspruch 16, bei dem die Anschlußleiterschicht (102) entlang von Trennlinien (110) zwischen jeweils zwei benachbarten Bauelementbereichen zumindest teilweise entfernt wird.
18. Verfahren nach mindestens einem der vorangehenden Ansprüche, bei dem die Anschlußleiterschicht aus einer Metallfolie gefertigt wird.
19. Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements mit mindestens einem Halbleiterchip
(1), mindestens zwei externen elektrischen Anschlußleitern (2,3), die mit mindestens zwei elektrischen Kontakten (4,5) des Halbleiterchips (1) verbunden sind, und mit einem Chipgehäuse (11) , das einen Anschlußträger (9) und eine Chipumhüllung (6) aufweist, wobei: a) zunächst auf eine elektrisch leitende Anschlußleiter- schicht (102) eine elektrisch isolierende Trägerschicht (101) aufgebracht wird und nachfolgend in der Trägerschicht (101) mindestens ein Chipfenster (7) und mindestens ein Drahtanschlußfenster (8) und in die Anschlußleiterschicht (102) die externen elektrischen Anschlußleiter (2,3) strukturiert wer- den; b) der Halbleiterchip (1) in das Chipfenster (7) montiert wird; c) mindestens ein elektrischer Kontakt (5) des Halbleiterchips (1) mittels eines Bonddrahtes (50) durch das Drahtanschlußfenster (8) hindurch mit einem Anschlußleiter (3) elektrisch verbunden wird; d) der Verbund aus strukturierter Anschlußleiterschicht
(102) , strukturierter Trägerschicht (101) , Halbleiterchip (1) und Bonddraht (50) in eine Spritzform gelegt wird; und e) der. Halbleiterchip (1) einschließlich Bonddraht (50) mit einem Umhüllmaterial (6) umspritzt wird, das nachfolgend zu- mindest teilweise ausgehärtet oder angehärtet wird.
20. Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements mit mindestens einem Halbleiterchip (1) , mindestens zwei externen elektrischen Anschlußleitern (2,3), die mit mindestens zwei elektrischen Kontakten (4,5) des Halbleiterchips (1) verbunden sind, und mit einem Chipgehäuse (11) , das einen Anschlußträger (9) und eine Chipumhüllung (6) aufweist, wobei: a) zunächst auf eine elektrisch leitende Anschlußleiter- schicht (102) eine elektrisch isolierende Trägerschicht (101) aufgebracht wird und nachfolgend in der Trägerschicht (101) mindestens ein Chipfenster (7) und in die Anschlußleiterschicht (102) die externen elektrischen Anschlußleiter (2,3) strukturiert werden, wobei beide Anschlußleiter (2,3) mit dem Chipfenster (7) teilweise überlappen; b) der Halbleiterchip im Chipfenster (7) auf die externen elektrischen Anschlußleiter (2,3) montiert wird, derart, dass ein erster Kontakt (4) und ein zweiter Kontakt (5) des Halbleiterchips (1) auf dem ersten (2) bzw. auf dem zweiten der beiden Anschlußleiter (3) aufliegt und mit diesen elektrisch verbunden wird; c) der Verbund aus strukturierter Anschlußleiterschicht (102) , strukturierter Trägerschicht (101) und Halbleiterchip (1) in eine Spritzform (500) gelegt wird; und d) der Halbleiterchip (1) mit einem Umhüllmaterial (6) umspritzt wird, das nachfolgend zumindest teilweise ausgehärtet oder angehärtet wird.
21. Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiterbauelementen unter Anwendung eines Verfahrens gemäß Anspruch 19, bei dem:
- im Schritt a) in einem Verbund mit einer Anschlußleiter- schicht (102) und einer Trägerschicht (101) ein Feld (201) mit einer Vielzahl von Bauelementbereichen (202) mit jeweils mindestens einem Chipfenstern (7) , mindestens einem Drahtanschlußfenstern (8) und mindestens zwei externen elektrischen Anschlußleitern (2,3) hergestellt wird; - in den Schritten b) und c) eine Vielzahl von Halbleiterchips (1) in die Chipfenster (7) montiert wird und elektrische Kontakte (5) der Halbleiterchips (1) mittels einer Vielzahl von Bonddrähten (50) mit externen elektrischen Anschlüssen (3) verbunden werden; - in Schritt d) das Feld in eine Spritzform (500) eingelegt wird, in der für das gesamte Feld (201) eine einzige sämtliche Bauelementbereiche (202) des Feldes (201) überspannende und dort im wesentlichen ausschließlich auf der Seite der Halbleiterchips (1) hohlraumbildenden Kavität (501) vorgese- hen ist,
- in Schritt e) Umhüllmaterial (60) in die Kavität (501) eingespritzt wird und dort zumindest teilweise aus- oder angehärtet wird,
- nachfolgend das Feld (201) aus der Spritzform (500) heraus- genommen und unter Durchtrennen des Umhüllmaterials (60) und der Trägerschicht (101) in voneinander getrennte Halbleiterbauelemente vereinzelt wird.
22. Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiterbauelementen unter Anwendung eines Verfahrens gemäß Anspruch 20, bei dem:
- im Schritt a) in einem Verbund mit einer Anschlußleiter- schicht (102) und einer Trägerschicht (101) ein Feld (201) mit einer Vielzahl von Bauelementbereichen (202) mit jeweils mindestens einem Chipfenstern (7) und mindestens zwei externen elektrischen Anschlußleitern (2,3) hergestellt wird;
- im Schritt b) eine Vielzahl von Halbleiterchips (1) in die Chipfenster (7) montiert und mit den zugehörigen Anschlußleitern (2,3) verbunden wird;
- im Schritt c) das Feld in eine Spritzform (500) eingelegt wird, in der für das gesamte Feld (201) eine einzige sämtliche Halbleiterchips (1) des Feldes (201) überspannende und dort im wesentlichen ausschließlich auf der Seite der Halbleiterchips (1) hohlraumbildenden Kavität (501) vorgesehen ist,
- in Schritt d) Umhüllmaterial (60) in die Kavität (501) eingespritzt und dort zumindest teilweise aus- oder angehärtet wird,
- nachfolgend das Feld (201) aus der Spritzform (500) herausgenommen und unter Durchtrennen des Umhüllmaterials (60) und der Trägerschicht (101) in voneinander getrennte Halbleiterbauelemente vereinzelt wird.
23. Verfahren nach mindestens einem der Ansprüche 19 bis 22, bei dem die Halbleiterchips (1) Leuchtdiodenchips sind.
24. Verfahren nach Anspruch 23 unter Rückbezug auf Anspruch 20 oder 22, bei dem die Leuchtdiodenchips umgedreht mit ihrer lichterzeugenden Epitaxieschicht zu den externen elektrischen Anschlüssen gewandt auf diese montiert werden.
25. Verfahren nach mindestens einem der Ansprüche 19 bis 24, bei dem die Trägerschicht (101) eine mittels Maskierungs- und Ätztechniken strukturierbare Kunststoffschicht ist.
26. Verfahren nach mindestens einem der Ansprüche 19 bis 25, bei dem die Trägerschicht (101) eine Kunststoff-Folie und die Anschlußleiterschicht (102) eine Folie ist, die im Wesentlichen aus Metall besteht.
27. Verfahren nach mindestens einem der Ansprüche 19 bis 26, bei dem die Dicke der Trägerschicht (101) weniger als 80 μm beträgt, insbesondere zwischen einschließlich 30 μm und einschließlich 60 μm liegt.
28. Verfahren nach mindestens einem der Ansprüche 19 bis 27, bei dem die Dicke der Anschlußleiterschicht (102) weniger als 80 μm beträgt, insbesondere zwischen einschließlich 30 μm und einschließlich 60 μm liegt.
29. Verfahren nach mindestens einem der Ansprüche 19, 21 und
23 bis 28, bei dem in der Trägerschicht (101) ein erstes (7) und ein zweites Kontaktierungsfenster (8) ausgebildet werden, die zum ersten Anschlußleiter (2) bzw. zum zweiten Anschlußleiter (3) führen.
30. Verfahren nach mindestens einem der Ansprüche 19 bis 29, bei dem die Trägerschicht (101) vor dem Strukturieren zumindest in den zu strukturierenden Bereichen aus einer ungehärteten und ätzbaren Kunststoffschicht besteht und bis auf die Flächen der Kontaktierungsfenster (7,8) und ggf. übrige nachfolgend wieder zu entfernende Bereiche an- oder ausgehärtet wird und die nicht an- oder ausgehärteten Bereiche der Kon- taktierungsfenster (7,8) nachfolgend entfernt werden.
31. Verfahren nach Anspruch 30, bei dem zum Strukturieren der Kunststoffschicht zunächst auf diese eine Maskenschicht (103), insbesondere eine Photolackschicht, aufgebracht wird, die Maskenschicht (103) derart strukturiert wird oder strukturiert aufgebracht wird, dass die Bereiche (70,80) der Kontaktierungsfenster (7,8) von der Maskenschicht (103) bedeckt sind, die Kunststoffschicht in den Bereichen, die auf der An- schlußleiterschicht (102) verbleiben sollen, an- oder ausgehärtet wird und nachfolgend zumindest in den Bereichen (70,80) der Kontaktierungsfenster (7,8) die Photolackschicht und die darunterliegende Kunststoffschicht von der Anschlußleiterschicht (102) entfernt werden.
32. Verfahren nach Anspruch 30, bei dem zum Strukturieren der Kunststoffschicht zunächst über oder auf dieser eine Photomaske (104) angeordnet wird, die die Bereiche (70,80) der Kontaktierungsfenster (7,8) abschattet, die Kunststoffschicht in den Bereichen, die auf der Anschlußleiterschicht (102) verbleiben sollen, an- oder ausgehärtet wird, nachfolgend die Photomaske (104) abgehoben wird und danach in den Bereichen (70,80) der Kontaktierungsfenster (7,8) die Kunststoffschicht von der Anschlußleiterschicht (102) entfernt wird.
33. Verfahren nach Anspruch 31 oder 32, bei dem die Kunststoffschicht mittels UV-Strahlung (105) an- oder aushärtbar ist .
34. Verfahren nach Anspruch 31 oder 32, bei dem die Kunststoffschicht mittels Wärmestrahlung an- oder aushärtbar ist.
35. Verfahren nach mindestens einem der Ansprüche 31 bis 34, bei dem die Kunststoffschicht Polyimid-Monomer aufweist.
36. Verfahren nach mindestens einem der Ansprüche 31 bis 35, bei dem die nicht an- oder ausgehärtete Kunststoffschicht mittels Ätzen (106) von der Anschlußleiterschicht (102) entfernt wird.
37. Leiterrahmenstreifen (200) mit einer Anschlußleiter- schicht (102) und einer Trägerschicht (101) , auf dem ein Feld (201) mit einer Vielzahl von Bauelementbereichen (202) ausgebildet ist, wobei die Anschlußleiterschicht (101) entlang von Trennlinien (110) zwischen zwei benachbarten Bauelementbereichen (202) zumindest teilweise entfernt ist.
38. Leiterrahmenstreifen nach Anspruch 37, bei dem die Anschlußleiterschicht (102) aus einer strukturierten Metallfolie gefertigt ist.
39. Leiterrahmenstreifen nach Anspruch 37 oder 38, bei dem die Trägerschicht (101) aus einer strukturierten Kunststoff- Folie gefertigt ist.
40. Leiterrahmenstreifen nach Anspruch 39, bei dem die Kunst- Stoff-Folie Polyimidmaterial aufweist.
41. Leiterrahmenstreifen nach Anspruch 40, bei dem die Kunststoff-Folie mittels Photolitographietechnik strukturiert ist.
PCT/DE2003/002522 2002-08-05 2003-07-25 Verfahren zum herstellen eines elektrischen leiterrahmens, verfahren zum herstellen eines oberflächenmontierbaren halbleiterbauelements und leiterrahmenstreifen WO2004015769A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP03783921A EP1527479A1 (de) 2002-08-05 2003-07-25 VERFAHREN ZUM HERSTELLEN EINES ELEKTRISCHEN LEITERRAHMENS, VERFAHREN ZUM HERSTELLEN EINES OBERFLäCHENMONTIERBAREN HALBLEITERBAUELEMENTS UND LEITERRAHMENSTREIFEN
JP2004526605A JP4653484B2 (ja) 2002-08-05 2003-07-25 電気的な基板フレームの製造のための方法、表面実装可能な半導体素子の製造のための方法及び半導体素子の製造のための方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US40127302P 2002-08-05 2002-08-05
US60/401,273 2002-08-05
DE10306557A DE10306557A1 (de) 2002-08-05 2003-02-17 Verfahren zum Herstellen eines elektrischen Leiterrahmens, Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements und Leiterrahmenstreifen
DE10306557.1 2003-02-17

Publications (1)

Publication Number Publication Date
WO2004015769A1 true WO2004015769A1 (de) 2004-02-19

Family

ID=31716618

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2003/002522 WO2004015769A1 (de) 2002-08-05 2003-07-25 Verfahren zum herstellen eines elektrischen leiterrahmens, verfahren zum herstellen eines oberflächenmontierbaren halbleiterbauelements und leiterrahmenstreifen

Country Status (5)

Country Link
EP (1) EP1527479A1 (de)
JP (1) JP4653484B2 (de)
CN (1) CN100533723C (de)
TW (1) TWI221027B (de)
WO (1) WO2004015769A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007049149A (ja) * 2005-08-08 2007-02-22 Samsung Electro-Mechanics Co Ltd 熱伝達部に凹部が形成されたｌｅｄパッケージ
US8519427B2 (en) 2010-08-09 2013-08-27 Lg Innotek Co., Ltd. Light emitting device and lighting system
US8519426B2 (en) 2010-08-09 2013-08-27 Lg Innotek Co., Ltd. Light emitting device and lighting system having the same
US8703513B2 (en) 2009-06-22 2014-04-22 Stanley Electric Co., Ltd. Method for manufacturing light emitting apparatus, light emitting apparatus, and mounting base thereof
US20160049566A1 (en) * 2008-09-03 2016-02-18 Nichia Corporation Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402462B2 (en) * 2005-07-12 2008-07-22 Fairchild Semiconductor Corporation Folded frame carrier for MOSFET BGA
DE102008053489A1 (de) 2008-10-28 2010-04-29 Osram Opto Semiconductors Gmbh Trägerkörper für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zur Herstellung eines Trägerkörpers
US7993981B2 (en) * 2009-06-11 2011-08-09 Lsi Corporation Electronic device package and method of manufacture
KR101114719B1 (ko) 2010-08-09 2012-02-29 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 시스템
JP5995579B2 (ja) * 2012-07-24 2016-09-21 シチズンホールディングス株式会社 半導体発光装置及びその製造方法
CN104576631B (zh) * 2014-12-05 2020-03-17 复旦大学 光电检测集成芯片
JP6056934B2 (ja) * 2015-10-09 2017-01-11 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
JP6164355B2 (ja) * 2016-12-07 2017-07-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
DE102017105235B4 (de) * 2017-03-13 2022-06-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit Verstärkungsschicht und Verfahren zur Herstellung eines Bauelements
JP6489162B2 (ja) * 2017-06-21 2019-03-27 日亜化学工業株式会社 樹脂成形体付リードフレーム及びこれの製造方法並びにこれらに用いるリードフレーム
DE102017123175B4 (de) * 2017-10-05 2024-02-22 Infineon Technologies Ag Halbleiterbauteil und Verfahren zu dessen Herstellung
JP6797861B2 (ja) * 2018-05-09 2020-12-09 日亜化学工業株式会社 発光装置の製造方法及び発光装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2178231A (en) * 1985-07-22 1987-02-04 Quick Turnaround Logic Limited Tape automatic bonding or circuitry to an electrical component
EP0415659A2 (de) * 1989-08-28 1991-03-06 Sumitomo Metal Mining Company Limited Prozess zur Herstellung eines Zweischichtenfilmträgers
US5156716A (en) * 1991-04-26 1992-10-20 Olin Corporation Process for the manufacture of a three layer tape for tape automated bonding
WO1994011902A1 (en) * 1992-11-17 1994-05-26 Shinko Electric Industries Co., Ltd. Lead frame and semiconductor device using same
EP0816925A1 (de) * 1996-06-26 1998-01-07 DOW CORNING ASIA, Ltd. UV-härtbare Zusammensetzung und Verfahren zur, gegebenenfalls bildmässigen, Aushärtung
EP1056126A2 (de) * 1999-05-27 2000-11-29 Matsushita Electronics Corporation Elektronikbauteil, seine Herstellung und Herstellungsmaschine dafür

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3992301B2 (ja) * 1995-04-26 2007-10-17 シチズン電子株式会社 チップ型発光ダイオード
AU8242998A (en) * 1997-07-18 1999-02-10 Dainippon Printing Co. Ltd. IC module, iC card, sealing resin for IC module, and method for manufacturing I C module
JPH11126803A (ja) * 1997-10-24 1999-05-11 Hitachi Cable Ltd Ｔａｂテープの製造方法
JP4649701B2 (ja) * 2000-04-24 2011-03-16 富士ゼロックス株式会社 自己走査型発光装置
JP2001354938A (ja) * 2000-06-12 2001-12-25 Toray Ind Inc 半導体装置用接着剤組成物およびそれを用いた接着剤シート、半導体接続用基板ならびに半導体装置
JP2002026192A (ja) * 2000-07-03 2002-01-25 Dainippon Printing Co Ltd リードフレーム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2178231A (en) * 1985-07-22 1987-02-04 Quick Turnaround Logic Limited Tape automatic bonding or circuitry to an electrical component
EP0415659A2 (de) * 1989-08-28 1991-03-06 Sumitomo Metal Mining Company Limited Prozess zur Herstellung eines Zweischichtenfilmträgers
US5156716A (en) * 1991-04-26 1992-10-20 Olin Corporation Process for the manufacture of a three layer tape for tape automated bonding
WO1994011902A1 (en) * 1992-11-17 1994-05-26 Shinko Electric Industries Co., Ltd. Lead frame and semiconductor device using same
EP0816925A1 (de) * 1996-06-26 1998-01-07 DOW CORNING ASIA, Ltd. UV-härtbare Zusammensetzung und Verfahren zur, gegebenenfalls bildmässigen, Aushärtung
EP1056126A2 (de) * 1999-05-27 2000-11-29 Matsushita Electronics Corporation Elektronikbauteil, seine Herstellung und Herstellungsmaschine dafür

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007049149A (ja) * 2005-08-08 2007-02-22 Samsung Electro-Mechanics Co Ltd 熱伝達部に凹部が形成されたｌｅｄパッケージ
US10115870B2 (en) 2008-09-03 2018-10-30 Nichia Corporation Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body
US9537071B2 (en) * 2008-09-03 2017-01-03 Nichia Corporation Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body
US11094854B2 (en) 2008-09-03 2021-08-17 Nichia Corporation Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body
US10700241B2 (en) 2008-09-03 2020-06-30 Nichia Corporation Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body
US20160049566A1 (en) * 2008-09-03 2016-02-18 Nichia Corporation Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body
US20160056357A1 (en) * 2008-09-03 2016-02-25 Nichia Corporation Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body
US9490411B2 (en) * 2008-09-03 2016-11-08 Nichia Corporation Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body
US10573789B2 (en) 2008-09-03 2020-02-25 Nichia Corporation Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body
US10573788B2 (en) 2008-09-03 2020-02-25 Nichia Corporation Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body
EP3598509A1 (de) * 2008-09-03 2020-01-22 Nichia Corporation Verfahren zur herstellung einer vielzahl von lichtemittierenden vorrichtungen und entsprechende lichtemittierende vorrichtung
US8703513B2 (en) 2009-06-22 2014-04-22 Stanley Electric Co., Ltd. Method for manufacturing light emitting apparatus, light emitting apparatus, and mounting base thereof
US8519427B2 (en) 2010-08-09 2013-08-27 Lg Innotek Co., Ltd. Light emitting device and lighting system
US8519426B2 (en) 2010-08-09 2013-08-27 Lg Innotek Co., Ltd. Light emitting device and lighting system having the same
US9041013B2 (en) 2010-08-09 2015-05-26 LG Innotek., Ltd. Light emitting device and lighing system having the same

Also Published As

Publication number Publication date
CN100533723C (zh) 2009-08-26
TW200402862A (en) 2004-02-16
CN1675766A (zh) 2005-09-28
TWI221027B (en) 2004-09-11
EP1527479A1 (de) 2005-05-04
JP2005535135A (ja) 2005-11-17
JP4653484B2 (ja) 2011-03-16

Similar Documents

Publication Publication Date Title
DE10306557A1 (de) Verfahren zum Herstellen eines elektrischen Leiterrahmens, Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements und Leiterrahmenstreifen
EP1540745B1 (de) Verfahren zur herstellung eines leadframe-basierten gehäuses
EP1516372B1 (de) Oberflächenmontierbare lumineszenz- und/oder photo-diode und verfahren zu deren herstellung
DE19746893B4 (de) Optoelektronisches Bauelement mit Wärmesenke im Sockelteil und Verfahren zur Herstellung
WO2004015769A1 (de) Verfahren zum herstellen eines elektrischen leiterrahmens, verfahren zum herstellen eines oberflächenmontierbaren halbleiterbauelements und leiterrahmenstreifen
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
WO2017032772A1 (de) Laserbauelement und verfahren zu seiner herstellung
DE19544980A1 (de) Lichtemittierendes Bauelement und Herstellverfahren für dieses
DE112017005112B4 (de) Sensor und Verfahren zum Hertsellen von Sensoren
DE4242842A1 (de)
EP1525619A1 (de) Oberflächenmontierbares halbleiterbauelement und verfahren zu dessen herstellung
EP2396832A1 (de) Verkapselte optoeleketronische halbleiteranordnung mit lötstoppschicht und entsprechendes verfahren
EP0783183A2 (de) Halbleiter-Bauelement und Verfahren zur Herstellung eines Halbleiter-Bauelementes
DE10008203A1 (de) Verfahren zum Herstellen elektronicher Halbleiterbauelemente
DE112017005097B4 (de) Herstellung von sensoren
WO2019145350A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
DE102015109953A1 (de) Herstellung elektronischer Bauelemente
WO2014207037A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102014102184A1 (de) Herstellung eines optoelektronischen Bauelements
WO2016202794A1 (de) Bauelement und verfahren zur herstellung eines bauelements
WO2017129698A1 (de) Herstellung eines multichip-bauelements
DE10234978A1 (de) Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung
WO2021224015A1 (de) Optoelektronisches bauelment und verfahren zu dessen herstellung
EP2474049B1 (de) Optoelektronisches modul aufweisend zumindest einen ersten halbleiterkörper mit einer strahlungsaustrittsseite und einer isolationsschicht und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2003783921

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2003818897X

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2004526605

Country of ref document: JP

WWP Wipo information: published in national office

Ref document number: 2003783921

Country of ref document: EP