JP2008300400A - 半導体パッケージ基板、半導体パッケージ基板の製造方法、および半導体パッケージの製造方法 - Google Patents

Abstract

【課題】半導体基板にキャップ材を接合したときの反り量を抑制でき、しかも製造上の問題を回避する。
【解決手段】一方の面１１ａ側に電極層１３ａを備える半導体基板１１の一方の面１１ａ側にキャップ材１２を接合し、電極層１３ａを半導体基板１１とキャップ材１２との間に封止し、半導体基板１１の他方の面１１ｂ側より半導体基板１１を貫通して電極層１３ａの一部を露呈する貫通孔１７を形成し、半導体基板１１の他方の面１１ｂより、半導体基板１１のダイシング部に対応する位置に半導体基板１１を貫通しない非貫通の溝部１８を形成した後、貫通孔１７および非貫通の溝部１８を有する半導体基板１１において貫通孔１７に電極層１３ａと導通される貫通配線を形成する等の後工程を行う。
【選択図】図１

Description

本発明は、機能素子を有する半導体基板の表裏をつなぐ貫通配線を有する半導体パッケージ基板、半導体パッケージ基板の製造方法、および半導体パッケージの製造方法に関する。

半導体装置のパッケージを小型化するとともに、製造コストを下げるため、ウエハレベルでの半導体パッケージが提案され、実用化されつつある（特許文献１参照）。さらにウエハレベルで加工したデバイスはチップ化する必要があるが、その手法としては、接合されたパッケージを最終工程終了後に一括でダイシングする方法や、特許文献２に記載されているように、事前に片側のダイシングラインをエッチングしておく手法が提案されている。

一方、半導体デバイスの作製にはシリコンなどの半導体が用いられるが、封止キャップ材に使用される材質には、シリコン以外に、ガラス、セラミック、プラスチック、樹脂などの異種材料が使用されることが多い。特に、イメージセンサのような撮像素子を備えた半導体デバイスの場合、撮像エリアには可視光が入射する必要があり、ガラス等の可視光の波長域において透明な材質をキャップ材として使用する必要がある。

ところが、一般に異種材料を接合すると、各々の線膨張係数の違いにより反りが発生する。キャップ材の接合後に常温で反りが発生している場合、この反り発生の原因は接合時の加熱によるものである。すなわち、接合温度下ではそれぞれの材料がそれぞれの線膨張係数に従ったサイズに変形して存在しているが、接合後、温度が接合時の温度から常温に下がる際に、線膨張係数の大きい材料の収縮量が大きいために、もう一方の材料が引っ張られて反りが発生する。一方、常温接合の場合、接合後に常温では反りは発生しない。しかし、逆に加工プロセス中の熱履歴により反りが発生する。この場合、反りはプロセス中に発生するため、加工精度の悪化や、加工装置へのデバイス吸着不良、搬送時のデバイス脱着不良などが生じる問題点があった。

材料の膨張および収縮の量は、材料の長さが長くなるに従って絶対量が大きくなるため、デバイスサイズが大きくなるにつれて反り量の増加および不良発生率の増加が顕著になってきた。これら反りの発生を抑制するための手段として、特許文献２にあるように、デバイスに貫通孔を形成する際にダイシングラインも一括でエッチングしデバイスを１チップごとに個片化した上で以降のプロセスを流動させる手法が用いられている。
特開２００５−１９９６６号公報 特開２００６−１９４２８号公報

しかしながら、従来の手法では、ダイシングラインが半導体基板を貫通してライン底まで到達し、半導体が完全にエッチングされて下地の樹脂層あるいはキャップ材が露出した場合、ライン底のエッチングが横方向に進み、半導体や樹脂層をエッチングするため、樹脂の劣化や接合幅の減少といった接合不良や、ダイシングエリアより内側の半導体良品部をエッチングすることによる半導体デバイスの不良を引き起こす問題があった。

本発明は、上記事情に鑑みてなされたものであり、半導体基板にキャップ材を接合したときの反り量を抑制でき、しかも接合不良や半導体デバイスの不良を回避することが可能な半導体パッケージ基板、半導体パッケージ基板の製造方法、および半導体パッケージの製造方法を提供することを課題とする。

前記課題を解決するため、本発明は、一方の面側に電極層を備える半導体基板の前記一方の面側に、樹脂層を介して、または前記一方の面に対して直接、キャップ材を接合し、前記電極層を前記半導体基板とキャップ材との間に封止する工程と、前記半導体基板の他方の面側より前記半導体基板を貫通して前記電極層の一部を露呈する貫通孔を形成する工程と、前記半導体基板の他方の面より、前記半導体基板のダイシング部に対応する位置に前記半導体基板を貫通しない非貫通の溝部を形成する工程と、前記貫通孔および非貫通の溝部を有する半導体基板において前記貫通孔に前記電極層と導通される貫通配線を形成する工程とを有することを特徴とする半導体パッケージ基板の製造方法を提供する。

上述の半導体パッケージ基板の製造方法において、前記半導体基板の他方の面側より前記貫通孔を形成する工程および前記溝部を形成する工程は、前記半導体基板の他方の面に、前記貫通孔に対応する開口部および前記溝部に対応する開口部を有するマスクを形成し、該マスクの開口部を通じたエッチング処理によって半導体基板を貫通する貫通孔および半導体基板を貫通しない非貫通の溝部を形成することにより行われ、前記溝部に対応する開口部の開口幅は、前記貫通孔に対応する開口部の開口径の５０〜７０％の範囲内であることが好ましい。

また、本発明は、一方の面側に電極層を備える半導体基板の前記一方の面側に、樹脂層を介して、または前記一方の面に対して直接、キャップ材が接合されることにより前記電極層が前記半導体基板とキャップ材との間に封止され、前記半導体基板は、他方の面側より前記電極層の一部を露呈する貫通孔を有するとともに、前記半導体基板のダイシング部に対応する位置に非貫通の溝部を有することを特徴とする半導体パッケージ基板を提供する。
また、本発明は、上述の半導体パッケージ基板の製造方法により上述の半導体パッケージ基板を製造した後、該半導体パッケージ基板における前記ダイシング部を切断して半導体パッケージを個片化する工程を有することを特徴とする半導体パッケージの製造方法を提供する。

本発明によれば、半導体基板のダイシング部に対応する位置に前記半導体基板を貫通しない非貫通の溝部が形成され、半導体基板とキャップ材との間で樹脂層またはキャップ材の表面の露出がないため、半導体基板にキャップ材を接合した状態における反り量を抑制でき、しかも樹脂層を設けた場合の樹脂の劣化防止および封止幅の維持、半導体基板のライン底におけるサイドエッチングによる半導体デバイスの不良防止が実現でき、製造上の問題を回避することが可能になる。

半導体基板の他方の面側より貫通孔および溝部を形成するため、半導体基板の他方の面に、貫通孔に対応する開口部および溝部に対応する開口部を有し、溝部に対応する開口部の開口幅が、貫通孔に対応する開口部の開口径の５０〜７０％の範囲内であるフォトマスクを形成し、該フォトマスクの開口部を通じたエッチング処理によって半導体基板を貫通する貫通孔および半導体基板を非貫通の溝部を形成することにより、貫通孔および溝部を同じエッチング処理によって一括して形成することができ、非貫通の溝部の底と封止樹脂層との間に存在する半導体基板の厚さを制御することができる。
特に、非貫通の溝部の底に残った半導体基板の厚さを２０〜３０μｍに制御することにより、半導体基板とキャップ材との熱膨張係数の差による膨張・収縮量を該溝部で吸収し、ウエハの反りを低減することができる。

以下、最良の形態に基づき、図面を参照して本発明を説明する。
図１（ａ）〜（ｃ）は本発明の半導体パッケージ基板の製造方法の第１形態例を示す断面工程図である。

まず、図１（ａ）に示すように、一方の面１１ａに機能素子１３が搭載され、機能素子１３と配線パッド（電極層）１３ａとの間が接続用導体１３ｂで電気的に接続された半導体基板１１を用意し、この半導体基板１１の一方の面１１ａ側に、封止材となる樹脂層１４を介してキャップ材１２を接合する。半導体基板１１の一方の面１１ａとキャップ材１２の一方の面１２ａとの間には、キャビティ空間１５が設けられ、機能素子１３は、このキャビティ空間１５内に収容される。

接合の際、半導体基板１１は一方の面１１ａを内側とし、かつ機能素子１３がキャップ材１２と接触しないようにキャップ材１２を接合する。樹脂層１４を構成する材料としては、感光性または非感光性の液状樹脂やフィルム状樹脂などが挙げられ、これらの樹脂は所定のパターンに硬化させて封止材とする。

次に、半導体基板１１の他方の面１１ｂをバックグラインド（ＢＧ：Ｂａｃｋ Ｇｒｉｎｄ）及び研磨加工して、半導体基板１１の厚さを所望の厚さに仕上げる。半導体基板１１の厚さは例えば２００μｍとすることができるが、半導体デバイスの種類や仕様等に応じて任意の厚さとすることができる。

次に、図１（ｂ）に示すように、半導体基板１１の他方の面１１ｂにマスク１６を形成する。マスク材料としては、例えば紫外線（ＵＶ）硬化型樹脂やポリイミド系感光性樹脂などの感光性材料を用いることにより、フォトリソグラフィーにてマスクのパターニングを行うことができる。マスク１６は、所定位置に貫通孔形成用開口部（貫通孔１７に対応する開口部）１６ａおよび溝部形成用開口部（溝部１８に対応する開口部）１６ｂを有する。この他、マスク材料としては、ＳｉＯ_２や金属などを用いることもできる。

貫通孔形成用開口部１６ａは、貫通配線を形成するためのもので、開口後に機能素子１３の配線パッド１３ａが露呈されるように貫通孔（図１（ｃ）の符号１７）が形成される位置に設ける。一方、溝部形成用開口部１６ｂは、各チップを個片化するためのものであり、機能素子１３を有する各チップを切り離すためのダイシングライン上に設ける。

貫通孔形成用開口部１６ａの形状は、円形が一般的であるが、四角形や三角形、楕円など特に規定はない。溝部形成用開口部１６ｂの開口幅は、貫通孔形成用開口部１６ａの開口径Ｒの７０％以下が好ましく、５０〜７０％の範囲内がより好ましい。貫通孔形成用開口部１６ａの形状が円形でない場合には、貫通孔形成用開口部１６ａにおける一番短い内径を開口径Ｒとする。

また、溝部形成用開口部１６ｂの形状は、ダイシングラインに沿って連続する形状（ライン状の開口部）でもよく、または、ダイシングラインに沿って複数の開口部が断続する形状でもよい。複数の開口部を断続させることで溝部形成用開口部１６ｂを構成する場合、それぞれの開口部の形状は円形、正方形や長方形等の四角形、多角形その他任意の形状とすることができる。また、ダイシングラインは、直線でもよく、あるいは曲線でもよい。

溝部形成用開口部１６ｂがダイシングラインに沿って多数の開口部を所定の間隔Ｓで断続させた形状とした場合、溝部１８のエッチングレートを貫通孔１７のエッチングレートよりも遅くして、貫通孔１７が貫通したときに溝部１８はまだ半導体基板１１を貫通していない状態となるよう、エッチングレートを制御することができる。このようにしても、溝部１８が半導体基板１１を貫通してしまうことを防ぐことができる。また、多数の開口部を断続させる間隔Ｓは、溝部形成用開口部１６ｂを通じたエッチングによって形成される穴がつながって、ダイシングラインに沿って連続する溝部１８となるように適宜狭い間隔とする。

次に、図１（ｃ）に示すように、マスク１６の開口部を通じた半導体基板１１のエッチング処理によって、半導体基板１１を貫通する貫通孔１７および半導体基板１１を貫通しない非貫通の溝部１８を形成する。エッチング処理は、半導体基板１１の材質に応じた適宜の方法およびエッチャントを用いることができ、例えばウェットエッチング、ドライエッチングなどが挙げられる。例えばシリコンウエハの場合は、反応性イオンエッチング（ＤＲＩＥ：Ｄｅｅｐ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法等を用いることができる。

上述の貫通孔形成用開口部１６ａおよび溝部形成用開口部１６ｂを有するマスク１６を用いてエッチングを行うと、貫通孔１７のエッチングにおいては、貫通孔形成用開口部１６ａを通じたエッチングにより半導体基板１１を完全に貫通し、孔底で配線パッド１３ａと接触した時点でエッチングが止まった状態となる。一方、溝部１８は半導体基板１１を貫通しないため、下地の樹脂層１４の露出がなくなり、樹脂の劣化や接合幅の減少といった不良を回避できる。また、溝部１８は半導体基板１１を貫通させていないが、十分な深さをとって実質的に個片化させた状態とすることによって、熱履歴による反りを低減させることができる。

例えば、半導体基板１１の厚さが２００μｍの場合には、溝部形成用開口部１６ｂの開口幅を、貫通孔形成用開口部１６ａの開口径Ｒの５０〜７０％の範囲内とし、貫通孔形成用開口部１６ａ側で貫通孔１７が半導体基板１１を貫通した頃合を見計らってエッチングを停止させることにより、溝部形成用開口部１６ｂの側においては、溝部１８の深さが１７０〜１８０μｍとなり、該溝部１８の底に半導体基板１１が２０〜３０μｍ残された状態でエッチングを終了することができる。この場合、封止用の樹脂層１４の露出がなく、かつ、十分に深い溝による反りの抑制効果を発揮する。
なお、半導体基板１１の厚さが２００μｍでない場合にも、溝部１８の深さを、半導体基板１１の厚さの９０〜８５％とし、溝部１８の底に半導体基板１１が１０〜１５％残された状態でエッチングを終了することにより、反り抑制効果に優れた非貫通の溝部１８を設けることができる。

このようにして図１（ｃ）に示すように貫通孔１７および非貫通の溝部１８を有する半導体基板１１が形成された後は、反り抑制用の溝部１８が非貫通のままで、各種の後工程を行う。後工程としては、貫通孔１７の内面に絶縁層を形成する工程、貫通孔１７内に電極層１３ａと導通される貫通配線を形成する工程などが挙げられる。

後工程が完了し、ウエハレベルで半導体パッケージ基板が完成した後、最終工程において、半導体パッケージ基板のダイシングラインに沿ってダイシングを行い、半導体基板１１、樹脂層１４およびキャップ材１２を切断し、チップを完全に個片化することで、半導体パッケージの単体（チップ）が完成する。

本形態例の製造方法によれば、半導体基板１１のダイシング部に対応する位置に半導体基板１１を貫通しない非貫通の溝部１８が形成されているため、半導体基板１１にキャップ材１２を接合した状態における反り量を抑制できる。また、半導体基板１１とキャップ材１２との間で樹脂層１４の露出がないため、樹脂の劣化防止および封止幅の維持、半導体基板のライン底におけるサイドエッチングによる半導体デバイスの不良防止が実現でき、接合不良や半導体デバイスの不良を回避することが可能になる。

上述の第１形態例においては、半導体基板とキャップ材との間に樹脂層を介して接合するようにしたが、本発明はこの形態に限定されるものではなく、図２に示すように、半導体基板とキャップ材とを直接接合するようにすることもできる。図２（ａ）〜（ｃ）は本発明の半導体パッケージ基板の製造方法の第２形態例を示す断面工程図である。

この形態例においては、図２（ａ）に示すように、キャップ材２２は一方の面２２ａからキャビティ空間２５を囲むように突出して形成された側壁部２４を有しており、半導体基板２１の一方の面２１ａにキャップ材２２を直接接合させても、機能素子２３がキャップ材２２に接触しないようになっている。すなわち、封止材がキャップ材２２に一体に設けられている他は、第１形態例と同様に実施することができる。

第２形態例においても、半導体基板２１の他方の面２１ｂ側より貫通孔２７および溝部２８を形成する際は、図２（ｂ）に示すように、半導体基板２１の他方の面２１ｂに、貫通孔２７に対応する開口部２６ａおよび溝部２８に対応する開口部２６ｂを有し、溝部２８に対応する開口部２６ｂの開口幅が、貫通孔２７に対応する開口部２６ａの開口径の５０〜７０％の範囲内であるマスク２６を形成した後、図２（ｃ）に示すように、該マスク２６の開口部２６ａ，２６ｂを通じたエッチング処理によって半導体基板２１を貫通する貫通孔２７および半導体基板２１を貫通しない非貫通の溝部２８を形成することが好ましい。

このようにして図２（ｃ）に示すように貫通孔２７および非貫通の溝部２８を有する半導体基板２１が形成された後は、反り抑制用の溝部２８が非貫通のままで、各種の後工程を行う。後工程としては、貫通孔２７の内面に絶縁層を形成する工程、貫通孔２７内に電極層２３ａと導通される貫通配線を形成する工程などが挙げられる。

後工程が完了し、ウエハレベルで半導体パッケージ基板が完成した後、最終工程において、半導体パッケージ基板のダイシングラインに沿ってダイシングを行い、半導体基板２１およびキャップ材２２を切断し、チップを完全に個片化することで、半導体パッケージの単体（チップ）が完成する。

第２形態例の製造方法によれば、半導体基板２１のダイシング部に対応する位置に半導体基板２１を貫通しない非貫通の溝部２８が形成されているため、半導体基板２１にキャップ材２２を接合した状態における反り量を抑制できる。さらに、半導体基板２１とキャップ材２２との間でキャップ材２２の表面の露出がないため、半導体基板のライン底におけるサイドエッチングによる半導体デバイスの不良を回避することが可能になる。

以下、実施例をもって本発明を具体的に説明する。なお、本発明は、これらの実施例のみに限定されるものではない。

半導体基板としてシリコン基板を用い、キャップ材としてガラス基板を用いて、マスクの貫通孔形成用開口部の開口径サイズと、溝部形成用開口部の開口幅との関係を調査するために次の確認試験を行った。

シリコンウエハとガラス基板とを樹脂で接合したサンプルのシリコン面をバックグラインド及び研磨し、シリコンウエハの厚さを２００μｍに仕上げた。このサンプルの研磨面上に、開口径６０μｍの円形の開口部と、開口幅が３０μｍから６０μｍまで１０μｍ刻みで変化させたライン状の開口部を有するマスクを、それぞれ作製した。ライン状の開口部は、半導体基板のダイシングライン上に設けた。

ライン状開口部の開口幅（以下、「ライン幅」という。）が異なるそれぞれのサンプルに対し、開口径６０μｍの円形の開口部に深さ２００μｍの貫通孔が形成されるまでＤＲＩＥ法にてドライエッチングを行った。このとき、それぞれのライン状開口部におけるシリコンエッチング量を測定したところ、その結果は図３に示すようになり、ライン幅とエッチング量の関係は線形であることが分かった。この関係から、ライン底にシリコンを指定量残すためのライン幅は、開口径に対して７０％以下と決定した。また、開口径に対してライン幅が５０％未満の場合、シリコンエッチング量が少ないために孔底にシリコンが厚く残り、反り緩和の効果が減少することも分かった。

本発明は、半導体基板の一方の面がキャップ材の接合により封止された構造の半導体パッケージ基板をウエハレベルで製造するために利用することができる。

（ａ）〜（ｃ）は本発明の半導体パッケージ基板の製造方法の第１形態例を示す断面工程図である。 （ａ）〜（ｃ）は本発明の半導体パッケージ基板の製造方法の第２形態例を示す断面工程図である。 マスクの開口径とエッチング量の関係の一例を示すグラフである。

符号の説明

１１，２１…半導体基板、１１ａ，２１ａ…半導体基板の一方の面、１１ｂ，２１ｂ…半導体基板の他方の面、１２，２２…キャップ材、１２ａ，２２ａ…キャップ材の一方の面、１２ｂ，２２ｂ…キャップ材の他方の面、１３，２３…機能素子、１３ａ，２３ａ…電極層（配線パッド）、１３ｂ，２３ｂ…接続用導体、１４…封止材（封止樹脂層）、２４…封止材（側壁部）、１５，２５…キャビティ空間、１６，２６…マスク、１６ａ，２６ａ…貫通孔形成用開口部、１６ｂ，２６ｂ…溝部形成用開口部、１７，２７…貫通孔、１８，２８…非貫通の溝部。

Claims (4)

1. 一方の面側に電極層を備える半導体基板の前記一方の面側に、樹脂層を介して、または前記一方の面に対して直接、キャップ材を接合し、前記電極層を前記半導体基板とキャップ材との間に封止する工程と、
   前記半導体基板の他方の面側より前記半導体基板を貫通して前記電極層の一部を露呈する貫通孔を形成する工程と、
   前記半導体基板の他方の面より、前記半導体基板のダイシング部に対応する位置に前記半導体基板を貫通しない非貫通の溝部を形成する工程と、
   前記貫通孔および非貫通の溝部を有する半導体基板において前記貫通孔に前記電極層と導通される貫通配線を形成する工程とを有することを特徴とする半導体パッケージ基板の製造方法。
2. 前記半導体基板の他方の面側より前記貫通孔を形成する工程および前記溝部を形成する工程は、前記半導体基板の他方の面に、前記貫通孔に対応する開口部および前記溝部に対応する開口部を有するマスクを形成し、該マスクの開口部を通じたエッチング処理によって半導体基板を貫通する貫通孔および半導体基板を貫通しない非貫通の溝部を形成することにより行われ、前記溝部に対応する開口部の開口幅は、前記貫通孔に対応する開口部の開口径の５０〜７０％の範囲内であることを特徴とする請求項１に記載の半導体パッケージ基板の製造方法。
3. 一方の面側に電極層を備える半導体基板の前記一方の面側に、樹脂層を介して、または前記一方の面に対して直接、キャップ材が接合されることにより前記電極層が前記半導体基板とキャップ材との間に封止され、前記半導体基板は、他方の面側より前記電極層の一部を露呈する貫通孔を有するとともに、前記半導体基板のダイシング部に対応する位置に非貫通の溝部を有することを特徴とする半導体パッケージ基板。
4. 請求項１または２に記載の半導体パッケージ基板の製造方法により請求項３に記載の半導体パッケージ基板を製造した後、該半導体パッケージ基板における前記ダイシング部を切断して半導体パッケージを個片化する工程を有することを特徴とする半導体パッケージの製造方法。

Images