TWI585957B - 半導體結構的製造方法 - Google Patents

半導體結構的製造方法 Download PDF

Info

Publication number
TWI585957B
TWI585957B TW104109211A TW104109211A TWI585957B TW I585957 B TWI585957 B TW I585957B TW 104109211 A TW104109211 A TW 104109211A TW 104109211 A TW104109211 A TW 104109211A TW I585957 B TWI585957 B TW I585957B
Authority
TW
Taiwan
Prior art keywords
wafer
wiring layer
insulating layer
carrier
forming
Prior art date
Application number
TW104109211A
Other languages
English (en)
Other versions
TW201537734A (zh
Inventor
劉建宏
Original Assignee
精材科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股份有限公司 filed Critical 精材科技股份有限公司
Publication of TW201537734A publication Critical patent/TW201537734A/zh
Application granted granted Critical
Publication of TWI585957B publication Critical patent/TWI585957B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

半導體結構的製造方法
本發明是有關一種半導體結構的製造方法。
當製作影像感測器的晶片(例如CMOS晶片)時，通常會將玻璃片覆蓋於晶圓(wafer)的表面，用以保護晶圓，使灰塵不易附著於晶圓的影像感測區。當晶圓切割後形成的晶片使用於電子產品時，由於電子產品通常在對齊晶片的殼體上會設置透光片，而透光片與晶片表面上的玻璃片具有相似的保護功能，因此會造成材料的浪費與透光度下降。
然而，當晶圓的表面不設置玻璃片時，雖然可提升透光度，使得晶圓切割後之晶片的感測影像能力有所提升，但因晶圓的厚度很薄，要移動已形成球柵陣列的晶圓是相當困難的。
此外，若在製作影像感測器的製程中影像感測區未被其他元件保護，易使影像感測區受灰塵污染，造成良率難以提升。舉例來說，當影像感測器經迴焊爐固定於電路板時，未覆蓋玻璃片的影像感測區會受到大量污染。又或 者，需於潔淨度高的無塵室中才能進行不具玻璃片之影像感測器的製作，進而造成成本增加。
本發明之一技術態樣為一種半導體結構的製造方法。
根據本發明一實施方式，一種半導體結構的製造方法包含下列步驟：(a)提供載體與間隔元件，其中間隔元件的第一表面以暫時黏著層貼附於載體。(b)接合間隔元件相對第一表面的第二表面於晶圓的第三表面上，使得晶圓的影像感測區位於載體與間隔元件之間。(c)依序形成第一絕緣層、佈線層、第二絕緣層與導電結構於晶圓相對第三表面的第四表面上。(d)切割載體、間隔元件與晶圓，以形成半導體元件。(e)將半導體元件設置於電路板上，使得導電結構與電路板電性連接。(f)消除暫時黏著層的黏性，以移除載體。(g)設置鏡頭組件於電路板上，使得移除載體的半導體元件位於鏡頭組件中，且鏡頭組件的透光件對準於影像感測區。
在本發明上述實施方式中，載板可提供晶圓的支撐力，使晶圓在形成第一絕緣層、佈線層、第二絕緣層與導電結構時不易破裂。此外，載板可保護晶圓的影像感測區，避免影像感測區經切割載體、間隔元件與晶圓時及設置半導體元件於電路板上時遭到污染。由於間隔元件以暫時黏著層貼附於載體，因此在導電結構與電路板電性連接後便 可移除載體。如此一來，不具載體的半導體元件在鏡頭組件中便可提升影像感測區的感測能力，並節省習知在晶片上設置玻璃片的成本。
100‧‧‧半導體元件
100a‧‧‧半導體元件
100b‧‧‧半導體元件
110‧‧‧載體
120‧‧‧間隔元件
122‧‧‧第一表面
124‧‧‧第二表面
130‧‧‧暫時黏著層
140‧‧‧晶圓
140a‧‧‧晶片
141‧‧‧凹孔
142‧‧‧第三表面
143‧‧‧子凹孔
144‧‧‧第四表面
145‧‧‧缺口
146‧‧‧影像感測區
148‧‧‧焊墊
150‧‧‧第一絕緣層
160‧‧‧佈線層
170‧‧‧第二絕緣層
180‧‧‧導電結構
192‧‧‧電路板
194‧‧‧鏡頭組件
196‧‧‧透光件
S1‧‧‧步驟
S2‧‧‧步驟
S3‧‧‧步驟
S4‧‧‧步驟
S5‧‧‧步驟
S6‧‧‧步驟
S7‧‧‧步驟
第1圖繪示根據本發明一實施方式之半導體結構的製造方法的流程圖。
第2圖繪示間隔元件接合於晶圓時的示意圖。
第3圖繪示第2圖之晶圓形成凹孔與第一絕緣層後的示意圖。
第4圖繪示第3圖之第一絕緣層與焊墊形成佈線層後的示意圖。
第5圖繪示第4圖之佈線層形成第二絕緣層後的示意圖。
第6圖繪示第5圖之裸露的佈線層形成導電結構後的示意圖。
第7圖繪示第6圖之半導體元件設置於電路板後的示意圖。
第8圖繪示第7圖之半導體元件移除載體後的示意圖。
第9圖繪示第8圖之電路板設置鏡頭組件後的示意圖。
第10圖繪示第3圖之焊墊與間隔元件形成子凹孔後的示意圖。
第11圖繪示第10圖之第一絕緣層、焊墊與間隔元件 形成佈線層後的示意圖。
第12圖繪示第11圖之佈線層形成第二絕緣層後的示意圖。
第13圖繪示第12圖之裸露的佈線層形成導電結構後的示意圖。
第14圖繪示第13圖之半導體元件設置於電路板後的示意圖。
第15圖繪示第14圖之半導體元件移除載體後的示意圖。
第16圖繪示第15圖之電路板設置鏡頭組件後的示意圖。
第17圖繪示第2圖之間隔元件接合於晶圓後且晶圓形成缺口後的示意圖。
第18圖繪示第17圖之晶圓與焊墊形成第一絕緣層後的示意圖。
第19圖繪示第18圖之部分第一絕緣層切除後的示意圖。
第20圖繪示第19圖之第一絕緣層與焊墊形成佈線層後的示意圖。
第21圖繪示第20圖之佈線層形成第二絕緣層後且裸露的佈線層形成導電結構後的示意圖。
第22圖繪示第21圖之半導體元件設置於電路板後的示意圖。
第23圖繪示第22圖之半導體元件移除載體後的示意 圖。
第24圖繪示第23圖之電路板設置鏡頭組件後的示意圖。
以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
第1圖繪示根據本發明一實施方式之半導體結構的製造方法的流程圖。首先在步驟S1中，提供載體與間隔元件，其中間隔元件的第一表面以暫時黏著層貼附於載體。接著在步驟S2中，接合間隔元件相對第一表面的第二表面於晶圓的第三表面上，使得晶圓的影像感測區位於載體與間隔元件之間。之後在步驟S3中，依序形成第一絕緣層、佈線層、第二絕緣層與導電結構於晶圓相對第三表面的第四表面上。接著在步驟S4中，切割載體、間隔元件與晶圓，以形成半導體元件。之後在步驟S5中，將半導體元件設置於電路板上，使得導電結構與電路板電性連接。接著在步驟S6中，消除暫時黏著層的黏性，以移除載體。最後在步驟S7中，設置鏡頭組件於電路板上，使得移除載體的半導體元件位於鏡頭組件中，且鏡頭組件的透光件對準 於影像感測區。在以下敘述中，將具體說明上述各步驟。
第2圖繪示間隔元件120接合於晶圓140時的示意圖。第3圖繪示第2圖之晶圓140形成凹孔141與第一絕緣層150後的示意圖。同時參閱第2圖與第3圖，間隔元件120具有相對的第一表面122與第二表面124。晶圓140具有相對的第三表面142與第四表面144。間隔元件120的第一表面122以暫時黏著層130貼附於載體110。接著，可將貼附於載體110之間隔元件120的第二表面124接合於晶圓140的第三表面142上，使得晶圓140的影像感測區146位於載體110與間隔元件120之間。也就是說，影像感測區146由載體110覆蓋保護。
待間隔元件120接合於晶圓140後，可於晶圓140的第四表面144形成凹孔141，接著於晶圓140的第四表面144上與凹孔141的孔壁上形成圖案化的第一絕緣層150。圖案化的第一絕緣層150未覆蓋晶圓140的焊墊148，使焊墊148可由凹孔141與第一絕緣層150裸露。
第4圖繪示第3圖之第一絕緣層150與焊墊148形成佈線層160(Redistribution Layer；RDL)後的示意圖。待第一絕緣層150形成於晶圓140後，可於第一絕緣層150上與焊墊148上形成圖案化的佈線層160，使佈線層160與焊墊148電性連接。此外，圖案化的佈線層160可於焊墊148形成斷路，避免焊墊148彼此導通而短路。
第5圖繪示第4圖之佈線層160形成第二絕緣層170後的示意圖。第6圖繪示第5圖之裸露的佈線層160 形成導電結構180後的示意圖。同時參閱第5圖與第6圖，待佈線層160形成於第一絕緣層150與焊墊148上後，可於佈線層160上形成圖案化的第二絕緣層170。圖案化的第二絕緣層170使部分佈線層160裸露。接著，便可於裸露的佈線層160上形成導電結構180，使導電結構180透過佈線層160與焊墊148電性連接。如此一來，第一絕緣層150、佈線層160、第二絕緣層170與導電結構180已依序形成於晶圓140的第四表面144上。
在本實施方式中，晶圓140的凹孔141可由蝕刻製程產生。載體110可以為玻璃板，但並不以此為限。晶圓140的材質可以包含矽，例如為矽基板。載體110可提供晶圓140支撐力。佈線層160的材質可以包含鋁、銅或其他可導電的金屬。第一絕緣層150可以為非金屬氧化物、非金屬氮化物或環氧樹脂。第二絕緣層170可以為防焊綠漆(solder mask)。導電結構180可以為導電凸塊或球柵陣列(Ball Grid Array；BGA)的錫球。
待導電結構180形成在佈線層160上後，可縱向切割載體110、間隔元件120與晶圓140，以形成半導體元件100(如第6圖所示)。當晶圓140被切割後，會形成複數個晶片140a。也就是說，晶片140a表示切割後之晶圓140的一片。晶片140a可以為影像感測晶片，例如前照式或背照式的CMOS影像感測晶片。在以下敘述中，將以具有晶片140a的半導體元件100作說明。
第7圖繪示第6圖之半導體元件100設置於電路板 192後的示意圖。第8圖繪示第7圖之半導體元件100移除載體110後的示意圖。同時參閱第7圖與第8圖，待半導體元件100形成後，可透過表面黏著技術(Surface Mount Technology；SMT)將半導體元件100設置於電路板192上，使得導電結構180與電路板192電性連接。表面黏著技術可藉由迴焊爐製程執行，雖會產生污染粒子，但影像感測區146由載體110覆蓋，因此不會受到汙染。接著，便可消除暫時黏著層130的黏性，以移除間隔元件120上的載體110。其中，暫時黏著層130可選擇性使用加熱、照射紫外光、雷射、浸泡化學液體、機械施力等方式使其黏性消失，並不用以限制本發明。
第9圖繪示第8圖之電路板192設置鏡頭組件194後的示意圖。鏡頭組件194具有透光件196。待半導體元件100移除載體110(見第7圖)後，可將鏡頭組件194設置於電路板192上，使得移除載體110的半導體元件100位於鏡頭組件194中，且鏡頭組件194的透光件196對準於晶片140a的影像感測區146。
本發明之半導體結構的製造方法與先前技術相較，載板可提供晶圓的支撐力，使晶圓在形成第一絕緣層、佈線層、第二絕緣層與導電結構時不易破裂。此外，載板可保護晶圓的影像感測區，避免影像感測區經切割載體、間隔元件與晶圓時及設置半導體元件於電路板上時遭到污染。由於間隔元件以暫時黏著層貼附於載體，因此在導電結構與電路板電性連接後便可移除載體。如此一來，不具 載體的半導體元件在鏡頭組件中便可提升影像感測區的感測能力，並節省習知在晶片上設置玻璃片的成本。
應瞭解到，已敘述過的元件連接關係、材料與功效將不再重複贅述，合先敘明。在以下敘述中，將敘述另一半導體結構的製造方法。
第10圖繪示第3圖之焊墊148與間隔元件120形成子凹孔143後的示意圖。在本實施方式中，半導體結構的製造方法包含與第2圖、第3圖相同的步驟，不重複贅述。同時參閱第3圖與第10圖，待第一絕緣層150形成於晶圓140的第四表面144上與凹孔141的孔壁上後，可於焊墊148與間隔元件120中形成連通凹孔141的子凹孔143。其中，子凹孔143可透過對焊墊148與間隔元件120鑽孔(drilling)而形成。
第11圖繪示第10圖之第一絕緣層150、焊墊148與間隔元件120形成佈線層160後的示意圖。待子凹孔143形成後，可於第一絕緣層150上、焊墊148上與間隔元件120上形成圖案化的佈線層160，使佈線層160與焊墊148電性連接。
第12圖繪示第11圖之佈線層160形成第二絕緣層170後的示意圖。第13圖繪示第12圖之裸露的佈線層160形成導電結構180後的示意圖。同時參閱第12圖與第13圖，待佈線層160形成於第一絕緣層150上、焊墊148上與間隔元件120上後，可於佈線層160上形成圖案化的第二絕緣層170。圖案化的第二絕緣層170使部分佈線層160 裸露。接著，便可於裸露的佈線層160上形成導電結構180，使導電結構180透過佈線層160與焊墊148電性連接。如此一來，第一絕緣層150、佈線層160、第二絕緣層170與導電結構180已依序形成於晶圓140的第四表面144上。
待導電結構180形成在佈線層160上後，可縱向切割載體110、間隔元件120與晶圓140，以形成半導體元件100a(如第13圖所示)。在以下敘述中，將以具有晶片140a的半導體元件100a作說明。
第14圖繪示第13圖之半導體元件100a設置於電路板192後的示意圖。第15圖繪示第14圖之半導體元件100a移除載體110後的示意圖。同時參閱第14圖與第15圖，待半導體元件100a形成後，可透過表面黏著技術將半導體元件100a設置於電路板192上，使得導電結構180與電路板192電性連接。表面黏著技術可藉由迴焊爐製程執行，雖會產生污染粒子，但影像感測區146由載體110覆蓋，因此不會受到汙染。接著，便可消除暫時黏著層130的黏性，以移除間隔元件120上的載體110。
第16圖繪示第15圖之電路板192設置鏡頭組件194後的示意圖。鏡頭組件194具有透光件196。待半導體元件100a移除載體110(見第14圖)後，可將鏡頭組件194設置於電路板192上，使得移除載體110的半導體元件100a位於鏡頭組件194中，且鏡頭組件194的透光件196對準於晶片140a的影像感測區146。
在以下敘述中，將敘述又一半導體結構的製造方 法。
第17圖繪示第2圖之間隔元件120接合於晶圓140後且晶圓140形成缺口145後的示意圖。在本實施方式中，半導體結構的製造方法包含與第2圖相同的步驟，不重複贅述。同時參閱第2圖與第17圖，待間隔元件120的第二表面124接合於晶圓140的第三表面142後，可蝕刻晶圓140，使晶圓140形成缺口145，且晶圓140之焊墊148的側壁從缺口145裸露。
第18圖繪示第17圖之晶圓140與焊墊148形成第一絕緣層150後的示意圖。待晶圓140之焊墊148的側壁從缺口145裸露後，可於晶圓140的第四表面144上與焊墊148的側壁上形成第一絕緣層150。在本實施方式中，第一絕緣層150可以為防焊綠漆，但不以此為限。
第19圖繪示第18圖之部分第一絕緣層150切除後的示意圖。第20圖繪示第19圖之第一絕緣層150與焊墊148形成佈線層160後的示意圖。同時參閱第19圖與第20圖，待第一絕緣層150形成於晶圓140的第四表面144上與焊墊148的側壁上後，可利用刀具切除覆蓋焊墊148的側壁的部分第一絕緣層150及部分間隔元件120，使焊墊148的側壁裸露。接著，便可於第一絕緣層150及間隔元件120上與焊墊148的側壁上形成圖案化的佈線層160，使佈線層160與焊墊148電性連接(如第20圖所示)。
第21圖繪示第20圖之佈線層160形成第二絕緣層170後且裸露的佈線層160形成導電結構180後的示意圖。 同時參閱第20圖與第21圖，待佈線層160形成於第一絕緣層150及間隔元件120上與焊墊148的側壁上後，可於佈線層160上形成圖案化的第二絕緣層170。圖案化的第二絕緣層170使部分佈線層160裸露。接著，便可於裸露的佈線層160上形成導電結構180，使導電結構180透過佈線層160而與焊墊148電性連接。
待導電結構180形成在佈線層160上後，可縱向切割載體110、間隔元件120與晶圓140，以形成半導體元件100b(如第21圖所示)。在以下敘述中，將以具有晶片140a的半導體元件100b作說明。
第22圖繪示第21圖之半導體元件100b設置於電路板192後的示意圖。第23圖繪示第22圖之半導體元件100b移除載體110後的示意圖。同時參閱第22圖與第23圖，待半導體元件100b形成後，可透過表面黏著技術將半導體元件100b設置於電路板192上，使得導電結構180與電路板192電性連接。表面黏著技術可藉由迴焊爐製程執行，雖會產生污染粒子，但影像感測區146由載體110覆蓋，因此不會受到汙染。接著，便可消除暫時黏著層130的黏性，以移除間隔元件120上的載體110。
第24圖繪示第23圖之電路板192設置鏡頭組件194後的示意圖。鏡頭組件194具有透光件196。待半導體元件100b移除載體110(見第22圖)後，可將鏡頭組件194設置於電路板192上，使得移除載體110的半導體元件100b位於鏡頭組件194中，且鏡頭組件194的透光件196對準 於晶片140a的影像感測區146。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S1‧‧‧步驟
S2‧‧‧步驟
S3‧‧‧步驟
S4‧‧‧步驟
S5‧‧‧步驟
S6‧‧‧步驟
S7‧‧‧步驟

Claims (12)

  1. 一種半導體結構的製造方法，包含：(a)提供一載體與一間隔元件，其中該間隔元件的一第一表面以一暫時黏著層貼附於該載體；(b)接合該間隔元件相對該第一表面的一第二表面於一晶圓的一第三表面上，使得該晶圓的一影像感測區位於該載體與該間隔元件之間，且該間隔元件位於該載體與該晶圓之間；(c)依序形成一第一絕緣層、一佈線層、一第二絕緣層與一導電結構於該晶圓相對該第三表面的一第四表面上；(d)切割該載體、該間隔元件與該晶圓，以形成一半導體元件；(e)在切割該載體、該間隔元件與該晶圓後，將該半導體元件設置於一電路板上，使得該導電結構與該電路板電性連接；(f)在該半導體元件設置於該電路板上後，消除該暫時黏著層的黏性，以移除在該間隔元件上的該載體，使得留在該第三表面上之該間隔元件的該第一表面因移除該載體而裸露；以及(g)在移除該載體後，設置一鏡頭組件於該電路板上，使得移除該載體後且具有該間隔元件的該半導體元件 位於該鏡頭組件中，其中該間隔元件的該第一表面與該鏡頭組件相對，且該鏡頭組件的一透光件對準於該影像感測區。
  2. 如請求項1所述之半導體結構的製造方法，其中該步驟(c)更包含：形成一凹孔於該晶圓的該第四表面；以及形成圖案化的該第一絕緣層於該晶圓的該第四表面上與該凹孔的孔壁上，使該晶圓的一焊墊由該凹孔與該第一絕緣層裸露。
  3. 如請求項2所述之半導體結構的製造方法，其中該步驟(c)更包含：形成圖案化的該佈線層於該第一絕緣層上與該焊墊上，使該佈線層與該焊墊電性連接。
  4. 如請求項3所述之半導體結構的製造方法，其中該步驟(c)更包含：形成圖案化的該第二絕緣層於該佈線層上，使部分該佈線層裸露；以及形成該導電結構於裸露的該佈線層上，使該導電結構與該焊墊電性連接。
  5. 如請求項2所述之半導體結構的製造方法，其中該步驟(c)更包含：形成連通該凹孔的一子凹孔於該焊墊與該間隔元件中。
  6. 如請求項5所述之半導體結構的製造方法，其中該步驟(c)更包含：形成圖案化的該佈線層於該第一絕緣層上、該焊墊上與該間隔元件上，使該佈線層與該焊墊電性連接。
  7. 如請求項6所述之半導體結構的製造方法，其中該步驟(c)更包含：形成圖案化的該第二絕緣層於該佈線層上，使部分該佈線層裸露；以及形成該導電結構於裸露的該佈線層上，使該導電結構與該焊墊電性連接。
  8. 如請求項1所述之半導體結構的製造方法，更包含：蝕刻該晶圓，使該晶圓形成一缺口，且該晶圓之一焊墊的側壁從該缺口裸露。
  9. 如請求項8所述之半導體結構的製造方法，其中該 步驟(c)更包含：形成該第一絕緣層於該晶圓的該第四表面上與該焊墊的側壁上。
  10. 如請求項9所述之半導體結構的製造方法，其中該步驟(c)更包含：切除覆蓋該焊墊的側壁的部分該第一絕緣層，使該焊墊的側壁裸露；以及形成圖案化的該佈線層於該第一絕緣層上與該焊墊的側壁上，使該佈線層與該焊墊電性連接。
  11. 如請求項10所述之半導體結構的製造方法，其中該步驟(c)更包含：形成圖案化的該第二絕緣層於該佈線層上，使部分該佈線層裸露；以及形成該導電結構於裸露的該佈線層上，使該導電結構與該焊墊電性連接。
  12. 如請求項1所述之半導體結構的製造方法，其中該導電結構為導電凸塊。
TW104109211A 2014-03-25 2015-03-23 半導體結構的製造方法 TWI585957B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201461970242P 2014-03-25 2014-03-25

Publications (2)

Publication Number Publication Date
TW201537734A TW201537734A (zh) 2015-10-01
TWI585957B true TWI585957B (zh) 2017-06-01

Family

ID=54167435

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104109211A TWI585957B (zh) 2014-03-25 2015-03-23 半導體結構的製造方法

Country Status (3)

Country Link
US (1) US9397138B2 (zh)
CN (1) CN104952894B (zh)
TW (1) TWI585957B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI620286B (zh) * 2015-10-16 2018-04-01 精材科技股份有限公司 晶片封裝體及其製造方法
US10325952B2 (en) * 2017-07-07 2019-06-18 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201126676A (en) * 2010-01-20 2011-08-01 Xintec Inc Chip package and method for forming the same
TW201133727A (en) * 2010-01-21 2011-10-01 Xintec Inc Chip package and fabrication method thereof
TW201238026A (en) * 2011-03-10 2012-09-16 Xintec Inc Chip package and method for forming the same
TW201327732A (zh) * 2011-12-21 2013-07-01 Xintec Inc 晶片封裝體及其製作方法
TW201344889A (zh) * 2012-04-24 2013-11-01 Xintec Inc 光感裝置及其製法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772919B2 (en) * 2007-08-08 2014-07-08 Wen-Cheng Chien Image sensor package with trench insulator and fabrication method thereof
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
US8048708B2 (en) * 2008-06-25 2011-11-01 Micron Technology, Inc. Method and apparatus providing an imager module with a permanent carrier
US8241964B2 (en) * 2010-05-13 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of embedding bumps formed on semiconductor die into penetrable adhesive layer to reduce die shifting during encapsulation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201126676A (en) * 2010-01-20 2011-08-01 Xintec Inc Chip package and method for forming the same
TW201133727A (en) * 2010-01-21 2011-10-01 Xintec Inc Chip package and fabrication method thereof
TW201238026A (en) * 2011-03-10 2012-09-16 Xintec Inc Chip package and method for forming the same
TW201327732A (zh) * 2011-12-21 2013-07-01 Xintec Inc 晶片封裝體及其製作方法
TW201344889A (zh) * 2012-04-24 2013-11-01 Xintec Inc 光感裝置及其製法

Also Published As

Publication number Publication date
TW201537734A (zh) 2015-10-01
CN104952894A (zh) 2015-09-30
CN104952894B (zh) 2018-06-05
US20150279900A1 (en) 2015-10-01
US9397138B2 (en) 2016-07-19

Similar Documents

Publication Publication Date Title
TWI539538B (zh) 半導體裝置及其製造方法
JP6315859B2 (ja) 撮像装置、半導体装置および撮像ユニット
TWI525758B (zh) 晶片封裝體及其製造方法
US9231018B2 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
JP6147250B2 (ja) 撮像装置の製造方法および半導体装置の製造方法
JP5178569B2 (ja) 固体撮像装置
US9142486B2 (en) Chip package and fabrication method thereof
JP2004031939A (ja) 撮像装置およびその製造方法
US9601531B2 (en) Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions
TWI430415B (zh) 晶片封裝體及其製造方法
TW201624683A (zh) 感光模組及其製造方法
TWI540655B (zh) 半導體結構及其製造方法
TWI585957B (zh) 半導體結構的製造方法
TWI664722B (zh) 半導體結構及其製作方法
TWI628725B (zh) 晶片封裝體及其製造方法
US9236429B2 (en) Semiconductor structure and manufacturing method thereof
JP5077310B2 (ja) 裏面照射型固体撮像装置および裏面照射型固体撮像装置の製造方法
TW201545220A (zh) 半導體結構的製造方法
TWI549268B (zh) 晶圓封裝方法
TWI620286B (zh) 晶片封裝體及其製造方法