JP5077310B2 - 裏面照射型固体撮像装置および裏面照射型固体撮像装置の製造方法 - Google Patents

裏面照射型固体撮像装置および裏面照射型固体撮像装置の製造方法 Download PDF

Info

Publication number
JP5077310B2
JP5077310B2 JP2009197783A JP2009197783A JP5077310B2 JP 5077310 B2 JP5077310 B2 JP 5077310B2 JP 2009197783 A JP2009197783 A JP 2009197783A JP 2009197783 A JP2009197783 A JP 2009197783A JP 5077310 B2 JP5077310 B2 JP 5077310B2
Authority
JP
Japan
Prior art keywords
imaging device
state imaging
opening
signal circuit
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009197783A
Other languages
English (en)
Other versions
JP2009290229A (ja
Inventor
健太郎 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009197783A priority Critical patent/JP5077310B2/ja
Publication of JP2009290229A publication Critical patent/JP2009290229A/ja
Application granted granted Critical
Publication of JP5077310B2 publication Critical patent/JP5077310B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、半導体基板の一方面に信号回路を形成し、半導体基板の他方面から受光を行う裏面照射型固体撮像装置および裏面照射型固体撮像装置の製造方法に関する。
半導体基板の一方面に信号回路を設け、他方面から受光を行ういわゆる裏面照射型固体撮像装置は、受光面側にアルミニウム等の信号配線がないことから、減衰および蹴られ等の影響を受けずに受光量を増加できるメリットや、蹴られた光の一部が隣接画素に入る混色を防止できるメリットがある(例えば、特許文献1参照。)。
このような固体撮像装置を製造するには、ウエハ状のSOI基板の活性層に受光領域および信号回路を形成し、このSOI基板の支持基板側をエッチング除去することで受光領域を露出させ、この面を光入射面として反射防止膜を成膜する。そして、受光領域の面から信号回路に電極取り出しのための数μm程度の穴を開口する。その後、電極取り出し部に1μm程度のレジストを塗布する。次に、光入射面にオンチップ・カラーフィルタを作成し、その後オンチップ・マイクロレンズの下地として別のレジストを塗布し、その上にレンズ形状のレジストを作成する。最後にウエハ全面をエッチングし、下地であったレジスト部分にオンチップ・マイクロレンズを形成する。その時、同時に電極取り出し部を覆っていたレジストをエッチングして電極取り出し部を開口している。
特開2003−273343号公報
しかしながら、このような製造方法では、受光領域の面から信号回路に電極取り出しのための穴を開口し、その後にレジストを塗布して露光、現像を行うため、開口の大きな段差があるところにレジストを塗布しなければならず、ウエハ面内でレジストの塗布ムラが生じ、オンチップ・カラーフィルタやオンチップ・マイクロレンズの形状がばらつくという問題や、エッチング時の電極取り出し部の金属配線残膜がばらついて電極取り出しが行えない開口が発生するという問題が生じる。
本発明はこのような課題を解決するために成されたものである。すなわち、本発明は、受光領域を形成した半導体基板の一方面に層間膜を介して信号回路を形成し、他方面側から受光領域に光を取り込む裏面照射型固体撮像装置において、半導体基板の一方面の側から前記他方面の側にかけて信号回路との導通を得るための電極取り出し用開口を有し、信号回路との導通を得るための開口に、信号回路と導通する金属膜が設けられている裏面照射型固体撮像装置である。
また、本発明は、受光領域を形成した半導体基板の一方面に第一の絶縁膜を形成する工程と、第一の絶縁膜を貫通して半導体基板の一方面まで達するコンタクトを形成する工程と、コンタクトと導通する信号回路を半導体基板の一方面に形成する工程と、半導体基板の他方面を除去して受光領域を露出させる工程と、半導体基板の他方面からコンタクトまで達し、信号回路との導通を得るための開口を形成し、この電極取り出し用開口にコンタクトと導通する金属膜を形成する工程とを有する裏面照射型固体撮像装置の製造方法である。
このような本発明では、半導体基板の一方面に第一の絶縁膜を介して信号回路を形成するにあたり、予め第一の絶縁膜を貫通するコンタクトを設けておき、このコンタクトと信号回路とを導通させているため、半導体基板の他方面から前記信号回路との導通を得るための開口を設ける際には半導体基板の一方面まで開口を設ければコンタクトが露出し、信号回路との導通を得ることができる。つまり、半導体基板の他方面から信号回路との導通を得るための開口を設ける場合には半導体基板の厚さ分だけの段差で済むことになる。
したがって、本発明によれば、半導体基板の一方面に信号回路、他方面を受光側とするいわゆる裏面照射型の固体撮像装置において、基板の他方面から信号回路に電極取り出し用開口を設けても、その開口による段差を半導体基板の厚さ分だけにすることができ、開口形成後に行うレジスト塗布の平坦性を向上させることが可能となる。これにより、この感光性材料を用いて形成する光学部材を精度良く製造でき、固体撮像装置の信頼性を向上することが可能となる。
本実施形態に係る固体撮像装置を説明する模式断面図である。 本実施形態に係る固体撮像装置の製造方法を順に説明する模式断面図(その1)である。 本実施形態に係る固体撮像装置の製造方法を順に説明する模式断面図(その2)である。 本実施形態に係る固体撮像装置の製造方法を順に説明する模式断面図(その3)である。 本実施形態に係る固体撮像装置の製造方法を順に説明する模式断面図(その4)である。 本実施形態に係る固体撮像装置の製造方法を順に説明する模式断面図(その5)である。 本実施形態に係る固体撮像装置の製造方法を順に説明する模式断面図(その6)である。 本実施形態に係る固体撮像装置の製造方法を順に説明する模式断面図(その7)である。 本実施形態に係る固体撮像装置の製造方法を順に説明する模式断面図(その8)である。 本実施形態に係る固体撮像装置の製造方法を順に説明する模式断面図(その9)である。
以下、本発明の実施の形態を図に基づき説明する。本実施形態に係る固体撮像装置は、受光領域であるフォトダイオードを形成した半導体基板の一方面に信号回路を形成し、他方面側からフォトダイオードに光を取り込むいわゆる裏面照射型の固体撮像装置(例えば、CMOSセンサー)に関する。特に、裏面照射型の固体撮像装置では、光の入射面側のフォトダイオードが配置され、その下方に信号回路が設けられることから、製造工程中に信号回路との電極取り出し用の開口を形成する必要がある。本実施形態では、このような開口による段差がその後の製造工程に与える影響を抑制し、精度の高い固体撮像装置を提供できるようにすることを目的としている。
具体的には、電極取り出し用開口を設けた状態で基板全面にレジストを塗布するとこの開口の段差の影響を受けてレジスト塗布後の平坦性が損なわれるため、このレジストを露光、現像して形成するフォトダイオード上の光学部材(例えば、オンチップ・カラーフィルタやオンチップ・マイクロレンズ)の精度に悪影響を及ぼすことになる。本実施形態では、光学部材を作成する前に行う開口の形成深さを極力少なくし、開口による段差の影響を抑制する点に特徴がある。
図1は、本実施形態に係る固体撮像装置を説明する模式断面図である。すなわち、この固体撮像装置は、受光領域であるフォトダイオード20を形成した半導体基板(ここではSOI活性層12)の一方面(図中下側)に層間膜30を介して信号回路22を形成し、他方面(図中上側)からフォトダイオード20に光を取り込むいわゆる裏面照射型のCMOSセンサーであり、SOI活性層12の他方面から信号回路22との導通を得るための電極取り出し用開口23が設けられ、この電極取り出し用開口23に形成される金属膜26に例えばボンディングワイヤーを接続することでSOI活性層12の他方面(裏面)側からの信号配線を行うことができるようになっている。
このような裏面照射型のCMOSセンサーにおいて本実施形態では、電極取り出し用開口23に設けられる金属膜26と、層間膜26を介して形成される信号回路22との間に、層間膜30を貫通する状態で接続されるコンタクト60が設けられている点に特徴がある。
従来の裏面照射型のCMOSセンサーでは、SOI活性層12の裏面側から信号配線を行うための電極取り出し用開口23として、SOI活性層12の裏面から層間膜30までを除去し、層間膜30内の信号回路22を露出させる深さで形成している。このような深さまで電極取り出し用開口23を形成すると、この開口による段差の影響で開口形成後に行うレジスト塗布の平坦性が損なわれてしまう。また、電極取り出し用開口23によって信号回路22を露出させることから、開口の深さ制御が重要となる。しかし、信号回路22の厚さは非常に薄いことから、開口深さがわずかでも浅いと信号回路22が露出せず、反対にわずかでも深いと信号回路22まで削除してしまう恐れがある。
本実施形態では、信号回路22の形成工程で、予めSOI活性層12の一方面から信号回路22に達するまでのコンタクト60を形成しているため、後の工程で電極取り出し用開口23を形成する際には、このコンタクト60が露出するまで開口を設ければよいことになる。したがって、SOI活性層12の一方面から信号回路22までの深さ分だけ従来より開口を浅く形成でき、その後のレジスト塗布工程では開口の段差による影響を軽減できる。これにより、塗布したレジストを用いて形成するオンチップ・カラーフィルタCLやオンチップ・マイクロレンズMLといった光学部材を精度良く製造することが可能となる。また、電極取り出し用開口23を形成する際には、コンタクト60の高さ分だけ開口深さの制御に余裕ができ、信号回路22との確実な導通を得ることが可能となる。
次に、この固体撮像装置の製造方法を順に説明する。図2〜図10は、本実施形態に係る固体撮像装置の製造方法を順に説明する模式断面図である。先ず、図2に示すように、SOI(Silicon On Insulator)支持基板10とSOI活性層12とが1μm厚程度の熱酸化膜から成るSOI・Box層11を介して貼り合わされたSOI基板を用意し、SOI活性層12にフォトダイオード20を形成する。また、このフォトダイオード20の上方に層間膜30を介してトランジスタ21を形成するとともに、複数層から成る信号回路22を形成する。これら信号回路22やトランジスタ21を形成した後は、パッシベーション膜31を形成して保護する。
図3は、図2におけるA部を拡大した模式断面図である。信号回路22としては第1メタル層M1、第2メタル層M2および第3メタル層M3から成る3層構造となっている。本実施形態では、フォトダイオード20を形成した後、SOI活性層12の上に形成する第1メタル層M1とSOI活性層12との間に層間膜30を貫通する状態でコンタクト60を形成する。
コンタクト60は、フォトダイオード20やトランジスタ21と信号回路22との間に形成するコンタクトと同じ工程で、必要に応じて複数本形成する。コンタクト60の材質としては、例えばタングステンを用い、ダマシン法等によって形成する。つまり、SOI基板を用いる場合には、貼り合わせ部分の耐熱温度を超えないで形成でき、しかも所定の導通性を得られる材質でコンタクト60を形成する必要があるため、その一例としてタングステンを用いている。各コンタクトは接続対象との間で直接接続するようにしても、シリサイドを介して接続するようにしてもよい。
次に、図4に示すように、フォトダイオード20および信号回路22等を形成したSOI基板のパッシベーション膜31の上に接着層50を形成し、シリコン等から成る支持基板40を貼り合わせる。貼り合わせると図5に示すような状態となる。
次いで、貼り合わせた基板を反転し、支持基板40を土台としてSOI支持基板10およびSOI・Box層11をエッチングにより除去する。除去すると、図6に示すようにSOI活性層12に形成したフォトダイオード20が表面に露出する状態となる。
次に、図7に示すように、フォトダイオード20が露出したSOI活性層12の上に反射防止膜70を形成する。反射防止膜70は数nmの厚さで、必要に応じて複数層形成する。その後、フォトダイオード20が形成されている周辺のSOI活性層12に電極取り出し用の開口23をエッチングによって形成する。電極取り出し用開口23は数十μm□の大きさから成り、この開口形成によってコンタクト60が露出する状態となる。電極取り出し用開口23を形成した後は、開口側壁に保護膜24を形成しておく。
次に、図8に示すように、形成した電極取り出し用開口23の内面に金属膜26を形成する。この金属膜26の形成は、フォトダイオード20の一部に形成する遮光膜25の形成と同時に行う。つまり、遮光膜25を形成する際、同じ材料で電極取り出し用開口23に金属膜26を形成する。金属膜26はコンタクト60と導通する状態に形成される。遮光膜25および金属膜26は例えばAlCuを用いる。
次に、図9に示すように、金属膜26の保護のために第1のレジストR1を形成し、その後、各フォトダイオード20の上に対応してオンチップ・カラーフィルタCFを形成する。ここでは、R(赤)、G(緑)、B(青)に対応したオンチップ・カラーフィルタCFをフォトダイオード20の位置に合わせて形成する。このオンチップ・カラーフィルタCFは、各色の順にレジストを塗布し、露光、現像を行うことで形成されるが、このレジスト塗布を行う際、先の工程で電極取り出し用開口23の深さがSOI活性層12の深さで済み、さらに金属膜26および第1のレジストR1が形成されていることから、開口段差による影響を抑制でき、レジストを平坦に塗布できる。したがって、このレジストを露光、現像して形成されるオンチップ・カラーフィルタCFを精度良く製造することが可能となる。
次に、オンチップ・カラーフィルタCFの上を含む全面に第2のレジストR2を塗布し、第1のレジストR1の上方を露光、現像して除去しておく。この第2のレジストR2は、後の工程でオンチップ・マイクロレンズとなるものである。この第2のレジストR2を塗布する際にも、先と同様に、電極取り出し用開口23の段差の影響が抑制されていることから、オンチップ・マイクロレンズを形成するためのレジスト塗布を均一に行うことができるようになる。したがって、このレジストを用いたオンチップ・マイクロレンズを精度良く製造することが可能となる。なお、第1のレジストR1の上方となる第2のレジストR2を開口しておく際には、第1のレジストR1と同じ大きさではなく、多少小さめの開口にしておく。
第2のレジストR2を塗布した後は、第2のレジストR2上でオンチップ・カラーフィルタCFと対応する位置に第3のレジストR3を塗布し、この第3のレジストR3を露光、現像、キュアすることでオンチップ・マイクロレンズの形状を構成する。
図10は、基板全面に対するエッチングを行った後の状態を示している。第3のレジストR3をオンチップ・マイクロレンズの形状に構成した状態で全面エッチングを行うと、第3のレジストR3で形成したオンチップ・マイクロレンズの形状が第2のレジストR2に転写され、第2のレジストR2によってオンチップ・マイクロレンズMLが形成される。
また、このエッチングによって第2のレジストR2に設けた開口を介して第1のレジストR1が除去され、電極取り出し用開口23を介して金属膜26の表面が露出する状態となる。つまり、図9に示す段階で第2のレジストR2における第1のレジストR1の上方を開口していることから、上記の全面エッチングによってオンチップ・マイクロレンズMLの形成とともに、金属膜26上に形成されていた第1のレジストR1を同時に除去できることになる。なお、第2のレジストR2の開口の大きさに合わせて第1のレジストR1が除去されるため、電極取り出し用開口23の内壁にはわずかに第1のレジストR1が残る状態となる。
第1のレジストR1が除去された電極取り出し用開口23の金属膜23はパッドとなり、例えばボンディングワイヤーを接続することによって信号配線22との電気的な導通を得ることが可能となる。電極取り出し用開口23を介したボンディングワイヤーの接続では、電極取り出し用開口23の内壁が第1のレジストR1によって保護されているため、ボンディングワイヤーとSOI活性層12との直接の接触を防止することができる。
このような製造方法によって完成した固体撮像装置では、裏面照射型でありながら大きな電極取り出し用開口23の段差によるレジスト塗布時の影響を抑制し、高精度なオンチップ・カラーフィルタCFやオンチップ・マイクロレンズMLを形成することが可能となる。
また、図9に示す段階で電極取り出し用開口23に設けた金属膜26の表面に第1のレジストR1を形成しているため、その後の構成で金属膜26が薬液等と接触することを防止でき、金属膜26の腐食等の問題を回避することも可能である。
10…SOI支持基板、11…SOI・Box層、12…SOI活性層、20…フォトダイオード、21…トランジスタ、22…信号回路、23…電極取り出し用開口、30…層間膜、31…パッシベーション膜、60…コンタクト、CF…オンチップ・カラーフィルタ、ML…オンチップ・マイクロレンズ、R1…第1のレジスト、R2…第2のレジスト、R3…第3のレジスト

Claims (8)

  1. 受光領域を形成した半導体基板の一方面に層間膜を介して信号回路を形成し、他方面側から前記受光領域に光を取り込む裏面照射型固体撮像装置において、
    前記半導体基板の前記一方面の側から前記他方面の側にかけて前記信号回路との導通を得るための開口を有し、
    前記信号回路との導通を得るための開口に、前記信号回路と導通する金属膜が設けられている
    裏面照射型固体撮像装置。
  2. 前記信号回路との導通を得るための開口は、前記受光領域と同層の前記半導体基板を開口したものである
    請求項1記載の裏面照射型固体撮像装置。
  3. 前記信号回路との導通を得るための開口の側壁は絶縁膜で覆われている
    請求項1または2記載の裏面照射型固体撮像装置。
  4. 前記絶縁膜の上に他の絶縁膜が形成され、当該他の絶縁膜の上であって前記受光領域と対応する位置に光学部材が形成されている
    請求項3記載の裏面照射型固体撮像装置。
  5. 前記半導体基板の一方面側に支持基板が貼り合わされている
    請求項1から4のうちいずれか1項に記載の裏面照射型固体撮像装置。
  6. 受光領域を形成した半導体基板の一方面に第一の絶縁膜を形成する工程と、
    前記第一の絶縁膜を貫通して前記半導体基板の一方面まで達するコンタクトを形成する工程と、
    前記コンタクトと導通する信号回路を前記半導体基板の一方面に形成する工程と、
    前記半導体基板の他方面を除去して前記受光領域を露出させる工程と、
    前記半導体基板の他方面から前記コンタクトまで達し、前記信号回路との導通を得るための開口を形成し、この開口に前記コンタクトと導通する金属膜を形成する工程と
    を有することを特徴とする裏面照射型固体撮像装置の製造方法
  7. 前記開口の側壁に第二の絶縁膜を形成する工程を有する
    請求項6記載の裏面照射型固体撮像装置の製造方法。
  8. 前記第二の絶縁膜の上に第三の絶縁膜を形成し、当該第三の絶縁膜の上であって前記受光領域と対応する位置に光学部材を形成する工程を有する
    請求項7記載の裏面照射型固体撮像装置の製造方法。
JP2009197783A 2009-08-28 2009-08-28 裏面照射型固体撮像装置および裏面照射型固体撮像装置の製造方法 Expired - Fee Related JP5077310B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009197783A JP5077310B2 (ja) 2009-08-28 2009-08-28 裏面照射型固体撮像装置および裏面照射型固体撮像装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009197783A JP5077310B2 (ja) 2009-08-28 2009-08-28 裏面照射型固体撮像装置および裏面照射型固体撮像装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004175245A Division JP4466213B2 (ja) 2004-06-14 2004-06-14 固体撮像装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009290229A JP2009290229A (ja) 2009-12-10
JP5077310B2 true JP5077310B2 (ja) 2012-11-21

Family

ID=41459070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009197783A Expired - Fee Related JP5077310B2 (ja) 2009-08-28 2009-08-28 裏面照射型固体撮像装置および裏面照射型固体撮像装置の製造方法

Country Status (1)

Country Link
JP (1) JP5077310B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5640630B2 (ja) * 2010-10-12 2014-12-17 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP2018011018A (ja) * 2016-07-15 2018-01-18 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
KR102580342B1 (ko) * 2018-10-15 2023-09-18 주식회사 디비하이텍 후면조사형 이미지 센서 및 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151676A (ja) * 2000-03-17 2002-05-24 Nikon Corp 撮像装置、撮像装置の製造方法、位置合わせ装置、露光装置、収差測定装置、およびデバイス製造方法
JP4534484B2 (ja) * 2003-12-26 2010-09-01 ソニー株式会社 固体撮像素子及びその製造方法
JP2005353631A (ja) * 2004-06-08 2005-12-22 Sony Corp 固体撮像装置の製造方法

Also Published As

Publication number Publication date
JP2009290229A (ja) 2009-12-10

Similar Documents

Publication Publication Date Title
TWI408790B (zh) 具有貫穿電極之半導體裝置及其製造方法
JP4799543B2 (ja) 半導体パッケージ及びカメラモジュール
JP4659783B2 (ja) 裏面照射型撮像素子の製造方法
JP5754239B2 (ja) 半導体装置
US9263488B2 (en) Semiconductor device, manufacturing method of semiconductor device, semiconductor wafer, and electronic equipment
JP5356742B2 (ja) 半導体装置、半導体装置の製造方法および半導体パッケージの製造方法
KR100504563B1 (ko) 이미지 센서 제조 방법
US9136291B2 (en) Solid-state imaging device having penetration electrode formed in semiconductor substrate
US20090309176A1 (en) Methods for protecting imaging elements of photoimagers during back side processing, photoimagers and systems
TW201711148A (zh) 晶片封裝體及其製造方法
US20090050995A1 (en) Electronic device wafer level scale packges and fabrication methods thereof
TWI351759B (en) Semiconductor device and method for making same
JP4466213B2 (ja) 固体撮像装置の製造方法
JP2010186870A (ja) 半導体装置
JP5077310B2 (ja) 裏面照射型固体撮像装置および裏面照射型固体撮像装置の製造方法
US20130105926A1 (en) Back side illumination image sensor and manufacturing method thereof
JP6168915B2 (ja) 半導体装置の製造方法
JP2008147332A (ja) 固体撮像装置、その製造方法および撮像装置
JP2005353631A (ja) 固体撮像装置の製造方法
JP2013089871A (ja) 固体撮像素子ウエハ、固体撮像素子の製造方法、および固体撮像素子
US10381399B2 (en) Semiconductor device
JP2006202865A (ja) 固体撮像装置および固体撮像装置の製造方法
JP2006134915A (ja) 半導体基板、固体撮像装置および固体撮像装置の製造方法
JP6499400B2 (ja) 半導体装置の製造方法
TWI538174B (zh) 半導體裝置的製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091110

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees