CN107857232A - 一种mems器件及其制备方法和电子装置 - Google Patents

一种mems器件及其制备方法和电子装置 Download PDF

Info

Publication number
CN107857232A
CN107857232A CN201610841493.0A CN201610841493A CN107857232A CN 107857232 A CN107857232 A CN 107857232A CN 201610841493 A CN201610841493 A CN 201610841493A CN 107857232 A CN107857232 A CN 107857232A
Authority
CN
China
Prior art keywords
wafer
thermal oxide
material layer
oxide material
mems
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610841493.0A
Other languages
English (en)
Inventor
张先明
豆峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610841493.0A priority Critical patent/CN107857232A/zh
Publication of CN107857232A publication Critical patent/CN107857232A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)

Abstract

本发明提供了一种MEMS器件及其制备方法和电子装置。所述方法包括：提供第一晶圆，在所述第一晶圆上形成有目标厚度的热氧化物材料层；图案化所述第一晶圆和所述热氧化物材料层，以在所述第一晶圆中形成空腔；提供第二晶圆并将所述第二晶圆与所述热氧化物材料层相接合，以密闭所述空腔。本发明的优点在于：(1)具有良好的接合质量。(2)不会发生晶圆碎裂的问题。(3)更加有利于研磨后的湿法蚀刻工艺。(4)更加适于量产。

Description

一种MEMS器件及其制备方法和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种MEMS器件及其制备方法和电子装置。
背景技术
随着半导体技术的不断发展，在传感器(motion sensor)类产品的市场上，智能手机、集成CMOS和微机电系统(MEMS)器件日益成为最主流、最先进的技术，并且随着技术的更新，这类传动传感器产品的发展方向是规模更小的尺寸，高质量的电学性能和更低的损耗。
其中，MEMS传感器广泛应用于汽车电子：如TPMS、发动机机油压力传感器、汽车刹车系统空气压力传感器、汽车发动机进气歧管压力传感器(TMAP)、柴油机共轨压力传感器；消费电子：如胎压计、血压计、橱用秤、健康秤，洗衣机、洗碗机、电冰箱、微波炉、烤箱、吸尘器用压力传感器，空调压力传感器，洗衣机、饮水机、洗碗机、太阳能热水器用液位控制压力传感器；工业电子：如数字压力表、数字流量表、工业配料称重等。
在MEMS压力传感器的制备过程中，需要两片晶圆接合(Bonding)，由于在所述压力传感器通常会形成多个空腔，通常在晶圆接合过程中会在所述空腔区域发生损坏，并且在退火过程中所述空腔区域的晶圆会发生碎裂等问题。
此外，晶圆接合时在晶圆的表面形成氧化物层并平坦化，但是所述平坦化过程中在所述空腔区域内会形成凹陷，在晶圆结合之后对所述顶部晶圆进行研磨时以及研磨后的蚀刻过程中由于所述凹陷的存在造成所述顶部晶圆的表面缺陷，例如所述顶部晶圆的表面存在若干凹陷等。
因此，为解决现有技术中的上述技术问题，有必要提出一种新的MEMS器件及其制备方法和电子装置。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明实施例提供了一种MEMS器件的制备方法，所述方法包括：
提供第一晶圆，在所述第一晶圆上形成有目标厚度的热氧化物材料层；
图案化所述第一晶圆和所述热氧化物材料层，以在所述第一晶圆中形成空腔；
提供第二晶圆并将所述第二晶圆与所述热氧化物材料层相接合，以密闭所述空腔。
可选地，所述热氧化物材料层的厚度小于1μm。
可选地，所述第二晶圆包括绝缘体上硅晶圆。
可选地，所述绝缘体上硅晶圆包括自上而下的体硅、氧化物埋层和顶层硅，所述顶层硅与所述热氧化物材料层相接合。
可选地，所述方法还进一步包括将所述第二晶圆中的所述体硅打薄的步骤。
可选地，将所述第二晶圆打薄至15-25um。
可选地，所述方法还进一步包括蚀刻所述第二晶圆去除所述体硅和氧化物埋层的步骤。
可选地，使用TMAH湿法蚀刻所述第二晶圆以去除所述体硅和氧化物埋层。
本发明还提供了一种通过上述方法制备得到的MEMS器件，所述MEMS器件包括：
第一晶圆；
热氧化物材料层，位于所述第一晶圆上；
第二晶圆，与所述热氧化物材料层相接合。
可选地，所述热氧化物材料层的厚度小于1μm。
可选地，所述第一晶圆和所述第二晶圆之间还形成有若干空腔。
本发明还提供了一种电子装置，包括上述的MEMS器件。
为了解决目前工艺中存在的问题，本发明提供了一种制备MEMS器件的方法，所述方法在所述第一晶圆上形成热氧化物材料层，使用所述热氧化物材料层来代替目前工艺中的等离子体增强氧化物作为接合材料层，其中所述热氧化物材料层相比等离子体增强氧化物具有更好的均一性的表面和接合强度，具有更好的接合性能。
此外，本申请改变目前先形成空腔再沉积接合材料层并平坦化的步骤，在形成所述空腔之前先形成所述热氧化物材料层，作为接合材料层，以避免后续的平坦化步骤，从而消除了平坦化引起的凹陷，通过所述改进可以避免在接合之后第二晶圆进行研磨时以及研磨后的蚀刻过程中由于所述凹陷的存在造成所述顶部晶圆的表面缺陷。
本发明的优点在于：
(1)具有良好的接合质量。
(2)不会发生晶圆碎裂的问题。
(3)更加有利于研磨后的湿法蚀刻工艺。
(4)更加适于量产。
本发明的MEMS器件，由于采用了上述制备方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述MEMS器件，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为本发明的另一个实施例的一种MEMS器件的制备方法的示意性流程图；
图2A-图2C为本发明的一实施例中的一种MEMS器件的制备方法的相关步骤形成的结构的剖视图；
图3示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制备技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制备导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
目前在MEMS器件制备过程中，通常先提供第一晶圆并在所述第一晶圆中形成空腔，然后沉积接合材料层并平坦化，但是所述平坦化过程中在所述空腔区域内会形成凹陷，在提供第二晶圆(所述第二晶圆包括绝缘体上硅晶圆)并与所述第一晶圆相接合之后，对所述第二晶圆进行研磨时以及研磨后的蚀刻过程中由于所述凹陷的存在造成所述顶部晶圆的表面缺陷，例如所述顶部晶圆的表面存在若干凹陷等。
为了解决该问题，发明人对该问题进行了分析和研究，发现在所述第一晶圆中形成的凹陷的深度为1K-3K埃，因此通过提高CMP的特性来解决该问题的空间很小。
此外，在第一晶圆和第二晶圆接合之后通常对第二晶圆进行研磨打薄，打薄所述第二晶圆至25-35μm的厚度，在该步骤中通常使用高蚀刻选择比的方法将所述第二晶圆蚀刻至顶层硅。为了避免在所述第二晶圆表面造成缺陷，发明人尝试使用TMAH进行蚀刻，但是发现所述TMAH的蚀刻速率太低，小于1um/min,而且是各向异性刻蚀。不适合量产。但是当使用HF/HNO3来刻蚀Si时，对所述氧化物埋层的选择比较低，导致难以停在氧化物埋层上，并且容易损坏底部的Si。
因此为了解决目前工艺存在的问题，提供了一种制备MEMS器件的方法，所述方法包括：
提供第一晶圆，在所述第一晶圆上形成有目标厚度的热氧化物材料层，用于接合；
图案化所述第一晶圆和所述热氧化物材料层，以在所述第一晶圆中形成空腔；
提供第二晶圆，并将所述第二晶圆与所述热氧化物材料层相接合，以密闭所述空腔。
在本发明中为了上述多个难以解决的问题，使用所述热氧化物材料层来代替目前工艺中的等离子体增强氧化物作为接合材料层，其中所述热氧化物材料层相比等离子体增强氧化物具有更好的均一性的表面和接合强度，具有更好的接合性能。
同时直接在所述第一晶圆上形成目标厚度的接合材料层，避免对所述接合材料层进行平坦化的步骤。
同时，本申请改变目前先形成空腔再沉积接合材料层并平坦化的步骤，在形成所述空腔之前先形成所述热氧化物材料层，作为接合材料层，以避免后续的平坦化步骤，从而消除了平坦化引起的凹陷，通过所述改进可以避免在接合之后第二晶圆进行研磨时以及研磨后的蚀刻过程中由于所述凹陷的存在造成所述顶部晶圆的表面缺陷。
此外，为了降低所述第二晶圆在湿法蚀刻中损坏的风险，在本申请中将所述第二晶圆打薄至15-25um，而不再是目前工艺中的25-35um，通过所述改进可以进一步提高所述湿法蚀刻的工艺余裕，更加有利于研磨后的湿法蚀刻工艺。
为了解决目前工艺中存在的问题，本发明提供了一种制备MEMS器件的方法，所述方法在所述第一晶圆上形成热氧化物材料层，使用所述热氧化物材料层来代替目前工艺中的等离子体增强氧化物作为接合材料层，其中所述热氧化物材料层相比等离子体增强氧化物具有更好的均一性的表面和接合强度，具有更好的接合性能。
本发明的优点在于：
(1)具有良好的接合质量。
(2)不会发生晶圆碎裂的问题。
(3)更加有利于研磨后的湿法蚀刻工艺。
(4)更加适于量产。
本发明的MEMS器件，由于采用了上述制备方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述MEMS器件，因而同样具有上述优点。
实施例一
下面，参照附图来描述本发明实施例提出的MEMS器件的制备方法一个示例性方法的详细步骤。其中，图1为本发明的另一个实施例的一种MEMS器件的制备方法的示意性流程图；图2A-图2C为本发明的一实施例中的一种MEMS器件的制备方法的相关步骤形成的结构的剖视图。
如图1所示，本发明的另一个实施例的一种MEMS器件的制备方法具体地包括：
步骤S1：提供第一晶圆，在所述第一晶圆上形成有目标厚度的热氧化物材料层；
步骤S2：图案化所述第一晶圆和所述热氧化物材料层，以在所述第一晶圆中形成空腔；
步骤S3：提供第二晶圆并将所述第二晶圆与所述热氧化物材料层相接合，以密闭所述空腔。
本实施例的MEMS器件的制备方法，具体包括如下步骤：
执行步骤一，提供第一晶圆201，在所述第一晶圆201上形成有目标厚度的热氧化物材料层202，用于接合。
具体地，如图2A所示，其中所述第一晶圆201可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
所述第一晶圆201具有相对设置的第一表面和第二表面，例如所述第一表面为正面，所述第二表面为背面，或者所述第一表面为背面，所述第二表面为正面。
下面，以所述第一表面为正面，所述第二表面为背面进行所述描述。
在所述第一晶圆的正面上形成热氧化物材料层，其中所述热氧化物材料层具有目标厚度，而且具有更加平整均一的表面，因此避免了在形成所述热氧化物材料层之后进行平坦化的步骤，从而消除了平坦化引起的凹陷，通过所述改进可以避免在接合之后第二晶圆进行研磨时以及研磨后的蚀刻过程中由于所述凹陷的存在造成所述顶部晶圆的表面缺陷。
此外，本申请中使用所述热氧化物材料层来代替目前工艺中的等离子体增强氧化物作为接合材料层，其中所述热氧化物材料层相比等离子体增强氧化物具有更好的均一性的表面和接合强度，具有更好的接合性能。
其中，所述热氧化物材料层的厚度小于1μm。
执行步骤二，图案化所述第一晶圆和所述热氧化物材料层，以在所述第一晶圆中形成空腔。
具体地，如图2B所示，在形成所述热氧化物材料层之后，在所述第一晶圆和所述热氧化物材料层中形成若干空腔，其中所述空腔的尺寸以及数目并不局限于某一种。
其中，所述MEMS器件可以为压力传感器、MEMS麦克风以及加速度传感器等，根据所述MEMS器件的不同设计所述空腔，在此不再赘述。
本申请改变目前先形成空腔再沉积接合材料层并平坦化的步骤，在形成所述空腔之前先形成所述热氧化物材料层，作为接合材料层，以避免后续的平坦化步骤，从而消除了平坦化引起的凹陷，通过所述改进可以避免在接合之后第二晶圆进行研磨时以及研磨后的蚀刻过程中由于所述凹陷的存在造成所述顶部晶圆的表面缺陷。
具体地，在一实施方式中形成所述空腔的方法包括：
在所述热氧化物材料层上形成掩膜叠层，其中，所述掩膜叠层包括三层，例如包括堆叠的有机分布层(Organic distribution layer,ODL)，含硅的底部抗反射涂层(Si-BARC)和光刻胶层。
然后曝光显影所述光刻胶层，所述光刻胶层上的图案定义了所要形成凹槽的图形，然后以所述光刻胶层为掩膜层蚀刻所述有机分布层、底部抗反射涂层，以在所述掩膜叠层中形成凹槽。
然后以所述掩膜叠层为掩膜蚀刻所述热氧化物材料层和所述第一晶圆，例如使用深反应离子刻蚀(DRIE)的方法蚀刻所述第一晶圆，在所述深反应离子刻蚀(DRIE)步骤中使用气体六氟化硅(SF6)作为工艺气体，施加射频电源，使得六氟化硅反应进气形成高电离，所述蚀刻步骤中控制工作压力为20mTorr-8Torr，功率为600W，频率13.5MHz，直流偏压可以在-500V-1000V内连续控制，保证各向异性蚀刻的需要，使用深反应离子刻蚀(DRIE)可以保持非常高的刻蚀光刻胶选择比。
所述深反应离子刻蚀(DRIE)系统可以选择本领常用的设备，并不局限于某一型号。
执行步骤三，提供第二晶圆203，并将所述第二晶圆203与所述热氧化物材料层相接合，以密闭所述空腔。
具体地，如图2B所示，第二晶圆可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
作为示例，本实施例中，第二晶圆为绝缘体上硅(SOI)，包括自上而下的体硅、氧化物埋层和顶层硅。
可选地，所述键合方法可以使用共晶结合方法、等离子激活扩散熔合方法或者热键合方法键合，以形成一体的结构。
其中，所述顶层硅与所述热氧化物材料层相接合。
在所述接合之前，还可以包括对所述第一晶圆201进行预清洗的步骤，以提高所述第一晶圆201的接合性能。具体地，在该步骤中以稀释的氢氟酸DHF(其中包含HF、H2O2以及H2O)对所述第一晶圆201的表面进行预清洗，其中，所述DHF的浓度并没严格限制，在本发明中优选HF:H2O2:H2O＝0.1-1.5:1:5。
另外，在执行完清洗步骤之后，所述方法还进一步包括将所述第一晶圆201进行干燥处理的步骤。
可选地，使用异丙醇(IPA)对所述第一晶圆201进行干燥。
具体地，将所述第一晶圆的背面与所述第二晶圆相接合，如图2B所示。
执行步骤四，将所述第二晶圆进行打薄处理。
具体地，如图2C所示，在该步骤中将所述第二晶圆打薄至15-25um。
为了降低所述第二晶圆在湿法蚀刻中损坏的风险，在本申请中将所述第二晶圆打薄至15-25um，而不再是目前工艺中的25-35um，通过所述改进可以进一步提高所述湿法蚀刻的工艺余裕，更加有利于研磨后的湿法蚀刻工艺。
在该步骤中研磨所述第二晶圆至所述体硅仍具有一定的厚度时停止，并使整个第二晶圆的厚度为15-25um。
具体地，使用研磨方法打薄所述第二晶圆，具体地工艺步骤在此不再赘述。
执行步骤五，蚀刻所述第二晶圆至所述顶层硅。
具体地，在该步骤中进一步蚀刻去除所述体硅和所述氧化物埋层。
在该步骤中使用湿法蚀刻所述第二晶圆去除所述体硅和所述氧化物埋层。
在该步骤中可以使用四甲基氢氧化氨(TMAH)湿法蚀刻所述第二晶圆，在本发明使用TMAH进行蚀刻，在本发明中优选质量分数为5-50％的TMAH进行蚀刻，同时严格控制该蚀刻过程的温度，在该步骤中优选蚀刻温度为20-60℃。
在该步骤中虽然所述TMAH的蚀刻速率较小，但是由于所述第二晶圆的厚度相较于目前工艺小了很多，例如将所述第二晶圆打薄至15-25um，因此在该过程中可以很好地控制所述体硅和氧化物埋层的蚀刻，更加适于量产。
至此，完成了本发明实施例的MEMS器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制作方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过目前工艺中的各种工艺来实现，此处不再赘述。
在本发明中为了上述多个难以解决的问题，使用所述热氧化物材料层来代替目前工艺中的等离子体增强氧化物作为接合材料层，其中所述热氧化物材料层相比等离子体增强氧化物具有更好的均一性的表面和接合强度，具有更好的接合性能。
同时，本申请改变目前先形成空腔再沉积接合材料层并平坦化的步骤，在形成所述空腔之前先形成所述热氧化物材料层，作为接合材料层，以避免后续的平坦化步骤，从而消除了平坦化引起的凹陷，通过所述改进可以避免在接合之后第二晶圆进行研磨时以及研磨后的蚀刻过程中由于所述凹陷的存在造成所述顶部晶圆的表面缺陷。
此外，为了降低所述第二晶圆在湿法蚀刻中损坏的风险，在本申请中将所述第二晶圆打薄至15-25um，而不再是目前工艺中的25-35um，通过所述改进可以进一步提高所述湿法蚀刻的工艺余裕，更加有利于研磨后的湿法蚀刻工艺。
本发明的优点在于：
(1)具有良好的接合质量。
(2)不会发生晶圆碎裂的问题。
(3)更加有利于研磨后的湿法蚀刻工艺。
(4)更加适于量产。
实施例二
本发明实施例提供一种MEMS器件，其采用前述实施例一中的制备方法制备获得。
所述MEMS器件包括：
第一晶圆；
热氧化物材料层，位于所述第一晶圆上；
第二晶圆，与所述热氧化物材料层相接合。
具体地，其中所述第一晶圆201可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
所述第一晶圆201具有相对设置的第一表面和第二表面，例如所述第一表面为正面，所述第二表面为背面，或者所述第一表面为背面，所述第二表面为正面。
下面，以所述第一表面为正面，所述第二表面为背面进行所述描述。
在所述第一晶圆的正面上形成有热氧化物材料层，其中所述热氧化物材料层具有目标厚度，而且具有更加平整均一的表面，因此避免了在形成所述热氧化物材料层之后进行平坦化的步骤，从而消除了平坦化引起的凹陷，通过所述改进可以避免在接合之后第二晶圆进行研磨时以及研磨后的蚀刻过程中由于所述凹陷的存在造成所述顶部晶圆的表面缺陷。
此外，本申请中使用所述热氧化物材料层来代替目前工艺中的等离子体增强氧化物作为接合材料层，其中所述热氧化物材料层相比等离子体增强氧化物具有更好的均一性的表面和接合强度，具有更好的接合性能。
其中，所述热氧化物材料层的厚度小于1μm。
在所述第一晶圆和所述热氧化物材料层中形成有空腔。
具体地，在形成所述热氧化物材料层之后，在所述第一晶圆和所述热氧化物材料层中形成若干空腔，其中所述空腔的尺寸以及数目并不局限于某一种。
其中，所述MEMS器件可以为压力传感器、MEMS麦克风以及加速度传感器等，根据所述MEMS器件的不同设计所述空腔，在此不再赘述。
本申请改变目前先形成空腔再沉积接合材料层并平坦化的步骤，在形成所述空腔之前先形成所述热氧化物材料层，作为接合材料层，以避免后续的平坦化步骤，从而消除了平坦化引起的凹陷，通过所述改进可以避免在接合之后第二晶圆进行研磨时以及研磨后的蚀刻过程中由于所述凹陷的存在造成所述顶部晶圆的表面缺陷。
所述第二晶圆203与所述热氧化物材料层相接合为一体。
第二晶圆可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
为了解决目前工艺中存在的问题，本发明提供了一种制备MEMS器件，所述MEMS器件中使用所述热氧化物材料层来代替目前工艺中的等离子体增强氧化物作为接合材料层，其中所述热氧化物材料层相比等离子体增强氧化物具有更好的均一性的表面和接合强度，具有更好的接合性能。
本发明的优点在于：
(1)具有良好的接合质量。
(2)不会发生晶圆碎裂的问题。
(3)更加有利于研磨后的湿法蚀刻工艺。
(4)更加适于量产。
本发明的MEMS器件，由于采用了上述制备方法，因而同样具有上述优点。
实施例三
本发明实施例提供一种电子装置，其包括电子组件以及与该电子组件电连接的MEMS器件。其中，所述MEMS器件包括根据实施例一所述的MEMS器件的制备方法制备的MEMS器件，或包括实施例二所述的MEMS器件。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述MEMS器件的中间产品，例如：具有该集成电路的手机主板等。
其中，图3示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括前述的MEMS器件，或根据实施例一所述的MEMS器件的制备方法所制得的MEMS器件，所述MEMS器件包括：第一晶圆；热氧化物材料层，位于所述第一晶圆上；第二晶圆，与所述热氧化物材料层相接合。在本发明中使用所述热氧化物材料层来代替目前工艺中的等离子体增强氧化物作为接合材料层，其中所述热氧化物材料层相比等离子体增强氧化物具有更好的均一性的表面和接合强度，具有更好的接合性能。本发明的优点在于：(1)具有良好的接合质量。(2)不会发生晶圆碎裂的问题。(3)更加有利于研磨后的湿法蚀刻工艺。(4)更加适于量产。
本发明的电子装置，由于采用了上述MEMS器件，因而同样具有上述优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (12)

1.一种MEMS器件的制备方法，其特征在于，所述方法包括：
提供第一晶圆，在所述第一晶圆上形成有目标厚度的热氧化物材料层；
图案化所述第一晶圆和所述热氧化物材料层，以在所述第一晶圆中形成空腔；
提供第二晶圆并将所述第二晶圆与所述热氧化物材料层相接合，以密闭所述空腔。
2.根据权利要求1所述的方法，其特征在于，所述热氧化物材料层的厚度小于1μm。
3.根据权利要求1所述的方法，其特征在于，所述第二晶圆包括绝缘体上硅晶圆。
4.根据权利要求3所述的方法，其特征在于，所述绝缘体上硅晶圆包括自上而下的体硅、氧化物埋层和顶层硅，所述顶层硅与所述热氧化物材料层相接合。
5.根据权利要求4所述的方法，其特征在于，所述方法还进一步包括将所述第二晶圆中的所述体硅打薄的步骤。
6.根据权利要求5所述的方法，其特征在于，将所述第二晶圆打薄至15-25um。
7.根据权利要求6所述的方法，其特征在于，所述方法还进一步包括蚀刻所述第二晶圆去除所述体硅和氧化物埋层的步骤。
8.根据权利要求7所述的方法，其特征在于，使用TMAH湿法蚀刻所述第二晶圆以去除所述体硅和氧化物埋层。
9.一种通过权利要求1至8之一所述方法制备得到的MEMS器件，其特征在于，所述MEMS器件包括：
第一晶圆；
热氧化物材料层，位于所述第一晶圆上；
第二晶圆，与所述热氧化物材料层相接合。
10.根据权利要求9所述的MEMS器件，其特征在于，所述热氧化物材料层的厚度小于1μm。
11.根据权利要求9所述的MEMS器件，其特征在于，所述第一晶圆和所述第二晶圆之间还形成有若干空腔。
12.一种电子装置，包括权利要求9至11之一所述的MEMS器件。
CN201610841493.0A 2016-09-22 2016-09-22 一种mems器件及其制备方法和电子装置 Pending CN107857232A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610841493.0A CN107857232A (zh) 2016-09-22 2016-09-22 一种mems器件及其制备方法和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610841493.0A CN107857232A (zh) 2016-09-22 2016-09-22 一种mems器件及其制备方法和电子装置

Publications (1)

Publication Number Publication Date
CN107857232A true CN107857232A (zh) 2018-03-30

Family

ID=61698842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610841493.0A Pending CN107857232A (zh) 2016-09-22 2016-09-22 一种mems器件及其制备方法和电子装置

Country Status (1)

Country Link
CN (1) CN107857232A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120326248A1 (en) * 2011-06-27 2012-12-27 Invensense, Inc. Methods for cmos-mems integrated devices with multiple sealed cavities maintained at various pressures
CN103241708A (zh) * 2013-05-14 2013-08-14 上海新傲科技股份有限公司 带有空腔的衬底的制备方法
CN103258778A (zh) * 2013-05-14 2013-08-21 上海新傲科技股份有限公司 带有空腔的衬底的制备方法
CN103420327A (zh) * 2013-08-13 2013-12-04 中国电子科技集团公司第十三研究所 一种应用于图形化soi材料刻蚀工艺的界面保护方法
WO2014206737A1 (en) * 2013-06-27 2014-12-31 Soitec Methods of fabricating semiconductor structures including cavities filled with a sacrifical material

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120326248A1 (en) * 2011-06-27 2012-12-27 Invensense, Inc. Methods for cmos-mems integrated devices with multiple sealed cavities maintained at various pressures
CN103241708A (zh) * 2013-05-14 2013-08-14 上海新傲科技股份有限公司 带有空腔的衬底的制备方法
CN103258778A (zh) * 2013-05-14 2013-08-21 上海新傲科技股份有限公司 带有空腔的衬底的制备方法
WO2014206737A1 (en) * 2013-06-27 2014-12-31 Soitec Methods of fabricating semiconductor structures including cavities filled with a sacrifical material
CN103420327A (zh) * 2013-08-13 2013-12-04 中国电子科技集团公司第十三研究所 一种应用于图形化soi材料刻蚀工艺的界面保护方法

Similar Documents

Publication Publication Date Title
CN107304038B (zh) 一种mems器件及其制备方法、电子装置
US8017493B2 (en) Method of planarizing a semiconductor device
CN106356295B (zh) 一种层间介电层的化学机械抛光方法及其器件和电子装置
CN106957044B (zh) 一种mems器件及其制造方法和电子装置
CN107857232A (zh) 一种mems器件及其制备方法和电子装置
CN105236347B (zh) 一种半导体器件及其制作方法和电子装置
US8299506B2 (en) Integration of MEMS and CMOS devices on a chip
CN108341395A (zh) 一种mems器件的制作方法
CN106032267B (zh) 一种mems器件及其制作方法和电子装置
CN108083225A (zh) 一种mems器件及其制备方法、电子装置
CN106185788B (zh) 一种mems器件及其制备方法、电子装置
CN107777657A (zh) 一种mems器件及其制备方法和电子装置
CN106586946A (zh) 一种mems器件及其制备方法、电子装置
US9704738B2 (en) Bulk layer transfer wafer with multiple etch stop layers
CN107619019A (zh) 一种mems器件及其制造方法和电子装置
CN107857233A (zh) 一种mems器件及其制备方法和电子装置
CN107777655A (zh) 一种mems器件及其制备方法和电子装置
Wang et al. A wet etching approach for the via-reveal of a wafer with through silicon vias
CN102386084B (zh) 平坦化晶圆表面的方法
CN106348245B (zh) 一种mems器件及其制备方法、电子装置
CN106185785B (zh) 一种mems器件及其制备方法、电子装置
CN107364826B (zh) 一种半导体器件及制备方法、电子装置
CN106298627B (zh) 一种半导体器件的制造方法和电子装置
CN107304039A (zh) 一种半导体器件及其制作方法和电子装置
CN107364827A (zh) 一种半导体器件及制备方法、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180330