JP4905432B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4905432B2 JP4905432B2 JP2008264846A JP2008264846A JP4905432B2 JP 4905432 B2 JP4905432 B2 JP 4905432B2 JP 2008264846 A JP2008264846 A JP 2008264846A JP 2008264846 A JP2008264846 A JP 2008264846A JP 4905432 B2 JP4905432 B2 JP 4905432B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- heat sink
- chip
- semiconductor
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
図1は、本発明の第1実施形態に係る半導体装置100の概略構成を示す図であり、図1において(a)は概略側面図、(b)は(a)のA矢視図、(c)は(a)のB−B概略断面図である。
図6〜図8は、本発明の第2実施形態に係る半導体装置の製造方法を示す工程図である。図6は本製造方法の金属膜形成工程を示すワークの平面図、図7は本製造方法のダイシング工程を示す図であって、(a)はワークの平面図、(b)はワークの側面図、図8は本製造方法のチップ搭載工程を示すワークの側面図、図9は本製造方法のヒートシンク搭載工程を示すワークの側面図である。ここでは、上記第1実施形態との相違点を中心に述べることとする。
図10、図11は、本発明の第3実施形態に係る半導体装置の製造方法を示す工程図である。図10は本製造方法のはんだ配置工程を示すワークの平面図、図11は本製造方法のダイシング工程を示す図であって、(a)はワークの平面図、(b)はワークの側面図である。本実施形態は、上記第2実施形態の製造方法を一部変形ところが相違するものであり、その相違点を中心に述べることとする。
図12は、本発明の第4実施形態に係る半導体装置の要部の概略構成を示す図であり、(a)は平面図、(b)は側面図である。また、図13は本実施形態の製造方法におけるヒートシンク搭載工程を示すワークの平面図である。本実施形態の製造方法について、上記第1実施形態との相違点を中心に述べることとする。
図14は、本発明の第5実施形態に係る半導体装置の概略側面構成を示す図である。本実施形態では、上記第1実施形態との相違点を中心に述べることとするが、本実施形態は、それ以外の上記各実施形態とも、組み合わせて適用することが可能である。
図15は、本発明の第6実施形態に係る半導体装置の概略側面構成を示す図である。上記各実施形態では、半導体チップ10の側面を構成する穴部11は、半導体チップ10の両板面間すなわち厚さ方向に貫通する貫通穴であったが、本実施形態では、穴部11は、半導体チップ10の一方の板面には開口するが、他方の板面では閉塞した底部を有する穴として構成されている。このような有底の穴部11の構成は、上記各実施形態に適用が可能である。
図16〜図19は、本発明の第7実施形態に係る半導体装置の製造方法を示す工程図である。図16は本製造方法の金属膜形成工程を示すワークの平面図、図17は本製造方法のダイシング工程を示す図であって、(a)はワークの平面図、(b)はワークの側面図、図18は本製造方法のチップ搭載工程を示すワークの側面図、図19は本製造方法のヒートシンク搭載工程を示すワークの側面図である。本実施形態は上記第2実施形態の製造方法において穴部11の形状を変形したところが相違するものであり、ここでは、その相違点を中心に述べることとする。
図20は、本発明の第8実施形態に係る半導体装置の概略側面構成を示す図である。本実施形態は、上記第1実施形態の製造方法に適用が可能であり、ここでは、上記第1実施形態との相違点を中心に述べることとする。
図21は、本発明の第9実施形態に係るヒートシンク20の単体構成を示す図であり、(a)は平面図、(b)は側面図である。
なお、上記第1実施形態においては、半導体ウェハ200の一面に形成される金属膜10aの平面パターンは、チップ形成領域1の中央部に矩形状に形成されたものであったが、これに限定されるものではない。たとえば、チップ形成領域1において、より小面積の部分に金属膜10aが形成されたものでもよいし、チップ形成領域1の全体およびダイシングライン2上、つまり、半導体ウェハ200の一面の全面に金属膜10aを形成してもよい。
2 ダイシングライン
10 半導体チップ
10a 金属膜
11 穴部
20 ヒートシンク
21 突起部
30 基板
60 はんだ
200 半導体ウェハ
Claims (6)
- 半導体チップ(10)の一方の板面にヒートシンク(20)を熱的に接続し、前記半導体チップ(10)の他方の板面にて前記半導体チップ(10)を基板(30)に接続してなる半導体装置を製造する製造方法であって、
前記半導体チップ(10)が形成されるチップ形成領域(1)を一面に複数個有するウェハであって、各々の前記チップ形成領域(1)を区画するダイシングライン(2)に沿ってダイシングされるようになっている半導体ウェハ(200)を用意する工程と、
前記ヒートシンク(20)として、前記チップ形成領域(1)と同じ平面形状をなす板材であって、外周端部にはその板面と直交する方向に突出する突起部(21)を有するものを用意する工程と
前記半導体ウェハ(200)における前記ダイシングライン(2)を跨ぐ位置に配置され前記半導体ウェハ(200)の一面側に開口する穴部(11)を形成する穴部形成工程と、
各々の前記チップ形成領域(1)および前記穴部(11)の内面に、同時にはんだ濡れ性を有する金属膜(10a)を配置する金属膜形成工程と、
各々の前記チップ形成領域(1)および前記穴部(11)の内面にて、前記金属膜(10a)の上に同時にはんだ(60)を配置するはんだ配置工程と、
前記半導体ウェハ(200)の前記一面における各々の前記チップ形成領域(1)に対して、前記突起部(21)を前記穴部(11)に挿入した状態で、前記はんだ(60)を介して前記ヒートシンク(20)を搭載するヒートシンク搭載工程と、
前記各工程の後、前記はんだ(60)を溶融および固化させて、各々の前記チップ形成領域(1)および前記穴部(11)にて前記ヒートシンク(20)をはんだ付けするはんだ付け工程と、
次に、前記半導体ウェハ(200)を前記ダイシングライン(2)に沿ってダイシングしてチップ単位に分割するダイシング工程と、を備えることを特徴とする半導体装置の製造方法。 - 前記ヒートシンク搭載工程では、隣り合う前記チップ形成領域(1)の間に位置する前記穴部(11)に、当該隣り合う前記チップ形成領域(1)に搭載された前記ヒートシンク(20)の前記突起部(21)同士を、前記ダイシングライン(2)上で互いに離れた状態で一緒に挿入することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記穴部形成工程で形成される前記穴部(11)は、前記半導体ウェハ(200)の一面から他面まで前記半導体ウェハ(200)を貫通する貫通穴であり、
前記用意されるヒートシンク(20)の前記突起部(21)の突出長さは、前記穴部(11)の深さよりも大きいものであり、
前記ヒートシンク搭載工程では、前記穴部(11)に挿入された前記ヒートシンク(20)の前記突起部(21)の挿入先端部を、前記穴部(11)より突出させるようにし、
前記ダイシング工程の後に、前記半導体チップ(10)を前記基板(30)に接続するとともに、前記穴部(11)より突出する前記突起部(21)の挿入先端部を、前記基板(30)にはんだ付けすることを特徴とする請求項1または2に記載の半導体装置の製造方法。 - 半導体チップ(10)の一方の板面にヒートシンク(20)を熱的に接続し、前記半導体チップ(10)の他方の板面にて前記半導体チップ(10)を基板(30)に接続してなる半導体装置を製造する製造方法であって、
前記半導体チップ(10)が形成されるチップ形成領域(1)を一面に複数個有するウェハであって、各々の前記チップ形成領域(1)を区画するダイシングライン(2)に沿ってダイシングされるようになっている半導体ウェハ(200)を用意する工程と、
前記半導体ウェハ(200)における前記ダイシングライン(2)を跨ぐ位置に配置され前記半導体ウェハ(200)の一面側に開口する穴部(11)を形成する穴部形成工程と、
各々の前記チップ形成領域(1)および前記穴部(11)の内面に、同時にはんだ濡れ性を有する金属膜(10a)を配置する金属膜形成工程と、
前記各工程の後、前記半導体ウェハ(200)を前記ダイシングライン(2)に沿ってダイシングしてチップ単位に分割することにより、側面に前記穴部(11)を有する前記半導体チップ(10)を形成するダイシング工程と、
前記ダイシングされた半導体チップ(10)の前記一方の板面および前記穴部(11)にて、前記金属膜(10a)の上にはんだ(60)を配置するはんだ配置工程と、
前記ヒートシンク(20)として、前記半導体チップ(10)と同じ平面形状をなす板材であって、外周端部にはその板面と直交する方向に突出する突起部(21)を有するものを用意し、前記半導体チップ(10)の前記一方の板面に対して、前記突起部(21)を前記穴部(11)に挿入した状態で、前記はんだ(60)を介して前記ヒートシンク(20)を搭載するヒートシンク搭載工程と、
次に、前記はんだ(60)を溶融および固化させて、前記半導体チップ(10)の前記一方の板面および前記穴部(11)にて前記ヒートシンク(20)をはんだ付けするはんだ付け工程と、を備えることを特徴とする半導体装置の製造方法。 - 半導体チップ(10)の一方の板面にヒートシンク(20)を熱的に接続し、前記半導体チップ(10)の他方の板面にて前記半導体チップ(10)を基板(30)に接続してなる半導体装置を製造する製造方法であって、
前記半導体チップ(10)が形成されるチップ形成領域(1)を一面に複数個有するウェハであって、各々の前記チップ形成領域(1)を区画するダイシングライン(2)に沿ってダイシングされるようになっている半導体ウェハ(200)を用意する工程と、
前記半導体ウェハ(200)における前記ダイシングライン(2)を跨ぐ位置に配置され前記半導体ウェハ(200)の一面側に開口する穴部(11)を形成する穴部形成工程と、
各々の前記チップ形成領域(1)および前記穴部(11)の内面に、同時にはんだ濡れ性を有する金属膜(10a)を配置する金属膜形成工程と、
各々の前記チップ形成領域(1)および前記穴部(11)の内面にて、前記金属膜(10a)の上に同時にはんだ(60)を配置するはんだ配置工程と、
前記各工程の後、前記半導体ウェハ(200)を前記ダイシングライン(2)に沿ってダイシングしてチップ単位に分割することにより、側面に前記穴部(11)を有する前記半導体チップ(10)を形成するダイシング工程と、
前記ヒートシンク(20)として、前記半導体チップ(10)と同じ平面形状をなす板材であって、外周端部にはその板面と直交する方向に突出する突起部(21)を有するものを用意し、前記半導体チップ(10)の前記一方の板面に対して、前記突起部(21)を前記穴部(11)に挿入した状態で、前記はんだ(60)を介して前記ヒートシンク(20)を搭載するヒートシンク搭載工程と、
次に、前記はんだ(60)を溶融および固化させて、前記半導体チップ(10)の前記一方の板面および前記穴部(11)にて前記ヒートシンク(20)をはんだ付けするはんだ付け工程と、を備えることを特徴とする半導体装置の製造方法。 - 半導体チップ(10)と、前記半導体チップ(10)の一方の板面にはんだ付けされて熱的に接続されたヒートシンク(20)と、前記半導体チップ(10)の他方の板面にて前記半導体チップ(10)に接続された基板(30)とを備え、
前記ヒートシンク(20)は、前記半導体チップ(10)と同じ平面形状をなす板材であって、外周端部にはその板面と直交する方向に突出する突起部(21)を有しており、
前記半導体チップ(10)の側面には前記半導体チップ(10)の前記一方の板面に開口する穴部(11)が設けられ、前記突起部(21)は前記穴部(11)に挿入されて前記穴部(11)にはんだ付けされて熱的に接続されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008264846A JP4905432B2 (ja) | 2008-10-14 | 2008-10-14 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008264846A JP4905432B2 (ja) | 2008-10-14 | 2008-10-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010097966A JP2010097966A (ja) | 2010-04-30 |
JP4905432B2 true JP4905432B2 (ja) | 2012-03-28 |
Family
ID=42259471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008264846A Expired - Fee Related JP4905432B2 (ja) | 2008-10-14 | 2008-10-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4905432B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107777657A (zh) * | 2016-08-25 | 2018-03-09 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制备方法和电子装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106449443B (zh) * | 2016-11-29 | 2019-01-01 | 海安浩驰科技有限公司 | 一种具有鳍形结构的晶圆封装方法 |
CN106449563B (zh) * | 2016-11-29 | 2018-11-13 | 卡姆丹克太阳能(江苏)有限公司 | 一种具有鳍形结构的晶圆封装 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2938820B2 (ja) * | 1996-03-14 | 1999-08-25 | ティーディーケイ株式会社 | 高周波モジュール |
JP3851760B2 (ja) * | 2000-07-04 | 2006-11-29 | 松下電器産業株式会社 | 半導体装置、その実装方法、電子回路装置の製造方法及び該製造方法により製造された電子回路装置 |
JP2004031744A (ja) * | 2002-06-27 | 2004-01-29 | Kyocera Corp | 電子部品装置 |
JP2008140894A (ja) * | 2006-11-30 | 2008-06-19 | Toyota Motor Corp | 半導体装置とその製造方法 |
-
2008
- 2008-10-14 JP JP2008264846A patent/JP4905432B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107777657A (zh) * | 2016-08-25 | 2018-03-09 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制备方法和电子装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2010097966A (ja) | 2010-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5141076B2 (ja) | 半導体装置 | |
WO2013035337A1 (ja) | 半導体モジュール、回路基板 | |
KR20160066009A (ko) | 저응력 구성을 포함하는 반도체 다이 패키지 | |
WO2013021726A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5050633B2 (ja) | ヒートシンク付パワーモジュール用基板及びパワーモジュール | |
JP2020038914A (ja) | 半導体装置 | |
WO2013027826A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2019091922A (ja) | 半導体装置 | |
JP4905432B2 (ja) | 半導体装置 | |
KR102409692B1 (ko) | 통신 모듈 | |
JPWO2007138771A1 (ja) | 半導体装置、電子部品モジュールおよび半導体装置の製造方法 | |
JP2004363183A (ja) | 電子部品の放熱構造 | |
JP6354163B2 (ja) | 回路基板および電子装置 | |
JP7232123B2 (ja) | 配線基板、電子装置、及び配線基板の製造方法 | |
KR20210127229A (ko) | 반도체 모듈 및 이에 사용되는 반도체 장치 | |
US20160113123A1 (en) | Method for Soldering a Circuit Carrier to a Carrier Plate | |
JP5601282B2 (ja) | 半導体装置 | |
JP7221401B2 (ja) | 電気回路基板及びパワーモジュール | |
JP7310161B2 (ja) | 半導体装置及びその製造方法 | |
WO2020189508A1 (ja) | 半導体モジュールおよびこれに用いられる半導体装置 | |
JP2009164511A (ja) | 半導体装置およびその製造方法 | |
JP2011044570A (ja) | 放熱板、半導体装置、および放熱板の製造方法 | |
JP2013070018A (ja) | 半導体モジュール及びその製造方法 | |
JP4853276B2 (ja) | 半導体装置の製造方法 | |
JP7178978B2 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111226 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |