CN104272478A - 在单个载体管芯上的多个发光二极管(led)的晶圆级封装 - Google Patents

在单个载体管芯上的多个发光二极管(led)的晶圆级封装 Download PDF

Info

Publication number
CN104272478A
CN104272478A CN201380024621.7A CN201380024621A CN104272478A CN 104272478 A CN104272478 A CN 104272478A CN 201380024621 A CN201380024621 A CN 201380024621A CN 104272478 A CN104272478 A CN 104272478A
Authority
CN
China
Prior art keywords
led
led die
contact
wafer
tube core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380024621.7A
Other languages
English (en)
Inventor
M·J·伯格曼
K·哈伯恩
A·W·迪隆恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/608,397 external-priority patent/US9653643B2/en
Application filed by Cree Research Inc filed Critical Cree Research Inc
Publication of CN104272478A publication Critical patent/CN104272478A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/14155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

LED晶圆包括在LED衬底上的LED管芯。LED晶圆和载体晶圆是接合的。接合到载体晶圆的LED晶圆被成形。将波长转换材料施加到被成形的LED晶圆。执行切单以提供接合到单个载体管芯的多个LED管芯。通过在LED管芯中和/或在单个载体管芯中的互连将在单个载体管芯上的多个LED管芯串联地和/或并联地连接。可以将切单的器件安装在LED设备中以提供高的每单位面积光输出。描述了相关的器件和制造方法。

Description

在单个载体管芯上的多个发光二极管(LED)的晶圆级封装
相关申请的交叉引用
本申请要求2013年3月13日提出的，美国专利申请的美国专利申请本申请还要求2012年11月16日提出的，标题为Wafer LevelPackaging of Multiple Light Emitting Diodes(LEDs)on a Single CarrierDie的临时专利申请No.61/727,524的权益，就如同在此完全地陈述一样，通过引用将其公开全部并入于此。
背景技术
本发明涉及发光器件和组件及其制造相同的发光器件和组件的方法，并且更具体地，涉及在其中的发光二极管(LED)和组件。
LED是众所周知的固态发光元件，其能够根据在其上施加的电压产生光。LED通常包括具有第一和第二相对面的二极管区域，并且在其中包括n型层、p型层和pn结。阳极接触电阻地接触p型层且阴极接触电阻地接触n型层。二极管区域可以在衬底(例如蓝宝石、硅、碳化硅、砷化镓、氮化镓等等)，生长衬底上外延形成，但是完成的器件可以不包括衬底。二极管区域可以例如从碳化硅、氮化镓、磷光体化镓、氮化铝和/或基于砷化镓的材料和/或从基于有机半导体的材料制造。最终，由LED发射的光可以在可见或者紫外(UV)区中，且LED可以并入例如磷光体的波长转换材料。
具有提供用于普遍存在的白炽光灯泡的替换的目标，LED越来越多地使用在发光/照明应用中。
发明内容
在此描述的各种实施例提供了制造多个发光二极管(LED)的方法。提供了在LED衬底上包括多个LED管芯的LED晶圆，所述多个LED管芯包括在其面上的阳极接触和阴极接触，其远离LED衬底。也提供了载体晶圆。LED晶圆和载体晶圆是接合的，使得阳极接触和阴极接触邻近载体晶圆且LED衬底远离载体晶圆。成形接合到载体晶圆的LED晶圆。施加波长转换材料到被成形的LED晶圆。最终，在载体晶圆和LED晶圆上执行切单以提供多个LED管芯，其中多个LED管芯中的相应LED管芯接合到相应的载体管芯，且具有与其接合的载体管芯类似的长度和宽度。
在一些实施例中，载体晶圆被划线以限定多个载体管芯，其具有与多个LED管芯类似的长度和宽度。可以在接合之前或之后执行划线。在其它实施例中，成形包括斜切LED衬底。在其它实施例中，成形包括纹理化LED衬底。在其它实施例中，成形包括减薄或者去除LED衬底，且减薄或者去除可以继之以纹理化LED管芯。在其它实施例中，成形包括斜切LED管芯。
在一些实施例中，在所述切单之后去除相应的载体管芯。在其它实施例中，在所述切单之后至少将一个LED管芯直接安装在照明灯具安装板上且将照明灯具安装板(包括至少一个直接安装在其上的LED管芯)安装在照明灯具外壳中以提供照明灯具。在其它实施例中，执行将至少一个LED管芯直接安装在照明灯具安装板上和将照明灯具安装板安装在照明器具外壳中而不在至少一个LED管芯上提供拱顶。
在其它实施例中，载体晶圆包括在其相对面上的接触阵列和将在相对面上的相应的接触电气地连接到另一个上的通孔阵列。在其它实施例中，在相对面上的接触阵列具有在其之间的不同的尺寸。
根据在此描述的各种其它实施例的LED可以包括半导体LED管芯和载体管芯，所述半导体LED管芯包括LED外延区域，所述载体管芯电气地连接到LED管芯，其中LED外延区域和载体管芯具有在长度上在彼此的100μm之内的边。在一些实施例中，LED外延区域和载体管芯具有相同的边长。在其它实施例中，LED产生至少100流明的每瓦每平方毫米，且在一些实施例中生至少150流明的每瓦每平方毫米，且在其它实施例中至少约200流明的，在一些实施例中为冷白光，每瓦每平方毫米。在其它实施例中，LED产生至少30流明，且在一些实施例中生至少70流明，且在其它实施例中至少约140流明的暖白光每瓦每平方毫米。在一些实施例中，在载体管芯上提供阳极和阴极两者，其远离LED管芯，且在其它实施例中，LED管芯进一步包括衬底。
根据其它实施例的发光二极管可以包括半导体LED管芯和载体管芯，所述半导体LED管芯包括LED外延区域，所述载体管芯电气地连接到LED管芯，其中LED外延区域和载体管芯具有在长度上在彼此的约15％之内的边。在其它实施例中，LED外延区域和载体管芯具有在彼此的70％之内的区域，在彼此的85％之内，或具有相同的区域。在一些实施例中，LED外延区域和载体管芯具有相同的边长。在其它实施例中，LED可以产生至少45每瓦每平方毫米，且在一些实施例中至少100每瓦每平方毫米，且在其它实施例中至少约200流明，在一些实施例中为冷白光，每瓦每平方毫米。在其它实施例中，LED可以产生至少30流明，且在一些实施例中至少70流明，且在其它实施例中至少约140流明的暖白光。在一些实施例中，在载体管芯上提供阳极和阴极两者，其远离LED管芯，且在其它实施例中，LED管芯进一步包括衬底。
在其它实施例中，LED包括半导体LED管芯和电气地连接到LED管芯的载体管芯，其中LED产生至少45流明，在一些实施例中为冷白光，每瓦每平方毫米载体管芯的面积。在一些实施例中，LED产生至少100流明，且在其它实施例中至少约200流明，在一些实施例中为冷白光，每瓦每平方毫米载体管芯的面积。在其它实施例中，LED产生至少30流明，且在其它实施例中至少70流明，且在其它实施例中至少约140流明的暖白光每平方毫米载体管芯的面积。在其它实施例中，LED产生至少45流明，且在一些实施例中生至少100流明，且在其它实施例中至少约200流明的，在一些实施例中的冷白光，每瓦每立方毫米LED的体积。在其它实施例中，LED产生至少30流明，且在一些实施例中至少70流明，且在其它实施例中至少约140流明的暖白光每立方毫米LED的体积。在一些实施例中，在载体管芯上提供阳极和阴极两者，其远离LED管芯，且在其它实施例中，LED管芯进一步包括衬底。
根据其它实施例的LED包括半导体LED管芯和电气地连接到LED管芯的载体管芯，其中载体管芯有小于约2平方毫米的面积，且在一些实施例中小于约1平方毫米，且在其它实施例中约0.5平方毫米或更小的面积。在这些实施例中的任意一个，LED可以有约一毫米的高度。在其它实施例中，LED包括半导体LED管芯和电气地连接到LED管芯的载体管芯，其中LED有小于约1.5毫米的高度，且在一些实施例中小于约1毫米。
根据还其它实施例的LED可以包括半导体LED管芯，其包括半导体LED管芯和载体管芯，所述半导体LED管芯包括内面和外面和在其之间的多个侧面，所述载体管芯包括内面和外面和在其之间的多个侧面，其中LED管芯的内面电气地连接到载体管芯的内面。磷光体层直接在LED管芯的外面上延伸，直接在LED管芯的多个侧面上延伸且直接在载体管芯的多个侧面上延伸。在一些实施例中，磷光体层覆盖LED管芯的外面和LED管芯的多个侧面以及部分地覆盖载体管芯的多个侧面。在其它实施例中，磷光体层在沿着载体管芯的面的方向上伸出超出载体管芯。
然而其它实施例可以包括在磷光体层上的保护层，其远离LED管芯和载体管芯。在一些实施例中，磷光体层包括在硅树脂结合剂中的磷光体颗粒，且保护层包括没有磷光体颗粒在其中的硅层。
在其它实施例中，载体管芯的外面被配置用于LED的表面安装。此外在一些实施例中，载体管芯的外面包括诸如接触中的凹槽的特征部件，其被配置为允许识别LED的方向。
根据还其它实施例的LED可以包括载体、LED外延区域、不同于LED外延区域的主要光学部件和磷光体层，其中载体、LED外延区域、主要光学部件和磷光体层有在彼此的100μm之内的外边缘，且在其它实施例中有相同尺寸的外边缘。如在此使用的，“主要光学部件”意思指使得导致来自LED的光通量以呈现特定的发光图案的光学元件。在此描述的一些实施例中，LED外延区域的衬底可以起到主要光学部件的角色。
根据在此描述的实施例中的任意一个的LED可以与照明灯具安装板和照明灯具外壳相结合以提供照明灯具，其中载体管芯直接安装在所述照明灯具安装板上，所述照明灯具安装板安装在所述照明灯具外壳中。照明灯具在载体管芯和照明灯具外壳之间没有拱顶。
根据在此描述的各个实施例的LED照明灯具可以包括照明灯具安装板和照明灯具外壳，多个LED直接安装在所述照明灯具安装板上，包括多个安装在其上的LED的照明灯具安装板安装在照明灯具外壳中。照明灯具在相应的LED和照明灯具外壳之间没有拱顶。多个LED可以包括多个半导体LED管芯，其直接安装在照明灯具安装板上而没有在其之间的载体管芯。
最终，根据在此描述的其它实施例的制造LED照明灯具的方法可以包括：在芯片工厂处制造在其上包括波长转换材料的多个LED晶圆，切割在其上包括波长转换材料的LED晶圆以产生多个LED管芯，以及在模块工厂处或者在灯具工厂处将LED管芯安装在照明灯具安装板上以及在灯具工厂处将照明灯具安装板安装在照明灯具中。制造、切割以及安装绕过LED封装工厂。在这些实施例中，芯片、模块以及灯具工厂没有执行在多个LED管芯上提供拱顶的操作。
可以根据在此描述的其它实施例通过提供包括多个LED管芯的LED晶圆和提供载体晶圆来制造LED芯片。所述多个LED管芯包括在其面上的阳极接触和阴极接触，所述载体晶圆具有第一和第二相对面，在第一面上的多个内部的接触，和多个外部阳极接触和多个外部阴极接触，当载体晶圆接合到LED晶圆时，在第一面上的多个内部的接触被配置为：串联地和/或并联地电气连接至少两个LED管芯的阳极接触和阴极接触。LED晶圆和载体晶圆接合，使得LED管芯的阳极接触和阴极接触邻近载体晶圆的第一面，且在第一面上的多个内部的接触串联地和/或并联地电气连接至少两个LED管芯的阳极接触和阴极接触。已经接合的LED晶圆和载体晶圆被切单以提供多个LED芯片，其中相应的一个包括单个载体管芯，相应的单个载体管芯包括在其上的串联地和/或并联地电气连接的多个LED管芯，多个外部阳极接触中的至少一个和多个外部阴极接触中的至少一个。
在一些实施例中，LED晶圆包括在LED衬底上的多个LED管芯。此外，在一些实施例中至少可以去除LED衬底的一部分。在其它实施例中，在切单之前成形接合到载体晶圆的LED晶圆。在其它实施例中，在接合和切单之间将波长转换材料被施加到LED晶圆上。在其它实施例中，切单继之以将至少一个LED芯片直接地安装在照明灯具安装板上，且将照明灯具安装板(包括至少一个直接地安装在其上的LED芯片)安装在照明灯具外壳中以提供照明灯具。外壳可以是具有前灯或者尾灯外壳的交通工具。最终，在上述实施例中的任意一个中，载体晶圆可以在第二面上进一步包括至少一个外部热接触，其没有电气连接到外部阳极接触或者电气连接到外部阴极接触。
根据在此描述的各个实施例的LED芯片可以包括多个管芯，其中相应的一个包括在其面上的阳极接触和阴极接触。还提供了载体管芯，其具有相对的第一和第二面，在第一面上的多个内部的接触，和在第二面上的外部阳极接触和外部阴极接触，当载体管芯电气连接到多个LED管芯时，在第一面上的多个内部的接触被配置为串联地和/或并联地电气连接多个LED管芯的阳极接触和阴极接触，且提供在第二面上的外部阳极接触和外部阴极接触。多个LED管芯和载体管芯相互接合，使得LED管芯的阳极接触和阴极接触邻近载体管芯的第一面，且在第一面上的多个内部的接触串联地和/或并联地电气连接多个LED管芯的阳极接触和阴极接触。
在一些实施例中，相应的LED管芯包括在LED衬底上的LED外延区域。此外，相应的LED可以包括侧壁，其至少一部分斜向LED管芯的面。在其它实施例中，相应的LED管芯的与阳极接触和阴极接触相对的面包括纹理化的面。在其它实施例中，相应的LED管芯的与阳极接触和阴极接触相对的面包括在其上的波长转换材料。在其它实施例中，相应的LED管芯的与阳极接触和阴极接触相对的面包括在其上的保护材料。可以提供纹理化、波长转换材料和保护材料的各种组合和子组合。在其它实施例中，在载体管芯上提供安装衬底，远离多个LED管芯。还提供了从安装衬底的面延伸，跨载体管芯和多个LED管芯的拱顶。还可以提供多个拱顶，其中相应的一个在相应的LED管芯上，远离其阳极接触和阴极接触。还可以在相应的管芯上提供多个透镜，远离其阳极接触和阴极接触。如上面描述的，LED芯片可以与照明灯具外壳相结合。最终，在此描述的实施例中的任意一个中，载体管芯可以包括硅。
根据在此描述的各种其它实施例的LED芯片，可以使用在LED衬底中的图形化的内部互连层，串联地和/或并联地电气连接多个LED管芯。根据这些实施例的LED芯片可以包括LED衬底，其包括多个LED管芯，相应的LED管芯包括阳极和阴极。在多个LED管芯中提供图形化的内部互连层，其被配置为选择性地串联地和/或并联地电气连接多个LED管芯的阳极和阴极。LED管芯阳极接触电气连接到至少一个阳极。LED管芯阴极接触电气连接到至少一个阴极。在一些实施例中，图形化的内部互连层包括图形化的内部的金属层，其选择性地在多个LED管芯之间延伸，以选择性地串联地和/或并联地电气连接多个LED管芯的阳极和阴极。
在一些实施例中，LED衬底包括在邻近的LED管芯之间的斜切的侧壁。此外，LED衬底在其外周处可以包括斜切的边缘。波长转换材料可以被提供在远离载体衬底的LED衬底上，且延伸到在邻近的LED管芯之间的斜切的侧壁上。波长转换材料层还可以延伸到在LED衬底的外周处的斜切的边缘上。在其它实施例中，波长转换材料层进一步延伸到在LED衬底的外周处的LED的侧壁上。
根据上面描述的实施例中的任意一个的LED芯片还可以包括具有第一和第二相对面的载体管芯，载体管芯具有在第一面上的第一阳极接触和第一阴极接触，和在第二面上的第二阳极接触和第二阴极接触。载体管芯接合到LED衬底，使得多个LED管芯邻近第一面，第一阳极接触电气连接到LED管芯阳极接触，且第一阴极接触电气连接到LED管芯阴极接触。还可以在载体管芯的第二面上提供安装衬底，且电气连接到第二阳极接触和第二阴极接触。LED芯片还可以与照明灯具外壳结合(载体管芯安装在其中)以提供照明灯具。载体管芯还可以在第一面和/或在第二面上包括至少一个外部热接触。载体管芯在一些实施例中可以包括硅，且在其它实施例中还可以包括反射器。
根据在此描述的各个实施例可以通过提供包括多个LED管芯的LED晶圆制造多个LED芯片，相应的LED管芯包括阳极和阴极。LED晶圆在多个LED管芯中进一步地包括图形化的内部互连层，其被配置为选择性地串联地和/或并联地电气连接至少两个LED管芯的相应的阳极和阴极。LED晶圆进一步包括多个LED管芯阳极接触和多个LED管芯阴极接触，其中相应的一对电气连接到相应的至少两个LED管芯的相应的阳极和阴极，所述LED管芯串联地和/或并联地连接。还提供了载体晶圆，载体晶圆具有第一和第二相对面，在第一面上的多个第一接触，和在第二面上的多个第二接触，当载体晶圆接合到LED晶圆时，所述第一接触中相应的一对被配置为电气连接到相应的至少两个LED管芯的相应的一对LED管芯阳极接触和阴极接触，所述LED管芯串联地和/或并联地连接，所述第二接触中相应的一对电气连接到相应的一对第一接触。LED晶圆和载体晶圆接合，使得LED管芯的阳极接触和阴极接触邻近载体晶圆的第一面，且相应的一对LED管芯阳极接触和阴极接触电气连接到在第一面上的相应的一对第一接触。已经接合的LED晶圆和载体晶圆随后被切单以提供多个LED芯片，其中相应的一个包括单个载体管芯，相应的单个载体管芯包括在其上的串联地和/或并联地电气连接的多个LED管芯。
在一些实施例中，LED晶圆在衬底上包括多个LED管芯，且在接合和切单之间衬底被成形。在其它实施例中，在成形之后，在切单之前，波长转换材料被施加到接合到载体晶圆的LED晶圆。在其它实施例中，切单可以继之以直接地安装至少一个LED芯片在照明灯具安装板上，且安装照明灯具安装板(包括至少一个直接安装在其上的LED芯片)在照明灯具外壳中以提供照明灯具。
在一些实施例中，衬底的成形包括斜切在邻近的LED管芯之间的衬底。在一些实施例中，LED晶圆包括在串联地和/或并联地连接的邻近的LED管芯之间的多个第一沟槽，和在邻近的串联地或者并联地连接的LED的组之间的多个第二沟槽，其中第二沟槽比第一沟槽深。在这些实施例中，斜切可以使多个第二沟槽露出，而不使多个第一沟槽露出。此外，在这些实施例中，斜切可以继之以施加波长转换材料到被斜切的衬底，使得波长转换材料在远离载体晶圆的衬底的面上延伸，延伸到通过斜切露出的衬底的斜切的面上，以及延伸到露出的多个第二沟槽上。在一些实施例中可以通过喷涂施加波长转换材料。
LED晶圆自身可以通过以下制造：制造多个用于在LED晶圆上的多个LED管芯的阳极和阴极，在多个阳极和阴极上形成第一绝缘层，在第一绝缘层上形成图形化的内部互连层，所述内部互连层被配置为选择性地串联地和/或并联地电气连接至少两个LED管芯的相应的阳极和阴极，在图形化的内部互连层上形成第二绝缘层，且在第二绝缘层上形成多个LED管芯阳极接触和LED管芯阴极接触。
此外，在形成图形化的内部互连层之前，在串联地和/或并联地连接的邻近的LED管芯之间可以形成多个第一沟槽。在这些实施例中，图形化的内部互连层可以形成以跨第一沟槽延伸，所述第一沟槽在至少两个选择性地串联地和/或并联地连接的LED管芯的阳极和阴极之间。在其它实施例中，还在串联地和/或并联地连接的LED管芯的组之间形成多个第二沟槽。此外，在其它实施例中，在串联地和/或并联地连接的LED管芯的组之间的多个第二沟槽，比在串联地和/或并联地连接的邻近的LED管芯之间的多个第一沟槽形成得深。
通常，根据在此描述的各个实施例制造LED芯片的方法可以包括：提供包括多个LED管芯的LED晶圆和提供载体晶圆，多个LED管芯包括在其面上的阳极接触和阴极接触；载体管芯具有第一和第二相对面，在第一面上的多个内部的接触，和在第二面上的至少一个外部阳极接触和外部阴极接触，其中LED晶圆和/或载体晶圆被配置为串联地和/或并联地电气连接至少两个LED管芯的阳极接触和阴极接触。LED晶圆和载体晶圆是接合的，使得LED管芯的阳极接触和阴极接触邻近载体晶圆的第一面。已经接合的LED晶圆和载体晶圆随后被切单以提供多个LED芯片，其中相应的一个包括单个载体管芯，相应的单个载体管芯包括在其上的串联地和/或并联地电气连接的多个LED管芯，外部阳极接触和外部阴极接触。在一些实施例中，多个LED管芯包括图形化的内部互连层，其被配置为选择性地串联地和/或并联地电气连接至少两个LED管芯的阳极接触和阴极接触。在其它实施例中，载体晶圆包括多个接触，其被配置为选择性地串联地和/或并联地电气连接至少两个LED管芯的阳极接触和阴极接触。
此外，通常，根据在此描述的各个实施例的LED芯片包括在共同的衬底中的多个LED管芯和载体管芯，多个LED管芯中相应的一个包括在其面上的阳极接触和阴极接触；载体管芯具有第一和第二相对面，在第一面上的多个内部的接触，和在第二面上的外部阳极接触和外部阴极接触，其中在共同的衬底中的多个LED管芯和/或载体管芯被配置为串联地和/或并联地电气连接多个LED管芯的阳极接触和阴极接触。多个LED管芯和载体管芯相互接合，使得LED管芯的阳极接触和阴极接触邻近载体管芯的第一面，且多个LED管芯的阳极和接触串联地和/或并联地连接。在一些实施例中，多个LED管芯包括图形化的内部互连层，其被配置为选择性地串联地和/或并联地电气连接至少两个LED管芯的阳极接触和阴极接触。在其它实施例中，载体晶圆包括多个接触，其被配置为选择性地串联地和/或并联地电气连接至少两个LED管芯的阳极接触和阴极接触。
附图说明
图1A-1P和1S-1U是根据在此描述的各个实施例的在中间和最后的晶圆级封装期间的一个或多个LED的截面图。
图1Q和1R是图1K的载体衬底的底视图。
图2是根据在此描述的各个实施例的在照明灯具中的LED管芯的截面图。
图3是根据在此描述的各个实施例的LED灯具制造的流程图。
图4是传统的灯具制造的流程图。
图5是更详细的传统的灯具制造的流程图。
图6是根据在此描述的各个实施例的在照明灯具中的LED管芯的截面图。
图7和8是根据在此描述的各种其它实施例的LED的晶圆级封装的流程图。
图9A是根据在此描述的各个实施例的安装板和多个安装在其上的LED管芯的截面图。
图9B是图9A的俯视图。
图10A是在载体衬底上的LED管芯的传统封装的截面图。
图10B是图10A的俯视图。
图11示出了根据在此描述的各个实施例的晶圆级封装LED的性能。
图12A是从侧面拍摄的根据在此描述的各个实施例的原型LED的照片。
图12B是从底部拍摄的根据在此描述的各个实施例的原型LED的照片。
图12C是从侧面拍摄的根据在此描述的各个实施例的原型LED的另一个照片。
图12D是从顶部拍摄的根据在此描述的各个实施例的原型LED的照片。
图12E是从顶部拍摄的根据在此描述的各个实施例的原型LED的照片。
图13A是从底部拍摄的根据在此描述的各个实施例的原型LED的照片。
图13B是从顶部拍摄的根据在此描述的各个实施例的原型LED的照片。
图13C是根据在此描述的各个实施例的原型LED的侧视图。
图14是在晶圆切单和背面接触的偏置之后根据在此描述的各个实施例的原型LED的一系列照片。
图15是示出了根据在此描述的各个实施例(远的右侧)的原型LED和其它LED的相对尺寸的照片。
图16是在切单、安装在安装板上和安装在LED灯具中之后根据在此描述的各个实施例的原型LED的一系列的照片。
图17-27是根据在此描述的各个实施例的LED芯片的截面图。
图28A-28C是根据在此描述的各个实施例的在载体管芯上的LED管芯的顶视图。
图29A-29C分别是根据在此描述的各个实施例的，在LED封装中的的LED芯片的顶视图、侧视图和底视图。
图30A-30C是根据在此描述的各个实施例的LED管芯的截面图。
图31是根据在此描述的各个实施例的位于LED管芯上的透镜的顶视图。
图32是根据在此描述的各个实施例的LED管芯的截面图。
图33包括封装的LED组件的照片。
图34是根据在此描述的各种实施例的载体管芯的底视图。
图35是根据在此描述的各个实施例的LED芯片的顶视图。
图36是根据在此描述的各个实施例的可以执行以制造LED芯片的操作的流程图。
图37是根据在此描述的各个实施例的发光二极管的截面图。
图38-49是根据在此描述的各个实施例，在其中间和最后的制造期间，LED芯片的截面图。
图50和52是根据在此描述的各个实施例的LED芯片的底视图。
图53A和53B是根据在此描述的各个实施例的在安装板上的LED芯片的照片。
图54和55是根据在此描述的各个实施例的发光二极管的截面图。
图56是图55中示出的LED结构的一部分的详细的图。
图57A、58A、59A、60A和61A是根据一些实施例制造的中间LED器件结构的俯视图，且图57B、58B、59B-59F、60B和61B分别是图57A、58A、59A、60A和61A中示出的中间LED器件结构的截面图。
图62、63A、63B和64是根据在此描述的各种进一步实施例的发光二极管的截面图。
图65A是根据在此描述的一些进一步实施例的LED结构的俯视图。
图65B和65C是根据在此描述的各个实施例的图65A的LED结构的截面图。
图66A是根据在此描述的一些进一步实施例的LED结构的俯视图。
图66B和66C是根据在此描述的各个实施例的图66A的LED结构的截面图。
具体实施方式
现在将参考附图更充分地描述本发明，在附图中示出了本发明的实施例。然而，本发明可以被具体实现为许多不同的形成并且不应该被认为其限于在此所述的实施例。相反，这些实施例被提供来使得本公开将是彻底且完全的，并且将充分地向本领域技术人员表达本发明的范围。在附图中，为了清楚起见层和区域的尺寸以及相对尺寸可能被夸大。自始至终类似的数字指的是类似的元件
应当理解，在元件(例如层、区域或者衬底)被描述为在其它元件“上”时，它可以直接位于其它元件上或者也可能存在夹在中间的元件。此外，例如“在...之下”或者“覆在...上面”的相对术语在此可以被使用来描述一个层或区域与另一层或区域相对于如图中所示出的衬底或底部层的关系。应当理解，这些术语意图包含除在图中描述的方向之外的器件的不同方向。最后，术语“直接地”意思指没有夹在中间的元件。如在此使用的，术语“和/或”包括关联的列出项目中的一个或更多个的任何及所有的组合且可以简写为“/”。
应当理解，虽然在此可以使用术语第一、第二等等来描述各种元件、组件、区域、层和/或部分，这些元件、组件、区域、层和/或部分不应该受限于这些术语。这些术语仅被用来将一个元件、组件、区域、层或部分与另一区域、层或部分区分开。因此，在不脱离本发明教导的情况下在下面讨论的第一元件、组件、区域、层或部分也可以被称为第二元件、组件、区域、层或部分。
参考截面的和/或其它示例(其是本发明的理想实施例的示意图)在此描述本发明的实施例。同样地，作为例如制造技术和/或容差的结果的与示例形状的偏离将是可能发生的。因此，本发明实施例不应该被认为限于在此示出的区域的特定形状而是将包括例如由制造产生的在形状上的偏差。例如，由于正常的制造公差，被示出或描述为矩形的区域通常将具有圆的或弯曲的部分。因此，在图中示出的区域实际上是示意性的并且它们的形状不意图示出器件的区域的精确形状并且不意图限制本发明的范围，除非在此另有定义。
除非在此另有定义，否则在此使用的所有术语(包括技术的和科学的术语)都具有与本发明所属领域的技术人员通常理解的相同的意思。还将理解，术语(例如在通常使用的词典中确定的那些)应该被解释为具有与它们在相关技术和本说明书的背景中的意思指一致的意思，并且将不会从理想化的或过度形式的意义上来解释，除非在此明白地如此定义。
为了便于理解在此的描述，现在将通常参考在基于碳化硅(SiC)的生长衬底上的基于氮化镓(GaN)的发光二极管描述一些实施例。然而，本领域技术人员将理解，本发明的其它实施例可以根据生长衬底和外延层的各种不同的组合。例如，组合可以包括：在GaP生长衬底上的AlGaInP二极管；在GaAs生长衬底上的InGaAs二极管；在GaAs生长衬底上的AlGaAs二极管；在SiC或者蓝宝石(Al2O3)生长衬底上的SiC二极管和/或在氮化镓、碳化硅、氮化铝、蓝宝石、氧化锌和/或其它生长衬底上的基于III族氮化物的二极管。此外，在其它实施例中，生长衬底可以不必出现于成品中。例如，在形成发光二极管之后可以去除生长衬底，和/或在去除生长衬底之后可以在发光二极管上提供接合的衬底。在一些实施例中，发光二极管可以是由Cree,Inc.ofDurham,North Carolina North Carolina制造和销售的基于氮化镓的LED器件。
在此描述的各种实施例可以通过在晶圆级执行像封装的处理步骤来增强LED的流明/美元性能，以允许减少分立级LED管芯或者芯片的处理及其封装的组装。因此，在此描述的各种实施例可以将芯片或者管芯的制造和封装合并到较少的步骤中，因此通过执行管芯的晶圆级处理而不是组件级处理以允许并行处理成本降低的杠杆作用是可行的。在此描述的各种实施例可以将管芯和组件切单移动到LED灯制造线的末端。此外，在此描述的各种实施例也可以减少在LED管芯和LED封装测试之间的冗余的特征化步骤，其可以允许进一步降低制造费用，诸如劳动力、在产时间和资本费用。最终，在此描述的各种实施例可以将LED管芯紧密地封装在安装板上以允许增强的发光效率。
在此描述的各种实施例可以起因于如下认识：传统地，LED管芯被切单和分类，且放置在管芯片上，所述管芯片被运往组件工厂，仅仅从管芯片上去除管芯且将管芯重新置于面板上。因此，传统的LED制造始于晶圆，切单晶圆并且随后基本上重新组装晶圆，仅再次重复切单继之以测试和测量的过程。在此描述的各种实施例可以提供制造LED的方法和制造LED照明灯具的方法，其可以至少部分地减少或者消除这些冗余。此外，在此描述的各种实施例可以提供这样制造的LED和LED照明灯具。
图1A是包括多个LED管芯的LED晶圆的截面图。参考图1A，LED晶圆100包括分别具有第一和第二相对面110a、110b的二极管区域110并包括在其中的n型层112和p型层114。可以提供其它层或者区域，其可以包括量子阱、缓冲层等等，其不必在此描述。此外，n型层112和p型层114可以彼此邻近以形成p-n结或者可以彼此间隔开。层的一方或者双方可以在二极管区域110的表面处或者可以埋在二极管区域内。阳极接触160电阻地接触p型层114并延伸在第一面110a上。阳极接触160可以直接电阻地接触p型层114，或者可以通过一个或多个导电通孔162和/或其它中间层电阻地接触p型层114。阴极接触170电阻地接触n型层112并也延伸在第一面110a上。阴极接触可以直接电阻地接触n型层112，或者可以通过一个或多个导电通孔172和/或其它中间层电阻地接触n型层112。如图1A所示，都延伸在第一面110a上的阳极接触160和阴极接触170是共面的。
在此二极管区域110也可以称为“LED外延区域”或者简单地称为“LED外延”，因为它是典型地外延在衬底120上形成的。例如，基于III族氮化物的LED外延110可以形成在碳化硅生长衬底上。在一些实施例中，生长衬底可以存在于成品中。在其它实施例中，生长衬底可以被减薄或者去除。在其它实施例中，可以提供不同于生长衬底的其它衬底，并且其它衬底可以在去除生长衬底之后接合到LED。LED外延110限定多个LED管芯110'。
再次如图1A中所示，衬底120，例如透明的碳化硅生长衬底或者透明的蓝宝石生长衬底，被包括在二极管区域110的第二面110b上。衬底120包括邻近二极管区域110的第二面110b的内面120c和远离内面120c的外面120b。
图1B示出了载体晶圆180，其包括主体182，其可以包括氮化铝(AlN)、氧化铝和/或硅。在其它实施例中，可以使用金属芯衬底、印刷电路板和/或其它载体晶圆。载体晶圆180包括载体晶圆面182a和在其上的阳极衬垫184和阴极衬垫186。阳极和阴极衬垫可以包括镀银的铜和/或其它导电材料。封装的器件阳极192和封装的器件阴极194可以被提供在主体182的第二面182b上，且可以使用延伸在主体182中和/或围绕主体182延伸的内部通孔和/或导电层196与阳极衬垫184和阴极衬垫186分别连接。载体晶圆180也可以在其中包括静电放电保护器件。在一些实施例中，主体182包括硅，并且通孔196可以使用传统的穿通硅通孔(TSV)技术制造。在一些实施例中，载体晶圆180大约100μm厚，且在其它实施例中，载体晶圆的厚度可以在约30μm到约500μm之间。在一些实施例中，阳极和阴极衬垫和封装的器件阳极和阴极可以不到约10μm厚。
在图1B中，阳极衬垫184和封装的器件阳极192具有大约相同的尺寸和形状。此外，阴极衬垫186和封装的器件阴极194也有大约相同的尺寸和形状。然而，这不是必须的情况。例如，如图1K中所示，封装的器件阳极192和/或封装的器件阴极194可以小于相应的阳极衬垫184和阴极衬垫186。因此，由于在封装制造级处的布置能力可能是低的，因此可以在封装的器件阳极192和阴极194之间提供更多的分离以提供更封装友好的环境。如图1K所示，可以在封装的器件阳极192和封装的器件阴极194之间提供更宽的间隙。因此，封装的器件阳极192和/或封装的器件阴极194可以被配置用于表面安装。因此，图1B和1K示出了载体晶圆，其包括在其相对面上的接触阵列和通孔阵列，通孔阵列将在相对面上的相应接触电气地彼此连接。此外，图1K示出了实施例，其中在相对面上的接触阵列中的相应接触在其之间具有不同的尺寸。
更具体地，根据在此描述的各个实施例，图1Q和1R示出了在载体晶圆180上的阳极衬垫184、封装的器件阳极192、阴极衬垫186和封装的器件阴极194的配置。如图1Q所示，封装的器件阳极192可以大于阳极衬垫184，且封装的器件阴极194可以小于阴极垫186，以便于LED的表面安装。在其它实施例中，如图1R所示，在封装的器件阳极192和封装的器件阴极194之间可以比在阳极衬垫184和阴极衬垫186之间存在更多的间距，以便于LED的表面安装。此外，例如可以在封装的器件阴极194中提供诸如凹槽193的特征以允许识别LED的方向。根据各种其它实施例，也可以提供其它类型的方向识别特征，且可以在封装的器件阳极192中、在封装的器件阴极194中和/或在载体管芯的主体180中提供方向识别特征。因此，载体管芯可以被配置用于LED的表面安装和/或允许LED的方向识别。在一些实施例中，载体具有约0.7mm×0.7mm的尺寸，封装的器件阴极194可以具有约0.65mm×0.25mm的尺寸，封装的器件阳极192可以具有0.65mm×0.25mm的尺寸，且在封装的器件阳极192和封装的器件阴极194之间的间距可以约为0.15mm。
图1A示出了LED晶圆，其被配置用于倒装安装在例如图1B的载体晶圆180的载体晶圆上。倒装安装的发光二极管管芯的各种配置可以用于在此描述的各个实施例中的LED晶圆中。根据在此描述的各个实施例的其它发光器件可以被配置用于非倒装安装在安装衬底上，如例如在2009年8月10日提出的Bergmann等人的美国专利申请公开2011/0031502，题为"Light Emitting Diodes Including Integrated BacksideReflector and Die Attach"中描述和示出的，其转让给本申请的受让人，通过引用将其公开全部并入于此，就如同在此完整陈述一样。此外，根据在此描述的各个实施例的其它发光器件可以被配置为垂直发光器件，如例如在2002年1月25日提出的授予Slater,Jr等人的美国专利6,791,119，题为“Light Emitting Diodes Including Modifications forLight Extraction”中描述和示出的，其转让给本申请的受让人，通过引用将其公开全部并入于此，就如同在此完整陈述一样。
图1B还示出了在载体晶圆180的第二面182b中的多个划线190，其限定多个载体管芯，所述载体管芯具有与在LED晶圆100上的多个LED管芯110'类似的长度和宽度。可以使用金刚石工具、激光和/或其它传统的划线技术进行划线。此外，如下面将描述的，划线可以不需在图1B中执行，而是可以在将LED晶圆100附接到载体晶圆180之后执行。
因此，图1A示出了提供LED晶圆100，其包括在LED衬底120上的多个LED管芯110'，所述多个LED管芯110'包括在其远离LED衬底120的面110a上的阳极接触和阴极接触160、170。图1B示出了提供载体晶圆180以及还示出了载体晶圆的可选的划线190以限定多个载体管芯180'，所述载体管芯180'具有与多个LED管芯110'类似的长度和宽度。
现在参考图1C，LED晶圆100和载体晶圆180被接合，使得阳极接触和阴极接触160、170邻近载体晶圆180，且LED衬底120远离载体晶圆180。更具体地，如图1C所示，LED晶圆100安装在载体晶圆180上，这样使得第一面110a邻近第一载体晶圆面182a，第二面110b远离载体晶圆180，阳极衬垫184邻近阳极接触160，且阴极衬垫186邻近阴极接触170。在一些实施例中，使用诸如共熔金/锡焊料层188的接合层以电气地、热地和/或机械地将阳极接触160连接到阳极衬垫184，且将阴极接触170连接到阴极衬垫186。在其它实施例中，例如使用热压结合或其它技术可以提供阳极接触160到阳极衬垫184的直接附接和阴极接触170到阴极衬垫186的直接附接。
现在参考图1D，成形接合到载体晶圆180的LED衬底120。在图1D中，通过例如使用锯片、激光、湿法和/或干法刻蚀、和/或其它传统的斜切技术在衬底120的第二面120b中形成斜切210来使成形发生。可以提供斜切和/或刻面的各种形状。例如，可以在外面上执行“X”-形切割，且也可以执行侧壁斜切210。在斜切之前或者之后，衬底120可以被减薄。在其它实施例中，整个LED衬底120可以被去除。此外，在一些实施例中，在图1C中如果载体晶圆180的划线没有在附接之前进行，则在图1D中划线可以在附接之后进行。
在图1D中，斜切210延伸到衬底120的第二面120b中。然而，也可以提供延伸穿过衬底120的更深的斜切。在其它实施例中，斜切可以延伸到二极管区域110中，且在一些实施例中斜切可以延伸穿过二极管区域110。在其它实施例中，斜切可以延伸到载体晶圆180的主体182中。因此，例如，如图1L所示，斜切210'延伸穿过衬底120，穿过二极管区域110并进入载体晶圆180的主体182中。通过提供更深的斜切，后续的磷光体的涂层(下面描述)可以沿着二极管区域110的边缘或者侧壁延伸，并可以减少或者防止来自LED的不期望的边缘发射的产生。例如，当蓝色LED和沿着二极管区域的边缘或者侧壁延伸的黄色磷光体一起使用时，可以减少或者防止不期望的蓝色边缘发射。
也如上面所提到的，在一些实施例中，整个LED衬底120可以被去除。因此，如图1M所示，衬底120被完全去除。衬底去除可以在斜切之前或者之后发生。在其它实施例中，衬底可以在斜切之前被减薄，并且剩余的衬底可以在斜切之后被去除。
现在参考图1E，波长转换材料220被施加到已经成形的LED衬底120。可以根据各种配置提供波长转换材料220，其在此也通常称为“磷光体”。在一些实施例中，二极管区域110被配置为发射蓝光，例如具有约450-460nm的主波长的光，且波长转换层220包括黄色磷光体，例如YAG:Ce磷光体，其具有约550nm的峰值波长。在其它实施例中，二极管区域110被配置为在其通电时发射蓝光，且波长转换材料220可以包括黄色磷光体和红色磷光体的混合物，例如基于CASN的磷光体。在其它实施例中，二极管区域被配置为在其通电时发射蓝光，且波长转换材料220可以包括黄色磷光体、红色磷光体和绿色磷光体的混合物，例如LuAG:Ce磷光体颗粒。此外，这些和/或其它磷光体的颜色和/或类型的不同组合和子组合可以被使用在混合物中和/或分离的层中。可以使用包括喷、涂覆和/或其它技术的各种技术来施加磷光体。也可以应用磷光体预成型
类似地，对于在图1M中示出的深的斜切的实施例，可以根据上述实施例中的任意一个(如例如图1N中示出的)施加波长转换材料220。如已经提到的，通过用磷光体涂覆二极管区域110，可以减少或者防止例如来自二极管区域的侧壁或者边缘的过量的蓝光的不期望的发射。
现在参考图1F，随后在已经被划线的载体晶圆180和LED晶圆100上执行切单230，所述LED晶圆100已经接合到载体晶圆180而且已经成形210而且具有施加于其的波长转换材料220。可以使用传统的切单技术使切单沿着对应于划线190的切单线230发生。如图1G所示，切单提供多个LED管芯110'，其中相应的一个接合到相应的载体管芯180'。阳极192和阴极194被提供在载体管芯182上，远离LED管芯110。此外，衬底120也可以被提供。注意仅仅在图1G中示出了这些LED管芯/载体管芯中的一个。图1O示出了图1N的切单的LED器件，其中未包括衬底120，且磷光体涂层220沿着LED管芯110的侧壁延伸。
参考回图1D，其示出了通过斜切成形的衬底。然而，如现在将与图1H-1J结合被描述的，可以提供衬底成形的其它技术。具体地，图1H示出了在外衬底面上提供纹理212，继之以波长转换材料220的施加。可以使用刻蚀和/或其它技术进行纹理化。也可以进行衬底减薄。在其它实施例中，可以去除整个LED衬底120，且可以进行二极管区域110的第二面的纹理化。
如也在图1F中示出的，图1I示出了纹理化的器件的切单。图1J示出了具有纹理化衬底的产生的LED管芯。也应理解，在其它实施例中，斜切和纹理化可以结合，例如通过使用锯片以提供图1D的斜切并且随后如图1H所示在露出的表面进行纹理化。在其它实施例中，可以去除衬底120，且可以提供LED110'的第二(外)面110b的纹理化。图1P示出了纹理化的器件的切单，其受到深的斜切，如在图1N中示出的。纹理化可以延伸在LED管芯的第二(外)面110b上和/或可以沿着其侧壁延伸。另外，也可以在LED管芯的第二面110b上提供X-切割。
图1S-1U也示出了根据在此描述的各种其它实施例的器件的切单。具体地，在图1S中，图1L的深的斜切的包括成形的衬底120的晶圆在磷光体层被施加于该晶圆之后被切单。因此，如图1S所示，半导体LED管芯包括外面120b、内面110a和多个在其之间的侧壁110c。载体管芯180'包括外面182a、内面182b和多个在其之间的侧壁182c。LED管芯110'的内面110a电气地连接到载体管芯182的内面182b。磷光体层220直接在LED管芯110'的外面120b上延伸，直接在LED管芯110'的多个侧壁110c上延伸且直接在载体管芯的多个侧壁182c上延伸。在一些实施例中，磷光体层覆盖LED管芯110'的外面120b和LED管芯110'的多个侧壁110c，且部分地覆盖载体管芯180'的多个侧壁。还有如图1S中示出的，磷光体层220可以沿着载体管芯180'的内面182b和外面182a的方向伸出超出载体管芯182。因此，在图1S中，磷光体层可以在水平方向上伸出超出载体管芯体182的侧壁182c。可以例如通过成形发生的深度和/或轮廓，通过提供的磷光体层的厚度和/或通过其它技术控制磷光体层220的伸出的程度。
图1T示出了其它实施例，其中提供了半导体LED管芯120的外面120b的纹理化212，也如例如在图1J中示出的。
图1U示出在磷光体层220上增加保护层222。在一些实施例中，磷光体层220可以在结合剂(例如硅树脂结合剂)中包括磷光体颗粒，且保护层222可以包括如下的层(例如硅树脂层)，所述层包括例如与硅树脂结合剂相同的硅树脂，在其中没有磷光体颗粒。可以在切单之前和/或之后增加保护层220。
图1G、1J、1O、1P、1S、1T和1U也示出了根据其它实施例的LED，其包括载体180'、LED外延区域110、主要的光学部件(例如衬底120，其与LED外延区域110不同)，和磷光体层220。在一些实施例中，载体180'、LED外延区域110、主要的光学部件120和磷光体层220具有在彼此的外边缘，在一些实施例中，例如当衬底被去除时，主要的光学部件可以是其它合适的材料和/或构造，例如模制的硅树脂透镜。
图2示出了将LED管芯(例如图1G、1J、1O、1P和/或1S-1U的LED管芯)封装到LED灯具中。具体地，如图2所示，至少一个LED管芯320(其可以对应于图1G、1J、1O、1P和/或1S-1U的产品)被直接安装在照明灯具安装板310上。照明灯具安装板310随后被安装在照明灯具外壳330中以提供照明灯具340。如图2所示，照明灯具在LED管芯320和照明灯具外壳330之间没有拱顶。应当理解，如在此使用的，“拱顶”可以包括平滑的或者有刻面的结构。应当理解，在图2中以极大地简化的形式示出了照明灯具340，且其没有包括驱动器电路、电源、散热和/或其它传统的元件。此外，外壳330可以包括不透光的/反射的部分330a和透明部分330b以允许光从外壳射出。
图3是根据在此描述的各个实施例LED灯具制造的流程图。参考图3，例如在图1A中示出的，在块410处制造LED晶圆。在块420处，如例如在图1B或者1K中示出的，载体晶圆被制造，且被可选地划线。在块430处，如例如在图1C中示出的，LED晶圆和载体晶圆接合。划线也可以可选地发生。如例如在图1D、1H、1L和/或1M中示出的，在块440处衬底随后被成形。在块450处，如例如在图1E、1H和/或1N中示出的，磷光体被施加。
还有如在图3中示出的，块410-450的全部操作可以发生在“芯片工厂”处。因此，衬底载体接合(块430)、衬底成形(块440)和磷光体施加(块450)可以在芯片工厂处在晶圆级执行而不是在封装工厂处在管芯级被施加。
继续图3的描述，可以随后在块460处执行晶圆(在块450处由芯片工厂提供)的测试，且如例如在图1F和/或1I中示出的，在块460处还可以执行切单。在块460处，测试可以在切单之前和/或之后执行。测试和切单可以发生在独立的“模块工厂”处，或者可以发生在芯片工厂处或者在“灯具工厂”处。因此，在一些实施例中，来自块450的完成的晶圆可以被运往灯具工厂，所述灯具工厂随后负责测试、切单和集成成为灯具。可选地，在需要时，图1G或者1J的整个载体管芯180'可以在灯具制造过程中的任何期望点处被去除。随后，在块480处，如例如在图2中示出的，LED(例如图1G、1J、1O、1P和/或1S-1U的LED)被安装在灯具板上，且在块490处，也如在图2中示出的，灯具板被安装在灯具外壳上。
如例如在图3中示出的，在此描述的各种实施例可以消除封装工厂的需要并且还可以消除模块工厂的需要。芯片制造者可以将完成的晶圆从芯片工厂运送到灯具工厂或者模块工厂。
形成鲜明对比的，图4提供了传统的灯具制造的概述。如在块510中所示出的，在芯片工厂处LED晶圆被制造且切单。切单的LED芯片随后被放置在管芯片上并且发送给封装工厂，在那里在块520处，管芯被封装。例如，管芯被安装在子基板或者其它衬底上，密封，并且将拱顶放置在密封封装上。封装的LED随后被运往模块工厂或者灯具工厂，在其中它们被安装在设备板上，如在块530处所示出的。在灯具工厂处，封装的LED被安装在灯具外壳中，如在块540处所示出的。
图5示出了传统的灯具制造的更详细的流程图。如在块610处示出的，LED晶圆被制造。随后，在块620处，执行晶圆级操作(例如，管芯接触形成和电气测试)。在块630处，LED管芯被切单、测试和分类。在块640处，分类的LED管芯被组装到分类的管芯片上。分类的管芯片随后被运送到封装工厂，在那里，在块660处，面板被填充且磷光体被施加，且面板再次被测试、切单、封装和分类。最终，执行块530和540的操作。
如上所述，在此描述的各种实施例可以通过消除/减少制造步骤并且甚至消除对一个或两个独立的工厂(封装工厂和/或模块工厂)的需要而提供在LED的制造过程中的改善的效率。此外，根据在此描述的各个实施例也可以提供改善的发光效率。例如，图6示出了LED照明灯具340，其包括照明灯具安装板310和多个直接安装其上的LED管芯(诸如图1G、1J、1O、1P和/或1S-1U的LED管芯)。可以使用根据在此描述的任何实施例的LED管芯。提供照明灯具外壳330，其中照明灯具安装板310安装在外壳330中，该照明灯具安装板310包括安装其上的多个LED管芯。如图6所示，LED管芯可以被安装在外壳中而不需要密封和拱顶。因此，照明灯具340在相应的LED管芯110'/110”和照明灯具外壳330之间没有拱顶。因为不需要拱顶，LED可以被封装地比传统的情况紧密得多。由此可以提供更高的每单位面积光输出。此外，虽然在图6中示出了图1G的实施例，然而在LED安装板310上安装之前，载体管芯180'也可以可选地被从LED管芯110'去除，使得多个LED管芯110'可以被直接安装在照明灯具安装板上而没有在其之间的载体管芯。
图7是根据各种其它实施例的LED晶圆/载体晶片制造的流程图。如图7所示，如例如在图1A中示出的，在块702处制造LED晶圆100，且在块704处执行晶圆处理以便提供包括金属化的标准晶圆制造操作。如例如在图1M中示出的，在块706处，诸如衬底减薄(包括衬底去除和/或纹理化)的衬底成形可以可选地发生，以提供厚度例如在约330μm和约390μm之间的最终的LED晶圆。如例如在图1B和1K中示出的，在块712处，制造诸如硅晶圆的载体，在块714处形成通孔，且在块716处载体晶圆的两面形成图案以提供接触。如例如在图1C中示出的，在块722处，晶圆和载体被对准并且随后在块724处接合。如将在图8中描述的，接合的器件随后继续进行在块726处的后端处理操作。本领域技术人员应理解图7的全部操作可以在芯片工厂(也通常被称为“Fab”)执行。
图8示出了还可以在芯片工厂或者在模块/灯具工厂处发生的后端处理流程。参考图8，在块732处，接合在一起的LED晶圆和载体被安装在带上。在块734处，如果适用，则晶圆成形可以发生。如例如在图1H中示出的，成形可以包括"X"-切割或者其它顶切割以及其它操作以纹理化LED衬底或者LED管芯。如例如在图1D、1L和/或1M中示出的，在块734处，还可以执行斜切。如例如在图1C处示出的，在块736处，也可以使用例如直线切割来进行载体的划线。使用例如，反应离子刻蚀(RIE)的后-锯清除可以随后被执行。如例如在图1E、1H和1N中所示出的，在块738处，随后例如通过喷涂或者其它涂覆技术淀积磷光体和可选的保护层。可以执行诸如颜色目标探测的初始探测。如例如在图1F和1I中所示出的，在块742处随后进行切单，例如通过使用有槽的砧分开管芯。随后可以伸展带以进一步分离切单的器件并且在需要时可以随后执行带的伸展后固化。电和光测试可以随后发生在块744处且诸如目视检查的光检查可以发生在块746处。随后在块748处分选和分类LED。应当理解，图8的操作732-748可以全部发生在芯片工厂处。
图9A、9B、10A和10B示出了根据在此描述的各个实施例可以提供的每单位面积/体积/高度的增加的封装密度或者光输出。根据在此描述的各种实施例中的任意一个，图9A是安装板310(具有多个安装在其上的LED900)的截面且图9B是安装板310的俯视图。为了便于说明，未示出连接器和接触，磷光体/保护层和LED的内部结构。如所示出的，载体衬底180'可以有与LED外延区域110大约相同的尺寸。在其它实施例中，LED管芯和载体管芯在长度上具有在100μm之内或者在彼此的15％之内的边。在其它实施例中，LED管芯和载体管芯具有在彼此的70％之内的面积，在其它实施例中在彼此的85％之内的面积，且在其它实施例中具有相同的面积。此外，不需要提供拱顶或者其它分离的透镜。因此，在灯具安装板310上的封装可以是密集的。
形成鲜明对比的，图10A示出了在载体衬底820(也被称为子基板)上的LED810的传统封装，其依次安装在灯具安装板310上。每一个LED 800也包括在其上的关联的拱顶830。子基板820通常需要比LED管芯810大得多以便适应在其上的拱顶。因此，封装密度通常比根据在此描述的各个实施例可以提供的低得多。
例如，认为图9A和9B的LED外延区域110和图10A和10B的LED管芯810两个的尺寸都约为1.0×1.0mm。图9A和9B的载体衬底180'可以稍大，例如尺寸约1.1×1.1mm。因此，根据在此描述的各个实施例，图9A和9B的载体衬底180'可以为约和LED外延区域110相同的尺寸。在邻近的LED900之间的间距，显示为在图9A和9B中的“x”，在该示例中可以约为100μm。可以使用的其它LED外延区域110和管芯尺寸包括0.5mm×0.5mm。
形成鲜明对比的，在图10A和10b中，子基板820比LED管芯810大得多，例如使用与图9A/9B相同的LED管芯尺寸(约1.0×1.0)时尺寸至少约为3×3。需要该更大尺寸的子基板820以保持拱顶830。因此，假设相同的子基板间距x，在邻近的LED管芯810之间的距离“y”可以约为2000μm。因此，图10A-10B的实施例在安装板310上具有比在此(例如在图9A和9B中)描述的各种实施例低得多的管芯封装密度。图9A和9B的实施例因此可以提供每单位安装板310的面积更多的光输出。
现在将提供在现有的LED(如由图10A和10B的LED 800示出的)和根据在此描述的各个实施例的LED(如由图9A和9B的LED900示出的)之间的比较，以定量地示出根据在此描述的各个实施例可以提供的更高的光效率。
具体地，图10A和10B的LED800可以由XB-Dwhite LED代表，如在题为"XB-D White LED",CreeDocument No CLD-DS45Rev 4,2011-2012的产品族数据表中深入地描述的，如在此陈述一样通过参考将其公开全部并入于此。如在该数据表中描述的，XB-D LED管芯810可以具有0.7mm×0.7mm，或者约0.5mm2的尺寸。子基板或者载体820可以具有2.45mm×2.45mm，或者约6mm2的尺寸。XB-D LED的总高度可以是1.84mm，载体的总厚度是0.76mm且拱顶830的总厚度是108mm。如记录在上述引用的产品族数据表的第一页上的，XB-D LED构成Cree's最小的发光类LED，且可以在的标准温度处在350mA的标准驱动电流处产生高达136流明/瓦(lm/w)的冷白光。因此，在每单位面积基础上，XB-D LED可以产生高达136lm/w/(2.45mm×2.45mm)或者约22流明每瓦每平方毫米。
形成鲜明对比的，在此描述的各种实施例，如图9A所示，可以使用与XB-D LED相同的0.7mm×0.7mm LED管芯110且可以使用尺寸也约为0.7mm×0.7mm的载体管芯180'。如图11所示，对于约107流明每瓦的平均输出，这些器件的各种样品产生了约105和约110流明之间的冷白光(在图11中在约6100和6500K之间)。因此，根据在此描述的各个实施例的LED可以产生107lm/w/(0.7mm×0.7mm)，或者至少约200流明每瓦每平方毫米。这构成在流明每瓦每平方毫米的相对于XB-D LED的几乎十倍的提高。
因此，在此描述的各种实施例可以提供包括LED外延区域110和载体管芯180'的半导体LED管芯900，载体管芯180'电气地连接到半导体LED管芯110，其中LED外延区域110和载体管芯180'在长度上具有在彼此的100μm之内的或者在彼此的15％之内的边。在一些实施例中，LED外延区域110和载体管芯180'具有相同的边长。在其它实施例中，在图9A的LED外延区域110和载体管芯180'之间的尺寸差可以不到约100μm、不到约200μm、不到约500μm、不到约10％、不到约5％和在各个实施例中，可以基本上是零(使得LED外延区域110和载体衬底180'可以约是相同的尺寸)。这些关系可以适用于任何载体管芯和LED管芯，其小与、大于或者与在此描述的各种实施例不同。在一些实施例中，这些LED可以产生至少45流明每瓦每平方毫米的冷白光(在一些实施例中，约6000K)。在其它实施例中，这些LED可以产生至少100流明每瓦每平方毫米，且在其它实施例中，这些LED可以产生至少约200流明每瓦每平方毫米的冷白光(在一些实施例中约6000K)。对于暖白光，这些值可以降低约30％，使得在此描述的各种实施例可以产生至少30流明的暖白光(约3000K)每瓦每平方毫米，且在一些实施例中，70流明的暖白光每瓦每平方毫米，且在其它实施例中，至少约140流明的暖白光每瓦每平方毫米载体管芯的面积。
图10A-10B的XB-D LED和根据在此描述的各个实施例的LED的比较输出也可以在“每体积”(mm3)的基础上提供。如在此使用的，“体积”意思指载体管芯的面积和LED的总高度的乘积，且没有考虑由拱顶830的形状和/或LED管芯的斜切所引起的减小的体积。如在上述引用的产品族数据表中描述的，XB-D LED可以具有约1.84mm的总高度，使得其每单位体积的总输出可以计算为136lm/w/(2.45mm×2.45mm×1.84mm)，或者约12流明每瓦每立方毫米。形成鲜明对比的，如图9A和9B示出各种实施例可以具有约1mm的总高度，从而在一些实施例中产生至少45流明每瓦每立方毫米LED的体积的冷白光，在其它实施例中至少约100流明每瓦每立方毫米LED的体积的冷白光，以及在其它实施例中至少约200流明每瓦每立方毫米LED的体积的冷白光。暖白光值可以减小约30％，以在一些实施例中产生每立方毫米LED的体积至少30流明的暖白光，在其它实施例中每瓦每立方毫米LED的体积至少70流明的暖白光，以及在其它实施例中每瓦每立方毫米LED的体积至少约140流明的暖白光。
如上所述，与例如在上述引用的产品族数据表中描述的XB-DLED相比，在此描述的各种实施例可以提供非常小的LED管芯/载体封装。如上所述，XB-D LED具有约2.45mm×2.45mm或者约6mm2的面积。相比之下，使用尺寸相同的0.7mm×0.7mm的LED管芯，在此描述的各种实施例可以具有约0.5mm2的面积。在此描述的其它实施例可以使用较大的管芯尺寸和较大的载体尺寸以产生不到约1mm2的面积，并且其它实施例可以进一步增加管芯和载体尺寸以产生不到约2mm2的面积。也可以使用较小的管芯尺寸。此外，在此描述的各种实施例的高度在其它实施例中可以小于约1.5mm。
现在将提供在此描述的各种实施例的其它尺寸。具体地，载体管芯180可以具有在50μm和约100μm之间的厚度，且LED管芯(外延区域110和衬底120)可以具有在约100μm和约1000μm之间的厚度，且在一些实施例中厚度可以是约150μm、约250μm或者约400μm,且在一些实施例中厚度小于约500μm。特定的实施例可以使用大约100μm厚的载体管芯和大约335μm厚的LED管芯。对于有240mm×320mm面积的LED管芯的特定的厚度可以是约140μm；对于500mm×500mm的面积可以是约250μm；对于350mm×470mm的面积可以是约155μm；对于约700mm×700mm、850mm×850mm、1000mm乘1000mm或者1400mm×1400mm的面积可以是约355μm。此外，市场上可得的蓝宝石管芯的厚度可以在85μm和约150μm之间，且厚度通常小于约200μm。在一些实施例中可以增加磷光体涂层，其在一些实施例中可以具有小于约1mm的厚度，在其它实施例中在10μm和500μm之间，且在其它实施例中在约20μm和约60μm之间。
因此，根据在此描述的各个实施例的LED可以包括半导体LED管芯，其包括电气地连接到LED管芯的载体管芯和LED外延区域，其中LED外延区域和载体管芯在长度上具有在彼此的100μm之内的边，且在一些实施例中具有相同的边长。此外，这些LED可以与照明灯具安装板和照明灯具外壳相结合以提供照明灯具，LED管芯安装在所述照明灯具安装板上，照明灯具安装板安装在所述照明灯具外壳中，其中照明灯具在LED管芯和照明灯具外壳之间没有拱顶。
其它实施例可以提供包括照明灯具安装板、多个LED和照明灯具外壳的照明灯具，多个LED安装在照明灯具安装板上，包括多个安装在其上的LED的照明灯具安装板安装在照明灯具外壳中。照明灯具在相应的LED和照明灯具外壳之间没有拱顶。
图12-16提供了根据在此描述的各个实施例的原型LED的照片。根据在此描述的各个实施例，提供这些图以突出在原型LED的各种特征之间的比例和尺寸的关系，诸如载体、外延区域、主要的光学部件和磷光体层。具体地，根据在此描述的各个实施例的原型LED，图12A是其一个侧面的照片，图12B是其底部的照片，图12C是其另一侧的照片且图12D和12E是其顶部的照片。图13A提供了更详细的底部照片，且图13B提供了更详细的顶部照片。根据在尺寸上载体管芯和衬底管芯是0.7mm×0.7mm，图13C提供了具有尺寸的侧面的照片。
图14提供了切单之后的晶圆、原型LED组件、背侧接触和在偏置下的原型LED的照片。图15示出了各种LED的相对尺寸，诸如从受让人Cree,Inc.可得的XB-D LEDs，XM-L高压和XT-E，其中根据在此描述的各种实施例的0.7mm×0.7mm LED在远右侧示出且被标记为"WLP"。最终，图16提供了根据在此描述的各个实施例的LED在管芯切单之后和当安装在安装板上和安装在设备中的照片。
因此，在此描述的各种实施例可以将测试和切单移动到晶圆级处理的最末端。由此可以改善生产效率和/或发光效率。
在单个载体管芯上的多个LED的晶圆级封装
现在将描述根据各个实施例的在单个载体管芯上的多个LED芯片的晶圆级封装。具体地，上面与图1A-16结合描述的各种实施例提供了在LED晶圆上的LED管芯和在载体晶圆上的载体管芯之间一一对应的关系，使得在切单之后，单个LED管芯接合到相应的载体管芯。相比之下，现在将与图17-36结合描述的各种实施例可以起因于如下认识：使用上面描述的晶圆级封装技术将多个LED管芯接合到单个载体管芯上可能是合乎需要的。可以串联地和/或并联地将多个LED管芯连接在单个载体管芯上以提供LED芯片。通过将多个LED管芯串联地连接在单个LED芯片上，可以提供更高电压的LED芯片。此外，通过将多个LED芯片并联地连接在单个载体管芯上，可以提供更高电流的LED芯片。可以通过提供串联地和/或并联地电气连接在单个载体管芯上的多个LED管芯得到在成本和/或性能方面的其它潜在的优点。
图17是根据在此描述的各个实施例的LED芯片的截面图。参考图17，LED芯片1700包括多个LED管芯110'，其中相应的一个包括在其面上的阴极接触170和阳极接触160。可以根据与图1A-16结合描述的实施例中的任意一个制造和配置LED管芯110'。载体管芯180'包括第一面182a和第二面182b。多个内部接触1710被提供在第一面182a上，当载体管芯180'电气连接到多个LED管芯110'时，所述内部接触1710被配置为分别串联地和/或并联地电气地连接阳极接触和阴极接触160和170。载体管芯180'还包括在第二面182b上的外部阳极接触192和外部阴极接触194。可以使用多个通孔196将外部阳极接触和阴极接触192、194连接到内部接触1710中独立的各个内部接触。此外，在此描述的实施例中的任意一个中，除了或者代替在载体管芯180'的面上，被配置为串联地和/或并联地电气连接多个LED管芯的阳极接触和阴极接触的接触可以使用类似于那些用于具有内部布线层的多层印刷电路板或者多层布线衬底而使用的技术而被提供在载体管芯180'内部。
仍然参考图17，多个LED管芯110'和载体管芯180'相互接合或者连接，使得LED管芯110'的阳极接触和阴极接触160、170分别邻近载体管芯180'的第一面182a，且在第一面182a上的多个内部接触1710串联地和/或并联地电气连接多个LED管芯110'的阳极接触和阴极接触160、170。下面将结合图28A-28C描述各种连接配置。
可以根据与图1A-16结合描述的实施例中的任意一个具体实现LED管芯110'和载体管芯180'。例如，如在与图1A-16结合描述的实施例中的任意一个中描述的，可以从LED晶圆100制造LED管芯110'。此外，可以从根据与图1A-16结合描述的实施例中的任意一个的载体晶圆180制造载体管芯180'，除了阳极衬垫184和阴极衬垫186可以被多个内部接触1710代替。
因此，图17的实施例可以被认为是提供具有在顶部侧182a上的迹线1710和在背侧上的单个阳极192和阴极194的子基板180'，所述迹线1710用于串联地安装LED管芯110'，所述阳极192和阴极194用于LED 110'的每个串。如图17所示，管芯110'可以在晶圆级安装，并被切单到组件。子基板180'可以被切割为高长宽比的矩形，其中，例如，以直线的方式端到端安装一行管芯110'。然而，如下面将描述的，子基板可以是其它形状，诸如方形子基板。氧化膜也可以被提供在顶部侧衬垫之下以减少子基板漏电。
图36是可以被执行以制造LED芯片(诸如根据在此描述的各个实施例的图17的LED芯片1700)的操作的流程图。参考图17，在块3610处，提供包括多个LED管芯的LED晶圆。多个LED管芯包括在其面上的阳极接触和阴极接触。根据与图1A-16结合描述的实施例中的任意一个，LED晶圆可以通过LED晶圆100具体实现。
在块3620处，提供载体晶圆。载体晶圆包括第一和第二相对面和在第一面上的多个内部接触，其被配置为当载体晶圆接合到LED晶圆时，串联地和/或并联地电气连接至少两个LED管芯的阳极接触和阴极接触。载体晶圆还包括在第二面上的至少一个外部阳极接触和至少一个外部阴极接触。可以使用根据与图1A-16结合描述的实施例中的任意一个的载体晶圆180，除了将内部接触结构改变为提供串联/并联连接。
仍然参考图36，在块3630处，LED晶圆和载体晶圆接合，使得LED管芯的阳极接触和阴极接触邻近载体晶圆的第一面，且在第一面上的多个内部接触串联地和/或并联地电气连接至少两个LED管芯的阳极接触和阴极接触。可以使用上面与图1A-16结合描述的技术中的任意一个使晶圆接合发生。
仍然参考图36，在块3640处，已经接合的LED晶圆和载体晶圆被切单以提供多个LED芯片，其中相应的一个包括单个载体管芯，其中相应的单个载体管芯包括在其上串联地和/或并联地电气连接的多个LED管芯。如果在切单之后单个载体管芯包括在其上串联地和/或并联地连接的多个LED管芯，则可以使用上面与图1A-16结合描述的切单技术中的任意一个。应当理解，可以使用多个操作执行切单。例如，第一切单操作可以在LED晶圆中将LED管芯彼此切单，且第二切单操作可以在载体晶圆中将各个载体管芯切单。在其它实施例中，用于单个载体管芯的各个LED管芯不需要被切单，且单个切单操作可以被用来切单载体晶圆和与单个载体晶圆关联的多个LED芯片。
仍然参考图36，在接合(块3630)和切单(块3640)之间，如与上述图1A-16结合描述的，各种划线、衬底成形、磷光体施加、电气/光学测试、检查、分选和/或分类操作可以发生。此外，如上面与图1A-16结合描述的，在块3640处的切单之后，各种封装和/或灯具制造操作也可以发生。应当理解，上面与图1A-16结合描述的实施例中的任意一个可以与根据在此描述的各个实施例的单个载体管芯上的多个LED管芯的晶圆级封装结合使用。例如，如上面与图1A-16结合描述的，LED管芯110'可以包括在LED衬底上的LED外延区域。也如与图1A-16结合描述的，可以去除LED衬底的至少一部分。也如与图1A-16结合描述的，相应的LED管芯110'可以包括侧壁，其至少一部分斜向LED管芯的面。此外，载体管芯180'可以包括硅。现在将描述各种其它实施例。
图18示出了其它实施例，如上面与图1A-16结合描述的，其中相应的LED管芯110'的与阳极接触和阴极接触160、170相对的面包括纹理化面112。如上面与图1A-16结合描述的，可以执行其它成形操作。可以在接合和切单操作(图36的块3630和3640)之间执行成形。
仍然参考图18，根据上面与图1A-16结合描述的实施例中的任意一个，相应的LED 110'的与阳极接触和阴极接触160、170相对的面包括在其上的波长转换材料220。如上面与图1A-16结合描述的，波长转换材料220可以在接合和切单操作之间被施加。也可以例如使用喷涂和/或其它淀积技术在切单之后施加波长转换材料220，使得波长转换材料也可以覆盖载体管芯180'的在其上不具有LED管芯110'的部分。也如图18中示出的，在一些实施例中，可以使用纹理化212和波长转换材料220两者。此外，如上面与图1A-16结合描述的，LED管芯110'的侧壁还可以在其上包括纹理化和/或波长转换材料且可以如与图1A-16结合描述的制造。
参考图19，还可以在相应的LED管芯110'的与阳极接触和阴极接触160、170相对的面上提供保护材料222。保护材料222根据上面与图1A-16结合描述的实施例中的任意一个可以在晶圆级施加，且根据上面与图1A-16结合描述的实施例中的任意一个还可以施加到LED管芯的侧壁上。可以提供纹理化212、波长转换材料220和保护材料222的各种组合和子组合。在一些实施例中，波长转换材料220包括在其中具有磷光体颗粒的硅树脂，且保护材料222可以包括在其中没有磷光体颗粒的硅树脂。
图20示出了相对厚的保护层222'，其也可以提供用于LED的主要的光学部件，如例如在2012年10月10日提出的，Lowes等人的，题为"LED Package With Encapsulant Having Planar Surfaces"的美国专利申请13/649,052中描述的，就如同在此完全地陈述一样，通过引用将其公开全部并入在此。因此，保护层222、222'可以提供光学的、密封和/或其它特性。
图21示出了其它实施例，其中提供了拱顶2100，其从载体管芯180'的第一面延伸跨多个LED管芯110'。可以使用任何传统的技术模制或者形成拱顶2100。拱顶可以以均匀的或者不均匀的成分和/或浓度在其中和/或在其上包括磷光体颗粒。
图22示出了在载体管芯180'上进一步包括安装衬底2210和拱顶2200的其它实施例，所述安装衬底2210远离多个LED管芯110，且拱顶2200从安装衬底2210的面延伸跨载体管芯180'且跨多个LED管芯110'。可以使用任何传统的技术模制或者形成拱顶2200。拱顶可以以均匀的或者不均匀的成分和/或浓度在其中和/或在其上包括磷光体颗粒。
图23示出了其它实施例，其中提供了诸如磷光体的波长转换材料层2300，其远离多个LED管芯110'。可以使用外壳或者支架2310以保持波长转换层2300远离多个LED管芯110'。波长转换层2300可以包括结合剂，诸如以均匀的或者不均匀的成分和/或浓度在其中和/或在其上包括磷光体颗粒的硅树脂结合剂。在波长转换层2300和LED管芯110'之间的空间中可以提供空气、其它气体和/或其它透明材料。
图24示出了其它实施例，其中载体管芯180'在第二面182b上进一步包括至少一个外部热接触2400，其没有电气连接到外部阳极接触192或者电气连接到外部阴极接触194。在图24中提供了三个外部热接触2400。
图25示出了其它实施例，其中提供了多个拱顶2510，其中相应的拱顶在相应的LED管芯110'上，远离LED管芯110'的阳极接触和阴极接触160、170。可以使用散布、包塑、滴涂和/或其它技术形成单个拱顶。可以使用任何传统的技术模制或者形成拱顶2510。拱顶可以以均匀的或者不均匀的成分和/或浓度在其中和/或在其上包括磷光体颗粒。
图26示出了在相应的LED管芯110'上的多个透镜2610。多个透镜2610可以是具有至少约100μm的尺寸(诸如高度、宽度、直径等等)的大透镜和/或具有小于约100μm尺寸的微透镜。透镜2610不需要是半球形的，且可以是相同的或者不同的形状和/或尺寸。透镜可以从旋涂玻璃、BCB、传递模制或者光刻制造，且可以在其中和/或在其上包括磷光体。
图27示出了根据与图17-26和28A-36结合描述的实施例中的任意一个的LED芯片1700，安装在照明灯具外壳330中以提供照明灯具340。如上面与图2结合描述的，照明灯具外壳330可以包括不透明的/反射部分330a和透明部分330b以允许光从外壳射出。如与图2的元件310结合描述的，可以提供独立的照明灯具安装板，或者LED芯片1700可以直接安装在外壳330中而不需要照明灯具安装板。在一些实施例中，外壳340是交通工具前灯或者尾灯外壳。由于当提供串联连接的LED管芯110'串时驱动器可以是更高的电压，因此整体的设备340可以是便宜的和/或更有效的。
图28A-28C示出了根据在此描述的各个实施例的在载体管芯180'上的LED管芯110'的各种配置。例如，在图28A中，通过由在图28A中的箭头表示的内部接触1710串联地连接一行LED管芯110'。因此，在图28A中，载体管芯180'可以是拉长的(高长宽比的)的矩形，诸如可以使用在交通工具前灯/尾灯中。串可以提供用于灯具的LED灯丝。可以提供多于一行的LED管芯，且可以提供大于一的任意数目的LED管芯。
相比之下，在图28B中，载体管芯180'是方形形状，且可以包括例如九个(9)LED管芯110'的串联连接。可以使用更少或更多的LED管芯110'，且可以使用矩形的或者其它形状(包括圆形的)的载体管芯180'。此外，在图28C中，九个LED管芯110'可以以三个LED管芯的三个并联的串的方式连接。
在图28B和28C的一些实施例中，载体管芯180'可以与 XP-E高效率白色LED有相同的尺寸，所述LED在数据表"XP-E High Efficiency White LEDs"，Cree数据表No.CLD-DS34Rev 3A,2010-2012中描述，就如同在此完全地陈述一样，通过引用将其公开全部并入于此。更具体地，在图28B和28C的一些实施例中，载体管芯180'的尺寸可以是3.45mm×3.45mm，以提供如Cree XLamp XP-E高效率白色LED相同的外部占地面积，但是可以包括多个串联的(图28B)或者串联/并联的(图28C)连接的LED管芯。
其它配置也是可能的。例如，图28B的实施例可以包括在背侧上的单个外部阴极接触和单个外部阳极接触。图28C的实施例还可以包括在背侧上的单个外部阳极接触和阴极接触，其并联地连接三个LED管芯的三个串联串，或者可以在背侧上包括三对外部阳极/阴极接触，以提供三组独立的串联串。可以提供串并联连接的各种其它组合/子组合。此外，可以提供较大的或者较小的占地面积。
在一些实施例中，在每个串中LED管芯的数量可以根据用于LED芯片的期望电压。例如，如果一个LED管芯110'有约3V的正向电压，则图28B的LED芯片的正向电压可以是约27V，且图28C的LED芯片的正向电压可以是约9V。例如如在图28A中示出的，还可以提供四个LED的串，以提供12V器件，其对交通工具的应用可能是特别有用的。
图29A-29C示出了其它实施例，其中根据在此描述的实施例中的任意一个的LED芯片1700可以放置在Cree XLamp XP-E高效率白色LED封装中代替单个LED管芯。
图30A-30C示出了通常在图19和20中示出的纹理化212、波长转换层220和保护层222的各种配置。如例如在上述引用的美国专利申请No.13/649,052中描述的，各种厚度的保护层222、222'、222”可以提供具有不同的特性的主要的光学部件。
图31示出了透镜2610的顶视图，如上面与图26结合描述的，其可以是大透镜和/或微透镜。图32示出了在LED管芯110'上的拱顶2510，如上面与图25结合描述的。
图33示出了包括Cree XLamp XP-E高效率白色LED的机械的尺寸，其包括用于该LED的推荐的PCB焊接衬垫和推荐的模版图形。如上所述，根据在此描述的实施例中的任意一个的LED芯片1700可以放置在Cree XLamp XP-E高效率白色LED封装中代替单个LED管芯。
图34是根据在此描述的各种其它实施例的载体管芯180'的底视图。如图34所示，载体管芯180'包括外部阳极接触192、外部阴极接触194和多个没有电气连接到外部阳极接触192或者外部阴极接触194的外部热接触2300。已知提供用于LED的多个接合衬垫，如例如在Edmond等人的，题为"Semiconductor Light Emitting Diodes HavingMultiple Bond Pads and Current Spreading Structures"的美国专利申请公开2012/0217530中描述的，通过引用将其公开并入在此。此外，如上所述的Cree XLamp XP-E器件还包括单个外部热接触。然而，图34的各种实施例可以提供多个外部热接触2300。外部热接触2300还可以被称为“中性接触”或者被称为“中性热接触”。
图34的多个外部热接触2300还可以使用在其它LED中，诸如Cree XLamp XP-E高效率白色LED，或者上面与图1A-16结合描述的实施例中的任意一个中，以提供多个外部热接触。
图35是图17的LED芯片的顶视图，示出了多个内部接触1710、多个LED管芯110'和电气连接非邻近LED管芯110'的链接或者搭接3510。可以提供链接或者搭接3510的各种配置以在期望的串联/并联电路中电气连接邻近和/或非邻近的LED管芯。在一些实施例中，链接或者搭接3510可以是例如约20μm宽的导电材料的薄的搭接。
应当理解，图17-36的各种实施例还可以与图1A-16的各种实施例结合。例如，在图19、20和30A-30C中示出的各种保护层222、222'、222”可以被并入图1A-16的实施例中。此外，单独的拱顶2510，如在图25和32中示出的，还可以被并入图1A-16的实施例中的任意一个中。另外，大透镜和/或微透镜2610，如在图26和31中示出的，还可以被并入图1A-16的实施例中的任意一个中。因此，在此描述的实施例中的任意一个中可以提供以立方体、拱顶、包塑和/或微透镜形式的各种透镜。最终，图1A-16的内部结构或者制造技术中的任意一个可以被并入图17-36的实施例中。例如，图1A-16的LED管芯110/110'的内部结构，内部的互连结构180a，衬底成形，切单，波长转换层配置和LED制造，芯片制造和模块/灯具制造也可以被并入图17-36的实施例中。
在单个载体管芯上的多个LED的附加的晶圆级封装
根据与图17-36结合描述的各个实施例的在单个载体管芯上的多个LED管芯的晶圆级封装在载体管芯中和/或上使用布线，以串联地和/或并联地电气连接LED管芯，以提供LED芯片。现在将与图37-53结合描述的附加的实施例可以提供在单个载体管芯上的多个LED管芯的晶圆级封装的其它实施例，其中在多个LED管芯自身中的图形化的内部互连层可以被用来串联地和/或并联地连接多个LED管芯。因此，代替或者除了载体晶圆，可以通过LED衬底提供互连。
现在将描述的各种实施例可以起因于如下认识：在LED管芯中可以提供用于其它目的的图形化的内部互连层，诸如提供容忍裂缝的阻挡结构，如在2013年3月8日提出的，Donofrio等人的，题为Semiconductor Light Emitting Diodes With Crack-Tolerant BarrierStructures and Methods of Fabricating Same的美国专利申请No.13/790,369中描述的，转让给本申请的受让人，就如同在此完全地陈述一样，通过引用将其公开全部并入于此。现在将描述的各种实施例可以在邻近的LED管芯之间选择性地延伸图形化的内部互连层，以便选择性地串联地和/或并联地电气互连LED管芯。
更详细地，图37是上述并入的申请No.13/790,369的图9的再现。如图37所示，LED芯片结构100D包括“裂缝减少中间层”145。裂缝减少中间层145的部分145A接触阳极接合衬垫160，而裂缝减少中间层145的部分145B接触阴极接合衬垫170和/或反射阴极接触150。因此，在裂缝减少中间层145包括诸如铝的导电材料的情况下，裂缝减少中间层145的部分145A、145B的一个或者两者可以是电气有源的。然而，由于通过间隙或者槽146将裂缝减少中间层145的部分145A、145B彼此隔离，这样的接触不会引起短路。现在将描述的各种实施例可以在LED衬底上选择性地延伸导电中间层145跨邻近的LED管芯，从而选择性地串联地和/或并联地电气连接LED管芯的阳极和阴极。图形化的内部互连层145还可以提供裂缝减少中间层的功能和/或其它功能。
图38示出了根据在此描述的各个实施例的LED芯片。图38在LED管芯自身中选择性地串联地和/或并联地电气连接多个LED管芯的阳极和阴极，可以与图17对比，其中使用在载体管芯中和/或上的内部接触串联地和/或并联地电气连接多个LED管芯的阳极和/或阴极。也将理解图17-36的实施例中的任意一个可以与图37-53的实施例中的任意一个相结合以提供使用LED管芯和载体管芯的互连。
更具体地，参考图38，LED芯片包括LED衬底3800，其具有多个LED管芯3810(显示为在图38中的三个LED管芯3810a-3810c)。相应的LED管芯3810包括阳极和阴极(其将在后续的图中示出)。在多个LED管芯3810中，且如图38所示，在LED外延区域110中提供图形化的内部互连层145C。图形化的内部互连层145C被配置为选择性地串联地和/或并联地电气连接多个LED管芯3800的阳极和阴极。LED管芯阳极接触160a电气连接到阳极中的至少一个，且LED管芯阴极接触170a电气连接到阴极中的至少一个。将在后续的图中示出LED外延区域110的内部结构。如还将描述的，在一些实施例中，图形化的内部互连层145C可以是裂缝减少中间层145的一部分。
因此，图形化的内部互连层145C可以包括图形化的内部金属层，其选择性地在多个LED管芯3810之间延伸，以选择性地串联地和/或并联地电气连接多个LED管芯3810的阳极和阴极。
仍然参考图38，LED芯片包括分别具有第一和第二相对面182a和182b的载体管芯180'。载体管芯180'具有在第一面182a上的第一阳极接触1710a和第一阴极接触1710b，和在第二面182b上的第二阳极接触192和第二阴极接触194。载体管芯180'接合到LED衬底3800，使得多个LED管芯3800邻近第一面182a且接合到LED衬底3800，以使得多个LED管芯3810，且在一些实施例中LED外延区域110邻近第一面182a，第一阳极接触1710a电气连接到LED管芯阳极接触160a，且第一阴极接触1710b电气连接到LED管芯阴极接触170a。剩余的LED管芯阳极接触和阴极接触160和170可以电气连接到中性的或者热接触2300和/或可以是不连接的。还可以提供单个热接触2300。此外，除了或者代替在载体管芯180'的第一面182a上，可以在第二面182b上提供一个或多个热接触2300。在一些实施例中，热接触不连接到阳极或者阴极。
还如图38中示出的，LED衬底3800可以包括在邻近的LED管芯3810之间斜切的侧壁，和在其外周斜切的边缘。波长转换材料220可以被提供在LED衬底3800上，远离载体衬底180'，且延伸到在邻近的LED管芯3810之间的斜切的侧壁上，延伸到LED衬底3800的外周的斜切的边缘上，且还延伸到在LED衬底3800的外周处的LED管芯3810a、3810c的侧壁上(即在LED外延区域110的露出的边缘上)。
与在此的其它实施例结合描述的包括纹理化、微透镜和/或斜切的LED衬底成形的各种技术，以及安装衬底和/或照明灯具外壳的各种实施例可以在本实施例中使用。
最终，在一些实施例中，载体管芯180'可以包括邻近第一面182a或者在第一面182a上包括钝化的反射器3820。钝化的反射器3820可以包括诸如铝的反射器金属，在其相对的面上具有诸如二氧化硅和/或氮化硅的电介质钝化层。钝化反射器3820可以被提供在根据在此描述的实施例中的任意一个的载体管芯180'中的任意一个的第一面182a中，邻近第一面182a和/或在第一面182a上，且可以使用下面将描述的技术制造。可以提供反射器3820的其它实施例。例如，反射器可以被具体实现为混合镜，如例如关于下面图54描述的。在其它实施例中，反射器3820可以仅仅由具有例如不同折射率的电介质材料形成。例如可以使用分布布拉格反射器。
图39-49是示出制造根据在此描述的各个实施例的诸如图38的LED芯片的多个LED芯片，以及根据在此描述的各个实施例的各种中间和最后产品的方法的截面图。参考图39，提供包括多个LED管芯3920a-3920d的LED晶圆3910。应当理解，在图39中仅仅示出了四个LED管芯3920a-3920d。然而，通常在LED晶圆3910中包括更多的管芯3920。此外，出于说明的目的，假设LED管芯3920a和3920b将串联地连接在LED晶圆3810上，LED管芯3920c和3920d将串联地连接在LED晶圆3910上，但是LED管芯3920b和3920c不会相互连接。换句话说，LED管芯3920a和3920b将最终形成具有串联连接的LED管芯的第一LED芯片，且LED管芯3920c和3920d将形成具有串联地连接的LED管芯的第二LED芯片。根据在此描述的实施例中的任意一个，LED晶圆3910包括诸如碳化硅衬底的衬底120，一个或多个n型层112(也被称为“阴极”)，有源区，和一个或多个p型层114(也被称为“阳极”)。为方便起见，将不会示出有源区，但是应当理解，有源区将通常存在于n型层112和p型层114之间。诸如银或者镍层的反射材料的图形化层130被提供在p型层114上，以提供反射阳极接触。例如钛钨、钨、铂和/或其它合适的材料的阻挡层132形成在反射阳极接触130上且如图39所示被图形化。
参考图40，在将连接在一起的LED管芯之间刻蚀沟槽。例如，如所示出的，在管芯3920a和3920b之间以及在管芯3920c和3920d之间形成沟槽4010。在此可以称为“第一沟槽”的沟槽4010被足够地深的刻蚀以穿透n型层112，从而使邻近的LED管芯3920彼此隔离。如所示出的，它们可以延伸直到衬底120或者可以透入衬底120中。
然后，参考图41，基础或者第一绝缘层140A可以毯式淀积在结构之上以覆盖阳极接触130和阻挡层132的露出部分。第一绝缘层140A可以延伸到沟槽1410中且到p型层114、有源层和n型层112的露出部分上。第一绝缘层140A可以包括诸如二氧化硅和/或氮化硅的电介质材料，且可以具有在约250nm和1μm之间的厚度，且在特定实施例中，可以包括约500nm的氮化硅。
现在参考图42，如图42所示，内部互连层145然后被淀积在第一绝缘层140A上且被图形化。内部互连层145可以包括任何导体。例如，可以使用诸如铝、钛、钨、铝/钛、铝/钛/钨、钛/钨和/或其它金属(一种或多种)的金属。在一些实施例中，内部互连层145可以具有约150nm的厚度。在一些实施例中，内部互连层145可以足够地薄从而是透明的，但是足够地厚从而导电。在其它实施例中，内部互连层145可以足够地厚从而不是光学上透明的，且可以，实际上是光学上吸收的。在其它实施例中，内部互连层145可以是反射的。在LED中的反射的、透明的或者吸收的金属层的制造细节不需要在此进一步地描述。
如图42所示，内部互连层145被图形化从而留下间隙或者槽146，其将层分离为两个分离的部分，如将在下面详细讨论的。此外，如图42所示，内部互连层145跨将被互连的LED管芯3920a和3920b之间的沟槽4010延伸，以及也在将被互连的LED管芯3920c和3920d之间的沟槽4010之间延伸。因此，通过跨沟槽4010延伸，可以在邻近的LED管芯之间提供串联的或并联的连接。另一方面，间隙146可以防止给定LED管芯的阳极和阴极相互短路。还如图42中示出的，互连层145不在将不会互连的邻近的LED管芯之间延伸。因此，互连层145不在LED 3920b和3920c之间延伸。在其它实施例中，然而，互连层145可以在这些管芯之间延伸且以后可以被去除。
现在参考图43，可以在结构之上毯式淀积上或者第二绝缘层140B。第二绝缘层140B可以具有与第一绝缘层140A相同的成分或者不同的成分。第二绝缘层140B可以包括诸如氮化硅和/或二氧化硅的电介质材料，且可以具有在约250nm和约1μm之间的厚度。在一些实施例中，第二绝缘层140B可以包括氮化硅且可以具有约500nm的厚度。在其它实施例中，第二绝缘层140B可以包括约5,000的氮化硅和约2,000的二氧化硅。
现在参考图44，包括第一绝缘层140A和第二绝缘层140B的绝缘层140和内部互连层145可以被刻蚀以在其中开通孔，通孔延伸到阻挡层132且延伸到n型层112。可以使用两种不同的刻蚀操作或者可以执行单个或者重叠的刻蚀操作。形成反射阴极接触150和阴极接合衬垫170以接触n型层112，且形成阳极接合衬垫160以连接阻挡层132。还可以包括诸如反射的、粘合的或者接合层的附加层。阴极接合衬垫170还可以被称为“阴极接触”且阳极接合衬垫160还可以被称为“阳极接触”。
仍然参考图44，可以看出图形化的内部互连层145现在包括三个分离的部分。第一部分145A电气连接到阳极接合衬垫160。第二部分145B连接到阴极接合衬垫170，但是通过间隙146从第一部分145A间隔开。因此，给定的LED管芯不会短路。第三部分145C在两个邻近的LED的阳极接合衬垫160和阴极接合衬垫170之间延伸，以串联地和/或并联地连接这些LED。因此，例如，第三部分145C将LED管芯3920b的阳极接合衬垫160连接到LED管芯3920a的阴极接合衬垫170。
现在参考图45，刻蚀第二沟槽4510以限定没有电气互连的LED管芯3920的组。例如，如图45所示，在LED管芯3920b和3920c之间刻蚀第二沟槽4510。第二沟槽4510延伸穿过n型层进入衬底120中。也如所示出的，第二沟槽4510比第一沟槽4010深。此外，在其中图形化的内部互连层145跨LED管芯3920b和3920c的实施例中，当刻蚀第二沟槽4510时，可以去除在这些管芯之间的该图形化的内部互连层，因此电气隔离不会串联地和/或并联地电气连接的LED管芯的组。
因此，图45示出了提供包括多个LED管芯3920a-3920d的LED晶圆3910，相应的LED管芯包括阳极160和阴极170。LED晶圆3910在多个LED管芯3920中进一步地包括图形化的内部互连层145，其被配置为串联地和/或并联的选择性地电气连接LED管芯3920a、3920b和3920c、3920d的至少两个的相应的阳极160和阴极170。LED晶圆3910进一步地包括多个外部阳极接触160a(在此还称为“LED管芯阳极接触160a”)和多个外部阴极接触170a(在此还称为“LED管芯阴极接触170a”)，其相应的对被配置为提供外部阳极接触和外部阴极接触，用于相应的至少两个串联地和/或并联地连接的LED管芯。
在一些实施例中，可以使用基于氯的反应离子刻蚀(RIE)刻蚀图40的第一沟槽4010，且可以使用电感耦合等离子体反应离子刻蚀(ICP-RIE)刻蚀图45的第二沟槽4510，在刻蚀进入SiC衬底中的情况中通常基于氟。ICP刻蚀通常比标准的RIE刻蚀有高得多的刻蚀速率。此外，用于对比目的，在一些实施例中进入衬底120的第二沟槽4510的深度可以约为10-50μm，而在这些相同的实施例中第一沟槽4010的深度可以约为0-1μm。
应当理解，可以提供图45的各种其它实施例。例如，不形成外部阳极接触160a或者外部阴极接触170a的阳极接触160和阴极接触170可以被省略，其可以是不同的形状，或者可以不产生于LED晶圆3910的表面。替代地，可以以两件的形式提供不形成外部阳极接触160a或者外部阴极接触170a的阳极接触160和阴极接触170，其中较低件电气连接图形化的内部互连层145的第一或者第二部分145a或者145b，且在LED晶圆3910的面处第二部分与第一部分绝缘，且提供用于热和/或机械支持的目的。当提供用于热目的时，只要热接触不电气连接器件的阳极和阴极，可以通过阳极接触和阴极接触160、170的第二件提供单个热接触。可以提供各种其它配置。
现在参考图46，根据在此描述的实施例中的任意一个制造载体晶圆180。在图46中，载体晶圆180包括第一和第二相对面182a和182b，在第一面182a上的多个第一阳极接触1710a和在第二面182b上的多个第二阳极接触1710b。在这些实施例中，载体晶圆180还可以包括在第一面182a上和/或在第二面182b上的至少一个外部热接触2300。可以通过内部金属通孔连接外部热接触2300以用于热传输目的，但是在其它实施例中不需要通过内部金属通孔连接。
可选地，载体晶圆180在第一面182a上还包括钝化的反射器3810。钝化的反射器可以包括第一绝缘层3812(其可以包括二氧化硅和/或氮化硅)，反射层3814(其可以包括铝层)和第二绝缘层3816(其可以包括氮化硅和/或二氧化硅)。通过使用钝化的反射层3810，照射在第一面182a上的光可以被反射离开载体晶圆180。在一些实施例中，第一绝缘层3812可以包括厚度在约和之间的二氧化硅；反射层3814可以包括厚度在约和之间的铝；且第二电介质层3816可以包括厚度在约和之间的氮化硅。可以提供反射器3810的其它实施例。例如，反射器可以被具体实现为混合镜，如例如关于下面图54描述的。在其它实施例中，反射器3810可以仅仅由具有例如不同折射率的电介质材料形成。例如可以使用分布布拉格反射器。在其它实施例中，不需要使用反射器。此外，可以与图17-36的实施例中的任意一个一起使用钝化的反射器3810。
仍然参考图46，LED晶圆3910和载体晶圆180接合，使得LED管芯的阳极接触和阴极接触160a和170a邻近载体晶圆180的第一面182a，且LED管芯的阳极接触和阴极接触160a、160b的相应对电气连接到在第一面182a上第一接触1710a、1710b的相应对。
现在参考图47，随后衬底120的成形发生，例如通过在一致的深度处跨衬底120应用锯片4720以提供斜切4710。根据它们的位置斜切4710将具有不同的效果。更具体的，在串联地和/或并联地连接的邻近的管芯之间，斜切4710a不会到达第一沟槽4010。因此，在这些串联地和/或并联地连接的邻近的LED管芯之间，内部互连层145C将保持非活性的(inact)。然而，在将要串联地和/或并联地连接的LED管芯的组之间，斜切4710b将透入第二沟槽4510，且因此产生延伸下至LED的有源层的露出的表面。因此，锯片4720或者其它成形工具暴露多个第二沟槽4510，但是不暴露多个第一沟槽4010。
还将理解，还可以执行在此描述的衬底成形技术的任何其它的组合，包括纹理化、微透镜的使用、附加的X切割的使用和/或其它成形技术。
现在参考图48，根据在此描述的技术中的任意一个波长转换材料220随后被施加到LED晶圆3910的露出的表面上。在一些实施例中，使用喷涂施加波长转换材料。可以使用单程或者多程，每一程包括波长转换材料(一种或多种)的相同的或者不同的成分和/或浓度。如图48所示，波长转换材料220施加到被斜切的衬底120，使得波长转换材料220在远离载体晶圆180的衬底的面上延伸，延伸到通过斜切露出的衬底120的表面上以及还延伸到露出的多个第二沟槽4510中。因此，在LED芯片的外周上的LED外延区域110的侧壁可以被波长转换材料120覆盖，以减少或者防止例如蓝光的不需要的侧发射的发生。
还将理解根据在此描述的实施例中的任意一个，例如在图1-36中，可以施加或者放置保护层和/或其它层或者元件。
现在参考图49，例如使用传统的切单技术将载体晶圆180切单以产生多个LED芯片4910，其中相应的一个包括单个载体管芯4920，相应的单个载体管芯4920包括在其上的串联地和/或并联地电气连接的多个LED管芯4930。
应当理解，在此与图17-36结合描述的各种实施例可以与在此关于图37-49描述的各种实施例相结合。例如，在一些实施例中可以提供在LED晶圆和在载体晶圆上的互连的组合。在一些实施例中还可以提供在LED晶圆和在载体晶圆上的复制的互连。此外，在LED晶圆中的互连可以部分地导电和部分地绝缘，以提供整个LED晶圆的裂缝减少，同时还提供在邻近的LED管芯之间的选择性的互连，如所期望的。最终，根据在此描述的实施例中的任意一个，随后可以进一步处理图49的LED芯片4910，诸如被安装在照明灯具安装板上和/或直接安装在照明灯具中。
现在将提供在此描述的各种实施例的附加的讨论。更具体的，图38-49的截面仅仅示出了对于每个LED管芯的单个阳极接触160和单个阴极接触170。然而，在其它实施例中，可以提供对于给定的LED管芯的多个阳极接触和/或多个阴极接触。例如，图50示出了图49的LED管芯4930的底视图，其包括两个具有矩形形状的阳极接触160，和十二个圆形形状的阴极接触170的阵列。在其它实施例中可以使用其它数量和形状。如所示出的内部互连层145电气接触阴极接触170以及延伸超出LED管芯4930。内部互连层145还电气接触阳极接触160，但是不将阳极接触160电气连接到阴极接触170，否则这将短路LED管芯4930。
图51示出了串联地布线的图50的四个LED管芯4930，如由厚箭头5110所示出的。图51示出了图形化的内部互连层145可以如何串联地选择性地电气连接四个LED管芯4930的阳极和阴极。
图52是对于图49的载体管芯4920的俯视图，示出了热或者中性接触2300，和用于n和p接触的通孔196。
图53A和53B示出了一系列安装在安装板上的38HRX、XQB和WLP LED。图53A和53B的实施例可以被配置为，例如用于荧光灯管的替换。
在图53A和53B中，安装板全部为约285mm×15mm，或者约4275mm2的相同的尺寸。单独的HRX LED有约3mm×3mm或者约9mm2的面积且可以包括尺寸大约为355μm×711μm的单个管芯。单独的XQB LED有约1.6mm×1.6mm，或者约2.56mm2的面积且可以包括两个并联连接的管芯，其中每个管芯尺寸大约为35μm×470μm。例如，在2013年1月31日提出的，Hussell等人的，题为Submount BasedSurface Mount Device(SMD)Light Emitter Components and Methods的申请No.13/755,993中描述了HRX LED的各种实施例，就如同在此完全地陈述一样，通过引用将其公开全部并入于此。此外，例如，在2012年10月10日提出的，Lowes等人的，题为LED Package WithEncapsulant Having Planar Surfaces的美国专利申请No.13/649,052中描述了XQB LED的各种实施例，就如同在此完全地陈述一样，通过引用将其公开全部并入于此。根据在此描述的实施例中的任意一个制造的WLP LED可以有约0.7mm×0.7mm或者约0.49mm2的面积。如所示出的，每个板包括在其上的38个LED。对于38个LED单独的LED面积和总的LED面积在表1中示出。表1的右边列示出了由LED占据的总的板面积的百分比。如表1所示，根据在此描述的各个实施例，通过WLP LED可以提供由LED占据的板面积的百分比的显著的减小。
表1
因此，表1示出了根据在此描述的各个实施例的LED芯片，其可以被安装在板上，其在一些实施例中具有至少1,000mm2的面积，在其它实施例中至少2,500mm2，在其它实施例中至少4,000mm2，且在其它实施例中约4,275mm2，其中至少30个LED，且在一些实施例中38个LED，在一些实施例中占据小于1％的板面积，在其它实施例中小于0.5％的板面积，且在其它实施例中约0.4％的板面积，且在一些实施例中可以提供用于荧光灯管的替换。
应当理解，图1-36的各种实施例还可以与图37-53的各种实施例结合。例如，在图19、20和30A-30C中示出的各种保护层222、222'、222可以被并入图37-53的实施例中。此外，单个拱顶2510，如在图25和32中示出的，还可以被并入图37-53的实施例中的任意一个中。另外，大透镜和/或微透镜2610，如在图26和31中示出的，还可以被并入图37-53的实施例中的任意一个中。因此，在此描述的实施例中的任意一个中可以提供以立方体、拱顶、包塑和/或微透镜形式的各种透镜。最终，图1-36的内部结构或者制造技术中的任意一个可以被并入图37-53的实施例中并且反之亦然。例如，图37-53的LED管芯的内部结构、内部的互连结构、衬底成形、切单、波长转换层配置可以被并入到图1-36中的任意一个中，且图1-36的LED制造、芯片制造和模块/灯具制造还可以被并入到图37-53的实施例中。最终，虽然图1A-1U、6、9A-9B、17-27和35示出了单独的LED管芯，这些LED管芯可以被提供在共同的衬底中，如在此的图38-52中所示出的。换句话说，在图1-36的实施例中不需要切单单个LED管芯，但是，相反地，可以保留共同的衬底，如在图37-53中所示出的。
该具体实施方式的剩余部分包括申请No 13/790,369的图1-13C的详细描述，不同之处在于此处已经重新编号为图54-66C。
图54是根据各个实施例的发光二极管结构100A的截面图。参考图54，这些发光二极管包括二极管区域110，其分别具有第一和第二相对面110a、110b，和包括在其中的n型层112和p型层114。可以提供其它层或者区域116，其可以包括量子阱、缓冲层等等，其不需要在此描述。二极管区域110还可以在此称为“LED外延区域”，因为它通常在衬底120上外延地形成。例如，基于III族氮化物的LED外延区域110可以在碳化硅生长衬底120上形成。在一些实施例中，如下面将描述的，生长衬底120可以出现于成品中。在其它实施例中，生长衬底120可以被去除。
继续图54的描述，阳极接触125，也被称为“p接触”，电阻地接触p型层114且延伸在二极管区域110的第一面110a上。阳极接触125在p型层114上可以延伸到比在图54中所示出的更大的或更小的程度。绝缘层140还延伸在阳极接触125外部的第一面110a上。绝缘层140可以包括诸如SiN和/或SiO2的透明材料。绝缘层还可以包括诸如绝缘材料的多层堆叠的多层结构。反射阴极接触150，也被称为“n接触”电气接触n型层112且延伸穿过绝缘层140且到绝缘层140(其在阳极接触125的外部)上。在一些实施例中，反射阴极接触150可以直接和电阻地接触n型层112。在其它实施例中，然而，薄的电阻连接层(未示出)，诸如钛层，可以提供到n型层112的实际的电阻接触。绝缘层140和反射阴极接触150可以提供混合反射结构或者“混合镜”，其中与没有在下方的绝缘层140相比，在下方的绝缘层140提供了折射率失配或者折射率阶跃以增强来自反射层150的全内反射(TIR)。还应理解，在其它实施例中，绝缘层140可以包括多个子层，诸如氧化物和氮化物子层以提供，例如，分布布拉格反射器。此外，反射阴极接触150还可以包括多个子层。
也如图54中示出的，在一些实施例中，通孔118延伸到第一面110a中以露出n型层112，且绝缘层140延伸到通孔118中。此外，反射阴极接触150还在绝缘层140上延伸进入通孔118中，以电气地，且在一些实施例中电阻地，接触在通孔118中暴露的n型层112。
还提供了阳极接合衬垫160，其电气连接到阳极接触125。还提供了阴极接合衬垫170，其电气连接到反射阴极接触150。如所示出的，阳极和接触衬垫160和170以相互紧密地间隔开的关系延伸在第一面110a上，以限定在其之间的间隙172。如下所述，间隙可以被绝缘体填充。在此所示出的任何实施例中，间隙172可以出现在任何期望的位置处且不限于在此所示出的位置。在一些实施例中，阴极接合衬垫170可以被制作得尽可能大，使得它可以直接耦接到在倒装芯片安装配置中的用于增强热耗散的接地的散热器，而不需要可能降低热效率的夹在中间的电绝缘层。
也如图54中示出的，诸如透明的碳化硅生长衬底120的透明衬底可以被包括在二极管区域110的第二面110b上。透明衬底120可以包括斜切的侧壁120a且还可以包括远离二极管区域110的外面120b。如所示出的，可以纹理化外面120b。衬底120的厚度，衬底的电阻率，侧壁120a的几何形状和/或远的面120b的纹理化可以被配置用于增强来自二极管区域110通过衬底120的辐射的远场发射。来自二极管区域110的发射可以从二极管区域110通过衬底120直接发生，且还可以通过从反射阴极接触150反射回来通过二极管区域110且通过衬底120发生。在一些实施例中，反射还可以从阳极接触125发生，如将在下面详细描述的。
也如图54中示出的，在一些实施例中，当透明衬底120是蓝宝石时，图形化蓝宝石衬底(PSS)技术可以被用来纹理化在蓝宝石衬底120和二极管区域110之间的界面，如通过在衬底120和二极管区域110的第二面110b之间的锯齿状的界面所示出的。众所周知，PSS技术可以提供可以是例如在约5μm间距(特征到特征距离)约3μm尺寸的纹理化特征。还可以使用其它尺寸/间距和/或随机的尺寸/间距。PSS技术的使用可以增强在基于氮化镓的二极管区域110和折射率失配的蓝宝石衬底120之间的提取效率。
因此，本发明的一些实施例可以提供适合于倒装芯片安装(即，与图54的方向相反地安装)的LED，其中阳极接合衬垫160和阴极接合衬垫170安装在支撑衬底上，诸如印制电路板或者其它布线板，且光的发射通过远离阳极接合衬垫160和阴极接合衬垫170的衬底120发生。因此，可以提供横向LED，其中阳极接触125和阴极接触150两者延伸在二极管区域的给定面上(即，第一面110a)，且发射远离阳极接触和阴极接触125和150分别通过二极管区域的第二面110b和通过衬底120发生。在其它实施例中，可以去除衬底使得发射直接从二极管区域110的第二面110b发生。
如上面提到的，衬底120的几何形状可以被配置用于提供期望的远场发射图形，诸如朗伯发射。此外，纹理化可以发生在侧壁120a上和/或在衬底120的面120b上。可以使用包括随机的纹理化、微透镜、微阵列、散射区域和/或其它光学区域的许多不同的配置的纹理化。根据一些实施例，外面120b在它的第一部分120c的纹理化可以不同于它的第二部分120d，从而提供对于发光二极管的方向指示。因此，如图54所示，除在邻近透明的阴极接触的给定区域之外，可以提供微透镜120d的阵列，其中可以提供小条120c或者诸如“+”的符号的其它指示。衬底的远的面120b上的不同的纹理化可以提供方向指示，其可以允许拾取和放置设备正确地定向LED用于封装，即使LED的结构对于拾取和放置设备通过纹理化的衬底是不“可见”的。
在一些实施例中，阳极接触和/或阴极接触可以在第一面110a上提供反射结构，其被配置为将从第一面110a出现的基本上全部的光反射回到第一面110a中。反射结构进一步包括在阴极接触150和它的延伸150a之下的绝缘层140。特别地，在一些实施例中，反射结构反射从第一面110a的至少90％面积出现的光。反射结构可以包括反射材料，其自身反射至少90％照射在其上的光。在一些实施例中，阳极接触125可以是反射阳极接触，其电阻地接触p型层114。在这些实施例中，可以通过电阻地接触p型层114的阳极接触125的反射表面，电阻地接触n型层112的阴极接触150的反射表面，和在图54中识别为150a的阴极接触的延伸的反射表面来提供反射结构，150a与绝缘层140结合延伸到在通孔118和阳极接触125之间的第一面110a上。在其它实施例中，阳极接触125可以是透明的，且反射阴极接触150，特别地，反射阴极接触150的延伸150a，可以延伸到透明的阳极接触125上，以与绝缘层140结合提供反射结构。因此，在一些实施例中，反射阴极接触可以延伸以用反射阴极接触覆盖阳极接触外部的基本上全部的第一面。在其它实施例中，反射阴极接触可以用反射阴极接触覆盖阳极接触外部的基本上全部的第一面，以及可以用反射阴极接触覆盖至少一部分阳极接触。下面将描述更详细的实施例。
因此，一些实施例可以提供具有横向倒装芯片配置的LED。一些实施例可以在p型和n型层上提供双镜。此外，n型镜可以是集成的n接触镜，其可以与LED外延的至少一个n型层电接触，且也可以延伸在LED外延的至少一个p型接触之上。集成的n接触镜可以包括诸如铝的材料，其对于由LED外延产生的波长是光学地反射的。透明的绝缘层和反射层可以提供混合反射结构或者“混合镜”，其中与没有在下方的透明绝缘层相比，在下方的透明的绝缘层提供了折射率失配或者折射率阶跃以增强来自二极管区域的TIR。此外，LED芯片的发光面，与镜(一个或多个)相对，可以包括生长衬底。生长衬底可以进一步包括成形的表面，诸如锥形的侧壁和/或纹理化，用于光提取的目的。锥形和/或纹理化的量可以与包括生长衬底的LED的总厚度有关。可以调节衬底的几何形状(例如，厚度/侧壁斜切)和/或其纹理化以获得期望的远场发射图形。此外，由于衬底不需要传导电流，它可以具有高电阻率使得它可以是透明的。
根据各个实施例的LED芯片相比传统的LED芯片可以是更坚固的或者更鲁棒的。特别地，LED芯片的仅有露出表面可以是在一侧的固体的p或者n接触部分和在另一侧的生长衬底。相比之下，传统的LED芯片可以需要易毁的布线接合且可以包括LED外延的露出的顶部和/或底部部分。
此外，还已经发现，根据各个实施例，通过提供折射率失配或者折射率阶跃，在二极管区域和反射阴极接触之间的透明绝缘层的设置可以实际上增强来自二极管区域的反射率。因此，如例如在图54中所示出的，除了提供用于LED的期望的电绝缘，绝缘层140还可以提供用于反射阴极接触150的集成光学元件。此外，绝缘层140和反射阴极接触150可以提供混合镜。
现在将提供作为混合反射器的一部分的绝缘层140的操作的说明。更具体的，LED通常包括不同材料的多个层。因此，从有源区发射的光在射出LED之前必须通常通过或跨越一个或多个这样的层。斯涅尔定律规定当光子从一种材料通过到下一种材料时其将被折射。光子将被折射的角度取决于在两种材料的折射率之间的差和光照射界面的入射角。
在LED中，虽然一些反射光仍然将在其它一些位置处逸出LED，某些百分比将被完全内部反射，从不逸出LED，且将因此功能上地降低LED的外部效率。虽然在光子逸出的百分比中单独的下降可能看起来是相对小的，但是累积影响可以是显著的，其他方面非常相似的LED可以具有由即使这些小的百分比损耗引起的明显不同的性能效率。
斯涅尔定律规定当光跨界面进入到具有更高的折射率的介质中时，光朝向法线弯曲。类似地，当光从具有高的折射率的介质传播跨界面进入到具有较低折射率的介质时，光远离法线弯曲。在定义为临界角的角度处，从具有高折射率的介质传播到具有较低折射率的介质的光将被以90°，即，与边界平行的角度被折射。在任何大于临界角的角度处，入射线经受全内反射(TIR)。临界角因此是折射率的比率的函数。如果光以任何大于该临界角的角度射向界面，则光将完全不会通过到第二介质。相反，界面将光反射回来进入到第一介质中，被称为全内反射过程。由于该全内反射的光的损失被称为临界角损失，且其是另一个降低LED外部效率的因素。
在此描述的混合镜的实施例基于斯涅尔定律使用折射率失配以增强全内反射(TIR)。为了增强TIR，期望提供相对于基于GaN的二极管区域对较低折射率材料提供大的折射率改变。因此，任何由斯涅尔定律给出的逸出锥角外部的光被内部地反射进入到二极管区域中，且可以基本上没有损失。因而可以使用反射阴极接触150和/或反射阳极接触反射来自全向光源的照射在其上的部分光。因此，根据各个实施例，透明的绝缘层150和反射阴极接触两者作为混合反射器以增强将从二极管区域出现的光反射回到二极管区域中。
本发明的其它实施例可以提供用于垂直LED的反射层。因此，根据各个实施例的发光二极管还可以包括二极管区域，其包括在其中的n型层和p型层和用于n型层或者p型层中的一个的接触。接触可以包括在n型层或者p型层中的一个上的绝缘层140，其具有小于n型层或者p型层中的一个的折射率。提供电气接触n型层或者p型层中的一个的反射层150，反射层150延伸在透明的绝缘层上。因此，绝缘层140可以提供用于反射层150的集成光学元件从而提供混合镜，其与没有绝缘层140相比可以改善反射层150的反射率，这是因为透明的绝缘层提供对于二极管区域110的折射率失配或者折射率阶跃。在其它实施例中，反射层150还可以电气接触且在一些实施例中电阻地接触n型层或者p型层中的一个，且可以延伸通过绝缘层140以实现该接触。在其它实施例中，可以提供用于n型层或者p型层中的另一个的第二接触。第二接触可以包括电阻地接触n型层或者p型层中的另一个的第二反射层。在其它实施例中，第二接触可以包括电阻地接触n型层或者p型层中的另一个的透明导电层，且绝缘层140和反射层150两者可以延伸到透明导电层上。
此外，如在此处描述的各种实施例还可以提供二极管区域110，其具有相对的第一和第二面110a、110b且包括在其中的n型层112和p型层114。反射阳极接触125电阻地接触p型层并延伸在第一面110a上。反射阴极接触150电阻地接触n型层并延伸在第一面上。反射阳极接触125和反射阴极接触150被配置为将从第一面110a出现的基本上全部的光反射回到中第一面110a中。换句话说，反射阴极接触150可以基本上覆盖阳极接触125外部的基本上全部的第一面110a。此外，在其它实施例中，反射阴极接触150还可以至少覆盖阳极接触125的一部分。
图55是根据其它实施例的LED结构100B的截面图。在这些实施例中，除了反射阴极接触，还提供了反射阳极接触。
更具体地，在图55中如与图1结合描述的提供了二极管区域110。还提供了衬底120，虽然在其它实施例中不需要提供它。相对于生长衬底的厚度可以减薄衬底120。提供了反射阳极接触130，其电阻地接触p型层114并延伸在第一面110a上。反射阳极接触可以包括银。在一些实施例中，反射阳极接触130可以包括双层结构，其包括，例如，直接地在p型层114上的约的镍(Ni)和在镍上的约的银(Ag)，从而提供“NiAg镜”130。反射阳极接触130可以至少反射90％的来自二极管区域110的照射在其上的可见光。在其它实施例中可以使用其它也提供到p型氮化镓的欧姆接触的反射层。应当理解，NiAg镜的反射率主要由Ag确定，因为仅仅使用了非常薄的镍层(在一些实施例中小于约)。此外，当退火时，该镍可以转换成氧化镍以增强Ag到p型氮化镓的欧姆接触。因此，NiAg镜130可以约具有与Ag单独相同的反射率，但是可以提供到p型层更好的接触和更低的电压。在其它实施例中，可以使用纯Ag。
在NiAg镜130顶上的是阻挡层132，其可以包括子层，包括约的钛钨(TiW)，约的铂(Pt)和约的钛钨(TiW)。钛钨/铂子层可以在多个重复中重复以提供期望的扩散阻挡。扩散阻挡层132通常是不反射的。因此，直接地在p型层114上的NiAg镜130的面提供反射结构。
继续图55的描述，在通孔118的侧壁上和在通孔118外部的第一面110a上提供绝缘层140。在一些实施例中，如所示出的，绝缘层140还可以延伸到NiAg镜130的至少一部分上。在一些实施例中，绝缘层140可以包括约1μm的氮化硅(SiN)和/或约0.5μm的硅二极管(SiO2)。使用本领域技术人员已知的技术，基于LED的工作波长和/或绝缘层的折射率，透明的绝缘层的厚度可以被配置为增强来自反射阴极接触150的反射率。更具体的，二氧化硅可以具有约1.5的折射率而SiN可以具有约2.0的折射率，两者都小于氮化镓的折射率(约2.5)，使得通过绝缘层140提供了折射率失配或者折射率阶跃，其可以实际上增强来自二极管区域110的TIR。
还如图55中示出的，反射阴极接触150可以电阻地接触n型层112，例如在通孔118的底上，且可以在通孔118的侧壁上在绝缘层140上延伸，且还可以延伸到如150a所指示的通孔118外部的绝缘层140上。在一些实施例中，反射阴极接触150可以包括约的铝。还可以使用更厚的反射阴极接触。包括绝缘层140和铝反射阴极接触150的混合反射器可以反射至少90％的照射在其上的来自二极管区域110的可见光。在其它实施例中，可以提供在反射阴极接触150和n型层112之间的独立的欧姆接触层250，以提供到n型层112的欧姆接触。在一些实施例中，欧姆接触层250可以包括钛，例如退火的钛、或者铝/钛合金。应当理解，在在此描述的任何实施例中，可以在反射接触150和n型或者p型层之间使用欧姆接触层250。
最终，提供了阳极接合衬垫160和阴极接合衬垫170。阳极接合衬垫160和阴极接合衬垫170可以包括约钛(Ti)、约镍(Ni)和约1-3μm的80/20金-锡(AuSn)合金的堆叠，以提供“TiNiAuSn衬垫”。可以使用其它材料，且可以不使用所有的这些层。例如，可以使用纯锡，因为它具有较低的熔点。此外，在其它实施例中，可以在阳极接触上和在反射阴极接触上提供电镀种籽层层，且至少阳极和/或阴极接合衬垫的一部分电镀在种籽层上。在其它实施例中，反射阴极接触150和/或阻挡层140可以提供用于电镀在其上的衬垫160/170的电镀种籽层层。电镀的阳极和阴极接合衬垫还可以提供机械的支持和增强的热效率。
因此，图55的实施例可以提供在第一面110a上的反射结构，其被配置为反射基本上全部的光，例如，至少90％的从第一面110a出现的光回到第一面110a中。在图55的实施例中，反射结构包括两个不同的反射器。更具体地，反射结构包括：电阻地接触p型层114的阳极接触130的反射表面，电阻地接触n型层118的阴极接触150的反射表面，和阴极接触150的延伸150a的反射表面，150a在电阻地接触p型层114的阳极接触130的反射表面和阴极接触150与绝缘层140结合的混合反射表面之间延伸。当从二极管区域110的透视图观察，基本上全部的从二极管区域110出现的到阳极接触和阴极接触中的光可以被反射回到二极管区域中。因此，从面积的视角，图55的反射结构可以反射从第一面的至少85％的面积出现的光，且在一些实施例中，至少90％的面积。换言之，至少90％的二极管面可以被镜覆盖。此外，由于反射结构可以包括镍银(阳极接触130)和铝(阴极接触150)，可以反射照射在反射结构上的至少90％的光。换言之，镜可以有至少90％的效率。
其它LED结构，诸如在美国专利公开2009/0283787中所示出的结构(通过引用将其公开并入于此且转让给本发明的受让人)包括围绕p型欧姆接触且接触在下方的p型层的阻挡层。这样的阻挡层形成到p型层的非欧姆接触且是光学吸收的，引起芯片中的一些光损失。本发明的实施例利用绝缘结构保护阳极接触130的边缘，所述绝缘与阴极接触150形成混合反射器，可以增加射出芯片的光量。由于阻挡层130被包含在反射阳极接触130的外周内，它可以不吸收在LED芯片的有源区116中产生的光，这是因为它被反射阳极接触130从有源区掩蔽。
当如图54或者55所示的LED芯片结构被倒装芯片安装到子基板或者其它表面上时，可以以热超声或者热压接合处理将机械力施加到LED芯片。在一些接合处理中，诸如在320℃的熔剂共熔的AuSn回流附接工艺，可以不施加外力到芯片。然而，当芯片在高温下接合时，由于在芯片结构和封装衬底层中的各种材料的热膨胀系数中的失配，应力可能被施加到LED芯片。即使使用较低温度的安装工艺，对于LED芯片结构能够容忍至少约例如260℃的后续的回流温度可以是合乎需要的，当完成的组件被安装到印制电路板或者其它支撑衬底上时可能出现上述温度。
许多不同的接合工艺可以将机械应力施加到LED芯片，且更具体的可以将机械应力赋予到绝缘层140，潜在地导致在绝缘层140中细裂缝135的形成。在大多数位置中，这些细裂缝135可能不会不利地影响LED芯片的操作或者可靠性。然而，如果细裂缝135出现在从阳极接触132延伸到芯片的外表面或者延伸到阴极接触150的位置处，则在阳极接触130中的银或者其它金属可能通过细裂缝迁移。该金属的迁移可能导致在阳极接触130和阴极接触150之间电气短路的形成，其可能致使LED芯片不能操作。
图56是图55中示出的LED芯片100B的一部分的详细的特写图。如图56所示，如果细裂缝135从阳极接触132延伸到LED芯片的外表面106形成，则在阳极接触130中的银或者其它金属可能通过裂缝135迁移，并流到芯片的外部上。不期望的外部金属流动137可能接触n型层112，其还可以导致不期望的电气短路。
银迁移可以由于水分的存在而加剧。因此，例如，出现在接近LED芯片结构的外表面或者边缘表面的绝缘层140中的裂缝可以更易受由于银迁移而形成电气短路的影响。
本发明构思的一些实施例可以减轻在绝缘层140中的裂缝的影响，使得这样的裂缝可以不完全通过绝缘层140扩展，和/或可以不在容易导致电气短路的区域中提供迁移路径。
图57A到61B示出了形成包括根据一些实施例的裂缝容忍的透明的绝缘层的LED结构100C的的方法。更具体的，图57A、58A、59A、60A和61A是中间LED器件结构的俯视图，且图57B、58B、59B-59F、60B和61B分别是图中57A、58A、59A、60A和61A示出的中间LED器件结构的截面。
参考图57A和57B，初步的LED器件结构包括可选的衬底120、一个或多个n型层112、有源区116和一个或多个p型层114。这些层的结构和成分在上面详细描述且为了简便起见不会重复。如上面与图54结合示出的衬底120可以包括光提取特征。然而，为清楚起见这样的特征从以下图省略。
为方便起见，有源区116将从后续的图中省略。然而，应当理解通常在n型层112和p型层114之间将存在有源区。
仍然参考图57A和57B，诸如银或者镍银的反射材料层130在p型层114的上表面上淀积为反射阳极接触。反射层130被图形化以形成孔138，通孔118将形成在孔138中。
参考图58A和58B，例如钛钨、钨、铂或者其它合适的材料的阻挡层132被淀积在反射阳极接触130上且被图形化以露出孔138。阻挡层132的外边缘可以稍微地从反射阳极接触130的外周缘凹陷回来。
参考图59A和59B，通孔119可以刻蚀通过p型层114和有源区116(未示出)下至n型层112。可以使用单独的掩模或者可以将反射阳极接触130和/或阻挡层132用作刻蚀掩模以形成通孔119。
参考图59C，可以将基础绝缘层140A毯式淀积在结构之上以覆盖透明的阳极接触130和阻挡层132的露出部分。绝缘层140A可以延伸到通孔119中且延伸到p型层114、有源层116(未示出)和n型层112上。基础绝缘层140A可以包括诸如SiN、SiO2等等的电介质材料，且可以具有在约250nm和1微米之间的厚度，且在特定实施例中可以具有约500nm的厚度。
参考图59D，在基础绝缘层140A之上淀积裂缝减少中间层145。更具体的，裂缝减少中间层145可以包括能够减少裂缝通过绝缘层扩展的材料。因此，在一些实施例中，裂缝减少中间层145可以具有与绝缘层不同的成分。尽管不希望被特定的理论约束，目前相信当与绝缘层相比裂缝减少层具有不同的断裂模式时，裂缝减少层可以阻止裂缝通过绝缘层扩展。例如，二氧化硅的特征在于具有脆性断裂模式，而金属通常具有可塑断裂模式。当材料具有可塑断裂模式时，在断裂之前它经受塑性变形，而具有脆性断裂模式的材料在断裂之前可以不表现出塑性变形。在具有脆性断裂模式的绝缘材料内提供具有可塑断裂模式的材料作为中间层，可以导致裂缝扩展的降低，这是因为引起裂缝通过(脆性的)绝缘层扩展的应力在(可塑的)中间层中可能不会引起足够的塑性变形以允许它破裂。此外，裂缝自身可以对绝缘层提供一定量的应变缓解，其可以减少施加到中间层的应变量。
裂缝减少层还可以与绝缘层形成界面，当裂缝扩展到界面时其减轻在结构中的应力。即，例如，在绝缘层和裂缝减少层之间界面处的滑动可以导致在界面处应力减轻，其可以阻止裂缝的扩展。
在一些实施例中，裂缝减少中间层145可以包括除电介质材料以外的材料。在一些实施例中，裂缝减少中间层145可以包括诸如非结晶材料的非晶质材料。裂缝减少中间层145可以包括，例如，诸如铝(Al)、钛(Ti)、钨(W)、AlTi、AlTiW、TiW或者其它金属的金属。在一些实施例中，裂缝减少中间层145可以包括诸如苯并环丁烯(BCB)、聚酰亚胺等等的聚合材料。在一些实施例中，聚合材料可以是可塑的聚合物。
为了承受后续处理步骤，聚合物可以是高温聚合物，且在一些实施例中可以能够容忍直到约300℃或更多的温度。
裂缝减少中间层145可以具有约10nm到1微米的厚度。当裂缝减少中间层145包括Al时，裂缝减少中间层145可以具有约150nm的厚度。
在一些实施例中，裂缝减少中间层145可以被制造到足够薄以便是光学地透明的。在其它实施例中，裂缝减少中间层145可以是光学吸收的。例如，由于层130可以是反射的，在器件中产生的光可以被反射远离裂缝减少中间层145且由此不被吸收。在一些实施例中，诸如当裂缝减少中间层145包括铝时，裂缝减少中间层145自身可以是反射的。
参考图59E，可以使用例如光刻来图形化裂缝减少中间层145，以形成间隙或者槽146，其将裂缝减少中间层145分隔成两个单独的部分145A和145B，如图60A所示且在下面更详细地讨论的。裂缝减少中间层145还可以被图形化以在其中形成孔147，其将被用来限定用于器件的阳极接触的接触位置，如在下面更详细地讨论的。
参考图59F，可以在结构之上毯式淀积上绝缘层140B。上绝缘层140B可以具有与下绝缘层140A相同的成分或者不同的成分。上绝缘层140B可以包括诸如SiN和/或SiO2的电介质材料，且可以具有约250nm到约1微米的厚度。在特定实施例中，上绝缘层140B可以包括SiN，且可以具有约500nm的厚度。在一些实施例中，上及下绝缘层140A、140B的厚度可以基于对于静电放电保护这样的层可能需要承受的电压电平来选择。例如，如果裂缝减少中间层145的一部分电气连接到阴极接触，则基础绝缘层140A可能需要承受至少约50V的电压。
参考图60A和60B，绝缘层140包括基础绝缘层140A、裂缝减少中间层145，且上绝缘层140B可以被图形化以在其中开第一和第二通孔131和118。第一通孔131穿过绝缘层140延伸到阻挡层132，而第二通孔118穿过绝缘层140延伸到n型层112。如图60B所示，裂缝减少中间层145可以从通孔131、118间隔开，使得裂缝减少中间层145的侧壁不被通孔131、118暴露。然而，在其它实施例中，通孔131、118的一个或者两者可以露出裂缝减少中间层145的一部分，如图62所示和在下面更详细地讨论的。
在图60A中示出了将裂缝减少中间层145分隔成两个单独的部分145A和145B的间隙或者槽146。
参考图61A和61B，反射阴极接触150形成在第二通孔118内，且可以延伸到在p型层之上和在裂缝减少中间层145之上的绝缘层140上。阴极接合衬垫170形成在反射阴极接触150上，且阳极接合衬垫160形成在第一通孔131中以连接阻挡层132。还可以包括诸如粘合或者搭接层的附加层。如例如在图61A的俯视图中看到的，阳极接合衬垫160的外边缘可以形成在第一裂缝减少中间层部分145A的外周内，且反射阴极接触150和阴极接合衬垫170的外边缘可以形成在第二裂缝减少中间层部分145B的外周内。
在绝缘层140内的裂缝减少中间层145的存在可以防止或者减少在绝缘层140中形成的裂缝完全穿透通过绝缘层140从而形成在器件中的对于金属的迁移路径。即，虽然仍然可能在绝缘层140中形成裂缝，这样的裂缝可以不导致可能损坏器件的电气短路的形成。尽管不希望被任何特定的理论约束，目前相信在裂缝减少中间层145和绝缘层140之间的界面提供了机械的不连续，其可以减少裂缝通过绝缘层140的扩展。因此，任何提供与绝缘层140合适的机械不连续性的材料可以适合用作裂缝减少中间层145，无论这样的材料是否是电气导电的或者电气绝缘的。裂缝减少中间层145的材料可以是透明的、反射的或者不透明的。
在安装过程中，可以通过阳极接合衬垫160和/或阴极接合衬垫170将机械应力放置在LED芯片上。因此，在绝缘层140中的裂缝可以倾向于在这些垫下面开始。因此，根据一些实施例的器件可以被设计使得：阳极接合衬垫160和阴极接合衬垫170形成在裂缝减少中间层145的相应的部分145A、145B的外周内，使得在透明绝缘层的上部140B中，在衬垫下面形成的任何裂缝可以不容易通过绝缘层140扩展到阻挡层132或者反射阳极接触130。
裂缝减少中间层145的相应的部分145A、145B可以被间隙146(图60B)彼此电气隔离以减少短路的可能性。
图62是根据进一步实施例的LED芯片结构100D的截面图。如在其中所示出的，裂缝减少中间层145的部分145A可以接触阳极接合衬垫160，而裂缝减少中间层145的部分145B可以接触阴极接合衬垫160和/或反射阴极接触150。因此，在其中裂缝减少中间层145包括诸如铝的导电材料的实施例中，裂缝减少中间层145的部分145A、145B的一个或者两者可以是电气激活的。然而，由于通过间隙或者槽146将裂缝减少中间层145的部分145A、145B彼此隔离，这样的连接可以不引起短路。
图63A是根据进一步实施例的LED芯片结构100E的截面图。在图63A所示出的实施例中，裂缝减少中间层145不包括间隙。然而，通过绝缘层140的部分将裂缝减少中间层145从阳极接触和阴极接触间隔开，使得它是电气隔离(浮置)的。
图63B是根据进一步实施例的LED芯片结构100E’的截面图。在图63B所示出的实施例中，裂缝减少中间层145不包括间隙且没有被通过绝缘层140的部分从器件的阳极接触和阴极接触间隔开。在图63B的实施例中，裂缝减少中间层145可以是诸如BCB的电气绝缘材料，且绝缘层140可以由此具有包括三个不同的层140A、145和140B的结构。
图64是根据进一步实施例的LED芯片结构100F的截面图。在图64所示出的实施例中，裂缝减少层155在绝缘层140和接合衬垫160、170之间的绝缘层140上。在图64所示出的实施例中，裂缝减少层155可以由诸如聚合物的电气绝缘材料形成。
图65A和65B分别是根据进一步实施例的具有裂缝容忍的透明的绝缘层的LED器件结构100G的俯视图和截面图。图65A和65B中示出的LED结构包括可选的衬底120、n型层112、p型层114、反射阳极接触130、阻挡层132、绝缘层140、阳极接合衬垫160和阴极接合衬垫170。
在图65A和65B中示出的LED结构中，接近芯片的外周缘的绝缘层140的部分140A通过围绕阳极接合衬垫160和阴极接合衬垫170延伸的沟槽175，被机械地从在阳极接合衬垫160和阴极接合衬垫170下面的绝缘层140的部分隔离。沟槽175穿过绝缘层140延伸到阻挡层132。
绝缘层140的外周部分140A仍然保留在反射阳极接触130的外边缘上且保护反射阳极接触130的外边缘。然而，可能在阳极接合衬垫160和/或阴极接合衬垫170下面产生的任何裂缝可以不扩展到反射阳极接触的外边缘，其最易受水分协助的金属迁移的影响。因此，在绝缘层140中在阳极接合衬垫160和/或阴极接合衬垫170下面形成的裂缝可以不导致由金属迁移引起的不期望的短路。
包括约150nm的SiN的可选的第二钝化层可以被淀积在结构上以覆盖通过沟槽175露出的阻挡层132部分。
图65C是根据进一步实施例的器件结构100G’的截面图。器件结构100G’类似于图65B中示出的器件结构100G，不同之处在于沟槽175’没有完全延伸通过绝缘层140以接触阻挡层132。即使沟槽175’没有完全延伸通过绝缘层140，沟槽175’仍然可以有效阻挡相当数量的裂缝扩展到结构的边缘并引起失效，同时仍然提供对阻挡层132的整个上表面的保护。因此，沟槽175’可以不需要为了有效而提供绝缘层140的物理的完全分离。
现在参考图66A和66B，其分别是根据更进一步实施例的具有裂缝容忍的绝缘层的LED器件结构100H的俯视图和截面图。LED结构100H包括沟槽175以及在绝缘层140内的裂缝减少中间层145两者，所述沟槽175用于机械地隔离绝缘层140的外周部分140A，所述裂缝减少中间层145用于防止或者减少裂缝通过绝缘层140的扩展。裂缝减少中间层145和沟槽175两者的组合可以进一步减少在结构中不期望的金属迁移的可能性。
图66C是根据更进一步实施例的LED结构100H’的截面图。在LED结构100H’中，裂缝减少中间层145远离沟槽175的侧壁。即，通过绝缘层140的部分将裂缝减少中间层145从沟槽175的侧壁绝缘。
在此已经与包括流程图块的操作流程图结合描述了各种实施例。应当注意，在一些可替代实施例中，除非在此明确地相反说明，记录在块中的功能/行为可以不按照流程图中记录的顺序发生。例如，除非在此明确地相反说明，连续地示出的两个块实际上可以基本上同时执行或者有时块可以以相反的顺序执行，这取决于所涉及的功能/行为。此外，流程图的给定块的功能可以分离成多个块和/或两个或更多个块的功能可以至少部分地集成。最终，可以在示出的块之间增加/插入其它块。
与上述描述和附图结合，在此已经公开了许多不同的实施例。应当理解，文字地描述和示出这些实施例的每个组合和子组合将是过度重复和困惑的。相应地，包括附图的说明书应该被解释为构成在此描述的实施例的所有组合和子组合的完整的书面描述，以及构成制造和使用这些组合和子组合的方式和步骤的完整的书面描述，并且将要支持任何这种组合或者子组合的权利要求。
在说明书中，已经公开了本发明的典型实施例，并且虽然采用了具体术语，但是只是在通用的和叙述的意义上来采用它们而非为了限制。提供以下权利要求以确保本申请符合在所有司法机构中作为优先申请的全部的法定条件，且不应该被理解为陈述本发明的全部范围。

Claims (58)

1.一种制造多个发光二极管LED芯片的方法，所述方法包括：
提供LED晶圆，其包括多个LED管芯，所述多个LED管芯包括在其面上的阳极接触和阴极接触；
提供载体晶圆，其具有相对的第一和第二面，所述第一面上的多个内部接触，和多个外部阳极接触和多个外部阴极接触，当所述载体晶圆接合到所述LED晶圆时，所述第一面上的多个内部接触被配置为串联地和/或并联地电气连接至少两个LED管芯的阳极接触和阴极接触；
接合所述LED晶圆和所述载体晶圆，使得所述LED管芯的阳极接触和阴极接触邻近所述载体晶圆的所述第一面，且所述第一面上的所述多个内部接触串联地和/或并联地电气连接至少两个LED管芯的阳极接触和阴极接触；以及
切单已经接合的所述LED晶圆和所述载体晶圆以提供多个LED芯片，其中相应的LED芯片包括单个载体管芯，相应的单个载体管芯包括在其上的串联地和/或并联地电气连接的多个LED管芯，多个所述外部阳极接触中的至少一个和多个所述外部阴极接触中的至少一个。
2.根据权利要求1所述的方法，其中所述LED晶圆包括在LED衬底上的所述多个LED管芯。
3.根据权利要求2所述的方法，进一步包括去除所述LED衬底的至少一部分。
4.根据权利要求1所述的方法，在所述接合和所述切单之间进一步包括以下步骤：
成形接合到所述载体晶圆的所述LED晶圆。
5.根据权利要求1所述的方法，在所述接合和所述切单之间进一步包括以下步骤：
施加波长转换材料到接合到所述载体晶圆的所述LED晶圆。
6.根据权利要求1所述的方法，其中在所述切单之后：
将至少一个所述LED芯片直接安装在照明灯具安装板上；以及
将所述照明灯具安装板安装在照明灯具外壳中以提供照明灯具，所述照明灯具安装板包括直接安装在所述照明灯具安装板上的至少一个所述LED芯片。
7.根据权利要求6所述的方法，其中所述外壳是交通工具前灯或者尾灯外壳。
8.根据权利要求1所述的方法，其中所述载体晶圆进一步包括在所述第二面上的至少一个外部热接触，其没有电气连接到所述外部阳极接触或者所述外部阴极接触。
9.一种发光二极管LED芯片,包括：
多个LED管芯，其中相应的LED管芯包括在其面上的阳极接触和阴极接触；
载体管芯，其具有相对的第一和第二面，所述第一面上的多个内部接触，和所述第二面上的外部阳极接触和外部阴极接触，当所述载体管芯电气连接到所述多个LED管芯时，所述多个内部接触被配置为串联地和/或并联地电气连接所述多个LED管芯的阳极接触和阴极接触；
所述多个LED管芯和所述载体管芯相互接合，使得所述LED管芯的阳极接触和阴极接触邻近所述载体管芯的所述第一面，且所述第一面上的所述多个内部接触串联地和/或并联地电气连接所述多个LED管芯的阳极接触和阴极接触。
10.根据权利要求9所述的LED芯片，其中相应的LED管芯包括LED衬底上的LED外延区域。
11.根据权利要求9所述的LED芯片，其中相应的LED管芯包括侧壁，其至少一部分斜向所述LED管芯的面。
12.根据权利要求9所述的LED芯片，其中相应的LED管芯的与所述阳极接触和阴极接触相对的面包括纹理化的表面。
13.根据权利要求9所述的LED芯片，其中相应的LED管芯的与所述阳极接触和阴极接触相对的面包括在其上的波长转换材料。
14.根据权利要求9所述的LED芯片，其中相应的LED管芯的与所述阳极接触和阴极接触相对的面包括在其上的保护材料。
15.根据权利要求9所述的LED芯片，进一步包括在所述多个LED管芯上和在所述多个LED管芯之间的波长转换材料层。
16.根据权利要求9所述的LED芯片，进一步包括在所述多个LED管芯上和在所述多个LED管芯之间的保护材料层。
17.根据权利要求9所述的LED芯片，进一步包括从所述载体管芯的所述第一面跨所述多个LED管芯延伸的拱顶。
18.根据权利要求9所述的LED芯片，进一步包括：
所述载体管芯上的安装衬底，远离所述多个LED管芯；以及
从所述安装衬底的面跨所述载体管芯和所述多个LED管芯延伸的拱顶。
19.根据权利要求9所述的LED芯片，进一步包括远离所述多个LED管芯的波长转换材料层。
20.根据权利要求9所述的LED芯片，进一步包括多个拱顶，其中相应的拱顶在相应的LED管芯上，远离其阳极接触和阴极接触。
21.根据权利要求9所述的LED芯片，进一步包括在相应的LED上的多个透镜，远离所述LED管芯的阳极接触和阴极接触。
22.根据权利要求9所述的LED芯片，与如下部件相结合：
照明灯具外壳，所述载体管芯安装在所述照明灯具外壳中以提供照明灯具。
23.根据权利要求22所述的LED芯片，其中所述外壳是交通工具前灯或者尾灯外壳。
24.根据权利要求9所述的LED芯片，其中所述载体管芯进一步包括在所述第二面上的至少一个外部热接触，其没有电气连接到所述外部阳极接触或者所述外部阴极接触。
25.根据权利要求9所述的LED芯片，其中所述载体管芯包括硅。
26.一种发光二极管LED芯片,包括：
LED衬底，其包括多个LED管芯，相应的LED管芯包括阳极和阴极；
所述多个LED管芯中的图形化的内部互连层，其被配置为选择性地串联地和/或并联地电气连接所述多个LED管芯的阳极和阴极；
LED管芯阳极接触，其电气连接到至少一个阳极；以及
LED管芯阴极接触，其电气连接到至少一个阴极。
27.根据权利要求26所述的LED芯片，其中所述图形化的内部互连层包括图形化的内部金属层，其在所述多个LED管芯之间选择性地延伸以选择性地串联地和/或并联地电气连接所述多个LED管芯的阳极和阴极。
28.根据权利要求26所述的LED芯片，进一步包括：
载体管芯，其具有相对的第一和第二面，所述载体管芯具有在所述第一面上的第一阳极接触和第一阴极接触和在所述第二面上的第二阳极接触和第二阴极接触，所述载体管芯接合到所述LED衬底使得所述多个LED管芯邻近所述第一面，所述第一阳极接触电气连接到所述LED管芯阳极接触，且所述第一阴极接触电气连接到所述LED管芯阴极接触。
29.根据权利要求26所述的LED芯片，其中所述LED衬底包括在邻近的LED管芯之间的斜切的侧壁。
30.根据权利要求29所述的LED芯片，其中所述LED衬底包括在其外周处斜切的边缘。
31.根据权利要求29所述的LED芯片，进一步包括在远离所述载体管芯的所述LED衬底上的波长转换材料层，且延伸到在邻近的LED管芯之间的所述斜切的侧壁上。
32.根据权利要求30所述的LED芯片，进一步包括在远离所述载体管芯的所述LED衬底上的波长转换材料层，且在邻近的LED管芯之间延伸到所述斜切的侧壁上且在所述LED衬底的外周处延伸到所述斜切的边缘上。
33.根据权利要求32所述的LED芯片，其中所述波长转换材料层在所述LED衬底的外周处进一步延伸到所述LED管芯的侧壁上。
34.根据权利要求28所述的LED芯片，进一步包括：
在所述载体管芯的所述第二面上的安装衬底，且电气连接到所述第二阳极接触和所述第二阴极接触。
35.根据权利要求28所述的LED芯片，与如下部件相结合：
照明灯具外壳，所述载体管芯安装在所述照明灯具外壳中以提供照明灯具。
36.根据权利要求28所述的LED芯片，其中所述载体管芯进一步包括在所述第一和/或第二面上的至少一个热接触。
37.根据权利要求28所述的LED芯片，其中所述载体管芯包括硅。
38.根据权利要求28所述的LED芯片，其中所述载体管芯包括反射器。
39.一种制造多个发光二极管LED芯片的方法，所述方法包括：
提供LED晶圆，其包括多个LED管芯，相应的LED管芯包括阳极和阴极，所述LED晶圆进一步包括在所述多个LED管芯中的图形化的内部互连层，其被配置为选择性地串联地和/或并联地电气连接至少两个LED管芯的相应的阳极和阴极，所述LED晶圆进一步包括多个LED管芯阳极接触和多个LED管芯阴极接触，其中相应的LED管芯阳极接触和LED管芯阴极接触对电气连接到串联地和/或并联地连接的相应的至少两个LED管芯的相应的阳极和阴极。
提供载体晶圆，其具有相对的第一和第二面，在所述第一面上的多个第一接触，和在所述第二面上的多个第二接触，当所述载体晶圆接合到所述LED晶圆时，所述第一接触中相应的一对被配置为电气连接到串联地和/或并联地连接的相应的至少两个LED管芯的LED管芯阳极接触和阴极接触的相应对，所述第二接触中相应的一对电气连接到所述第一接触的相应对；
接合所述LED晶圆和所述载体晶圆，使得所述LED管芯阳极接触和阴极接触邻近所述载体晶圆的所述第一面，且LED管芯阳极接触和阴极接触的相应对电气连接到在所述第一面上的第一接触的相应对；以及
将已经接合的所述LED晶圆和所述载体晶圆切单以提供多个LED芯片，其中相应的LED芯片包括单个载体管芯，相应的单个载体管芯包括在其上的串联地和/或并联地电气连接的多个LED管芯。
40.根据权利要求39所述的方法，其中所述LED晶圆包括在衬底上的所述多个LED管芯。
41.根据权利要求40所述的方法，在所述接合和所述切单之间进一步包括以下步骤：
成形接合到所述载体晶圆的所述衬底。
42.根据权利要求41所述的方法，在所述成形和所述切单之间进一步包括以下步骤：
将波长转换材料施加到接合到所述载体晶圆的所述LED晶圆上。
43.根据权利要求39所述的方法，其中在所述切单之后：
将至少一个LED芯片直接安装在照明灯具安装板上；以及
将所述照明灯具安装板安装在照明灯具外壳中以提供照明灯具，所述照明灯具安装板包括直接安装在其上的至少一个LED芯片。
44.根据权利要求41所述的方法，其中所述成形包括：
斜切在所述LED管芯中的邻近的LED管芯之间的衬底；
45.根据权利要求44所述的方法，其中所述LED晶圆包括在串联地和/或并联地连接的邻近的LED管芯之间的多个第一沟槽，和在串联地或者并联地连接的邻近的LED的各组之间的多个第二沟槽，且其中所述第二沟槽比所述第一沟槽深。
46.根据权利要求45所述的方法，其中所述斜切暴露所述多个第二沟槽而不暴露所述多个第一沟槽。
47.根据权利要求46所述的方法，其中在所述斜切之后：
将波长转换材料施加到被斜切的所述衬底上，使得所述波长转换材料延伸在远离所述载体晶圆的所述衬底的面上，延伸到通过所述斜切暴露的所述衬底的斜切表面上，且延伸到所暴露的多个第二沟槽上。
48.根据权利要求47所述的方法，其中所述施加波长转换材料包括喷涂所述波长转换材料。
49.根据权利要求39所述的方法，其中所述提供LED晶圆包括：
在所述LED晶圆上制造用于所述多个LED管芯的多个阳极和阴极；
在所述多个阳极和阴极上形成第一绝缘层；
在所述第一绝缘层上形成所述图形化的内部互连层，其被配置为选择性地串联地和/或并联地电气连接至少两个LED管芯的所述相应的阳极和阴极；
在所述图形化的内部互连层上形成第二绝缘层；以及
在所述第二绝缘层上形成所述多个LED管芯阳极接触和LED管芯阴极接触。
50.根据权利要求49所述的方法，在形成所述图形化的内部互连层之前，进一步包括以下步骤：
在串联地和/或并联地连接的邻近的LED管芯之间形成多个第一沟槽；以及
其中，形成所述图形化的内部互连层包括：形成所述图形化的内部互连层以跨所述第一沟槽在选择性地串联地和/或并联地连接的至少两个LED管芯的阳极和阴极之间延伸。
51.根据权利要求49所述的方法，进一步包括：
在串联地和/或并联地连接的LED管芯的各组之间形成多个第二沟槽。
52.根据权利要求51所述的方法，其中在串联地和/或并联地连接的邻近的LED管芯的各组之间的所述多个第二沟槽比在串联地和/或并联地连接的邻近的LED管芯之间的所述多个第一沟槽形成得更深。
53.一种制造多个发光二极管LED芯片的方法，所述方法包括：
提供LED晶圆，其包括多个LED管芯，所述多个LED管芯包括在其面上的阳极接触和阴极接触；
提供载体晶圆，其具有相对的第一和第二面，在所述第一面上的多个内部接触，和在所述第二面上的至少一个外部阳极接触和外部阴极接触，其中所述LED晶圆和/或所述载体晶圆被配置为串联地和/或并联地电气连接至少两个LED管芯的阳极接触和阴极接触；
接合所述LED晶圆和所述载体晶圆，使得所述LED管芯的阳极接触和阴极接触邻近所述载体晶圆的所述第一面；以及
将已经接合的所述LED晶圆和所述载体晶圆切单以提供多个LED芯片，其中相应的LED芯片包括单个载体管芯，相应的单个载体管芯包括在其上的串联地和/或并联地电气连接的多个LED管芯，外部阳极接触和外部阴极接触。
54.根据权利要求53所述的方法，其中所述多个LED管芯包括图形化的内部互连层，其被配置为选择性地串联地和/或并联地电气连接至少两个LED管芯的阳极接触和阴极接触。
55.根据权利要求53所述的方法，其中所述载体晶圆包括多个接触，其被配置为选择性地串联地和/或并联地电气连接至少两个LED管芯的阳极接触和阴极接触。
56.一种发光二极管LED芯片,包括：
在共同的衬底中的多个LED管芯，其中相应的LED管芯包括在其面上的阳极接触和阴极接触；
载体管芯，其具有相对的第一和第二面，在所述第一面上的多个内部接触，和在所述第二面上的外部阳极接触和外部阴极接触，其中在所述共同的衬底中的所述多个LED管芯和/或所述载体管芯被配置为串联地和/或并联地电气连接所述多个LED管芯的阳极接触和阴极接触；
所述多个LED管芯和所述载体管芯相互接合，使得所述LED管芯的阳极接触和阴极接触邻近所述载体管芯的所述第一面，且所述多个LED管芯的阳极接触和阴极接触串联地和/或并联地连接。
57.根据权利要求53所述的LED芯片，其中所述多个LED管芯包括图形化的内部互连层，其被配置为选择性地串联地和/或并联地电气连接至少两个LED管芯的阳极接触和阴极接触。
58.根据权利要求53所述的LED芯片，其中所述载体晶圆包括多个接触，其被配置为选择性地串联地和/或并联地电气连接至少两个LED管芯的阳极接触和阴极接触。
CN201380024621.7A 2012-04-09 2013-03-25 在单个载体管芯上的多个发光二极管(led)的晶圆级封装 Pending CN104272478A (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201261621746P 2012-04-09 2012-04-09
US61/621,746 2012-04-09
US13/608,397 2012-09-10
US13/608,397 US9653643B2 (en) 2012-04-09 2012-09-10 Wafer level packaging of light emitting diodes (LEDs)
US201261727524P 2012-11-16 2012-11-16
US61/727,524 2012-11-16
US13/801,743 US9666764B2 (en) 2012-04-09 2013-03-13 Wafer level packaging of multiple light emitting diodes (LEDs) on a single carrier die
US13/801,743 2013-03-13
PCT/US2013/033685 WO2013154818A1 (en) 2012-04-09 2013-03-25 Wafer level packaging of multiple light emitting diodes (leds) on a single carrier die

Publications (1)

Publication Number Publication Date
CN104272478A true CN104272478A (zh) 2015-01-07

Family

ID=49328047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380024621.7A Pending CN104272478A (zh) 2012-04-09 2013-03-25 在单个载体管芯上的多个发光二极管(led)的晶圆级封装

Country Status (3)

Country Link
US (3) US9666764B2 (zh)
CN (1) CN104272478A (zh)
WO (1) WO2013154818A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107777657A (zh) * 2016-08-25 2018-03-09 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法和电子装置
CN108172568A (zh) * 2017-12-26 2018-06-15 黄星群 一种用于大型电子显示器的led发光体的制备方法
CN109643724A (zh) * 2016-04-12 2019-04-16 克利公司 高密度像素化的led和器件及其方法

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10655792B2 (en) 2014-09-28 2020-05-19 Zhejiang Super Lighting Electric Appliance Co., Ltd. LED bulb lamp
US8437825B2 (en) 2008-07-03 2013-05-07 Cercacor Laboratories, Inc. Contoured protrusion for improving spectroscopic measurement of blood constituents
US8515509B2 (en) 2008-08-04 2013-08-20 Cercacor Laboratories, Inc. Multi-stream emitter for noninvasive measurement of blood constituents
US12002915B2 (en) 2011-06-24 2024-06-04 Creeled, Inc. Multi-segment monolithic LED chip
US9653643B2 (en) 2012-04-09 2017-05-16 Cree, Inc. Wafer level packaging of light emitting diodes (LEDs)
US11251348B2 (en) 2011-06-24 2022-02-15 Creeled, Inc. Multi-segment monolithic LED chip
US9728676B2 (en) 2011-06-24 2017-08-08 Cree, Inc. High voltage monolithic LED chip
US20130264577A1 (en) * 2012-04-07 2013-10-10 Axlen, Inc. High flux high brightness led lighting devices
US9496458B2 (en) * 2012-06-08 2016-11-15 Cree, Inc. Semiconductor light emitting diodes with crack-tolerant barrier structures and methods of fabricating the same
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
EP3022779B1 (en) * 2013-07-19 2020-03-18 Lumileds Holding B.V. Pc led with optical element and without substrate carrier
DE102013111496A1 (de) * 2013-10-18 2015-04-23 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
CN103560194A (zh) * 2013-10-28 2014-02-05 嵘瑞芯光电科技（上海）有限公司 Led灯丝芯片条的制造方法及led灯丝
WO2015074880A1 (en) * 2013-11-19 2015-05-28 Koninklijke Philips N.V. A solid state light emitting device and method of manufacturing a solid state light emitting device
EP2881982B1 (en) * 2013-12-05 2019-09-04 IMEC vzw Method for fabricating cmos compatible contact layers in semiconductor devices
EP3091585A4 (en) * 2013-12-27 2017-07-26 Citizen Electronics Co., Ltd Light-emitting device and method for designing light emitting device
JP6219177B2 (ja) 2014-01-17 2017-10-25 スタンレー電気株式会社 半導体発光装置
TWI614920B (zh) * 2014-05-19 2018-02-11 晶元光電股份有限公司 光電元件及其製造方法
US9660161B2 (en) 2014-07-07 2017-05-23 Cree, Inc. Light emitting diode (LED) components including contact expansion frame
US9214607B1 (en) 2014-09-05 2015-12-15 Cree, Inc. Wire bonded light emitting diode (LED) components including reflective layer
US11421827B2 (en) 2015-06-19 2022-08-23 Zhejiang Super Lighting Electric Appliance Co., Ltd LED filament and LED light bulb
US11259372B2 (en) * 2015-06-10 2022-02-22 Zhejiang Super Lighting Electric Appliance Co., Ltd High-efficiency LED light bulb with LED filament therein
US11073248B2 (en) 2014-09-28 2021-07-27 Zhejiang Super Lighting Electric Appliance Co., Ltd. LED bulb lamp
US11686436B2 (en) 2014-09-28 2023-06-27 Zhejiang Super Lighting Electric Appliance Co., Ltd LED filament and light bulb using LED filament
US12007077B2 (en) 2014-09-28 2024-06-11 Zhejiang Super Lighting Electric Appliance Co., Ltd. LED filament and LED light bulb
US11085591B2 (en) 2014-09-28 2021-08-10 Zhejiang Super Lighting Electric Appliance Co., Ltd LED light bulb with curved filament
US11997768B2 (en) 2014-09-28 2024-05-28 Zhejiang Super Lighting Electric Appliance Co., Ltd LED filament and LED light bulb
US11525547B2 (en) 2014-09-28 2022-12-13 Zhejiang Super Lighting Electric Appliance Co., Ltd LED light bulb with curved filament
US11543083B2 (en) 2014-09-28 2023-01-03 Zhejiang Super Lighting Electric Appliance Co., Ltd LED filament and LED light bulb
US9318472B1 (en) * 2014-10-30 2016-04-19 Mikro Mesa Technology Co., Ltd. Light-emitting diode lighting device
US9343633B1 (en) * 2014-10-31 2016-05-17 Mikro Mesa Technology Co., Ltd. Light-emitting diode lighting device
US9620678B2 (en) * 2014-11-18 2017-04-11 PlayNitride Inc. Electrode structure of light emitting device
US9478583B2 (en) * 2014-12-08 2016-10-25 Apple Inc. Wearable display having an array of LEDs on a conformable silicon substrate
US10847691B2 (en) * 2014-12-11 2020-11-24 Luminus, Inc. LED flip chip structures with extended contact pads formed by sintering silver
TWI695523B (zh) * 2015-02-17 2020-06-01 新世紀光電股份有限公司 發光二極體晶片
US9633883B2 (en) 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
DE102015109413A1 (de) * 2015-06-12 2016-12-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips und Verbund von Konversions-Halbleiterchips
KR102641239B1 (ko) * 2015-07-10 2024-02-29 서울바이오시스 주식회사 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
JP6582754B2 (ja) * 2015-08-31 2019-10-02 日亜化学工業株式会社 複合基板、発光装置、及び発光装置の製造方法
DE102015114590B4 (de) * 2015-09-01 2020-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauteils
CN113345988A (zh) 2015-10-01 2021-09-03 克利公司 包括倒装芯片发光二极管的发光设备
KR102455084B1 (ko) * 2016-02-23 2022-10-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 이를 갖는 표시장치
US9680077B1 (en) 2016-07-20 2017-06-13 Mikro Mesa Technology Co., Ltd. Light-emitting diode lighting device
EP3491679B1 (en) 2016-07-26 2023-02-22 CreeLED, Inc. Light emitting diodes, components and related methods
US11348908B2 (en) * 2016-08-17 2022-05-31 The Regents Of The University Of California Contact architectures for tunnel junction devices
DE102016118990A1 (de) * 2016-10-06 2018-04-12 Osram Opto Semiconductors Gmbh Sensor
US10141215B2 (en) 2016-11-03 2018-11-27 Rohinni, LLC Compliant needle for direct transfer of semiconductor devices
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
US10471545B2 (en) 2016-11-23 2019-11-12 Rohinni, LLC Top-side laser for direct transfer of semiconductor devices
US10062588B2 (en) 2017-01-18 2018-08-28 Rohinni, LLC Flexible support substrate for transfer of semiconductor devices
CN107068811B (zh) * 2017-03-15 2019-06-18 京东方科技集团股份有限公司 发光二极管装置的制作方法以及发光二极管装置
US10770440B2 (en) * 2017-03-15 2020-09-08 Globalfoundries Inc. Micro-LED display assembly
JP6928233B2 (ja) * 2017-04-05 2021-09-01 日亜化学工業株式会社 発光装置
CN107170773B (zh) * 2017-05-23 2019-09-17 深圳市华星光电技术有限公司 微发光二极管显示面板及其制作方法
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
JP7290001B2 (ja) * 2017-08-03 2023-06-13 クリーエルイーディー・インコーポレーテッド 高密度ピクセル化ｌｅｄチップ、チップアレイデバイス、及びその製造方法
CN109755266B (zh) * 2017-11-02 2021-01-12 錼创显示科技股份有限公司 微型发光二极管显示面板
US11923481B2 (en) 2018-01-29 2024-03-05 Creeled, Inc. Reflective layers for light-emitting diodes
US11387389B2 (en) 2018-01-29 2022-07-12 Creeled, Inc. Reflective layers for light-emitting diodes
US11031527B2 (en) 2018-01-29 2021-06-08 Creeled, Inc. Reflective layers for light-emitting diodes
US11158760B2 (en) * 2018-02-07 2021-10-26 The Regents Of The University Of California Metal organic chemical vapor depostion (MOCVD) tunnel junction growth in III-nitride devices
US10529773B2 (en) * 2018-02-14 2020-01-07 Cree, Inc. Solid state lighting devices with opposing emission directions
US10410905B1 (en) 2018-05-12 2019-09-10 Rohinni, LLC Method and apparatus for direct transfer of multiple semiconductor devices
US11121298B2 (en) 2018-05-25 2021-09-14 Creeled, Inc. Light-emitting diode packages with individually controllable light-emitting diode chips
US11233183B2 (en) 2018-08-31 2022-01-25 Creeled, Inc. Light-emitting diodes, light-emitting diode arrays and related devices
US11335833B2 (en) 2018-08-31 2022-05-17 Creeled, Inc. Light-emitting diodes, light-emitting diode arrays and related devices
USD902448S1 (en) 2018-08-31 2020-11-17 Cree, Inc. Light emitting diode package
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
CN109166878A (zh) * 2018-09-29 2019-01-08 华南理工大学 具有增透钝化层的纳米孔led阵列芯片及其制备方法
US10879441B2 (en) 2018-12-17 2020-12-29 Cree, Inc. Interconnects for light emitting diode chips
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
US10985294B2 (en) 2019-03-19 2021-04-20 Creeled, Inc. Contact structures for light emitting diode chips
CN110085619B (zh) * 2019-04-30 2021-04-27 厦门乾照光电股份有限公司 一种垂直高压发光二极管芯片及其制作方法
US11245055B2 (en) * 2019-05-28 2022-02-08 Facebook Technologies, Llc LED arrays having a reduced pitch
US11101411B2 (en) * 2019-06-26 2021-08-24 Creeled, Inc. Solid-state light emitting devices including light emitting diodes in package structures
US11094848B2 (en) 2019-08-16 2021-08-17 Creeled, Inc. Light-emitting diode chip structures
WO2021087109A1 (en) 2019-10-29 2021-05-06 Cree, Inc. Texturing for high density pixelated-led chips
GB2593698B (en) * 2020-03-30 2022-12-07 Plessey Semiconductors Ltd Monolithic electronic device
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods
WO2023101825A1 (en) * 2021-12-01 2023-06-08 Lumileds Llc Led die having centrally peaked surface luminance
TWI790036B (zh) * 2021-12-10 2023-01-11 財團法人工業技術研究院 具對位標記之電子裝置
US20240047606A1 (en) * 2022-08-03 2024-02-08 Creeled, Inc. Wafer level fabrication for multiple chip light-emitting devices

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955747A (en) 1996-07-25 1999-09-21 Oki Electric Industry Co., Ltd. High-density light-emitting-diode array utilizing a plurality of isolation channels
US6784463B2 (en) * 1997-06-03 2004-08-31 Lumileds Lighting U.S., Llc III-Phospide and III-Arsenide flip chip light-emitting devices
US6504180B1 (en) * 1998-07-28 2003-01-07 Imec Vzw And Vrije Universiteit Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom
US20020068373A1 (en) 2000-02-16 2002-06-06 Nova Crystals, Inc. Method for fabricating light emitting diodes
US6415977B1 (en) 2000-08-30 2002-07-09 Micron Technology, Inc. Method and apparatus for marking and identifying a defective die site
US6791119B2 (en) 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
US6818528B2 (en) 2001-10-24 2004-11-16 International Business Machines Corporation Method for multi-depth trench isolation
US7858403B2 (en) 2001-10-31 2010-12-28 Cree, Inc. Methods and systems for fabricating broad spectrum light emitting devices
US7009199B2 (en) 2002-10-22 2006-03-07 Cree, Inc. Electronic devices having a header and antiparallel connected light emitting diodes for producing light from AC current
US6871982B2 (en) 2003-01-24 2005-03-29 Digital Optics International Corporation High-density illumination system
JP3743436B2 (ja) * 2003-02-10 2006-02-08 株式会社村田製作所 スピーカシステム
JP3772983B2 (ja) 2003-03-13 2006-05-10 セイコーエプソン株式会社 電子装置の製造方法
US6900538B2 (en) * 2003-06-03 2005-05-31 Micrel, Inc. Integrating chip scale packaging metallization into integrated circuit die structures
US7179670B2 (en) 2004-03-05 2007-02-20 Gelcore, Llc Flip-chip light emitting diode device without sub-mount
US7329905B2 (en) 2004-06-30 2008-02-12 Cree, Inc. Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
JP2008523637A (ja) 2004-12-14 2008-07-03 ソウル オプト−デバイス カンパニー リミテッド 複数の発光セルを有する発光素子及びそれを搭載したパッケージ
US7932111B2 (en) 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
US8076680B2 (en) 2005-03-11 2011-12-13 Seoul Semiconductor Co., Ltd. LED package having an array of light emitting cells coupled in series
US7952112B2 (en) 2005-04-29 2011-05-31 Philips Lumileds Lighting Company Llc RGB thermal isolation substrate
TWI422044B (zh) 2005-06-30 2014-01-01 Cree Inc 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置
US7569406B2 (en) * 2006-01-09 2009-08-04 Cree, Inc. Method for coating semiconductor device using droplet deposition
JP4419971B2 (ja) * 2006-02-27 2010-02-24 横浜ゴム株式会社 空気入りタイヤの製造方法
US9780268B2 (en) 2006-04-04 2017-10-03 Cree, Inc. Submount based surface mount device (SMD) light emitter components and methods
JP4282693B2 (ja) 2006-07-04 2009-06-24 株式会社東芝 半導体発光素子及びその製造方法
KR101262386B1 (ko) 2006-09-25 2013-05-08 엘지이노텍 주식회사 질화물 반도체 발광소자의 제조 방법
US8232564B2 (en) 2007-01-22 2012-07-31 Cree, Inc. Wafer level phosphor coating technique for warm light emitting diodes
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
DE102007030129A1 (de) 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US8878219B2 (en) 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
US7906786B2 (en) * 2008-01-11 2011-03-15 Industrial Technology Research Institute Light emitting device
US8127538B2 (en) * 2008-03-21 2012-03-06 Ford Global Technologies, Llc Liquid injector assembly with a flanged connector connection
US7791101B2 (en) 2008-03-28 2010-09-07 Cree, Inc. Indium gallium nitride-based ohmic contact layers for gallium nitride-based devices
US7859000B2 (en) 2008-04-10 2010-12-28 Cree, Inc. LEDs using single crystalline phosphor and methods of fabricating same
US20100006864A1 (en) * 2008-07-11 2010-01-14 Philips Lumileds Lighting Company, Llc Implanted connectors in led submount for pec etching bias
US8281575B2 (en) * 2008-07-31 2012-10-09 Caterpillar Inc. Emissions control filter assembly and system
US8188486B2 (en) 2008-09-16 2012-05-29 Osram Sylvania Inc. Optical disk for lighting module
KR101539246B1 (ko) * 2008-11-10 2015-07-24 삼성전자 주식회사 광추출 효율이 향상된 발광 장치의 제조 방법 및 그 방법으로 제조된 발광 장치
US20110018013A1 (en) 2009-07-21 2011-01-27 Koninklijke Philips Electronics N.V. Thin-film flip-chip series connected leds
US9437785B2 (en) 2009-08-10 2016-09-06 Cree, Inc. Light emitting diodes including integrated backside reflector and die attach
WO2011019945A1 (en) 2009-08-12 2011-02-17 Journee Lighting, Inc. Led light module for use in a lighting assembly
JP5627863B2 (ja) * 2009-09-03 2014-11-19 スタンレー電気株式会社 車両用前照灯
US10264637B2 (en) 2009-09-24 2019-04-16 Cree, Inc. Solid state lighting apparatus with compensation bypass circuits and methods of operation thereof
KR100993077B1 (ko) 2010-02-17 2010-11-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법, 발광소자 패키지
US8183579B2 (en) 2010-03-02 2012-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. LED flip-chip package structure with dummy bumps
US8232117B2 (en) 2010-04-30 2012-07-31 Koninklijke Philips Electronics N.V. LED wafer with laminated phosphor layer
US9797580B2 (en) 2010-05-24 2017-10-24 Abl Ip Holding Llc LED light fixture
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US9391247B2 (en) * 2010-12-16 2016-07-12 Cree, Inc. High power LEDs with non-polymer material lenses and methods of making the same
US9048396B2 (en) 2012-06-11 2015-06-02 Cree, Inc. LED package with encapsulant having planar surfaces
US8575493B1 (en) * 2011-02-24 2013-11-05 Maxim Integrated Products, Inc. Integrated circuit device having extended under ball metallization
US9362455B2 (en) 2011-02-24 2016-06-07 Cree, Inc. Semiconductor light emitting diodes having multiple bond pads and current spreading structures
US8497146B2 (en) 2011-08-25 2013-07-30 Micron Technology, Inc. Vertical solid-state transducers having backside terminals and associated systems and methods
KR101888604B1 (ko) * 2011-10-28 2018-08-14 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
US8598611B2 (en) 2012-01-09 2013-12-03 Micron Technology, Inc. Vertical solid-state transducers and solid-state transducer arrays having backside terminals and associated systems and methods

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109643724A (zh) * 2016-04-12 2019-04-16 克利公司 高密度像素化的led和器件及其方法
CN109643724B (zh) * 2016-04-12 2023-11-03 科锐Led公司 高密度像素化的led和器件及其方法
CN107777657A (zh) * 2016-08-25 2018-03-09 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法和电子装置
CN108172568A (zh) * 2017-12-26 2018-06-15 黄星群 一种用于大型电子显示器的led发光体的制备方法

Also Published As

Publication number Publication date
US9666764B2 (en) 2017-05-30
WO2013154818A1 (en) 2013-10-17
US20130264592A1 (en) 2013-10-10
US20210367112A1 (en) 2021-11-25
US20170271561A1 (en) 2017-09-21

Similar Documents

Publication Publication Date Title
US20210367112A1 (en) Wafer level packaging of multiple light emitting diodes (leds) on a single carrier die
US11843083B2 (en) High voltage monolithic LED chip with improved reliability
US10797201B2 (en) High voltage monolithic LED chip
JP5591487B2 (ja) 発光装置、これを含むパッケージとシステム、およびその製造方法
US9653643B2 (en) Wafer level packaging of light emitting diodes (LEDs)
TWI529970B (zh) 半導體發光裝置及其製造方法
US9368691B2 (en) Light emitting device and light emitting device package including the same
US7947998B2 (en) LED lamps
US8692268B2 (en) LED lamps
US8552452B2 (en) Light emitting device and lighting instrument including the same
US9496458B2 (en) Semiconductor light emitting diodes with crack-tolerant barrier structures and methods of fabricating the same
TWI636584B (zh) 發光二極體組件、包括該發光二極體組件的發光二極體、及微光學多層結構
US9142735B2 (en) Light emitting device
KR20170129555A (ko) 발광 소자 및 이를 구비한 조명 모듈
US11342486B2 (en) Light-emitting device package and lighting device having same
CN110731016A (zh) 发光二极管
KR20090113223A (ko) 발광 장치, 이를 포함하는 패키지와 시스템, 및 이들의 제조 방법
KR101983779B1 (ko) 발광 소자 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150107

WD01 Invention patent application deemed withdrawn after publication