CN103681535B - 带有厚底部基座的晶圆级封装器件及其制备方法 - Google Patents

带有厚底部基座的晶圆级封装器件及其制备方法 Download PDF

Info

Publication number
CN103681535B
CN103681535B CN201310173515.7A CN201310173515A CN103681535B CN 103681535 B CN103681535 B CN 103681535B CN 201310173515 A CN201310173515 A CN 201310173515A CN 103681535 B CN103681535 B CN 103681535B
Authority
CN
China
Prior art keywords
wafer
chip
bottom base
plastic packaging
weld pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310173515.7A
Other languages
English (en)
Other versions
CN103681535A (zh
Inventor
薛彦迅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/602,144 external-priority patent/US8853003B2/en
Application filed by Alpha and Omega Semiconductor Inc filed Critical Alpha and Omega Semiconductor Inc
Publication of CN103681535A publication Critical patent/CN103681535A/zh
Application granted granted Critical
Publication of CN103681535B publication Critical patent/CN103681535B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

本发明一般涉及一种半导体器件的封装体及其制备方法，更确切的说，本发明涉及在一种晶圆级封装器件中，将芯片进行整体封装而使其无裸露在塑封体之外的部分，并在芯片的底部设有一较厚的金属底部基座。先在晶圆的正面覆盖塑封层，然后研磨减薄晶圆的厚度，并在晶圆的背面覆盖一层金属层，之后将底部基座粘贴到芯片的背面底部金属层上，并将芯片切割分离以形成多个带有底部基座的晶圆级封装器件。

Description

带有厚底部基座的晶圆级封装器件及其制备方法
技术领域
本发明一般涉及一种半导体器件的封装体及其制备方法，更确切的说，本发明涉及在一种晶圆级封装器件中，将芯片进行整体封装而使其无裸露在塑封体之外的部分，并在芯片的底部设有一较厚的金属底部基座。
背景技术
在晶圆级封装WLCSP中，先行在整片晶圆上进行封装和测试，然后才将其切割成单颗的IC封装体，所获得的封装体的体积即几乎等同于裸芯片的原尺寸，从而使该封装体具备良好的散热及电气性能。
在这种封装方式中，无论是基于降低衬底电阻还是缩小芯片尺寸的目地，芯片最终都要被减薄至一定的厚度。而芯片愈薄愈容易碎裂，这就要求极力避免对芯片造成任何形态的损伤。公开号为US2009/0032871的美国专利揭露了一种晶圆级封装的方法，其中芯片完成塑封并被从晶圆上分割下来之后，芯片正面的一部分电极通过位于芯片侧面的导电结构与芯片背面的电极进行连接，然而芯片背面的电极仍然是裸露在塑封料之外，其不良影响是导致芯片抗湿能力差及塑封体无法提供全方位的机械保护。专利号为6107164的美国专利同样也公开了一种晶圆级封装的方法，通过先在晶圆的正面进行切割并进行塑封，再从晶圆的背面减薄晶圆，之后将芯片从晶圆上分割下来，所获得的完成塑封的芯片的背面仍然还是裸露在塑封料之外。类似的，还有专利号分别为US6420244和6852607的美国专利案，这些申请均没有很好解决如何在减薄晶圆的同时还能将芯片进行完全密封保护的问题，并且其散热效果也不佳。
发明内容
本发明提供一种带有底部基座的晶圆级封装器件，包括：一芯片及设置在芯片正面的各焊垫上的金属互连结构；一覆盖在芯片背面的底部金属层；一通过导电粘合层焊接在底部金属层上的底部基座；一覆盖在芯片正面的并包覆在各金属互连结构侧壁周围的顶部塑封层；以及包覆在顶部塑封层、芯片、底部金属层、导电粘合层和底部基座各自周边外侧的一横截面呈环形框状的塑封体。
上述的带有底部基座的晶圆级封装器件，所述焊垫包括第一类、第二类焊垫；并且在所述芯片内设置有对准第二类焊垫并贯穿芯片厚度的通孔，所述底部金属层通过填充在通孔内的导电材料而电性连接到所述第二类焊垫上。
在一些实施方式中，上述的带有底部基座的晶圆级封装器件，所述金属互连结构的顶端与顶部塑封层的上表面处于同一平面。
上述的带有底部基座的晶圆级封装器件，还包括设置在顶部塑封层上的被分割成多个独立区域的图案化金属层；并且其每个独立区域均具有与一个或多个焊垫交叠的部分，以保障每个焊垫能通过金属互连结构而电性连接到一个相应的独立区域上。
上述的带有底部基座的晶圆级封装器件，部分独立区域带有从顶部塑封层的上表面沿水平方向延伸至塑封体的外侧壁处的引脚。
上述的带有底部基座的晶圆级封装器件，所述底部基座的平面面积小于芯片的横截面面积；以及所述塑封体还包含有环绕在底部基座周边外侧的增大了厚度的部分。
本发明提供一种带有底部基座的晶圆级封装器件，包括：一芯片及设置在芯片正面的各焊垫上的金属互连结构；一覆盖在芯片背面的底部金属层；一通过导电粘合层焊接在底部金属层上的底部基座；一覆盖在芯片正面的并包覆在各金属互连结构侧壁周围的顶部塑封层；以及包覆在芯片、底部金属层、导电粘合层和底部基座各自周边外侧的一横截面呈环形框状的塑封体。
上述的带有底部基座的晶圆级封装器件，所述塑封体包括包覆在一部分厚度的芯片、底部金属层、导电粘合层、底部基座的各自周边外侧的第一塑封体；及包括包覆在另一部分厚度的芯片的周边外侧的第二塑封体。
上述的带有底部基座的晶圆级封装器件，所述焊垫包括第一类、第二类焊垫；并且在所述芯片内设置有对准第二类焊垫并贯穿芯片厚度的通孔，所述底部金属层通过填充在通孔内的导电材料而电性连接到所述第二类焊垫上。
上述的带有底部基座的晶圆级封装器件，所述金属互连结构的顶端凸出于顶部塑封层的上表面。
上述的带有底部基座的晶圆级封装器件，所述底部基座的平面面积小于芯片的横截面面积；并且所述第一塑封体还包括环绕在所述底部基座周边外侧的增大了厚度的部分。
本发明还提供一种带有底部基座的晶圆级封装器件的制备方法，提供一包含有多个芯片的晶圆并在每个芯片的正面均设置有多个焊垫，包括以下步骤：在每个焊垫上焊接一个金属互连结构；形成一覆盖在晶圆正面的并将各金属互连结构予以包覆的塑封层；在晶圆的背面进行研磨以减薄晶圆并沉积一金属层覆盖在晶圆的减薄背面；利用涂覆在金属层上的一层导电的粘合材料将一带有底部基座阵列的引线框架粘贴在金属层上，并在金属层覆盖在每个芯片背面的区域上相应粘贴一个底部基座；形成贯穿粘合材料、金属层、晶圆各自厚度的并将相邻芯片分割开的多条第一切割槽，第一切割槽具有延伸至部分厚度的塑封层中的深度；在所述第一切割槽中和相邻底部基座之间的间隙中填充塑封料；研磨减薄塑封层直至金属互连结构予以外露；沿第一切割槽对所述塑封料进行切割。
上述的方法，形成第一切割槽的步骤中，一层所述的粘合材料、金属层经切割后分别形成多个导电粘合层、多个底部金属层，以使覆盖在每个芯片背面的一底部金属层通过一导电粘合层粘附有一个底部基座。
上述的方法，研磨减薄塑封层的步骤中，减薄的塑封层被填充在多条第一切割槽中的塑封料分割成多个顶部塑封层，每个芯片的正面相应覆盖有一个顶部塑封层。
上述的方法，对塑封料实施切割的步骤中，每个芯片四周的第一切割槽内的塑封料和粘附在该芯片背面的底部金属层上的底部基座周围的塑封料经切割后，形成包覆在该芯片及其顶部塑封层、底部金属层、导电粘合层和底部基座各自周边外侧的一横截面呈环形框状的塑封体。
上述的方法，所述焊垫包括第一类焊垫和第二类焊垫，并且形成第二类焊垫的步骤包括：先在晶圆的每个芯片内形成深度小于晶圆厚度的通孔，然后再在该通孔内填充导电材料，之后再在芯片正面形成与通孔有交叠部分的并与通孔内的导电材料保持电接触的第二类焊垫。
上述的方法，在对晶圆研磨减薄的步骤中，填充在通孔内的导电材料从其减薄背面予以外露。
上述的方法，所述焊垫包括第一类焊垫和第二类焊垫，并且在减薄所述晶圆之后，先在其减薄背面进行钻孔以在晶圆的每个芯片内形成对准第二类焊垫的通孔，然后再在通孔内填充导电材料，之后再在减薄背面沉积金属层。
上述的方法，在对所述塑封料进行切割之前，先在每个顶部塑封层上覆盖一层具有分割成多个独立区域的图案化的金属层，其每个独立区域均具有与一个或多个焊垫相交叠的部分，以保障每个焊垫能通过金属互连结构而电性连接到一个相应的独立区域上。
上述的方法，部分独立区域具有的引脚沿水平方向延伸至覆盖在该顶部塑封层附近的一部分塑封料上，以便在对塑封料进行切割的步骤中，使塑封料的每个切割形成面与延伸到该切割形成面处的引脚的沿平行于切割方向的边缘对齐。
上述方法，将引线框架粘贴在金属层上的步骤包括：提供一支撑晶圆，利用一粘贴膜将引线框架粘贴在支撑晶圆的正面；将晶圆的减薄背面朝向支撑晶圆的正面，并利用涂覆在金属层上的一层导电的粘合材料将引线框架粘贴在金属层上，以将晶圆和支撑晶圆键合在一起；其中金属层覆盖在每个芯片背面的区域对准一个底部基座，以便将该对准的底部基座粘贴在金属层的覆盖在芯片背面的该区域；之后移除粘贴膜和支撑晶圆。
本发明还提供一种带有底部基座的晶圆级封装器件的制备方法，提供一包含有多个芯片的晶圆并在每个芯片的正面均设置有多个焊垫，包括以下步骤：在每个焊垫上焊接一个金属互连结构；在晶圆的正面切割出界定每个芯片边界的多条第二切割槽；形成一覆盖在晶圆正面的并包覆在各金属互连结构侧壁周围的塑封层，且形成塑封层的塑封料同时还填充在第二切割槽中；在晶圆的背面进行研磨以减薄晶圆并沉积一金属层覆盖在晶圆的减薄背面；利用涂覆在金属层上的一层导电的粘合材料将一带有底部基座阵列的引线框架粘贴在金属层上，并在金属层覆盖在每个芯片背面的区域上相应粘贴一个底部基座；在减薄背面形成贯穿粘合材料、金属层并与多条第二切割槽在垂直于晶圆所在平面的方向上分别对准重合的多条第一切割槽，彼此接触的第一切割槽和第二切割槽将相邻的芯片分隔开；在第一切割槽中和相邻底部基座之间的间隙中填充塑封料；沿第一或第二切割槽对填充在第一或第二切割槽中、相邻底部基座之间的间隙中的塑封料和塑封层实施切割。
上述的方法，形成第一切割槽的切割步骤中，所述粘合材料、金属层经切割后分别形成多个导电粘合层、多个底部金属层，以使覆盖在每个芯片背面的底部金属层通过一导电粘合层粘附有一个底部基座。
上述的方法，对塑封层实施切割的步骤中，塑封层被切割成多个顶部塑封层，每个芯片的正面相应覆盖有一个顶部塑封层。
上述的方法，位于第二切割槽内的塑封料经切割后形成包覆在一部分厚度的芯片的周边外侧的第二塑封料；以及位于第一切割槽内和相邻底部基座之间的间隙中的塑封料经切割后形成包覆在底部金属层、导电粘合层、底部基座和另一部分厚度的芯片的各自周边外侧的第一塑封体。
上述的方法，所述焊垫包括第一类焊垫和第二类焊垫，并且形成第二类焊垫的步骤包括：先在晶圆的每个芯片内形成深度小于晶圆厚度的通孔，然后再在该通孔内填充导电材料，之后再在芯片正面形成与通孔有交叠部分的并与通孔内的导电材料保持电接触的第二类焊垫。
上述的方法，在对晶圆研磨减薄的步骤中，填充在通孔内的导电材料从其减薄背面予以外露。
上述的方法，所述焊垫包括第一类焊垫和第二类焊垫，并且在减薄所述晶圆之后，先在其减薄背面进行钻孔以在晶圆的每个芯片内形成对准第二类焊垫的通孔，然后再在通孔内填充导电材料，之后再在减薄背面沉积金属层。
上述的方法，将引线框架粘贴在金属层上的步骤包括：提供一支撑晶圆，并利用一粘贴膜将引线框架粘贴在支撑晶圆的正面；将晶圆的减薄背面朝向支撑晶圆的正面，并利用涂覆在金属层上的一层导电的粘合材料将引线框架粘贴在金属层上，以将晶圆和支撑晶圆键合在一起；其中，金属层覆盖在每个芯片背面的区域对准一个底部基座，以便将该对准的底部基座粘贴在金属层的覆盖在芯片背面的该区域；之后移除粘贴膜和支撑晶圆。
在一些实施方式中，上述方法中金属互连结构的顶端凸出于塑封层。
本领域的技术人员阅读以下较佳实施例的详细说明，并参照附图之后，本发明的这些和其他方面的优势无疑将显而易见。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1A-1O是本发明制备带有厚底部基座的晶圆级封装器件的流程示意图。
图2A-2G是本发明制备另一种结构稍有变化的带有厚底部基座的晶圆级封装器件的流程示意图。
图3A-3D是减薄晶圆后才在晶圆内形成通孔的流程示意图。
图4A-4E是在晶圆的正面形成切割槽并覆盖一层塑封层，然后再在减薄的晶圆的背面形成通孔和沉积金属层的步骤。
图5A-5E是制备不需要在晶圆内形成电性连接芯片正面的焊垫和其背面电极的通孔的晶圆级封装器件的流程示意图。
图6A-6D是制备另一种不需要在晶圆内形成电性连接芯片正面的焊垫和其背面电极的通孔的晶圆级封装器件的流程示意图。
具体实施方式
参见图1A，晶圆100包含有多个未标记出的芯片，此时众多芯片皆铸造连接在一起，以设置在晶圆100的正面的多条划片道来界定每个芯片的边界，因这些技术特征已为本领域的技术人员所熟知，所以附图中不再详细描述。其中，每个芯片正面均设置有焊垫110a、110b，定义焊垫110a为第一类焊垫、焊垫110b为第二类焊垫。如图所示，在晶圆100所含的每个芯片内均设置有对准第二类焊垫110b的通孔121，并在通孔121内填充有导电材料122，导电材料122和与其接触的第二类焊垫110b保持电性连接。
基于简洁性的考虑，覆盖在通孔121侧壁和底部的隔离层并未在图中示意出，用来绝缘隔离芯片位于通孔121周围的区域和导电材料122的隔离层可以是具有一定厚度的氧化物层，也可以一个复合层。作为一种可选方式，复合层可包括先行覆盖在通孔121侧壁和底部的一氮化物层（如SiN），及覆盖在氮化物层上的一氧化物层（如SiO2）和覆盖在氧化物层上的一金属扩散阻挡层（如Ti、TiN、TiXSiYNZ或Ta、TaN、TaXSiYNZ或W、WN、WN2等）。导电材料122可采用钨、铝、铜等金属或其他合金，充当扩散阻挡层的氮化物层用于防止导电材料122扩散到芯片位于通孔121周围的区域中，而氧化物层可作为一个电绝缘层，金属扩散阻挡层则进一步阻挡导电材料122的扩散。
参见图1B，在每个焊垫110a、110b上焊接一个金属互连结构130，金属互连结构130可以是焊锡球也可以是金属凸块，其形状不受限制，如圆球形、椭球形、楔形、正（长）方体、圆柱形等。然后如图1C所述，利用环氧树脂类的塑封料形成一覆盖在晶圆100正面的并将各金属互连结构130予以包覆的塑封层140，因塑封层140的物理支撑作用，极大的增强了晶圆100的机械强度，所以晶圆100可被研磨的足够薄，如图1D所示，在其背面实施研磨以获得预期厚度的晶圆，研磨持续到导电材料122从减薄背面外露出来。之后沉积一金属层151覆盖在晶圆100的减薄背面，此时每个通孔121内的导电材料122均与金属层151保持电性连接，如图1E所示。在大部分情况下，在形成金属层151之前还需要在该减薄背面注入重掺杂的掺杂物。
之后如图1F-1至图1F-2所示，利用涂覆在金属层151上的粘合材料152将一带有底部基座153阵列的圆形引线框架1530粘贴在金属层151上，且金属层151覆盖在每个芯片背面的区域上相应粘贴一个底部基座153。图1F-2的俯视图详细描述了圆形引线框架1530的大致结构，其包含了多个金属材质的底部基座153，这些底部基座153呈阵列式布置，相邻的底部基座153通过彼此间的连筋1531相互连接，靠近引线框架1530周边处的圆形框1532的底部基座153也通过连筋1531连接在圆形框1532上。为了最大限度的保持良率，底部基座153的数量可与晶圆100上完整的芯片（即非晶圆边缘处缺角的芯片）的数量一致。
图1F-3至图1F-6是将引线框架1530粘贴在金属层151上的一种可选实施方式，引入了一支撑晶圆101，并利用一粘贴膜154将圆形的引线框架1530粘贴在支撑晶圆101的正面。如图1F-4所示，先将引线框架1530中各连筋1531截断，图1F-5即是各连筋1531被截断后的被粘贴在支撑晶圆101上的引线框架1530的竖截面示意图。
如图1F-6，使晶圆100的减薄背面面向对支撑晶圆101的正面，并将带有塑封层140的晶圆100键合在支撑晶圆101上。在图1G中，利用涂覆在金属层151上的一层导电的粘合材料152（典型的如焊锡膏）将引线框架1530粘贴在金属层151上，该键合步骤中，金属层151覆盖在任意一个芯片背面的一个区域均对准一个底部基座153，以便使该被对准的底部基座153粘贴在金属层151覆盖在该芯片背面的该区域，从而实现在金属层151覆盖在每个芯片背面的区域上均相应粘贴一个底部基座153。之后移除粘贴膜154、支撑晶圆101，以便将引线框架1530从粘贴膜154上剥离。粘贴膜154应当具备易于从引线框架1530上脱落的特性，如热释膜或受紫外照射易失去粘性的释放膜等。
如图1H，在晶圆100的减薄背面实施切割，形成贯穿粘合材料152、金属层151和晶圆100各自厚度的并将多个芯片101'彼此分割开的多条第一切割槽160，切割停留在塑封层140中，即第一切割槽160具有延伸至部分厚度的塑封层140中的深度。应该认识到，尽管图中仅仅示意出了垂直于纸面的纵向切割槽，但如果从垂直于晶圆100所在平面的方向上观察，每条横向的第一切割槽160应当和晶圆100正面的一条与其相对应的横向划片道重合，每条纵向的第一切割槽160应当和晶圆100正面的一条与其相对应的纵向划片道重合。此切割步骤中，粘合材料152经切割后分别形成多个导电粘合层152'、金属层151经切割后分别形成多个底部金属层151'，以使得覆盖在每个芯片101'背面的一个底部金属层151'通过一个导电粘合层152'而粘附有一个底部基座153。尽管此时多条横向和纵向的第一切割槽160将多个芯片101'彼此分割开，但这些芯片101'依然固定在塑封层140上。
如图1I所示，将一扩展张开的粘贴膜170覆盖在各底部基座153上，其实，耐高温的粘贴膜170是平铺在塑封模腔（未示意出）的顶腔壁上，带有塑封层140的晶圆100置于模腔之中，各底部基座153的与粘贴到底部金属层151'上的一面相对的另一面紧贴该粘贴膜170，然后在第一切割槽160内和相邻的底部基座153之间的间隙中填充塑封料161，待塑封料161固化之后便可揭去粘贴膜170，如图1J-1K所示。之后如图1L，研磨减薄塑封层140直至金属互连结构130在减薄的塑封层140中予以外露，此研磨步骤带来的另一效果是，减薄的塑封层140被填充在多条第一切割槽160中的塑封料161分割成多个顶部塑封层141，而且每个芯片101'的正面皆相应覆盖有一个顶部塑封层141，此时每个金属互连结构130的顶端均与顶部塑封层141的上表面处于同一平面。
然后沿第一切割槽160对塑封料161实施切割以获得多个晶圆级封装器件100A，此步骤中，每个芯片101'四周的第一切割槽160内的塑封料161和粘附在该芯片101'背面的底部金属层151'上的底部基座153周围的塑封料161经切割后，形成包覆在该芯片101'及其顶部塑封层141、底部金属层151'、导电粘合层152'和底部基座153各自周边外侧的一塑封体161a，塑封体161a的大体形状为一个没有顶盖和底盖的正方体或长方体的外壳，其横截面呈环形框状，而且该环形框为长方形或正方形。基于对完成封装工艺的芯片的可靠性考虑，例如防止分层，可以设计底部基座153的平面面积略小于芯片101'的横截面面积，使得塑封体161a还包含有围绕在底部基座153周边外侧的增大了厚度的部分161b。
图1M-1O是针对封装器件100A作进一步的改进而获得的另一封装器件100'A，主要是在对塑封料161进行切割之前，先在每个顶部塑封层141上形成一层图案化的金属层180，金属层180具有分割成多个独立区域180a、180b、180c，其每个独立区域均具有与一个或多个焊垫相交叠的部分，例如独立区域180a具有与第一类焊垫110a-1交叠的部分，独立区域180b具有与第一类焊垫110a-2交叠的部分，独立区域180c具有与第二类焊垫110b交叠的部分，从而保障每个焊垫能通过至少一个金属互连结构130而电性连接到一个相应的独立区域上。例如第一类焊垫110a-1、110a-2分别通过金属互连结构130电性连接到独立区域180a、180b上，第二类焊垫110b通过金属互连结构130电性连接到独立区域180c上。此外，独立区域180b、180c各自具有的引脚180b-1、180c-1还分别在水平方向上延伸，直至覆盖在该顶部塑封层141附近的一部分塑封料161上，以便在对塑封料161进行切割的步骤中，使塑封料161的每个切割形成面与延伸到该切割形成面处的引脚180b-1（或180c-1）的沿平行于切割方向的边缘对齐（如图1O），该切割方向是指用于形成该切割形成面的切割刀所移动的方向，且这些切割形成面最终即为塑封体161a四周的外侧壁161a-1。在图1M的实施例中，任何一个顶部塑封层141之上的独立区域并未与相邻一个顶部塑封层141之上的另一个独立区域连接在一起，但在另一些可选实施方式中，针对分别位于相邻的两个顶部塑封层141之上的彼此靠近的两个独立区域而言，如果它们各自的引脚朝着向对方靠近的方向延伸直至该两个独立区域连接在一起，仅需要在图1O所示的切割步骤中，将该两个独立区域各自的引脚从对方的引脚上切割分开即可。此时因延伸到切割形成面处的引脚也受到切割，其沿平行于切割方向的边缘其实也即一个切割形成边，它自然和切割形成面对齐。显然，封装器件100'A兼容传统的QFN封装，但较之后者具有更佳的散热性能和电气性能。
作为一种选择，芯片101'可以是一种垂直式的功率MOSFET器件，其第一类焊垫110a包含有焊垫110a-1、110a-2，其中焊垫110a-1为栅极电极、焊垫110a-2为源极电极，而底部金属层151'则为漏极电极。较之常规的MOSFET，芯片101'的焊垫110a是原本就具备的，但焊垫110b却是额外添加的。参见图1L-图1O，在芯片101'内设置有对准第二类焊垫110b并贯穿芯片101'厚度的通孔121，底部金属层151'通过填充在通孔121内的导电材料122而电性连接到第二类焊垫上110b。独立区域180b带有从顶部塑封层141的上表面沿水平方向延伸至塑封体161a的一个外侧壁处161a-1的引脚180b-1，独立区域180c带有从顶部塑封层141的上表面沿水平方向延伸至塑封体161a的另一个相对的外侧壁处161a-1的引脚180c-1。
在图2A-2G所示的实施方式中，先在每个焊垫110a、110b上焊接一个金属互连结构130后，再在晶圆100的正面沿划片道切割形成多条第二切割槽115，第二切割槽115界定了每个芯片的边界。第二切割槽115具有延伸到部分厚度的晶圆100中的深度。然后如图2B，形成一覆盖在晶圆100正面的并包覆在各金属互连结构130侧壁周围的塑封层140，此时塑封层140并未完全将金属互连结构130包覆住，各金属互连结构130的顶端均凸出于塑封层140的上表面。此步骤中，用于形成塑封层140的部分塑封料116同时还填充在第二切割槽115中。之后如图2C，在晶圆100的背面进行研磨以减薄晶圆，并沉积一金属层151覆盖在晶圆的减薄背面，然后利用涂覆在金属层151上的一层导电的粘合材料152将一带有由多个底部基座153构成的阵列的圆形引线框架1530粘贴在金属层151上，并在金属层151覆盖在每个芯片背面的区域上相应粘贴一个底部基座153，此点可参考图1F-1。再如图2E所示，在晶圆100的减薄背面形成贯穿粘合材料152、金属层151的多条第一切割槽160，而且切割停留在晶圆100中，第一切割槽160具有延伸到部分厚度的晶圆100中的深度。值得注意的是，要求第一切割槽160接触到第二切割槽115，并且从垂直于晶圆100所在平面的方向上观察，多条第一切割槽160与多条第二切割槽115分别一一对准重合，而且相互接触的第一切割槽160和第二切割槽115可将相邻的芯片101'分割开。
形成第一切割槽160的切割步骤中，粘合材料152经切割后形成多个导电粘合层152'，金属层151经切割后形成多个底部金属层151'，以使覆盖在每个芯片101'背面的一个底部金属层151'通过一导电粘合层152'而粘附有一个底部基座153。如图2F所示，在第一切割槽160中和相邻的底部基座153之间的间隙中填充塑封料161（此步骤可参见图1J），然后沿第一切割槽160、第二切割槽115，对填充在第一切割槽160中和填充在相邻底部基座153之间的间隙中的塑封料161和对填充在第二切割槽115中的塑封料116实施切割，及对和塑封层140实施切割。
该切割步骤中，塑封层140被切割成多个顶部塑封层141，而且每个芯片101'的正面均相应覆盖有一个顶部塑封层141。位于第二切割槽115内的塑封料116经切割后形成包覆在一部分厚度的芯片101'的周边外侧的第二塑封体115a，位于第一切割槽160内和相邻底部基座153之间的间隙中的塑封料161经切割后形成包覆在底部金属层151'、导电粘合层152'、底部基座153和余下另一部分厚度的芯片101'的各自周边外侧的第一塑封体161'a，若设定底部基座153的平面面积小于芯片101'的横截面面积，则第一塑封体161'a还包括环绕在底部基座153周边外侧的增大了厚度的部分161'b。如果第一切割槽160、第二切割槽115各自的宽度较之对方有差异，则第一塑封体161'a的厚度与第二塑封体115a的厚度也不一样，但第一塑封体161'a和第二塑封体115a的厚度差可以通过改变第一切割槽160和第二切割槽115各自的宽度值进行调整，因此，第一塑封体161'a和第二塑封体115a的厚度既可以相等也可以稍有差异。第一塑封体161'a和第二塑封体115a构成一个整体性的塑封体，包覆在芯片101'、底部金属层151'、导电粘合层152'和底部基座153各自周边外侧，该塑封体大致上也呈现为一个没有顶盖和底盖的正方体或长方体外壳，其横截面为正方形或长方形的环形框。
在图2A-2G所示的实施方式中，第二切割槽115的深度小于减薄晶圆的厚度。也可以在背面进行研磨时，减薄晶圆厚度直到露出第二切割槽115和其中的塑封料116，然后沉积金属层151覆盖在晶圆的减薄背面和露出的塑封料116，再将底部基座153粘贴在金属层151覆盖在每个芯片背面的区域上，最后沿第二切割槽115切割分离塑封料116，金属层151以及底部基座153的连筋。这样第一切割槽160和其中的塑封料161，就可以作为选项而非必需了。在这种实施方式中塑封层140可以厚些完全将金属互连结构130包覆住，以便在晶圆减薄后提供足够的机械支持，并在最后切割分离前将塑封层140减薄以露出金属互连结构。
制备图1A所示的通孔121和焊垫110b的一种典型方式是，先在晶圆100的每个芯片内形成深度小于晶圆厚度的通孔121，然后在通孔121侧壁和底部沉积一层隔离层（未示出），再在该通孔121内填充导电材料122，之后再在芯片正面形成与通孔121有交叠部分的第二类焊垫110b，因此第二类焊垫110b电性连接在通孔121内的导电材料122上。图3A-3D是形成通孔121的另一种实施方式，其与图1A-1D的主要区别是，在起始阶段的晶圆100内并未形成通孔121，先形成塑封层140并减薄晶圆100后，才在减薄背面进行钻孔以在晶圆100的每个芯片内形成对准第二类焊垫110b的通孔121，然后在通孔121侧壁沉积一层隔离层（未示出），之后再在通孔121内填充导电材料122，最后再在减薄背面沉积金属层151。
图4A-4E是形成通孔121的又一种实施方式，与图2A-2C所示的实施例的主要区别是，在起始阶段晶圆100内并未形成有通孔121，只是在减薄晶圆100后，才在减薄背面进行钻孔以在晶圆100的每个芯片内形成对准第二类焊垫110b的通孔121，并在通孔121侧壁沉积一层隔离层（未示出），然后再在通孔121内填充导电材料122，之后再在减薄背面沉积金属层151。
图5A-5E所示的方法与图1A-1O的主要区别是，无需在芯片101"内形成通孔，也无需将芯片101"背面的底部金属层151'通过通孔内的导电材料引导到芯片101"的正面，所以该芯片101"的正面仅有第一类焊垫110a而无额外设置的第二类焊垫110b，同样可以在顶部塑封层141上形成仅仅接触第一类焊垫110a的图案化金属层。图6A-6D所示的方法与图2A-2G的主要区别是，无需在芯片101"内形成通孔，也无需将芯片101"背面的底部金属层151'通过通孔内的导电材料引导到芯片101"的正面，芯片101"的正面仅有第一类焊垫110a而无需额外再设置第二类焊垫110b。芯片101"的典型应用为共漏极双MOSFET器件。此外，在另外一些实施方式中，虽然芯片101"可以不是垂直器件而是平面型的器件，理论上其背面不设置底部金属层151'是可行的，但鉴于直接将金属材质的底部基座153粘贴至硅材质的芯片101"的背面会有一些困难，而且会带来一些可靠性的问题，所以在一些优选的实施方式中还是有必要保留底部金属层151'。
以上，通过说明和附图，给出了具体实施方式的特定结构的典型实施例，上述发明提出了现有的较佳实施例，但这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (26)

1.一种带有底部基座的晶圆级封装器件，其特征在于，包括：
一芯片及设置在芯片正面的各焊垫上的金属互连结构；
一覆盖在芯片背面的底部金属层；
一通过导电粘合层焊接在底部金属层上的底部基座；
一覆盖在芯片正面的并包覆在各金属互连结构侧壁周围的顶部塑封层；以及
包覆在芯片、底部金属层、导电粘合层和底部基座各自周边外侧的一横截面呈环形框状的塑封体。
2.如权利要求1所述的一种带有底部基座的晶圆级封装器件，其特征在于，所述塑封体还包覆在顶部塑封层的周边的外侧。
3.如权利要求1所述的一种带有底部基座的晶圆级封装器件，其特征在于，所述焊垫包括第一类、第二类焊垫；并且
在所述芯片内设置有对准第二类焊垫并贯穿芯片厚度的通孔，所述底部金属层通过填充在通孔内的导电材料而电性连接到所述第二类焊垫上。
4.如权利要求2所述的一种带有底部基座的晶圆级封装器件，其特征在于，所述金属互连结构的顶端与顶部塑封层的上表面处于同一平面。
5.如权利要求4所述的一种带有底部基座的晶圆级封装器件，其特征在于，还包括设置在顶部塑封层上的被分割成多个独立区域的图案化金属层；并且
其每个独立区域均具有与一个或多个焊垫交叠的部分，以保障每个焊垫能通过金属互连结构而电性连接到一个相应的独立区域上。
6.如权利要求5所述的一种带有底部基座的晶圆级封装器件，其特征在于，部分独立区域带有从顶部塑封层的上表面沿水平方向延伸至塑封体的外侧壁处的引脚。
7.如权利要求1所述的一种带有底部基座的晶圆级封装器件，其特征在于，所述塑封体包括包覆在一部分厚度的芯片、底部金属层、导电粘合层、底部基座的各自周边外侧的第一塑封体；及
包括包覆在另一部分厚度的芯片的周边外侧的第二塑封体。
8.如权利要求7所述的一种带有底部基座的晶圆级封装器件，其特征在于，所述金属互连结构的顶端凸出于顶部塑封层的上表面。
9.如权利要求7所述的一种带有底部基座的晶圆级封装器件，其特征在于，所述底部基座的平面面积小于芯片的横截面面积；并且
所述第一塑封体还包括环绕在所述底部基座周边外侧的增大了厚度的部分。
10.一种带有底部基座的晶圆级封装器件的制备方法，提供一包含有多个芯片的晶圆并在每个芯片的正面均设置有多个焊垫，其特征在于，包括以下步骤：
在每个焊垫上焊接一个金属互连结构；
形成一覆盖在晶圆正面的并将各金属互连结构予以包覆的塑封层；
在晶圆的背面进行研磨以减薄晶圆并沉积一金属层覆盖在晶圆的减薄背面；
利用涂覆在金属层上的一层导电的粘合材料将带有底部基座阵列的一引线框架粘贴在金属层上，使金属层覆盖在每个芯片背面的区域上相应粘贴一个底部基座；
形成贯穿粘合材料、金属层、晶圆各自厚度的并将相邻芯片分割开的多条第一切割槽，第一切割槽具有延伸至部分厚度的塑封层中的深度；
在所述第一切割槽中和相邻底部基座之间的间隙中填充塑封料；
研磨减薄塑封层直至金属互连结构予以外露；
沿第一切割槽对所述塑封料进行切割。
11.如权利要求10所述的带有底部基座的晶圆级封装器件的制备方法，其特征在于，对塑封料实施切割的步骤中，每个芯片四周的第一切割槽内的塑封料和粘附在该芯片背面的底部金属层上的底部基座周围的塑封料经切割后，形成包覆在该芯片及其顶部塑封层、底部金属层、导电粘合层和底部基座各自周边外侧的一横截面呈环形框状的塑封体。
12.如权利要求10所述的带有底部基座的晶圆级封装器件的制备方法，其特征在于，所述焊垫包括第一类焊垫和第二类焊垫，并且形成第二类焊垫的步骤包括：
先在晶圆的每个芯片内形成深度小于晶圆厚度的通孔，然后再在该通孔内填充导电材料，之后再在芯片正面形成与通孔有交叠部分的并与通孔内的导电材料保持电接触的第二类焊垫。
13.如权利要求12所述的带有底部基座的晶圆级封装器件的制备方法，其特征在于，在对晶圆研磨减薄的步骤中，填充在通孔内的导电材料从其减薄背面予以外露。
14.如权利要求10所述的带有底部基座的晶圆级封装器件的制备方法，其特征在于，所述焊垫包括第一类焊垫和第二类焊垫，并且在减薄所述晶圆之后，先在其减薄背面进行钻孔以在晶圆的每个芯片内形成对准第二类焊垫的通孔，然后再在通孔内填充导电材料，之后再在减薄背面沉积金属层。
15.如权利要求10所述的带有底部基座的晶圆级封装器件的制备方法，其特征在于，在对所述塑封料进行切割之前，先在顶部塑封层上覆盖一层具有分割成多个独立区域的图案化的金属层，其每个独立区域均具有与一个或多个焊垫相交叠的部分，以保障每个焊垫能通过金属互连结构而电性连接到一个相应的独立区域上。
16.如权利要求15所述的带有底部基座的晶圆级封装器件的制备方法，其特征在于，部分独立区域具有的引脚在水平方向上延伸至覆盖在该顶部塑封层附近的一部分塑封料上，以便在对塑封料进行切割的步骤中，使塑封料的每个切割形成面与延伸到该切割形成面处的引脚的沿平行于切割方向的边缘对齐。
17.如权利要求10所述的带有底部基座的晶圆级封装器件的制备方法，其特征在于，将所述引线框架粘贴在金属层上的步骤包括：
提供一支撑晶圆，并利用一粘贴膜将引线框架粘贴在支撑晶圆的正面；
将晶圆的减薄背面面向支撑晶圆的正面，并利用涂覆在金属层上的一层导电的粘合材料将引线框架粘贴在金属层上，从而将晶圆和支撑晶圆键合在一起；
其中，金属层覆盖在每个芯片背面的区域对准一个底部基座，以便将对准的底部基座粘贴在金属层的覆盖在芯片背面的该区域；
之后移除所述粘贴膜和支撑晶圆。
18.一种带有底部基座的晶圆级封装器件的制备方法，提供一包含有多个芯片的晶圆并在每个芯片的正面均设置有多个焊垫，其特征在于，包括以下步骤：
在每个焊垫上焊接一个金属互连结构；
在所述晶圆的正面切割出界定每个芯片边界的多条第二切割槽；
形成一覆盖在晶圆正面的并至少包覆在各金属互连结构侧壁周围的塑封层，且形成所述塑封层的塑封料同时还填充在所述第二切割槽中；
在晶圆的背面进行研磨以减薄晶圆并沉积一金属层覆盖在晶圆的减薄背面；
利用涂覆在金属层上的一层导电的粘合材料将带有底部基座阵列的一引线框架粘贴在金属层上，使金属层覆盖在每个芯片背面的区域上相应粘贴一个底部基座；
沿第二切割槽对填充在第二切割槽中的塑封料以及对所述塑封层实施切割。
19.如权利要求18所述的带有底部基座的晶圆级封装器件的制备方法，其特征在于，还在晶圆的减薄背面形成贯穿粘合材料、金属层并与多条第二切割槽在垂直于晶圆所在平面的方向上分别对准重合的多条第一切割槽，彼此接触的第一切割槽和第二切割槽将相邻的芯片分隔开。
20.如权利要求19所述的带有底部基座的晶圆级封装器件的制备方法，其特征在于，还在所述第一切割槽中和相邻底部基座之间的间隙中填充塑封料。
21.如权利要求20所述的带有底部基座的晶圆级封装器件的制备方法，其特征在于，位于第二切割槽内的塑封料经切割后形成包覆在一部分厚度的芯片的周边外侧的第二塑封体；以及
位于第一切割槽内和相邻底部基座之间的间隙中的塑封料经切割后形成包覆在底部金属层、导电粘合层、底部基座和另一部分厚度的芯片的各自周边外侧的第一塑封体。
22.如权利要求18或20所述的带有底部基座的晶圆级封装器件的制备方法，其特征在于，所述焊垫包括第一类焊垫和第二类焊垫，并且形成第二类焊垫的步骤包括：
先在晶圆的每个芯片内形成深度小于晶圆厚度的通孔，然后再在该通孔内填充导电材料，之后再在芯片正面形成与通孔有交叠部分的并与通孔内的导电材料保持电接触的第二类焊垫。
23.如权利要求22所述的带有底部基座的晶圆级封装器件的制备方法，其特征在于，在对晶圆研磨减薄的步骤中，填充在通孔内的导电材料从其减薄背面予以外露。
24.如权利要求18或20所述的带有底部基座的晶圆级封装器件的制备方法，其特征在于，所述焊垫包括第一类焊垫和第二类焊垫，并且在减薄所述晶圆之后，先在其减薄背面进行钻孔以在晶圆的每个芯片内形成对准第二类焊垫的通孔，然后再在通孔内填充导电材料，之后再在减薄背面沉积金属层。
25.如权利要求18或20所述的带有底部基座的晶圆级封装器件的制备方法，其特征在于，金属互连结构的顶端凸出于塑封层。
26.如权利要求18或20所述的带有底部基座的晶圆级封装器件的制备方法，其特征在于，将所述引线框架粘贴在金属层上的步骤包括：
提供一支撑晶圆，并利用一粘贴膜将引线框架粘贴在支撑晶圆的正面；
将晶圆的减薄背面面向支撑晶圆的正面，并利用涂覆在金属层上的一层导电的粘合材料将引线框架粘贴在金属层上，以将晶圆和支撑晶圆键合在一起；
其中，金属层覆盖在每个芯片背面的区域对准一个底部基座，以便将对准的底部基座粘贴在金属层的覆盖在芯片背面的该区域；
之后移除所述粘贴膜和支撑晶圆。
CN201310173515.7A 2012-09-01 2013-05-10 带有厚底部基座的晶圆级封装器件及其制备方法 Active CN103681535B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/602,144 2012-09-01
US13/602,144 US8853003B2 (en) 2011-08-09 2012-09-01 Wafer level chip scale package with thick bottom metal exposed and preparation method thereof

Publications (2)

Publication Number Publication Date
CN103681535A CN103681535A (zh) 2014-03-26
CN103681535B true CN103681535B (zh) 2016-10-19

Family

ID=50318551

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310173515.7A Active CN103681535B (zh) 2012-09-01 2013-05-10 带有厚底部基座的晶圆级封装器件及其制备方法
CN201310173045.4A Active CN103681377B (zh) 2012-09-01 2013-05-10 带有底部金属基座的半导体器件及其制备方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310173045.4A Active CN103681377B (zh) 2012-09-01 2013-05-10 带有底部金属基座的半导体器件及其制备方法

Country Status (2)

Country Link
CN (2) CN103681535B (zh)
TW (2) TWI512851B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412662B2 (en) * 2014-01-28 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and approach to prevent thin wafer crack
TWI539562B (zh) * 2014-03-31 2016-06-21 Quaternary planar pinless package structure and its manufacturing method
CN105374773A (zh) * 2014-08-25 2016-03-02 万国半导体股份有限公司 Mcsp功率半导体器件及制备方法
TWI567889B (zh) * 2014-08-29 2017-01-21 萬國半導體股份有限公司 用於帶有厚背面金屬化的模壓晶片級封裝的晶圓製作方法
CN104766842B (zh) * 2015-03-23 2017-09-08 广东美的制冷设备有限公司 智能功率模块及其制造方法
TWI606555B (zh) 2015-05-15 2017-11-21 尼克森微電子股份有限公司 晶片封裝結構及其製造方法
CN106340496B (zh) * 2015-05-15 2019-06-04 无锡超钰微电子有限公司 芯片封装结构及其制造方法
CN105140211A (zh) * 2015-07-14 2015-12-09 华进半导体封装先导技术研发中心有限公司 一种fan-out的封装结构及其封装方法
JP6703826B2 (ja) * 2015-12-02 2020-06-03 日東電工株式会社 フィルム貼り合わせ方法
CN106024646A (zh) * 2016-06-01 2016-10-12 南通富士通微电子股份有限公司 半导体器件的全包覆圆片级封装方法
CN107777657A (zh) * 2016-08-25 2018-03-09 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法和电子装置
CN106684054A (zh) * 2017-03-10 2017-05-17 中芯长电半导体（江阴）有限公司 一种晶圆片级芯片规模封装结构及其制备方法
CN108962767B (zh) * 2017-05-22 2020-06-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JP6890893B2 (ja) * 2017-08-08 2021-06-18 株式会社ディスコ 金属が露出した基板の加工方法
CN108346588B (zh) * 2017-09-30 2020-12-04 中芯集成电路（宁波）有限公司 一种晶圆级系统封装方法以及封装结构
CN107910305B (zh) * 2017-12-28 2023-08-29 江阴长电先进封装有限公司 一种圆片级背金芯片的封装结构及其封装方法
CN109065518B (zh) * 2018-06-13 2020-12-25 南通通富微电子有限公司 一种半导体芯片封装阵列
CN109065519B (zh) * 2018-06-13 2020-12-25 南通通富微电子有限公司 一种半导体芯片封装器件
CN109671635B (zh) * 2018-12-26 2023-12-29 合肥矽迈微电子科技有限公司 芯片封装方法及封装体
CN111415908B (zh) 2019-01-07 2022-02-22 台达电子企业管理（上海）有限公司 电源模块、芯片嵌入式封装模块及制备方法
US11063525B2 (en) 2019-01-07 2021-07-13 Delta Electronics (Shanghai) Co., Ltd. Power supply module and manufacture method for same
US11676756B2 (en) 2019-01-07 2023-06-13 Delta Electronics (Shanghai) Co., Ltd. Coupled inductor and power supply module
WO2020149936A1 (en) * 2019-01-18 2020-07-23 Applied Materials, Inc. Heated pedestal design for improved heat transfer and temperature uniformity
CN110797315B (zh) * 2019-11-06 2021-06-11 烟台睿创微纳技术股份有限公司 一种晶圆级封装分割方法及晶圆级封装器件
CN113035793A (zh) * 2019-12-25 2021-06-25 珠海格力电器股份有限公司 芯片的制作方法
CN111162037B (zh) * 2019-12-31 2023-09-26 中芯集成电路（宁波）有限公司 芯片转移到晶圆的方法
CN111816624A (zh) * 2020-07-20 2020-10-23 宁波力源科技有限公司 一种晶圆级芯片封装结构及其封装工艺
CN112331568B (zh) * 2020-11-04 2022-12-23 青岛歌尔微电子研究院有限公司 芯片防溢胶封装方法
US11430762B2 (en) * 2020-12-30 2022-08-30 Alpha And Omega Semiconductor International Lp Method for semi-wafer level packaging
TWI784847B (zh) * 2021-12-17 2022-11-21 力成科技股份有限公司 封裝結構及其製造方法
CN114530427A (zh) * 2022-01-12 2022-05-24 广东致能科技有限公司 半导体封装结构及其制备方法、电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114426A (ja) * 1998-10-07 2000-04-21 Mitsui High Tec Inc 片面樹脂封止型半導体装置
US6160311A (en) * 1999-06-14 2000-12-12 First International Computer Inc. Enhanced heat dissipating chip scale package method and devices
CN1961428A (zh) * 2004-06-18 2007-05-09 德克萨斯仪器股份有限公司 具有集成金属组件以改善热性能的半导体封装
CN102456637A (zh) * 2010-10-26 2012-05-16 钰桥半导体股份有限公司 具有凸块/基座的散热座及凸块内含凹穴的半导体芯片组体

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
JP2000036518A (ja) * 1998-07-16 2000-02-02 Nitto Denko Corp ウェハスケールパッケージ構造およびこれに用いる回路基板
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
KR100412133B1 (ko) * 2001-06-12 2003-12-31 주식회사 하이닉스반도체 웨이퍼 레벨 칩크기 패키지 및 그의 제조방법
JP3868777B2 (ja) * 2001-09-11 2007-01-17 株式会社東芝 半導体装置
CA2464423A1 (en) * 2001-11-13 2003-05-22 Acm Research, Inc. Electropolishing assembly and methods for electropolishing conductive layers
JP3877150B2 (ja) * 2002-01-28 2007-02-07 日本電気株式会社 ウェーハレベル・チップスケール・パッケージの製造方法
US6943056B2 (en) * 2002-04-16 2005-09-13 Renesas Technology Corp. Semiconductor device manufacturing method and electronic equipment using same
TW569376B (en) * 2002-11-28 2004-01-01 Dura Tek Inc Multi(dual)-piece wafer retaining ring and method for fabricating the same
US6862127B1 (en) * 2003-11-01 2005-03-01 Fusao Ishii High performance micromirror arrays and methods of manufacturing the same
US20060258276A1 (en) * 2005-05-16 2006-11-16 Chien-Min Sung Superhard cutters and associated methods
TWI273682B (en) * 2004-10-08 2007-02-11 Epworks Co Ltd Method for manufacturing wafer level chip scale package using redistribution substrate
KR100752713B1 (ko) * 2005-10-10 2007-08-29 삼성전기주식회사 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
KR100769722B1 (ko) * 2006-10-10 2007-10-24 삼성전기주식회사 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
US20090032871A1 (en) * 2007-08-01 2009-02-05 Louis Vervoort Integrated circuit with interconnected frontside contact and backside contact
JP5414219B2 (ja) * 2008-08-21 2014-02-12 ラピスセミコンダクタ株式会社 ウエハレベルｃｓｐにおける絶縁性テスト方法及びこれに用いるｔｅｇパターン
US20100193950A1 (en) * 2009-01-30 2010-08-05 E.I.Du Pont De Nemours And Company Wafer level, chip scale semiconductor device packaging compositions, and methods relating thereto
US8518749B2 (en) * 2009-06-22 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated heat spreader frame with embedded semiconductor die
TW201123391A (en) * 2009-11-11 2011-07-01 Lg Innotek Co Ltd Lead frame and manufacturing method of the same
US8486757B2 (en) * 2009-11-25 2013-07-16 Infineon Technologies Ag Semiconductor device and method of packaging a semiconductor device with a clip
US8987878B2 (en) * 2010-10-29 2015-03-24 Alpha And Omega Semiconductor Incorporated Substrateless power device packages

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114426A (ja) * 1998-10-07 2000-04-21 Mitsui High Tec Inc 片面樹脂封止型半導体装置
US6160311A (en) * 1999-06-14 2000-12-12 First International Computer Inc. Enhanced heat dissipating chip scale package method and devices
CN1961428A (zh) * 2004-06-18 2007-05-09 德克萨斯仪器股份有限公司 具有集成金属组件以改善热性能的半导体封装
CN102456637A (zh) * 2010-10-26 2012-05-16 钰桥半导体股份有限公司 具有凸块/基座的散热座及凸块内含凹穴的半导体芯片组体

Also Published As

Publication number Publication date
TWI529893B (zh) 2016-04-11
TW201411799A (zh) 2014-03-16
TWI512851B (zh) 2015-12-11
CN103681535A (zh) 2014-03-26
CN103681377A (zh) 2014-03-26
CN103681377B (zh) 2016-09-14
TW201411743A (zh) 2014-03-16

Similar Documents

Publication Publication Date Title
CN103681535B (zh) 带有厚底部基座的晶圆级封装器件及其制备方法
CN104051337B (zh) 立体堆叠集成电路系统芯片封装的制造方法与测试方法
US8853003B2 (en) Wafer level chip scale package with thick bottom metal exposed and preparation method thereof
CN103000537B (zh) 一种晶圆级的封装结构及其制备方法
TWI254425B (en) Chip package structure, chip packaging process, chip carrier and manufacturing process thereof
WO2016192452A1 (zh) Csp led的封装方法和csp led
CN107180814A (zh) 电子装置
CN104124176B (zh) 制备应用在倒装安装工艺上的半导体器件的方法
TW201131715A (en) Package structure
CN101330068A (zh) 模制重配置晶片、使用其的叠置封装及该封装的制造方法
CN103400807B (zh) 影像传感器的晶圆级封装结构及封装方法
TW201227886A (en) Package structure having micro-electro-mechanical elements and manufacturing method thereof
TW201110247A (en) Method of forming package structure
CN103545268B (zh) 底部源极的功率器件及制备方法
WO2018196630A1 (zh) 传感器封装结构的制备方法和传感器封装结构
CN205789973U (zh) 影像传感芯片的封装结构
CN109801883A (zh) 一种扇出型堆叠封装方法及结构
TWI352416B (en) Stacked chip package structure with unbalanced lea
CN108233890A (zh) Fbar滤波器封装结构及封装方法
CN106129031A (zh) 芯片封装结构及其封装方法
TWI251451B (en) Semiconductor device
CN106876289A (zh) 一种芯片及其封装方法
TWI265579B (en) Package structure and wafer level package method
CN105655311A (zh) 晶圆级芯片封装背面互连结构及其制作方法
CN205141022U (zh) 芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200601

Address after: Ontario, Canada

Patentee after: World semiconductor International L.P.

Address before: 475 oakmead Avenue, Sunnyvale, California 94085, USA

Patentee before: Alpha and Omega Semiconductor Inc.

TR01 Transfer of patent right