CN112331568B - 芯片防溢胶封装方法 - Google Patents
芯片防溢胶封装方法 Download PDFInfo
- Publication number
- CN112331568B CN112331568B CN202011221036.4A CN202011221036A CN112331568B CN 112331568 B CN112331568 B CN 112331568B CN 202011221036 A CN202011221036 A CN 202011221036A CN 112331568 B CN112331568 B CN 112331568B
- Authority
- CN
- China
- Prior art keywords
- chip
- separation film
- plastic package
- package material
- circuit substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000003292 glue Substances 0.000 title claims abstract description 37
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 35
- 230000002265 prevention Effects 0.000 title claims abstract description 9
- 238000000926 separation method Methods 0.000 claims abstract description 114
- 239000000463 material Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 239000012528 membrane Substances 0.000 claims abstract description 23
- 238000001746 injection moulding Methods 0.000 claims abstract description 22
- 238000003825 pressing Methods 0.000 claims abstract description 4
- 238000002347 injection Methods 0.000 claims description 28
- 239000007924 injection Substances 0.000 claims description 28
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims 1
- 230000001070 adhesive effect Effects 0.000 claims 1
- 239000005022 packaging material Substances 0.000 abstract description 15
- 238000007789 sealing Methods 0.000 abstract description 3
- MPDDTAJMJCESGV-CTUHWIOQSA-M (3r,5r)-7-[2-(4-fluorophenyl)-5-[methyl-[(1r)-1-phenylethyl]carbamoyl]-4-propan-2-ylpyrazol-3-yl]-3,5-dihydroxyheptanoate Chemical compound C1([C@@H](C)N(C)C(=O)C2=NN(C(CC[C@@H](O)C[C@@H](O)CC([O-])=O)=C2C(C)C)C=2C=CC(F)=CC=2)=CC=CC=C1 MPDDTAJMJCESGV-CTUHWIOQSA-M 0.000 description 16
- 238000000465 moulding Methods 0.000 description 15
- 238000010137 moulding (plastic) Methods 0.000 description 5
- 238000012858 packaging process Methods 0.000 description 5
- 239000000047 product Substances 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000002633 protecting effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000003698 laser cutting Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明公开一种芯片防溢胶封装方法，包括如下步骤：提供一电路基板，其中，电路基板上具有裸露的芯片，芯片上背离电路基板的裸露端具有台阶；将分离膜压在芯片的裸露端，分离膜将台阶覆盖并密封，以使芯片的裸露端嵌设于分离膜；向分离膜与电路基板之间注塑塑封料，直至塑封料撑起分离膜并填充于将台阶内，以使分离膜平铺于芯片的裸露端。本发明在芯片的裸露端切割出台阶，进行防溢胶设计，并采用分离膜将芯片的裸露端及台阶覆盖并密封。注塑塑封料的过程中，分离膜随着塑封料的填充则被逐渐撑起，塑封料在靠近芯片上表面的位置时填充进台阶内，有效预防芯片塑封过程中的溢胶风险，提升产品良率，保证产品具有较佳的功能性。
Description
技术领域
本发明涉及半导体封装技术领域，特别涉及一种芯片防溢胶封装方法。
背景技术
目前，市面上为了确保芯片表面的高散热性，需使用裸露芯片封装，以利于芯片散热。但在裸露芯片封装过程中，由于塑封料里面含有25％左右的树脂，树脂颗粒小，导致塑封制程封装时，塑封料容易渗透至芯片与分离膜之间，芯片表面溢胶风险增加，从而导致产品良率和功能性不佳。
发明内容
本发明的主要目的是提出一种芯片防溢胶封装方法，旨在解决现有芯片封装过程中芯片表面溢胶风险增加的技术问题。
为实现上述目的，本发明提出一种芯片防溢胶封装方法，所述芯片防溢胶封装方法包括如下步骤：
提供一电路基板，其中，所述电路基板上具有裸露的芯片，所述芯片上背离所述电路基板的裸露端具有台阶；
将分离膜压在所述芯片的裸露端，所述分离膜将所述台阶覆盖并密封，以使所述芯片的裸露端嵌设于所述分离膜；
向所述分离膜与所述电路基板之间注塑塑封料，直至所述塑封料撑起所述分离膜并填充于将所述台阶内，以使所述分离膜平铺于所述芯片的裸露端。
优选地，所述向所述分离膜与所述电路基板之间注塑塑封料，直至所述塑封料撑起所述分离膜并填充于将所述台阶内，以使所述分离膜平铺于所述芯片的裸露端的步骤包括：
在第一预设合模压力下向所述分离膜与所述电路基板之间注塑塑封料，直至所述塑封料注塑至所述台阶边缘处；
在第二预设合模压力下向所述分离膜与所述电路基板之间继续注塑塑封料，直至所述塑封料撑起所述分离膜并填充于将所述台阶内，以使所述分离膜平铺于所述芯片的裸露端；
其中，所述第一预设合模压力小于所述第二预设合模压力。
优选地，所述第一预设合模压力为1000MPA～3000MPA；所述第二预设合模压力为3000MPA～8000MPA。
优选地，所述在第一预设合模压力下向所述分离膜与所述电路基板之间注塑塑封料，直至所述塑封料注塑至所述台阶边缘处的步骤包括：
在第一预设合模压力下以第一预设注塑压力向所述分离膜与所述电路基板之间注塑塑封料，直至所述塑封料注塑至所述台阶边缘处；
所述在第二预设合模压力下向所述分离膜与所述电路基板之间继续注塑塑封料，直至所述塑封料撑起所述分离膜并填充于将所述台阶内，以使所述分离膜平铺于所述芯片的裸露端的步骤包括：
在第二预设合模压力下以第二预设注塑压力向所述分离膜与所述电路基板之间继续注塑塑封料，直至所述塑封料撑起所述分离膜并填充于将所述台阶内，以使所述分离膜平铺于所述芯片的裸露端；
其中，所述第一预设注塑压力小于所述第二预设注塑压力。
优选地，所述第一预设注塑压力为10MPA～80MPA；所述第二预设注塑压力为80MPA～200MPA。
优选地，所述电路基板上具有多个间隔设置的所述芯片；
所述向所述分离膜与所述电路基板之间注塑塑封料，直至所述塑封料撑起所述分离膜并填充于将所述台阶内，以使所述分离膜平铺于所述芯片的裸露端的步骤包括：
向多个所述芯片之间的间隙处注塑塑封料，且塑封料注塑于所述分离膜与所述电路基板之间，直至所述塑封料撑起所述分离膜并填充于各所述芯片的所述台阶内，以使所述分离膜平铺于各所述芯片的裸露端，所述塑封料将多个所述芯片一一隔开。
优选地，所述台阶为对所述芯片的裸露端切割后在所述芯片的裸露端边缘处形成的环形台阶。
优选地，所述台阶的深度为5um～500um，所述台阶的宽度为5um～300um。
优选地，所述分离膜的厚度为10um～150um。
优选地，所述分离膜为RM分离膜，所述基板为复合柔性材料制件，所述芯片为凸点芯片或铝垫芯片。
本发明芯片防溢胶封装方法中，在芯片的裸露端切割出台阶，进行防溢胶设计，并采用分离膜将芯片的裸露端及台阶覆盖并密封，以在注塑塑封料的过程中对芯片的上表面起到保护和密封作用，并可预防芯片破裂。注塑塑封料的过程中，分离膜随着塑封料的填充则被逐渐撑起，塑封料在靠近芯片上表面的位置时填充进台阶内，防止塑封料溢到芯片裸露端的上表面，有效预防芯片塑封过程中的溢胶风险，提升产品良率，保证产品具有较佳的功能性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明芯片防溢胶封装方法第一实施例的流程示意图；
图2为本发明芯片防溢胶封装方法第二实施例的流程示意图；
图3为本发明芯片防溢胶封装方法第三实施例的流程示意图；
图4为本发明一实施例电路基板塑封处理前的主视示意图；
图5为本发明一实施例电路基板塑封处理第一阶段的主视示意图；
图6为本发明一实施例电路基板塑封处理第二阶段的主视示意图。
附图标号说明：
| 标号 | 名称 | 标号 | 名称 |
| 10 | 电路基板 | 40 | 分离膜 |
| 20 | 芯片 | 50 | 塑封料 |
| 30 | 台阶 |
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
本发明提出一种芯片防溢胶封装方法。
参照图1，为本发明芯片防溢胶封装方法第一实施例的流程示意图，该方法包括以下步骤：
步骤S100，提供一电路基板，其中，所述电路基板上具有裸露的芯片，所述芯片上背离所述电路基板的裸露端具有台阶；
参照图4，可以理解地，电路基板10具有芯片20，芯片20上背离电路基板10的一端为裸露端，即使用裸露芯片20封装，裸露芯片20封装利于芯片20散热。为了方便后续塑封，在芯片20的裸露端设置台阶30，具体地，在不影响芯片20电路的前提下，可用激光切割方式在芯片20的裸露端切割出台阶30。可以理解地，如图4所示，台阶30为在芯片20的裸露端激光切割而形成的凹台。
步骤S200，将分离膜压在所述芯片的裸露端，所述分离膜将所述台阶覆盖并密封，以使所述芯片的裸露端嵌设于所述分离膜；
封装制程可采用FAM模具。在封装制程中，上模模具搭配有分离膜40，并将分离膜40压在芯片20的裸露端表面，由于分离膜40具有延展性，其可将芯片20的裸露端以及台阶30覆盖，起到密封和保护作用，并可预防芯片20破裂。将分离膜40覆盖在芯片20的裸露端以及台阶30后，芯片20的裸露端则嵌设在分离膜40内，分离膜40将芯片20的裸露端完全包裹。
步骤S300，向所述分离膜与所述电路基板之间注塑塑封料，直至所述塑封料撑起所述分离膜并填充于将所述台阶内，以使所述分离膜平铺于所述芯片的裸露端。
如图5和图6所示，使用塑封料50对芯片20进行封装，具体地，在分离膜40与电路基板10之间注塑塑封料50，塑封料50则被填充在分离膜40与电路基板10之间，并随着注塑的进行，塑封料50逐渐向上撑起分离膜40，并逐渐填充在芯片20的台阶30内，直至将台阶30内空间填满，使得分离膜40平铺于芯片20的裸露端。在注塑过程中，分离膜40始终将芯片20的裸露端覆盖并保护，塑封料50逐渐填充，台阶30作为防爬胶设计，塑封料50在靠近芯片20上表面的位置填充进台阶30内，防止塑封料50溢到芯片20裸露端的上表面。
本实施例芯片防溢胶封装方法中，在芯片20的裸露端切割出台阶30，进行防溢胶设计，并采用分离膜40将芯片20的裸露端及台阶30覆盖并密封，以在注塑塑封料50的过程中对芯片20的上表面起到保护和密封作用，并可预防芯片20破裂。注塑塑封料50的过程中，分离膜40随着塑封料50的填充则被逐渐撑起，塑封料50在靠近芯片20上表面的位置时填充进台阶30内，防止塑封料50溢到芯片20裸露端的上表面，有效预防芯片20塑封过程中的溢胶风险，提升产品良率，保证产品具有较佳的功能性。
进一步的，参照图2，为本发明芯片防溢胶封装方法第二实施例的流程示意图，基于上述第一实施例，步骤S300包括：
步骤S301，在第一预设合模压力下向所述分离膜与所述电路基板之间注塑塑封料，直至所述塑封料注塑至所述台阶边缘处；
步骤S302，在第二预设合模压力下向所述分离膜与所述电路基板之间继续注塑塑封料，直至所述塑封料撑起所述分离膜并填充于所述台阶内，以使所述分离膜平铺于所述芯片的裸露端；
其中，所述第一预设合模压力小于所述第二预设合模压力。
可以理解地，在塑封过程中，塑封模具始终处于合模状态，搭配有分离膜的上模模具与下模模具配合始终将分离膜40压在芯片20的裸露端。注塑过程可以分为第一阶段和第二阶段两个阶段，其中，如图5所示，第一阶段开始注塑时，会在相对较小的第一预设合模压力下向分离膜40与电路基板10之间注塑塑封料50，直至塑封料50注塑至芯片20的台阶30边缘处，即，直至塑封料50注塑至芯片20的台阶30的下边缘处。接着，如图6所示，进入第二阶段，加大合模压力，即在相对较大的第二预设合模压力下向分离膜40与电路基板10之间继续注塑塑封料50，直至塑封料50向上撑起分离膜40并填充进台阶30内，台阶30起到防溢胶作用，塑封料50填满台阶30后，分离膜40平铺于芯片20的裸露端，继续对芯片20的上表面起到保护作用。
在该实施例的塑封过程中，塑封模具的合模压力的变化以芯片20的台阶30边缘处为界，在塑封料50还未填充至台阶30边缘处的过程中，在相对较小的第一预设合模压力下注塑，注塑速度快，效率高。而在塑封料50注塑至台阶30边缘处时，则加大合模压力，在相对较大的第二预设合模压力下继续注塑，防止注塑过快，进一步预防发生溢胶风险。
所述第一预设合模压力和所述第二预设合模压力则是根据实际情况提前预设的，在优选的实施例中，所述第一预设合模压力为1000MPA～3000MPA；所述第二预设合模压力为3000MPA～8000MPA，使得第一预设合模压力和第二预设合模压力在合理的范围内，提高预防发生溢胶风险的可靠性和有效性。
进一步的，参照图3，为本发明芯片防溢胶封装方法第三实施例的流程示意图，基于上述第二实施例，所述步骤S301包括：
步骤S3011，在第一预设合模压力下以第一预设注塑压力向所述分离膜与所述电路基板之间注塑塑封料，直至所述塑封料注塑至所述台阶边缘处；
所述步骤S302包括：
步骤S3021，在第二预设合模压力下以第二预设注塑压力向所述分离膜与所述电路基板之间继续注塑塑封料，直至所述塑封料撑起所述分离膜并填充于将所述台阶内，以使所述分离膜平铺于所述芯片的裸露端；
其中，所述第一预设注塑压力小于所述第二预设注塑压力。
在塑封过程中，为了实现塑封料50的注塑，需要施加一定的注塑压力。在该实施例中，如图5所示，开始注塑时，会在相对较小的第一预设合模压力下以相对较小的第一预设注塑压力向分离膜40与电路基板10之间注塑塑封料50，直至塑封料50注塑至芯片20的台阶30边缘处，即，直至塑封料50注塑至芯片20的台阶30的下边缘处。接着，如图6所示，加大合模压力和注塑压力，即在相对较大的第二预设合模压力下以相对较大的第二预设注塑压力向分离膜40与电路基板10之间继续注塑塑封料50，直至塑封料50向上撑起分离膜40并填充进台阶30内。
在该实施例的塑封过程中，塑封模具的合模压力以及注塑压力的变化以芯片20的台阶30边缘处为界，在塑封料50还未填充至台阶30边缘处的过程中，在相对较小的第一预设合模压力下以相对较小第一预设注塑压力注塑，而在塑封料50注塑至台阶30边缘处时，则加大合模压力和注塑压力，在相对较大的第二合模压力和相对较大的第二预设注塑压力下继续注塑，从而在注塑过程中，合模压力和注塑压力在相对平衡的范围内，防止注塑速度过快或过慢，提高预防发生溢胶风险的可靠性和有效性。
所述第一预设注塑压力和所述第二预设注塑压力则是根据实际情况提前预设的，在优选的实施例中，所述第一预设注塑压力为10MPA～80MPA；所述第二预设合模压力为80MPA～200MPA，使得第一预设注塑压力和第二预设注塑压力在合理的范围内，进一步提高预防发生溢胶风险的可靠性和有效性。
进一步地，所述电路基板10上具有多个间隔设置的所述芯片20；
步骤S300包括：
步骤S303，向多个所述芯片之间的间隙处注塑塑封料，且塑封料注塑于所述分离膜与所述电路基板之间，直至所述塑封料撑起所述分离膜并填充于各所述芯片的所述台阶内，以使所述分离膜平铺于各所述芯片的裸露端，所述塑封料将多个所述芯片一一隔开。
电路基板10上具有多个芯片20，芯片20之间可以不同或相同。不同芯片20之间会存在电磁干扰现象，为了防止电磁干扰，需要在不同芯片20之间实现电路屏蔽。该实施例中，多个芯片20间隔设置，任意相邻的两个芯片20之间具有间隙。塑封过程中，向多个芯片20之间的间隙处注塑塑封料50，可以理解地，塑封料50对应间隙注塑在分离膜40与电路基板10之间，直至塑封料50撑起分离膜40并填充于各芯片20的台阶30内。注塑完成后，塑封料50将多个芯片20一一隔开，以便后续切割。
本发明芯片防溢胶封装方法中，如图4所示，所述台阶30为对所述芯片20的裸露端切割后在所述芯片20的裸露端边缘处形成的环形台阶30。具体地，对芯片20的裸露端的边缘进行激光切割，形成环形台阶30，可以理解地，芯片20为矩形芯片20时，环形台阶30则为布置于芯片20的外边缘的矩形环状台阶30，以便对芯片20的上表面形成全方位的防溢胶作用，进一步提高预防发生溢胶风险的可靠性和有效性。
本发明芯片防溢胶封装方法中，所述台阶30的深度为5um～500um，所述台阶30的宽度为5um～300um。如图4所示，台阶30的深度为H，台阶30的宽度为B，在优选的实施例中，H＝5um～500um，B＝5um～300um，使得台阶30的深度和宽度尺寸在合理的范围内，在起到防溢胶作用的同时对芯片20的电路不造成影响。
所述分离膜40的厚度为10um～150um。所述分离膜40为RM分离膜40，所述基板为复合柔性材料制件，所述芯片20为凸点芯片20或铝垫芯片20。分离膜40的厚度选择在10um～150um范围内，保证分离膜40具有良好延展性的同时对芯片20的裸露端起到良好的密封和保护作用。并且，基板可采用现有技术中的复合柔性材料制成，方便制作。芯片20可灵活选用现有技术中的凸点芯片20或铝垫芯片20。塑封料50的材质为二氧化硅或三氧化二铝，具有良好的注塑性。
可以理解地，芯片20制作流程涉及WB制程以及FC制程，其中，WB制程包括减薄、划片、上芯、压焊、塑封、打印、植球、切割、目检以及包装等阶段，FC制程包括减薄、划片、倒装上芯、塑封、打印、植球、切割、目检以及包装等阶段，本发明芯片防溢胶封装方法主要涉及WB制程以及FC制程的塑封阶段。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。
Claims (8)
1.一种芯片防溢胶封装方法，其特征在于，所述芯片防溢胶封装方法包括如下步骤：
提供一电路基板，其中，所述电路基板上具有裸露的芯片，所述芯片上背离所述电路基板的裸露端具有台阶；
将分离膜压在所述芯片的裸露端，所述分离膜将所述台阶覆盖并密封，以使所述芯片的裸露端嵌设于所述分离膜；
向所述分离膜与所述电路基板之间注塑塑封料，直至所述塑封料撑起所述分离膜并填充于将所述台阶内，以使所述分离膜平铺于所述芯片的裸露端；
所述向所述分离膜与所述电路基板之间注塑塑封料，直至所述塑封料撑起所述分离膜并填充于将所述台阶内，以使所述分离膜平铺于所述芯片的裸露端的步骤包括：
在第一预设合模压力下以第一预设注塑压力向所述分离膜与所述电路基板之间注塑塑封料，直至所述塑封料注塑至所述台阶边缘处；
在第二预设合模压力下以第二预设注塑压力向所述分离膜与所述电路基板之间继续注塑塑封料，直至所述塑封料撑起所述分离膜并填充于将所述台阶内，以使所述分离膜平铺于所述芯片的裸露端；
其中，所述第一预设合模压力小于所述第二预设合模压力；所述第一预设注塑压力小于所述第二预设注塑压力。
2.如权利要求1所述的芯片防溢胶封装方法，其特征在于，所述第一预设合模压力为1000MPA~3000MPA；所述第二预设合模压力为3000MPA~8000 MPA。
3.如权利要求1所述的芯片防溢胶封装方法，其特征在于，所述第一预设注塑压力为10MPA~80MPA；所述第二预设注塑压力为80MPA~200MPA。
4.如权利要求1至3中任一项所述的芯片防溢胶封装方法，其特征在于，所述电路基板上具有多个间隔设置的所述芯片；
所述向所述分离膜与所述电路基板之间注塑塑封料，直至所述塑封料撑起所述分离膜并填充于将所述台阶内，以使所述分离膜平铺于所述芯片的裸露端的步骤包括：
向多个所述芯片之间的间隙处注塑塑封料，且塑封料注塑于所述分离膜与所述电路基板之间，直至所述塑封料撑起所述分离膜并填充于各所述芯片的所述台阶内，以使所述分离膜平铺于各所述芯片的裸露端，所述塑封料将多个所述芯片一一隔开。
5.如权利要求1至3中任一项所述的芯片防溢胶封装方法，其特征在于，所述台阶为对所述芯片的裸露端切割后在所述芯片的裸露端边缘处形成的环形台阶。
6.如权利要求5所述的芯片防溢胶封装方法，其特征在于，所述台阶的深度为5um~500um，所述台阶的宽度为5um~300um。
7.如权利要求1至3中任一项所述的芯片防溢胶封装方法，其特征在于，所述分离膜的厚度为10um~150um。
8.如权利要求1至3中任一项所述的芯片防溢胶封装方法，其特征在于，所述分离膜为RM分离膜，所述基板为复合柔性材料制件，所述芯片为凸点芯片或铝垫芯片。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011221036.4A CN112331568B (zh) | 2020-11-04 | 2020-11-04 | 芯片防溢胶封装方法 |
| PCT/CN2021/124543 WO2022095688A1 (zh) | 2020-11-04 | 2021-10-19 | 芯片防溢胶封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011221036.4A CN112331568B (zh) | 2020-11-04 | 2020-11-04 | 芯片防溢胶封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112331568A CN112331568A (zh) | 2021-02-05 |
| CN112331568B true CN112331568B (zh) | 2022-12-23 |
Family
ID=74315393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011221036.4A Active CN112331568B (zh) | 2020-11-04 | 2020-11-04 | 芯片防溢胶封装方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112331568B (zh) |
| WO (1) | WO2022095688A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112331568B (zh) * | 2020-11-04 | 2022-12-23 | 青岛歌尔微电子研究院有限公司 | 芯片防溢胶封装方法 |
| CN117066721A (zh) * | 2023-10-11 | 2023-11-17 | 武汉金运激光股份有限公司 | 用于绣花字母标的激光切割装置及其控制方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101221930A (zh) * | 2007-01-10 | 2008-07-16 | 日月光半导体制造股份有限公司 | 芯片封装结构及其封装方法 |
| CN102903684A (zh) * | 2011-07-27 | 2013-01-30 | 矽品精密工业股份有限公司 | 半导体晶片、芯片、具有该芯片的半导体封装件及其制法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101114624A (zh) * | 2006-07-27 | 2008-01-30 | 矽品精密工业股份有限公司 | 散热型半导体封装件及其散热结构 |
| JP5139347B2 (ja) * | 2009-02-18 | 2013-02-06 | 新光電気工業株式会社 | 電子部品装置及びその製造方法 |
| CN101697348B (zh) * | 2009-10-11 | 2013-06-26 | 天水华天科技股份有限公司 | 一种小载体四面扁平无引脚封装件及其制备方法 |
| CN102074541B (zh) * | 2010-11-26 | 2014-09-03 | 天水华天科技股份有限公司 | 一种无载体无引脚栅格阵列ic芯片封装件及其生产方法 |
| TWI529893B (zh) * | 2012-09-01 | 2016-04-11 | 萬國半導體股份有限公司 | 帶有底部金屬基座的半導體器件及其製備方法 |
| CN205657052U (zh) * | 2016-04-29 | 2016-10-19 | 南通富士通微电子股份有限公司 | 一种倒装芯片 |
| CN108780772B (zh) * | 2017-02-13 | 2023-07-14 | 深圳市汇顶科技股份有限公司 | 硅通孔芯片的二次封装方法及其二次封装体 |
| CN112331568B (zh) * | 2020-11-04 | 2022-12-23 | 青岛歌尔微电子研究院有限公司 | 芯片防溢胶封装方法 |
-
2020
- 2020-11-04 CN CN202011221036.4A patent/CN112331568B/zh active Active
-
2021
- 2021-10-19 WO PCT/CN2021/124543 patent/WO2022095688A1/zh active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101221930A (zh) * | 2007-01-10 | 2008-07-16 | 日月光半导体制造股份有限公司 | 芯片封装结构及其封装方法 |
| CN102903684A (zh) * | 2011-07-27 | 2013-01-30 | 矽品精密工业股份有限公司 | 半导体晶片、芯片、具有该芯片的半导体封装件及其制法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112331568A (zh) | 2021-02-05 |
| WO2022095688A1 (zh) | 2022-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI305036B (en) | Sensor-type package structure and fabrication method thereof | |
| TWI249772B (en) | Semiconductor device for accommodating large chip, fabrication method thereof, and carrier used in the semiconductor device | |
| KR100665777B1 (ko) | 반도체장치 및 그 제조방법 | |
| CN112331568B (zh) | 芯片防溢胶封装方法 | |
| CN101964311B (zh) | 形成集成电路结构的方法与集成电路结构 | |
| KR100693664B1 (ko) | Ｗｌ-ｃｓｐ용 충전 페이스트 구조물 및 프로세스 | |
| CN207338361U (zh) | 用于引线框架的设备和系统 | |
| CN103199187B (zh) | 一种发光二极管封装基板与封装结构及其制作方法 | |
| US20120175786A1 (en) | Method of post-mold grinding a semiconductor package | |
| TWI229928B (en) | Semiconductor package structure | |
| US8169089B2 (en) | Semiconductor device including semiconductor chip and sealing material | |
| US20090278265A1 (en) | Electronic component and resin packaging method for electronic component | |
| US7858446B2 (en) | Sensor-type semiconductor package and fabrication method thereof | |
| TWI236747B (en) | Manufacturing process and structure for a flip-chip package | |
| US20030067083A1 (en) | Packaged stacked semiconductor die and method of preparing same | |
| JP2004528729A (ja) | 複数の半導体チップ、および配線ボードを有する樹脂パッケージ、ならびにこの樹脂パッケージを射出成形用金型によって製作する方法 | |
| WO2018196630A1 (zh) | 传感器封装结构的制备方法和传感器封装结构 | |
| TW201740468A (zh) | 具有高溫塗層之晶片封裝構造之製造方法 | |
| US11183414B2 (en) | Secondary packaging method and secondary package of through silicon via chip | |
| CN101101881A (zh) | 散热型封装结构及其制法 | |
| CN114078805A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN205645791U (zh) | 集成电路器件 | |
| TW202008529A (zh) | 半導體裝置及其製造方法 | |
| US11837476B2 (en) | Flip-chip package with reduced underfill area | |
| KR20220136153A (ko) | 검출 장치 및 검출 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |