CN207338361U - 用于引线框架的设备和系统 - Google Patents

用于引线框架的设备和系统 Download PDF

Info

Publication number
CN207338361U
CN207338361U CN201721098448.7U CN201721098448U CN207338361U CN 207338361 U CN207338361 U CN 207338361U CN 201721098448 U CN201721098448 U CN 201721098448U CN 207338361 U CN207338361 U CN 207338361U
Authority
CN
China
Prior art keywords
recess
main body
lead frame
semiconductor element
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201721098448.7U
Other languages
English (en)
Inventor
R·罗德里奎兹
A·M·阿谷唐
J·塔利多
M·马纳罗
E·M·卡达格
R·塞奎多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Inc Philippines
Original Assignee
STMicroelectronics Inc Philippines
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Inc Philippines filed Critical STMicroelectronics Inc Philippines
Application granted granted Critical
Publication of CN207338361U publication Critical patent/CN207338361U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开涉及一种用于引线框架的设备和系统。该引线框架具有在引线框架的主体中的凹部，用以收集从将半导体管芯耦合至引线框架的制造工艺中溢流的胶。该凹部在半导体管芯的边缘下方延伸，使得粘合至半导体管芯的胶的任何趋势被该胶粘附至凹部的壁的趋势所抵消，并且至少部分地填充凹部的体积。此外，用于收集粘合剂的凹部还可以在引线框架的边缘上形成锁模，该锁模在物理和温度应力期间提供引线框架与密封剂之间更加持久的连接。

Description

用于引线框架的设备和系统
技术领域
本公开涉及一种抵抗粘合剂蔓延的引线框架设计，具体涉及一种具有蚀刻凹部以提供用于半导体管芯胶的溢流储存的引线框架。
背景技术
半导体封装件通常包括半导体管芯以及在接触件与半导体管芯之间提供接口的引线框架。半导体封装件可以包括密封剂，用于将封装件的元件固定到单个离散单元中。半导体管芯通常被放置在引线框架上，并且这二者的组合在施加室中被覆盖有密封剂。密封剂通常在高压或高温下被施加，然后使封装件元件周围冷却和固化。
胶可以在用于将管芯附接至引线框的管芯附接膜上提供优越的电和热特性。遗憾的是，随着管芯尺寸不断缩小，由于粘合剂蔓延而导致利用胶进行制造变得问题越来越多，这可以从图1至图4中理解。
如图1所示，芯片封装件100包括具有主体102的引线框架101，该主体102具有上表面104。引线框架101还包括通过开口108与主体102分离的引线106。具有底表面112的半导体管芯110定位在主体102上方，其中一层粘合剂114位于上表面104上。
图2示出了半导体管芯110仅轻轻地置于粘合剂114上。尚未施加压力来将半导体管芯110压紧到引线框架101上。半导体管芯110的重量已经使得粘合剂114被推到半导体管芯110的边缘。图3示出了半导体停止在被完全压紧在粘合剂114上。由于粘合剂与主体102和半导体110的表面的相互作用，粘合剂蔓延到半导体管芯110的侧表面302。在一些情况下，粘合剂可能会扩散到半导体管芯110的上表面304。
图4示出了完成芯片封装件100的最后步骤。接合线402的第一端电耦合至半导体管芯的上表面304上的接触件，并且接合线402的第二端电耦合至引线106。然后，整个组件被密封剂406覆盖。从图4中可以理解，粘合剂位于半导体管芯110与引线框架101之间。在大多数实施例中，粘合剂与底表面112接触。
取决于设计选择，粘合剂114可以是导电的或绝缘的。取决于设计选择，粘合剂114还可以是热绝缘体或热导体。在大多数现有芯片封装件中，粘合剂114即是电导体、也是热导体，使得半导体管芯110的后侧电连接至地并且起作用以将热量从半导体管芯110传送至引线框架101。
粘合剂蔓延可能会在粘合剂114与上表面304上的一个或多个接触件之间产生电或热耦合，将一些接触件短路到一起或者短路至地。粘合剂蔓延还可能会覆盖管芯接合焊盘并阻止成功的线接合。由于粘合剂蔓延，当前的粘合剂仅可被厚度至少为150微米的半导体管芯所使用，以防止蔓延耦合至上表面接触件。如果管芯太薄，粘合剂可能会更加容易蔓延到侧面。因此，需要一种防止粘合剂蔓延到薄半导体管芯的侧表面上的设备。
实用新型内容
本公开涉及一种引线框架，该引线框架防止管芯粘合剂蔓延到与引线框架附接的管芯的侧面。由于管芯和引线框架在制造期间被耦合到一起，所以管芯与引线框架之间的粘合剂在所覆盖的表面区域中延伸，并且可能流向管芯的周边。引线框架包括至少一个凹部，该凹部收集过量的粘合剂，以防止由于粘合剂和管芯之间的粘结力而使粘合剂到达管芯的周边并爬上管芯的侧表面。在一些实施例中，凹部可以在引线框架的主体的所有侧面周围延伸，由此在管芯所附接的引线框架的主体上提供被隔离的管芯焊盘。
在一个实施例中，引线框架还可以包括环绕引线框架的主体边缘的密封剂锚部，密封剂锚部加强密封剂和引线框架的主体之间的连接。密封剂锚部通过增加接合处的表面积并且还通过在引线框架的主体与密封剂之间产生钩住连接来加强与密封剂的连接。锚部还用作对湿气的附加阻挡，使得湿气难以到达管芯。
在一个方面，提供了一种用于引线框架的设备。该设备包括引线框架，引线框架具有主体，主体具有第一侧和与第一侧相对的第二侧；第一凹部，位于主体的第一侧中；管芯附接焊盘，位于主体的第一侧上，管芯附接焊盘与第一凹部相邻；半导体管芯，附接至管芯附接焊盘，半导体管芯具有直接位于凹部的第一部分上方并叠加在第一部分的部分上；以及在半导体管芯与管芯附接焊盘之间的粘合层，将管芯粘附至管芯附接焊盘。
在另一个方面，提供了一种用于引线框架的系统。该系统包括半导体封装件，包括：半导体管芯，具有第一侧、与第一侧相对的第二侧以及与第一侧正交且位于第一侧和第二侧之间的第三侧；引线框架主体，具有第四侧，引线框架主体包括在第四侧中的第一凹部；以及粘合剂，将半导体管芯的第一侧耦合至引线框架主体的第四侧，粘合剂耦合至第四侧的表面、第一凹部的表面和第一侧的表面，第一凹部被配置为防止粘合剂耦合至半导体管芯的第二侧或第三侧。
附图说明
图1至图4是现有技术已知的在制造工艺的各个阶段期间的引线框架的截面图。
图5是在主体的周边周围具有凹部的示例性引线框架的等距视图。
图6和图7是在制造工艺的各个阶段期间的示例性引线框架的截面图，其中图7沿着图5的线A-A截取。
图8是在制造工艺的一个阶段处的示例性引线框架的等距视图。
图9是在制造工艺的阶段期间的示例性引线框架的备选实施例的等距视图。
图10是沿着图8所示的示例性引线框架的线B-B截取的截面图。
图11至图14是在制造工艺的各个阶段期间的示例性引线框架的截面图。
图15是具有凹部和锚部的示例性引线框架的备选实施例的截面图。
图16和图17是示例性引线框架的备选实施例的等距视图。
图18是具有凹部和锚部的示例性引线框架的备选实施例的截面图。
图19和图20是示例性引线框架的备选实施例的等距视图。
图21是具有圆润化的凹部和锚部的示例性引线框架的备选实施例的截面图。
图22是具有多个凹部的备选实施例的平面图。
图23是图22所示备选实施例的等距视图。
图24和图25是具有多个凹部的备选实施例的等距视图。
具体实施方式
在以下描述中，阐述了特定的具体细节以提供对本公开的各个实施例的全面理解。然而，本领域技术人员将理解，可以在不没有这些具体细节的情况下实践本公开。在其他情况下，为了避免不必要地模糊本公开的实施例的描述，没有详细描述与电部件和制造技术相关联的已知结构。
除非上下文另有要求，否则在以下整个说明书和权利要求中，词语“包括”及其变形被构造为开放的包含性含义；即，“包括但不限于”。
在说明书中提到“一个实施例”或“实施例”表示结合该实施例描述的特定特征、结构或特性被包括在至少一个实施例。因此，在本说明书的各个位置出现的短语“在一个实施例中”或者“在实施例中”不必然都指代同一实施例。此外，在一个或多个实施例中，可以以任何适当的方式组合特定的特征、结构或特性。
如本说明书和所附权利要求中所使用的，除非另有明确指定，否则单数形式“一个”和“该”包括多个。还应该注意，除非另有明确指定，术语“或者”一般以包括“和/或”的含义来使用。
如说明书和所附权利要求所使用的，使用“对应”和“对应的”来描述所提对象之比或所提对象之间的相似性。使用“对应”或其一种形式不应构造为表示精确的形状或尺寸。
贯穿说明书中，术语“层”以其最广泛的含义来使用，包括薄膜、盖等，并且一个层可以由多个子层组成。
本文描述了芯片封装件的具体实施例；然而，本公开以及对特定材料、尺寸和细节以及处理步骤的排序的提及是示例性的，而不应限于所示的那些。
本公开总体涉及一种芯片封装件，诸如图5所示的芯片封装件600。芯片封装件600包括引线框架601，该引线框架601具有主体602和与引线框架601的主体602分离间隔606的引线604，该主体602具有上表面702。凹部704形成在引线框架601的主体602中，在主体602中形成管芯附接焊盘708(还参见图7)。由于半导体管芯被定位在管芯附接焊盘708上，所以半导体管芯与管芯附接焊盘708之间的过量粘合剂流入凹部704中，覆盖凹部表面706，而不是粘合至半导体管芯的侧表面。
图6至图8以及图10至图14是制造工艺的各个阶段中的芯片封装件。图14表示已完成的芯片封装件的一个实施例，这开始于图6所示的引线框架。图6是具有主体和引线的引线框架的截面图。图7是沿着图5的截线A-A截取的引线框架的截面图，其中图5和图7示出了在主体的上表面中蚀刻凹部之后的图6的引线框架。图8是图5和图7的引线框架在粘合剂位于主体的管芯焊盘上的情况下的等距视图。图9是图8的备选实施例的等距视图，其中在主体的管芯焊盘上具有不同图案的粘合剂。图10是图8的引线框架沿着截线B-B截取的截面图。图11至图13是管芯被定位在引线框架上的截面图以及在管芯和引线框架之间压紧粘合剂所得到的行为。图14是图13的芯片封装件在被密封剂环绕之后的截面图。图15至图21示出了本公开的芯片封装件的备选实施例的等距视图和截面图，其中在主体的周边周围具有单个凹部。图22至图25示出了本公开的芯片封装件的备选实施例的等距视图和截面图，其中在引线框架的主体上具有多个凹部。
如图6的截面图所示，芯片封装件600的组件开始于引线框架601。引线框架601包括主体602和与主体602分离间隔606的引线604。间隔606可以被蚀刻在引线框架601中，或者引线框架601可以被形成有间隔606。典型地，在制造工艺的该点处，引线604仍然通过支撑条、纵梁或其他元件(未示出，因为是本领域已知的)而机械地接合至主体602。引线框架601可以由任何数量的材料制成或者镀有任何数量的材料，这些材料包括铜和铜合金。在一些实施例中，引线框架601具有主体602、引线604或二者的200微米的最大厚度。
图7是蚀刻步骤之后的芯片封装件600的截面图。图7表示沿着截线A-A截取的图5所示芯片封装件600的截面图。引线框架601的主体602具有被部分蚀刻掉的上表面702。部分蚀刻仅移除上表面702和主体602的一部分，以产生不穿透主体602的整个厚度的凹部704。在一些实施例中，凹部704的深度小于主体602的最大厚度的一半。在其他实施例中，凹部704的深度大于主体602的最大厚度的一半。凹部704的形状可以是矩形、椭圆形、不规则形状或任何其他形状。
凹部704可以在沿着上表面702的任何地方。从图7可以理解，在一些实施例中，凹部704与主体602的边缘605重叠。在其他实施例中，凹部704被定位在主体602的上表面702的内部。并且在一些实施例中，可以具有多于一个的凹部704，或者凹部704可以在上表面周围延伸，以使得在截面图中单个凹部看起来是多于一个的凹部，诸如两个、三个、四个或更多个凹部。在其他实施例中，凹部704在主体602中形成凹部或通道。在一些实施例中，凹部704在引线框架601的主体602上的其余上表面702下方形成管芯焊盘708。在一些实施例中，上表面702具有的表面积大于或等于凹部表面706的表面积。在其他实施例中，上表面702具有的表面积小于凹部表面706的表面积。如参照图5所理解的，凹部表面706被示为在主体602的四个侧面周围延伸。在其他实施例中，凹部表面706在主体602的更多或更少的侧面周围延伸。图5将芯片封装件示为16引脚方形扁平无铅封装件；然而，在其他实施例中使用其他芯片封装件。例如，在一些实施例中使用具有不同引脚计数的芯片封装件。此外，可以使用不同的芯片封装类型，诸如方形扁平封装件、无铅芯片载体、引脚栅格阵列、球状栅格阵列、连接盘栅格阵列和通孔芯片封装件。
图8是将粘合剂施加于图5的引线框架之后的一个实施例的等距视图。在图8中，粘合剂802被均匀地施加在管芯焊盘708的整个上表面上方，粘合剂在上表面的边缘709上方稍稍延伸。粘合剂802可以是在半导体工业中常用的任何可接受的类型，这种类型在制造工艺期间的任何点处显示出流体特性。例如，在一些实施例中，粘合剂802可以是烧结胶、半烧结胶或者环氧树脂。如已知的，粘合剂例如可以包括任何类型和数量的导电填料以使粘合剂更加导电，这样的导电材料诸如银材料。
图9是将粘合剂施加给图5的引线框架的步骤的备选实施例的等距视图。在图9中，将粘合剂902被施加到管芯焊盘708的上表面702，从上表面702的边角形成两条交叉线。在其他实施例中，不同量或不同图案的粘合剂被施加到引线框架、管芯或二者。
图10是沿着截线B-B截取的图8所示芯片封装件的截面图。粘合剂802覆盖管芯焊盘708的上表面702。图10的实施例示出了粘合剂802在管芯焊盘708的侧面上方延伸。在其他实施例中，粘合剂802仅覆盖管芯焊盘708的一部分。从图10可以理解，在一些实施例中，管芯焊盘708的上表面702与引线604的顶部607共面，而在其他实施例中，引线604的顶部607与凹部表面706共面。在又一些实施例中，引线604的顶部不与凹部表面706或管芯焊盘708的上表面702共面。
图11是在粘合剂施加步骤之后管芯1104被定位在管芯焊盘708上的芯片封装件600的截面图。如参照图8所讨论的，粘合剂802可以覆盖管芯焊盘708的整个上表面702，并且可以延伸到上表面702的边缘之外。然后，半导体管芯1104在管芯焊盘708上方被对准为定位在管芯焊盘708上，并且使用粘合剂802来固定，该粘合剂802将接触半导体管芯1104的底表面1106。在一个实施例中，管芯焊盘708的宽度小于半导体管芯1104的宽度。例如，在一个实施例中，管芯焊盘的占用面积虽然小于半导体管芯1104的占用面积，但却大于半导体管芯1104的占用面积的80％。例如，具有200μm的厚度和约900μm的宽度的引线框架可以使得半导体管芯1104在凹部704上方在60μm和160μm之间延伸，凹部704具有300μm的宽度和160μm的深度。在一个实施例中，半导体管芯1104在凹部704上方延伸110μm。在另一实施例中，该凹部的深度在120μm的范围内，因此该深度大于引线框架601的主体602的总厚度的一半。
图12是将半导体管芯1104附接至引线框架601的中间步骤处的芯片封装件600的截面图。半导体管芯1104朝向引线框架601移动，并且半导体管芯1104的底表面1106接触管芯焊盘708的上表面702上的粘合剂802。半导体管芯1104由于压紧力而持续朝向引线框架601移动，使得粘合剂802推向管芯焊盘708的侧面。
图13是半导体管芯1104在引线框架601的主体602上位于最终位置时的芯片封装件600的截面图。如图13所示，粘合剂802已经通过半导体管芯1104和主体602上的压紧力而被推至管芯焊盘708的侧面。在一个实施例中，粘合剂已经部分填充凹部704并且覆盖凹部表面706的一部分。该凹部用作粘合剂802的溢出容器或收集池。与图3所示的现有技术相比，在制造期间施加的压紧力不会使得粘合剂802蔓延到半导体管芯1104的侧表面1302和上表面1304。相反，任何过量的粘合剂802都被收集在凹部704中。凹部704的溢出容器允许对被施加于引线框架601的管芯附接粘合剂的量的更大容忍，因为可以施加更大量的过量粘合剂而不会不利地影响最终产品的性能。
为了防止粘合剂802有任何趋势从半导体管芯1104和主体602之间流动或流出，凹部表面706的一部分可以为变粗糙。凹部表面706的一部分的粗糙度可以促进粘合剂802在粗糙表面处的非润湿性，停止或延缓粘合剂802在粗糙表面处流动的趋势。
在图13的实施例中，管芯1104被示为与凹部704下方的主体602的部分具有近似相同的厚度。在许多实施例中，管芯1104将薄于主体602。电流设计通常具有非常薄的管芯，因而具有非常薄的引线框架来提供超薄封装件。因此，在一些实施例中，该管芯可仅具有40-60μm的厚度，或者甚至更薄。在其他实施例中，该管芯可以超过200-300μm厚，因此比引线框架601的主体602更厚。
图14是密封之后的芯片封装件600的截面图。半导体管芯1104通过接合线1402电耦合至引线604。然后，在密封剂1404中密封整个组件。密封剂环绕半导体管芯1104并填充凹部704。在一些实施例中，密封剂1404是模塑料。在其他实施例中，密封剂1404是在不同的引线、接合线和半导体管芯接触件之间提供电绝缘的任何材料。在一些实施例中，密封剂1404是电绝缘体和热导体。在一些实施例中，通过密封剂1404的一侧暴露主体602的一侧。在这些实施例中，主体602可以在半导体管芯1104和外部接触件之间提供电或热耦合。在一些实施例中，通过密封剂1404的一侧或多侧暴露引线604的一侧或多侧，以在半导体管芯1104和外部接触件之间提供电耦合。
图15是具有密封锚部1508的芯片封装件1500的截面图。类似于上述封装件，芯片封装件1500包括引线框架1501，该引线框架1501包括主体1502，主体1502具有上表面，该上表面由凹部1506分为上表面1504和上表面1505，并且凹部1506具有凹部表面1510。在一些实施例中，上表面1504和上表面1505处于同一平面中。在其他实施例中，上表面1504和上表面1505不在同一平面中。主体1502上的管芯焊盘1511支撑半导体管芯1512。半导体管芯1512具有底表面1514、侧表面1516和上表面1518。在半导体管芯1512的底表面1514与管芯焊盘1511的上表面1504之间是粘合剂1520，该粘合剂1520将半导体管芯1512耦合至引线框架1501。
粘合剂1520被压紧在半导体管芯1512与管芯焊盘1511之间，使得过量的粘合剂被推至管芯焊盘1511的侧面并且部分填充凹部1506。凹部1506的其余部分可用于在制造工艺的稍后步骤中接收密封剂。
凹部1506被示出具有三个密封的侧表面以及通过上表面1504或1505的平面而开放的一侧。图15和图16的凹部可以被提供为引线框架1502、1602中的沟槽或凹槽的形式。在该实施例中，引线框架1501的主体1502的一部分形成锚部1508。在制造工艺的稍后步骤中，锚部1508被密封剂环绕，并且增加引线框架1501和密封剂之间的机械耦合的强度。可以通过机械、热或其他应力来诱发密封剂从引线框架1501剥离。所增加的机械耦合的强度有助于在这些应力下防止密封剂从引线框架1501剥离。在一个实施例中，锚部1508的宽度为100μm。通过提供使湿气必须从封装件的外部行进到达管芯的、具有延伸长度的蜿蜒路径，凹部1506还用于阻挡湿气进入管芯1512。如果湿气进入封装件，则湿气容易被捕获到锚部1508的内部边角，防止湿气到达管芯1512。
图16和图17是具有图15所示截面图的备选实施例的等距视图。类似于上述封装件，芯片封装件1600包括引线框架1601，引线框架1601包括主体1602和与主体1602分离间隔1606的引线1604。主体1602的上表面通过凹部而分割为上表面1608和上表面1609，该凹部具有凹部表面1610。在一些实施例中，上表面1608和上表面1609位于同一平面中。在其他实施例中，上表面1608和上表面1609不在同一平面中。该凹部在主体1602上形成管芯焊盘1611。在制造工艺的稍后步骤中，半导体管芯被定位在管芯焊盘1611上并利用粘合剂而被固定，该粘合剂将半导体管芯耦合至引线框架1601。
如图16所示，通过由主体1602的上表面1608或上表面1609限定的平面，图15所示设备的一个实施例具有矩形凹部。在该实施例中，该凹部在间隔1606与凹部之间形成锚部1612。锚部1612在制造工艺的稍后步骤中被密封剂环绕，并且增加引线框架1601与密封剂之间的机械耦合的强度。在其他实施例中，锚部1612可以在少于主体1602的四侧的周围延伸，并且可以不在任何单侧的整个长度上方延伸。该凹部被示为具有矩形蚀刻；然而，其他蚀刻形状也是可以的，包括不规则的形状。此外，凹部表面1610的一部分可以变粗糙。
类似于上述封装件，芯片封装件1700包括引线框架1701，该引线框架1701包括主体1702以及与主体1702分离间隔1706的引线1704。主体1702的上表面通过凹部而分割为上表面1708和上表面1709，该凹部具有凹部表面1710。在一些实施例中，上表面1708和上表面1709位于同一平面中。在其他实施例中，上表面1708和上表面1709不在同一平面中。该凹部在主体1702上形成管芯焊盘1711。在制造工艺的稍后步骤中，半导体管芯被定位在管芯焊盘1711上并利用粘合剂而被固定，该粘合剂将半导体管芯耦合至引线框架1701。
如图17所示，通过由主体1702的上表面1708或上表面1709限定的平面，图15所示设备的一个实施例具有矩形凹部。在该实施例中，该凹部在间隔1706与凹部之间形成锚部1712。锚部1712在制造工艺的稍后部分中被密封剂环绕，并且增加引线框架1701与密封剂之间的机械耦合的强度。在其他实施例中，锚部1712可以在少于主体1702的四侧的周围延伸，并且可以不在任何单侧的整个长度上方延伸。该凹部被示为具有矩形蚀刻；然而，其他蚀刻形状也是可以的，包括不规则形状。此外，凹部表面1710的一部分可以变粗糙。
与图16所示的锚部1612相比，锚部1712具有城齿和垛口图案，其中，在上表面1709处具有顶部的柱为城齿，而柱之间的间隔为垛口。在一些实施例中，垛口的底表面与凹部表面1710共面。在其他实施例中，垛口不与凹部表面1710共面。与垛口相邻的城齿的壁在一些实施例中可以是平坦的，并且在其他实施例中可以是弯曲的。城齿具有从垛口的表面到上表面1709的高度、沿着城齿和垛口图案的线的长度以及从间隔1706到凹部的宽度。在一些实施例中，城齿的高度、长度和宽度相等。在其他实施例中，城齿的高度大于城齿的长度或者宽度。在一些实施例中，城齿的长度与垛口的长度相同。在其他实施例中，城齿的长度不同于垛口的长度。
图18是具有密封锚部的芯片封装件1800的截面图，其中密封锚部具有悬垂部。类似于上述封装件，芯片封装件1800包括引线框架1801，该引线框架1801包括主体1802，主体1802的上表面通过凹部1806而分割为上表面1804和上表面1805，并且凹部1806具有凹部表面1810。在一些实施例中，上表面1804和上表面1805位于同一平面中。在其他实施例中，上表面1804和上表面1805不在同一平面中。该凹部1806在主体1802上形成管芯焊盘1811，其支撑半导体管芯1812。半导体管芯1812具有底表面1814、侧表面1816和上表面1818。在半导体管芯1812的底表面1814和管芯焊盘1811的上表面1804之间是粘合剂1820，该粘合剂1820将半导体管芯1812耦合至引线框架1801。
粘合剂1820在半导体管芯1812和管芯焊盘1811之间被压紧，使得过量的粘合剂被推至管芯焊盘1811的侧面并且部分填充凹部1806。凹部1806的其余部分可用于在制造工艺的稍后部分中接收密封剂。凹部1806如上面参照图15至图17所述。此外，凹部1822被蚀刻在与顶侧1805相对的一侧中。凹部1806和1822形成锚部1808，该锚部1808具有远离主体1802延伸的悬垂部。锚部1808在制造工艺的稍后部分中被密封剂环绕，并且由于锚部1808和密封剂之间的互锁以及由于两种材料之间增加的表面积而增加引线框架1801与密封剂之间的机械耦合的强度。可以通过机械、热或其他应力来诱发密封剂从引线框架1801剥离。所增加的机械耦合的强度有助于防止在这些应力下密封剂从引线框架1801剥离。锚部1808的这种形状提供了用于湿气从封装件外部行进的加长路径，由此提供相比其他设计的附加保护。在一个实施例中，锚部1808的宽度为200μm。
图19和图20是具有图18所示截面图的备选实施例的等距视图。类似于上述封装件，芯片封装件1900包括引线框架1901，引线框架1901包括主体1902和与主体1902分离间隔1906的引线1904。主体1902具有上表面，该上表面通过凹部而分割为上表面1908和上表面1909，该凹部具有凹部表面1910。在一些实施例中，上表面1908和上表面1909位于同一平面中。在其他实施例中，上表面1908和上表面1909不在同一平面中。该凹部在主体1902上形成管芯焊盘1911。在制造工艺的稍后步骤中，半导体管芯被定位在管芯焊盘1911上并且利用粘合剂而被固定，该粘合剂将半导体管芯耦合至引线框架1901。
如图19所示，通过由主体1902的上表面1908或上表面1909限定的平面，图18所示设备的一个实施例具有矩形凹部。在该实施例中，该凹部在间隔1906与凹部之间形成锚部1912。锚部1912具有从主体1902向外突出的悬垂部。锚部1912在制造工艺的稍后步骤中被密封剂环绕，并且由于锚部1912和密封剂的互锁以及由于两种材料之间增加的表面积而增加引线框架1901和密封剂之间的机械耦合的强度。在其他实施例中，锚部1912可以在少于主体1902的四侧的周围延伸，并且可以不在任何单侧的整个长度上方延伸。凹部被示为具有矩形蚀刻；然而，其他蚀刻形状也是可以的，包括不规则的形状。此外，凹部表面1910的一部分可以变粗糙。
类似于上述封装件，芯片封装件2000包括引线框架2001，引线框架2001包括主体2002和与主体2002分离间隔2006的引线2004。主体2002具有上表面，该上表面通过凹部而分割为上表面2008和上表面2009，该凹部具有凹部表面2010。在一些实施例中，上表面2008和上表面2009位于同一平面中。在其他实施例中，上表面2008和上表面2009不在同一平面中。该凹部在主体2002上形成管芯焊盘2011。在制造工艺的稍后步骤中，半导体管芯被定位在管芯焊盘2011上并且利用粘合剂而被固定，该粘合剂将半导体管芯耦合至引线框架2001。
如图20所示，通过由主体2002的上表面2008或上表面2009限定的平面，图18所示设备的一个实施例具有矩形凹部。在该实施例中，该凹部在间隔2006和凹部之间形成锚部2012。锚部2012具有从主体2002向外突出的悬垂部。锚部2012在制造工艺的稍后步骤中被密封剂环绕，并且由于锚部2012和密封剂的互锁以及由于两种材料之间增加的表面积而增加引线框架2001与密封剂之间的机械耦合的强度。在其他实施例中，锚部2012可以在少于主体2002的四侧的周围延伸，并且可以不在任何单侧的整个长度上方延伸。该凹部被示为具有矩形蚀刻；然而，其他蚀刻形状也是可以的，包括不规则的形状。此外，凹部表面2010的一部分可以变粗糙。
与图19所示的锚部1912相比，锚部2012具有城齿和垛口图案，其中，在上表面2009处具有顶部的柱是城齿，而柱之间的间隔为垛口。在一些实施例中，垛口的底表面与凹部表面2012共面。在其他实施例中，垛口不与凹部表面2010共面。与垛口相邻的城齿的壁在一些实施例中可以是平坦的，并且在其他实施例中可以是弯曲的。城齿具有从垛口的表面到上表面2009的高度、沿着城齿和垛口图案的线的长度以及从间隔2006到凹部的宽度。在一些实施例中，城齿的高度、长度和宽度相等。在其他实施例中，城齿的高度大于城齿的长度或者宽度。在一些实施例中，城齿的长度与垛口的长度相同。在其他实施例中，城齿的长度不同于垛口的长度。
图21是芯片封装件2100的截面图。类似于上述实施例，芯片封装件2100包括引线框架2101，引线框架2101具有主体2012和与主体2101分离间隔2108的引线2106，其中主体2012具有上表面2104。与引线框架2101附接的是半导体管芯2110，该半导体管芯2110具有底表面2112、侧表面2114和上表面2116。在半导体管芯2110的底表面2112与主体2102的上表面2104之间是粘合剂2118。凹部2120被形成在引线框架2101的主体2102中，在主体2102中形成管芯焊盘2121。由于半导体管芯2110被定位在管芯焊盘2121上，所以过量的粘合剂2118流入凹部2120而不是粘附至半导体管芯2110的侧表面2114和上表面2116。从图21可以理解，凹部2120的壁可以部分地形成用于将密封剂固定至引线框架2101的锚部2122的壁。锚部2122具有上表面2105，该上表面2105可与管芯焊盘2121的上表面2104共面。此外，凹部2124可以通过主体2102的侧表面而被蚀刻，以修改锚部2122的形状。锚部2122可以增加密封剂与引线框架2101之间的接合强度，在应力(诸如热或机械应力)下保护引线框架2101与密封剂之间的接合的完整性。凹部2120为环绕管芯焊盘2121的凹槽、沟槽或壕沟的形式。
图22是具有多个凹部的备选实施例的平面图。图22示出了处于制造的中间阶段的芯片封装件2200。图22所示实施例具有许多与上述其他实施例相似的特征。例如，芯片封装件2200包括引线框架2201，该引线框架2201具有主体2202和与主体2202分离间隔2206的引线2204。此外，主体具有第一凹部2208，该第一凹部2208在具有上表面2212的中心管芯附接焊盘2210周围形成凹部。
图22示出了主体2202中的附加凹部。具体地，主体2202包括第二凹部2214，其形成与第一凹部2208相邻的第二凹部。第二凹部完全环绕第一凹部。主体2202位于第一凹部2208和第二凹部2014之间的部分形成了第一外部管芯附接支撑部2216。在一些实施例中，支撑部2216具有与上表面2212共面的上表面。主体2202还包括第三凹部2218，其形成与第二凹部2214相邻的第三凹部。第三凹部完全环绕第二凹部。主体2202位于第二凹部2214和第三凹部2018之间的部分形成了第二外部管芯附接支撑部2220。在一些实施例中，支撑部2220具有与上表面2212或支撑部2216的上表面共面的上表面。类似地，主体2202还包括第四凹部2222，其形成与第三凹部2218相邻的第四凹部。第四凹部完全环绕第三凹部。主体2202位于第三凹部2218和第四凹部2222之间的部分形成第三外部管芯附接支撑部2224。在一些实施例中，支撑部2224具有与上表面2212、支撑部2216的上表面或者支撑部2220的上表面共面的上表面。在主体2202的外边缘与第四凹部2222之间是锚部2226。锚部2226可以是上述参照其他实施例讨论的任何类型。在一些实施例中，锚部2226具有与上表面2212、支撑部2216的上表面、支撑部2220的上表面或支撑部2224的上表面共面的上表面。
凹部的行提供与上面参照其他实施例讨论相似的功能。凹部2208、2214为环绕管芯焊盘2210的一系列凹槽或沟槽的形式。例如，半导体管芯可以被定位在管芯附接焊盘2210上，其中粘合剂在半导体管芯与主体2202之间。随着半导体管芯被向下压紧至主体2202，过量的粘合剂被压缩并推至半导体管芯的外边缘。由于粘合剂粘附至半导体管芯的趋势，提供了一种有助于防止粘合剂试图爬上半导体管芯的外边缘的机制。图22所示凹部中的至少一个可以提供这种功能。例如，占用面积稍大于管芯附接焊盘2210的占用面积的半导体管芯将被定位在第一管芯放置轮廓2228处。在该位置中，半导体管芯将悬在第一凹部2208上方。由于半导体管芯被定位在第一管芯放置轮廓2228处，所以过量的粘合剂将从半导体管芯和管芯附接焊盘2210之间被挤压出来，并且将流入第一凹部2208，从而防止粘合剂爬到半导体管芯的外边缘。
图22所示的附加凹部允许向不同尺寸的半导体管芯提供上述功能而无需重新设计引线框架2201。例如，在图22所示实施例中，可以使用大于被定位在第一管芯放置轮廓2228处的所描绘的半导体管芯。这种较大的管芯可以被定位在第二管芯放置轮廓2230处。在该位置，半导体管芯将覆盖第一凹部2208并且可以稍稍悬挂在第二凹部2214上方。由于半导体管芯被定位在第二管芯放置轮廓2230处，所以过量的粘合剂将从半导体管芯和管芯附接焊盘2210之间被挤压出来。过量的粘合剂将填充第一凹部2208的一些或全部部分，并且还流入第二凹部2214中，从而防止粘合剂爬上半导体管芯的外边缘。
甚至更大的管芯也可以使用引线框架2201。在一个实施例中，更大的半导体管芯被定位在第三管芯放置轮廓2232处。在该位置中，半导体管芯将覆盖第一凹部2208、第二凹部2214，并且将悬挂在第三凹部2218上方。由于半导体管芯被定位在第三管芯放置轮廓2232处，所以过量的粘合剂将从半导体管芯和管芯附接焊盘2210之间从而。过量的粘合剂将填充第一凹部2208的一些或全部部分、第二凹部2214，然后还具有空间来溢流到第三凹部2218，从而防止粘合剂爬上半导体管芯的外边缘。粘合剂可以被放置在各个支撑部2216、2220、2224等的顶部，以提供管芯与引线框架的进一步接合。
图22所示的实施例还可以被用于至少部分地覆盖引线框架2201中的所有凹部的半导体管芯。例如，更大的半导体管芯被定位在第四管芯放置轮廓2234处。在该位置中，半导体管芯将覆盖第一凹部2208、第二凹部2214、第三凹部2218，并且将悬挂在第四凹部2222上方。由于半导体管芯被定位在第四管芯放置轮廓2234处，所以过量的粘合剂将从半导体管芯和管芯附接焊盘2210之间被挤压出来。过量的粘合剂将填充第一凹部2208、第二凹部2214、第三凹部2218，然后溢流到第四凹部2222，从而防止粘合剂爬上半导体管芯的外边缘。
通过本说明书描述的一些实施例包括以下变形。在一些实施例中，粘合剂仅被施加至管芯附接焊盘。在其他实施例中，粘合剂仅被施加在凹部中。在又一些实施例中，粘合剂被施加到特征的一些组合；包括管芯附接焊盘、第一凹部、第二凹部、第一支撑部和第二支撑部中的至少一个。此外，上述引线框架可以被不同尺寸和不同形状的半导体所使用。例如，可以使用具有任何非方形的占用面积的半导体管芯。所述引线框架还可以支持多于一个的管芯，并且可以支持不被中心地放置于引线框架的主体上的管芯。
一些实施例还可以包括第五凹部2236。在图22所示的第一、第二、第三和第四凹部形成大体平行于主体2202的侧表面平行延伸的凹部的同时，第五凹部2236大体从主体2202的上表面的中心朝向主体2202的边缘延伸。第五凹部2236可以形成排流凹部，其使各个其他凹部相互流体连通。例如，第五凹部可以在流体上将第一凹部2208连接至第二凹部2214。在该实施例中，随着粘合剂填充第一凹部2208，来自第一凹部2208的任何过量粘合剂通过第五凹部2236被驱至第二凹部2214。该特征可提供保持半导体管芯下方的粘合剂更加平坦分布的优势，并且还可以有助于防止气体或其他污染物被捕获在半导体管芯与主体2202之间的凹部中。由第五凹部2236形成的凹部可以是线性或非线性的，例如楼梯形状，并且在凹部之间，凹部可以是线性或不连续的。此外，第五凹部可以形成连接所有凹部或少于所有凹部的凹部。
此外，第五凹部可以包括溢流延伸部2238。溢流延伸部2238是由第五凹部2236所形成的凹部的延伸，其延伸到由第四凹部2222形成外凹部之外。溢流延伸部2238不将两个凹部连接到一起，而是随着半导体管芯被定位在主体2202上而为过量粘合剂从凹部流出提供一个腔。
在图22所示实施例中还包括位于主体2202的外边缘中的第六凹部2240。第六凹部2240提供用于主体2202的定向的对准标记。该对准标记可以被光学或电子地检测到，并且可以在制造的许多不同阶段中的任何一个阶段中被检测到，包括紧接在引线框架2201的初始形成之后到芯片封装件2200的完成之后。在一些实施例中，该对准标记将通过环绕引线框架2201和半导体管芯的密封剂中的开口而可见。
图23是图22所示实施例的等距视图。图23示出了上述芯片封装件2200，其中引线框架2201具有主体2202。该主体被示为具有限定中心管芯附接焊盘2210以及外管芯附接支撑部2216、2220、2224和2226的凹部。此外，第五凹部2236被示为形成在流体上连接相邻凹部的排流凹部。此外，还示出了在主体2202上形成对准标记的第六凹部2240。
图24是具有多个凹部的备选实施例的等距视图。图24示出了处于制造中间阶段的芯片封装件2400。该实施例被示为具有许多与上述其他实施例相似的特征。芯片封装件2400包括具有主体2402的引线框架2401。然而，在该实施例中，多个凹部被紧密邻近地形成，以形成凹部的交叉图案。凹部的交叉图案形成管芯附接支撑列。例如，主体2402包括形成第一凹部的第一凹部2406以及形成第二凹部的第二凹部2408，第二凹部至少近似平行于第一凹部。主体2402还包括形成第三凹部的第三凹部2410以及形成第四凹部的第四凹部2412，第四凹部至少近似平行于第三凹部。第一凹部至少近似垂直于第三凹部，由此第一、第二、第三和第四凹部的交叉形成管芯附接支撑列2414。图24所示实施例包括多个凹部，它们形成多个管芯附接支撑列。在图24的实施例中，管芯焊盘可以被认为是列2414的组，它们一起作用来支撑管芯。在一些实施例中，主体2402还可以在与管芯附接支撑列相同的一侧上的任何位置处包括一个或多个中心管芯附接焊盘。在主体2402的边缘处，引线框架2401可以包括上面参照其他附图描述的锚部2404。
图25是具有多个凹部的备选实施例的等距视图。图25示出了处于制造中间阶段的芯片封装件2500。所示实施例具有许多与上面讨论的其他实施例相似的特征。芯片封装件2500包括具有主体2502的引线框架2501。然而，在该实施例中，多个凹部不形成为均匀的凹部。相反，这些凹部具有不同形状，诸如图25所示。第一凹部2508被形成为与中心管芯附接焊盘2506相邻。第一凹部从管芯附接焊盘2506的第一侧延伸到与第一侧相对的第二侧。第一凹部2508形成第一管芯附接支撑部2510的一侧。第二凹部2512从第一凹部2508外的位置沿着管芯附接焊盘2506的第三侧延伸。第二凹部2512形成第二管芯附接支撑部2514的一侧。在图25所示实施例中，第一管芯附接支撑部2510具有比第二管芯附接支撑部2514小的体积。在一些实施例中，第一凹部2508与第二凹部流体连通。第一和第二凹部可以形成从管芯焊盘的中心辐射重复的图案，或者从一些其他原点辐射重复的图案。在主体2502的边缘处，引线框架2501可以包括上面参照其他附图描述的锚部2504。
上述各个实施例可以组合以提供另外一些实施例。如果需要的话，实施例的各方面可以被修改以采用各个专利、申请和公开的概念来提供另外一些实施例。
根据上述的详述可以对实施例进行这些和其他改变。一般地，在权利要求中，所使用的术语不应构建为将权利要求限制于说明书和权利要求中公开的具体实施例，而是应该构建为包括所有可能的实施例以及提及这些权利要求的等效物的所有范围。因此，权利要求不受限于本公开内容。

Claims (18)

1.一种用于引线框架的设备，其特征在于，包括：
引线框架，所述引线框架具有主体，所述主体具有第一侧和与所述第一侧相对的第二侧；
第一凹部，位于所述主体的所述第一侧中；
管芯附接焊盘，位于所述主体的所述第一侧上，所述管芯附接焊盘与所述第一凹部相邻；
半导体管芯，附接至所述管芯附接焊盘，所述半导体管芯具有直接位于所述凹部的第一部分上方并叠加在所述第一部分的部分上；以及
在所述半导体管芯与所述管芯附接焊盘之间的粘合层，将所述管芯粘附至所述管芯附接焊盘。
2.根据权利要求1所述的设备，其特征在于，其中所述粘合层被定位在所述凹部中、位于所述半导体管芯下方并置于所述半导体管芯底层。
3.根据权利要求1所述的设备，其特征在于，其中所述第一凹部具有从所述第一侧起的最大深度，所述最大深度小于所述主体的所述第一侧与所述第二侧之间的距离。
4.根据权利要求1所述的设备，其特征在于，其中所述第一凹部的第二部分延伸到所述半导体管芯的边缘外，延伸到所述半导体管芯的所述边缘下方。
5.根据权利要求1所述的设备，其特征在于，其中所述主体包括贯穿所述主体的所述第一侧的第二凹部，所述半导体管芯位于所述第二凹部的一部分上方并叠加在所述第二凹部的所述部分上。
6.根据权利要求5所述的设备，其特征在于，其中所述管芯附接焊盘在所述第一凹部与所述第二凹部之间。
7.根据权利要求6所述的设备，其特征在于，其中所述主体具有第三侧，所述第三侧与所述第一侧正交，所述主体的所述第一侧的在所述第三侧与所述第一凹部之间的表面与所述主体的所述第一侧的在所述管芯附接焊盘处的表面共面。
8.根据权利要求6所述的设备，其特征在于，其中所述主体具有第三侧，所述第三侧与所述第一侧正交，所述主体的在所述第三侧与所述第一凹部之间的部分形成城齿和垛口图案。
9.根据权利要求8所述的设备，其特征在于，其中城齿的面向垛口的表面具有弯曲度。
10.根据权利要求6所述的设备，其特征在于，其中所述主体的第一侧的长度大于所述主体的第二侧的长度。
11.根据权利要求1所述的设备，其特征在于，还包括：
在所述主体的第一侧中的第二凹部，所述半导体管芯在所述第二凹部的整体上方延伸。
12.一种用于引线框架的系统，其特征在于，包括：
半导体封装件，包括：
半导体管芯，具有第一侧、与所述第一侧相对的第二侧以及与所述第一侧正交且位于所述第一侧和所述第二侧之间的第三侧；
引线框架主体，具有第四侧，所述引线框架主体包括在所述第四侧中的第一凹部；以及
粘合剂，将所述半导体管芯的所述第一侧耦合至所述引线框架主体的所述第四侧，所述粘合剂耦合至所述第四侧的表面、所述第一凹部的表面和所述第一侧的表面，所述第一凹部被配置为防止所述粘合剂耦合至所述半导体管芯的所述第二侧或所述第三侧。
13.根据权利要求12所述的系统，其特征在于，还包括：
密封剂，所述密封剂在所述第一凹部的第一部分上方，并且所述半导体管芯在所述第一凹部的第二部分上方。
14.根据权利要求12所述的系统，其特征在于，其中所述凹部的表面具有弯曲度。
15.根据权利要求12所述的系统，其特征在于，其中所述凹部的表面的一部分具有粗糙纹理。
16.根据权利要求12所述的系统，其特征在于，其中所述引线框架主体包括在所述引线框架主体的所述第四侧中的第二凹部，所述第二凹部被所述半导体管芯覆盖。
17.根据权利要求16所述的系统，其特征在于，其中所述引线框架主体包括：在所述引线框架主体的所述第四侧中的第三凹部，在所述第二凹部与所述第三凹部之间的中心管芯附接焊盘，以及外管芯附接支撑部。
18.根据权利要求16所述的系统，其特征在于，其中所述引线框架主体包括在所述引线框架主体的所述第四侧中的第四凹部，所述第四凹部将所述第一凹部连接至所述第二凹部。
CN201721098448.7U 2017-01-05 2017-08-30 用于引线框架的设备和系统 Active CN207338361U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/399,234 2017-01-05
US15/399,234 US10109563B2 (en) 2017-01-05 2017-01-05 Modified leadframe design with adhesive overflow recesses

Publications (1)

Publication Number Publication Date
CN207338361U true CN207338361U (zh) 2018-05-08

Family

ID=62371608

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710762746.XA Active CN108281407B (zh) 2017-01-05 2017-08-30 具有粘合剂溢流凹部的经修改的引线框架设计
CN201721098448.7U Active CN207338361U (zh) 2017-01-05 2017-08-30 用于引线框架的设备和系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710762746.XA Active CN108281407B (zh) 2017-01-05 2017-08-30 具有粘合剂溢流凹部的经修改的引线框架设计

Country Status (2)

Country Link
US (4) US10109563B2 (zh)
CN (2) CN108281407B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108281407A (zh) * 2017-01-05 2018-07-13 意法半导体公司 具有粘合剂溢流凹部的经修改的引线框架设计
CN110544675A (zh) * 2018-05-29 2019-12-06 株式会社加藤电器制作所 半导体模块
CN117995929A (zh) * 2024-04-03 2024-05-07 江苏宁美新能源有限公司 一种光伏组件用层压设备及层压方法
CN117995929B (zh) * 2024-04-03 2024-06-07 江苏宁美新能源有限公司 一种光伏组件用层压设备及层压方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3073080B1 (fr) * 2017-10-26 2021-01-08 St Microelectronics Srl Circuit integre en boitier qfn
US10892212B2 (en) * 2017-11-09 2021-01-12 Stmicroelectronics, Inc. Flat no-lead package with surface mounted structure
US11037864B2 (en) * 2018-02-28 2021-06-15 Stmicroelectronics, Inc. Lead frame for improving adhesive fillets on semiconductor die corners
US10998255B2 (en) * 2018-07-12 2021-05-04 Nxp Usa, Inc. Overmolded microelectronic packages containing knurled flanges and methods for the production thereof
KR20210058165A (ko) * 2019-11-13 2021-05-24 삼성전자주식회사 반도체 패키지
CN115023810A (zh) * 2020-01-30 2022-09-06 三菱电机株式会社 半导体装置以及电力变换装置
CN114171485A (zh) * 2020-09-10 2022-03-11 恩智浦美国有限公司 Qfn半导体封装、半导体封装及引线框架
TWI761105B (zh) * 2021-03-03 2022-04-11 南茂科技股份有限公司 半導體封裝結構及導線架
US20230197575A1 (en) * 2021-12-20 2023-06-22 Texas Instruments Incorporated Die attach adhesive-ready lead frame design

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4195193A (en) 1979-02-23 1980-03-25 Amp Incorporated Lead frame and chip carrier housing
JPH01299884A (ja) 1988-05-28 1989-12-04 Tomoegawa Paper Co Ltd ダイボンディング接着テープ
US5168368A (en) 1991-05-09 1992-12-01 International Business Machines Corporation Lead frame-chip package with improved configuration
JP3154579B2 (ja) 1993-02-23 2001-04-09 三菱電機株式会社 半導体素子搭載用のリードフレーム
TW276357B (zh) 1993-03-22 1996-05-21 Motorola Inc
DE19717780A1 (de) 1996-05-01 1997-11-13 Nat Semiconductor Corp Leiterrahmen für eine Halbleiterkomponente
US6281568B1 (en) 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6838751B2 (en) 2002-03-06 2005-01-04 Freescale Semiconductor Inc. Multi-row leadframe
US7482699B2 (en) 2002-06-05 2009-01-27 Renesas Technology Corp. Semiconductor device
JP2004071801A (ja) 2002-08-06 2004-03-04 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法
US7135760B2 (en) 2002-09-30 2006-11-14 St Assembly Test Services Ltd. Moisture resistant integrated circuit leadframe package
CN2893922Y (zh) * 2006-04-19 2007-04-25 宁波康强电子股份有限公司 改进型大功率引线框架
US8310060B1 (en) 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
JP4628996B2 (ja) 2006-06-01 2011-02-09 新光電気工業株式会社 リードフレームとその製造方法及び半導体装置
US7838974B2 (en) * 2007-09-13 2010-11-23 National Semiconductor Corporation Intergrated circuit packaging with improved die bonding
US20090152683A1 (en) * 2007-12-18 2009-06-18 National Semiconductor Corporation Rounded die configuration for stress minimization and enhanced thermo-mechanical reliability
US7834436B2 (en) 2008-03-18 2010-11-16 Mediatek Inc. Semiconductor chip package
US8383962B2 (en) 2009-04-08 2013-02-26 Marvell World Trade Ltd. Exposed die pad package with power ring
US8216885B2 (en) 2009-10-19 2012-07-10 Texas Instruments Incorporated Methods and devices for manufacturing cantilever leads in a semiconductor package
CN102208391A (zh) * 2010-03-31 2011-10-05 飞思卡尔半导体公司 具有凹陷的单元片接合区域的引线框
US9142528B2 (en) * 2014-02-12 2015-09-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor device with an interlocking structure
JP6357371B2 (ja) * 2014-07-09 2018-07-11 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
US9754861B2 (en) 2014-10-10 2017-09-05 Stmicroelectronics Pte Ltd Patterned lead frame
US10109563B2 (en) * 2017-01-05 2018-10-23 Stmicroelectronics, Inc. Modified leadframe design with adhesive overflow recesses

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108281407A (zh) * 2017-01-05 2018-07-13 意法半导体公司 具有粘合剂溢流凹部的经修改的引线框架设计
US10957634B2 (en) 2017-01-05 2021-03-23 Stmicroelectronics, Inc. Modified leadframe design with adhesive overflow recesses
CN108281407B (zh) * 2017-01-05 2021-10-22 意法半导体公司 具有粘合剂溢流凹部的经修改的引线框架设计
US11552007B2 (en) 2017-01-05 2023-01-10 Stmicroelectronics, Inc. Modified leadframe design with adhesive overflow recesses
CN110544675A (zh) * 2018-05-29 2019-12-06 株式会社加藤电器制作所 半导体模块
CN117995929A (zh) * 2024-04-03 2024-05-07 江苏宁美新能源有限公司 一种光伏组件用层压设备及层压方法
CN117995929B (zh) * 2024-04-03 2024-06-07 江苏宁美新能源有限公司 一种光伏组件用层压设备及层压方法

Also Published As

Publication number Publication date
US10615104B2 (en) 2020-04-07
US20180190576A1 (en) 2018-07-05
CN108281407B (zh) 2021-10-22
US20210183750A1 (en) 2021-06-17
US20200194355A1 (en) 2020-06-18
US20190043790A1 (en) 2019-02-07
US10957634B2 (en) 2021-03-23
CN108281407A (zh) 2018-07-13
US10109563B2 (en) 2018-10-23
US11552007B2 (en) 2023-01-10

Similar Documents

Publication Publication Date Title
CN207338361U (zh) 用于引线框架的设备和系统
US9570416B2 (en) Stacked packaging improvements
US6175149B1 (en) Mounting multiple semiconductor dies in a package
US6899534B2 (en) Mold assembly for a package stack via bottom-leaded plastic (blp) packaging
US7309648B2 (en) Low profile, chip-scale package and method of fabrication
US7579676B2 (en) Leadless leadframe implemented in a leadframe-based BGA package
CN1937194A (zh) 制作叠层小片封装的方法
JP2007201478A (ja) 半導体チップの積層
US8169089B2 (en) Semiconductor device including semiconductor chip and sealing material
TWI229928B (en) Semiconductor package structure
US20130093069A1 (en) Package structure and the method to fabricate thereof
JP2004528729A (ja) 複数の半導体チップ、および配線ボードを有する樹脂パッケージ、ならびにこの樹脂パッケージを射出成形用金型によって製作する方法
US9721859B2 (en) Semi-hermetic semiconductor package
US8741694B1 (en) Placing heat sink into packaging by strip formation assembly
US7816775B2 (en) Multi-die IC package and manufacturing method
US9171786B1 (en) Integrated circuit with recess for die attachment
CN218939664U (zh) 引线框和封装结构
KR101096441B1 (ko) 박형 패키지 및 이를 이용한 멀티 패키지
KR200328473Y1 (ko) Bga형반도체패키지
US20130264714A1 (en) Semiconductor device and method of assembling same
US20080067646A1 (en) Semiconductor leadframe for uniform mold compound flow
TWI402962B (zh) 多晶片堆疊在導線架上之半導體封裝構造及其導線架

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant