CN107910305B - 一种圆片级背金芯片的封装结构及其封装方法 - Google Patents

一种圆片级背金芯片的封装结构及其封装方法 Download PDF

Info

Publication number
CN107910305B
CN107910305B CN201711463806.4A CN201711463806A CN107910305B CN 107910305 B CN107910305 B CN 107910305B CN 201711463806 A CN201711463806 A CN 201711463806A CN 107910305 B CN107910305 B CN 107910305B
Authority
CN
China
Prior art keywords
layer
chip
wafer
gold
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711463806.4A
Other languages
English (en)
Other versions
CN107910305A (zh
Inventor
陈海杰
陈栋
胡正勋
孙超
张黎
陈锦辉
赖志明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangyin Changdian Advanced Packaging Co Ltd
Original Assignee
Jiangyin Changdian Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangyin Changdian Advanced Packaging Co Ltd filed Critical Jiangyin Changdian Advanced Packaging Co Ltd
Priority to CN201711463806.4A priority Critical patent/CN107910305B/zh
Publication of CN107910305A publication Critical patent/CN107910305A/zh
Application granted granted Critical
Publication of CN107910305B publication Critical patent/CN107910305B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明公开了一种背金芯片的封装结构及其封装方法，属于半导体封装技术领域。其硅基本体的正面设有若干个芯片电极和正面保护层，该正面保护层开设正面保护层开口再次露出芯片电极，芯片电极的上表面设置金属凸点。该硅基本体的背面设有背金层，该背金层通过背金粘结层与硅基本体的背面粘合连接。塑封层包封背金层和硅基本体的裸露面，并开设塑封层开口露出背金层背面裸露面。本发明的封装流程简单，所涉及的硅表面处理工艺、背金工艺、塑封料烧蚀和解键合工艺均是在圆片上完成，符合半导体制造未来的发展方向。

Description

一种圆片级背金芯片的封装结构及其封装方法
技术领域
本发明涉及一种圆片级背金芯片的封装结构及其封装方法，属于半导体封装技术领域。
背景技术
近年来，嵌入式封装Embedded Package越来越受到行业的重视。嵌入式封装往往较其他封装结构具备更好的热量管理和可靠性优势。在这种封装体中，芯片的背面通常进行研磨并且金属化以实现降低功率损耗或者提升功率芯片的散热性能，并被嵌入在IC基底中实现最终封装。
在嵌入式封装结构中，背面金属层作为器件的一极，通常需要耐受激光烧蚀的工艺，这对背金的厚度提出了更高的要求。
现阶段，芯片背金工艺大多采用贵金属结构，包括金、银等贵金属价格较高，市场波动大，生产制造的成本较高。背金在蒸镀的过程中，因为工艺特性，反应腔内会有较多的金属残留，这更加剧了成本的提升。
此外，在半导体各个应用领域，高度集成的小型化和轻薄化的封装需求不断提出，嵌入式封装亦是如此。小型的封装体在焊接的过程中，其自身的重量较轻，极易在焊接过程中因为爬锡现象导致短路失效，或者在嵌入式高密度封装体中，因位移与其他芯片接触而导致整个封装体报废。
发明内容
本发明的目的在于克服上述不足，利用常规金属的背金工艺，提供一种圆片级背金芯片的封装结构及其封装方法。
本发明一种圆片级背金芯片的封装结构，其硅基本体的正面设有若干个芯片电极和功能感应区以及芯片绝缘层，所述芯片绝缘层覆盖硅基本体并露出芯片电极。同时所述芯片绝缘层覆盖硅基本体的划片道的残余部分并向外侧延伸，形成芯片绝缘层延伸部。还包括正面保护层和塑封层，所述正面保护层覆盖芯片绝缘层并开设正面保护层开口再次露出芯片电极，在所述芯片电极的上表面设置金属凸点，所述金属凸点露出正面保护层，
在所述硅基本体的背面依次设置背金粘结层和铜层，形成背金层，所述背金粘结层的厚度大不大于2微米，所述背金层的厚度大于5微米，所述背金层通过背金粘结层与硅基本体的背面粘合连接，
所述塑封层包封背金层和硅基本体的裸露面至芯片绝缘层延伸部，并开设塑封层开口，所述塑封层开口局部或全部露出背金层背面，所述背金层背面的裸露面继续与埋在PCB板/基板中的其他IC做互联。
可选地，所述金属凸点的材质为铜、锡、锡银合金或Ni/Au、Ni/Pd/Au复合结构。
可选地，所述金属凸点高度在5微米至50微米。
本发明一种圆片级背金芯片的封装结构的封装方法，包括如下的加工步骤：
步骤一、提供带有芯片电极和划片道的IC芯片的IC圆片，在IC圆片W1的正面覆盖芯片绝缘层并露出芯片电极的正面；
步骤二、在IC圆片的正面涂覆正面保护层并开设正面保护层开口再次露出芯片电极11的上表面，在芯片电极的上表面完成金属凸点的制作；
步骤三、对IC圆片的正面进行机械和化学保护，通过键合层与正面支撑体粘结，所述正面支撑体为与IC圆片等尺寸或近似尺寸的玻璃或硅片；
步骤四、将IC圆片进行180度翻转，将其背面减薄至指定厚度，在IC圆片的背面用硝酸、氢氟酸这些强酸进行腐蚀，再用弱碱性清洁的方法，形成较利于背金层粘结紧密的背面硅处理面；
步骤五、在背面硅处理面先蒸镀一层比较薄的铬层，形成背金粘结层，再在背金粘结层上蒸镀一层厚铜层，完成背金层的制作；
步骤六、在背金层的背面涂覆光刻胶形成背面保护层Ⅰ，在IC圆片的背面通过曝光显影的方法露出划片道的区域，利用化学方法将厚铜层和保背面保护层Ⅰ腐蚀掉，露出背金粘结层；
步骤七、对背金粘结层进行激光烧蚀，露出划片道硅表面，形成硅基本体烧蚀面，激光烧蚀背金粘结层金属的宽度不小于划片道刻蚀的宽度；
步骤八、去掉背面保护层Ⅰ，重新涂覆背面保护层Ⅱ，通过曝光显影的方法，将露出的划片道区域内的硅刻蚀掉，到达芯片绝缘层面14；
步骤九、去除背面保护层Ⅱ，在IC圆片背面和单颗芯片四周填充含有填料的高分子材料的塑封料，通过注塑成型Molding或者压合Lamination的方式形成塑封层，然后在IC圆片背面依据线路布局要求，通过激光烧蚀，露出背金层的局部背面；
步骤十、应用解除键合的工艺去除键合层和正面支撑体，切割IC圆片，形成复数颗背金芯片的封装结构的单体。
进一步地，步骤二中，所述金属凸点材质为铜、锡、锡银合金或Ni/Au、Ni/Pd/Au复合结构。
进一步地，步骤二中，所述金属凸点高度在5微米至50微米。
进一步地，步骤三中，所述键合层的键合材料为紫外剥离膜、热剥离膜或者键合胶水。
进一步地，步骤八中，所述背面保护层Ⅰ和背面保护层Ⅱ为具有光刻特征的包含填料或者不含填料的高分子材料。
有益效果
1）本发明的封装结构简单，通过腐蚀的方法形成划片槽，再在芯片侧壁形成树脂正面保护层，所涉及的硅表面处理工艺、背金工艺、塑封料烧蚀和解键合工艺均是在圆片上完成，符合半导体制造未来的发展方向；
2）本发明符合嵌入式封装未来的发展趋势，在满足小芯片背金需求的同时，保证小芯片结构在贴装工艺过程中操作简便，可以实现高密度贴装；
3）本发明采用普通金属作为背金层，在满足散热和电极导通的前提下，实现厚度较大的背金层，满足嵌入式封装激光烧蚀的工艺需求，还能提供更低的功率损耗，可以显著增强导电和散热能力，并节约材料成本；
4）本发明提供了在工艺过程中可以从背面进行化学腐蚀工艺的可行性，实现从晶圆背面将芯片的划片道开出，避免在划片的过程中，刀片直接切割金属所导致的剥落或翘起的问题。
附图说明：
图1为本发明一种圆片级背金芯片的封装结构的实施例的示意图；
图2A～图2M为本发明一种背金芯片的封装结构的封装方法的流程示意图；
图3为本发明一种圆片级背金芯片的封装结构的另一实施例的示意图
图中：
IC圆片W1
芯片电极11
划片道12
芯片绝缘层14
芯片绝缘层延伸部141
背面硅处理面13
正面保护层18
正面保护层开口181
金属凸点20
正面支撑体30
键合层31
背金粘结层43
背面保护层Ⅰ51
背面保护层Ⅱ52
塑封层60
塑封层开口601。
具体实施方法
下面结合附图对本发明的具体实施方式进行详细说明。
实施例
本发明一种背金芯片的封装结构，如图1所示。其硅基本体10的正面设有若干个芯片电极11和功能感应区（未示出），芯片绝缘层14覆盖硅基本体10并露出芯片电极11，同时所述芯片绝缘层14覆盖硅基本体10的划片道12的残余部分。所述芯片绝缘层14覆盖硅基本体10的划片道12的残余部分并向外侧延伸，形成芯片绝缘层延伸部141。正面保护层18覆盖芯片绝缘层14并开设正面保护层开口181再次露出芯片电极11，芯片电极11的上表面设置露出正面保护层18的金属凸点20，金属凸点20的材质为铜、锡、锡银合金或Ni/Au、Ni/Pd/Au等复合结构。金属凸点20高度在5微米至50微米。芯片电极11通过金属凸点20实现电信号的输入/输出功能。
该硅基本体10的背面设有背金层，该背金层为铬铜复合层，铜层40较厚，整个背金层的厚度大于5微米。其中铬层为背金粘结层43，其厚度大不大于2微米。该背金层通过背金粘结层43与硅基本体10的背面粘合连接。
含有高分子材料的塑封层60包封背金层和硅基本体10的裸露面至芯片绝缘层延伸部141，并开设塑封层开口601，所述塑封层开口601局部或全部露出背金层背面，所述背金层背面的裸露面继续与埋在PCB板/基板中的其他IC做互联，同时提升散热性能。如图1所示。
按照本发明提供的技术方案，本发明一种圆片级背金芯片的封装结构的封装方法，如图2A～图2M所示，包括如下的加工步骤：
步骤一、提供带有芯片电极11和划片道12的IC芯片的IC圆片W1，在IC圆片W1的正面覆盖芯片绝缘层14并露出芯片电极11的正面，如图2A所示。
步骤二、在IC圆片W1的正面涂覆正面保护层18并开设正面保护层开口181再次露出芯片电极11的上表面，在芯片电极11的上表面完成金属凸点20的制作，如图2B和2C所示，所述金属凸点20材质为铜、锡、锡银合金或Ni/Au、Ni/Pd/Au等复合结构，所述金属凸点20高度在5微米至50微米。
步骤三、为了避免IC圆片功能区受后续物理或化学工艺的影响，对IC圆片W1的正面进行机械和化学保护，通过键合层31与正面支撑体30粘结，如图2D所示，所述键合层31的键合材料为光敏高分子剥离膜或者键合胶水；所述正面支撑体30为与IC圆片W1等尺寸或近似尺寸的玻璃或硅片。
步骤四、将IC圆片W1进行180度翻转，将其背面减薄至指定厚度，在IC圆片W1的背面用硝酸、氢氟酸这些强酸进行腐蚀，再用弱碱性清洁的方法，形成较利于背金层粘结紧密的背面硅处理面13，如图2E所示；
步骤五、在背面硅处理面13先蒸镀一层比较薄的铬层，形成背金粘结层43，再在背金粘结层43上蒸镀一层厚铜层40，完成背金层的制作，如图2F所示；
步骤六、在背金层的背面涂覆光刻胶形成背面保护层Ⅰ51，在IC圆片W1的背面通过曝光显影的方法露出划片道11的区域，利用化学方法将厚铜层40和保背面保护层Ⅰ51腐蚀掉，露出背金粘结层43，如图2G所示；
步骤七、因为带化合价的铬是有害物质，不能化学腐蚀，故对背金粘结层43进行激光烧蚀，露出划片道硅表面，形成硅基本体烧蚀面15，如图2H所示；激光烧蚀背金粘结层43金属的宽度不小于划片道11刻蚀的宽度。
步骤八、去掉背面保护层Ⅰ51，重新涂覆背面保护层Ⅱ52，通过曝光显影的方法，将露出的划片道11区域内的硅刻蚀掉，形成划片槽，到达芯片绝缘层面14，如图2I和2J所示；所述背面保护层Ⅰ51和背面保护层Ⅱ52为具有光刻特征的，包含填料或者不含填料的高分子材料。
步骤九、去除背面保护层Ⅱ52，在IC圆片背面和单颗芯片四周填充含有填料的高分子材料的塑封料，通过注塑成型Molding或者压合Lamination的方式形成塑封层60，然后在IC圆片W1背面依据线路布局要求，通过激光烧蚀，露出背金层的局部背面，如图2K和2L所示；
步骤十、应用解除键合的工艺去除键合层31和正面支撑体30，切割IC圆片W1，形成复数颗背金芯片的封装结构的单体，如图2M所示。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步地详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围。如：含有高分子材料的塑封层60包封背金层和硅基本体10的裸露面至芯片绝缘层延伸部141，并开设塑封层开口601，所述塑封层开口601局部或全部露出背金层背面，所述背金层背面的裸露面继续与埋在PCB板/基板中的其他IC做互联，同时提升散热性能。如图3所示。
凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种圆片级背金芯片的封装结构，其硅基本体的正面设有若干个芯片电极和功能感应区以及芯片绝缘层，所述芯片绝缘层覆盖硅基本体并露出芯片电极，其特征在于，
所述芯片绝缘层覆盖硅基本体的划片道的残余部分并向外侧延伸，形成芯片绝缘层延伸部，
还包括正面保护层和塑封层，所述正面保护层覆盖芯片绝缘层并开设正面保护层开口再次露出芯片电极，在所述芯片电极的上表面设置金属凸点，所述金属凸点露出正面保护层，
在所述硅基本体的背面依次设置背金粘结层和铜层，形成背金层，所述背金层的厚度大于5微米，所述背金层通过背金粘结层与硅基本体的背面粘合连接，
所述塑封层包封背金层和硅基本体的裸露面至芯片绝缘层延伸部，并开设塑封层开口，所述塑封层开口局部或全部露出背金层背面，所述背金层背面的裸露面继续与埋在PCB板/基板中的其他IC做互联。
2.根据权利要求1所述的圆片级背金芯片的封装结构，其特征在于，所述金属凸点的材质为铜、锡、锡银合金或Ni/Au、Ni/Pd/Au复合结构。
3.根据权利要求1所述的圆片级背金芯片的封装结构，其特征在于，所述金属凸点高度在5微米至50微米。
4.一种圆片级背金芯片的封装结构的封装方法，包括如下的加工步骤：
步骤一、提供带有芯片电极和划片道的IC芯片的IC圆片，在IC圆片的正面覆盖芯片绝缘层并露出芯片电极的正面；
步骤二、在IC圆片的正面涂覆正面保护层并开设正面保护层开口再次露出芯片电极的上表面，在芯片电极的上表面完成金属凸点的制作；
步骤三、对IC圆片W1的正面进行机械和化学保护，通过键合层与正面支撑体粘结，所述正面支撑体为与IC圆片等尺寸或近似尺寸的玻璃或硅片；
步骤四、将IC圆片W1进行180度翻转，将其背面减薄至指定厚度，在IC圆片的背面用硝酸、氢氟酸这些强酸进行腐蚀，再用弱碱性清洁的方法，形成较利于背金层粘结紧密的背面硅处理面；
步骤五、在背面硅处理面先蒸镀一层比较薄的铬层，形成背金粘结层，再在背金粘结层上蒸镀一层厚铜层，完成背金层的制作；
步骤六、在背金层的背面涂覆光刻胶形成背面保护层Ⅰ，在IC圆片的背面通过曝光显影的方法露出划片道的区域，利用化学方法将厚铜层和保背面保护层Ⅰ腐蚀掉，露出背金粘结层；
步骤七、对背金粘结层进行激光烧蚀，露出划片道硅表面，形成硅基本体烧蚀面，激光烧蚀背金粘结层金属的宽度不小于划片道刻蚀的宽度；
步骤八、去掉背面保护层Ⅰ，重新涂覆背面保护层Ⅱ，通过曝光显影的方法，将露出的划片道区域内的硅刻蚀掉，形成划片槽，到达芯片绝缘层面；
步骤九、去除背面保护层Ⅱ，在IC圆片背面和单颗芯片四周填充含有填料的高分子材料的塑封料，通过注塑成型Molding或者压合Lamination的方式形成塑封层，然后在IC圆片背面依据线路布局要求，通过激光烧蚀，露出背金层的局部背面；
步骤十、应用解除键合的工艺去除键合层和正面支撑体，切割IC圆片W1，形成复数颗背金芯片的封装结构的单体。
5.根据权利要求4所述的圆片级背金芯片的封装方法，其特征在于，步骤二中，所述金属凸点材质为铜、锡、锡银合金或Ni/Au、Ni/Pd/Au复合结构。
6.根据权利要求4所述的圆片级背金芯片的封装方法，其特征在于，步骤二中，所述金属凸点高度在5微米至50微米。
7.根据权利要求4所述的圆片级背金芯片的封装方法，其特征在于，步骤三中，所述键合层的键合材料为紫外剥离膜、热剥离膜或者键合胶水。
8.根据权利要求4所述的圆片级背金芯片的封装方法，其特征在于，步骤八中，所述背面保护层Ⅰ和背面保护层Ⅱ为具有光刻特征的包含填料或者不含填料的高分子材料。
CN201711463806.4A 2017-12-28 2017-12-28 一种圆片级背金芯片的封装结构及其封装方法 Active CN107910305B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711463806.4A CN107910305B (zh) 2017-12-28 2017-12-28 一种圆片级背金芯片的封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711463806.4A CN107910305B (zh) 2017-12-28 2017-12-28 一种圆片级背金芯片的封装结构及其封装方法

Publications (2)

Publication Number Publication Date
CN107910305A CN107910305A (zh) 2018-04-13
CN107910305B true CN107910305B (zh) 2023-08-29

Family

ID=61871875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711463806.4A Active CN107910305B (zh) 2017-12-28 2017-12-28 一种圆片级背金芯片的封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN107910305B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380782B (zh) * 2018-04-27 2023-11-07 江苏长电科技股份有限公司 半导体封装结构
CN109037049B (zh) * 2018-07-30 2020-09-15 中国电子科技集团公司第四十九研究所 完全去除圆片级soi材料与玻璃静电键合面间金属层的方法
CN110176447A (zh) * 2019-05-08 2019-08-27 上海地肇电子科技有限公司 表面组装元器件及其封装方法
CN110265309A (zh) * 2019-05-30 2019-09-20 全球能源互联网研究院有限公司 功率芯片预封装、封装方法及其结构、晶圆预封装结构
CN112530885A (zh) * 2019-09-18 2021-03-19 江苏长电科技股份有限公司 芯片封装结构及封装方法
CN111211097B (zh) * 2020-02-17 2021-11-16 珠海格力电器股份有限公司 一种功率半导体器件的封装模块和封装方法
CN112802768B (zh) * 2020-12-31 2022-08-23 北京燕东微电子科技有限公司 半导体结构及其测试方法
CN113594106B (zh) * 2021-09-28 2021-12-17 江苏长晶科技有限公司 晶片尺寸封装

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738132A (zh) * 2011-04-01 2012-10-17 意法半导体(格勒诺布尔2)公司 包括光学半导体器件的半导体封装体
CN103681377A (zh) * 2012-09-01 2014-03-26 万国半导体股份有限公司 带有底部金属基座的半导体器件及其制备方法
CN106531700A (zh) * 2016-12-06 2017-03-22 江阴长电先进封装有限公司 一种芯片封装结构及其封装方法
CN206225350U (zh) * 2016-12-06 2017-06-06 江阴长电先进封装有限公司 一种芯片封装结构
CN207834271U (zh) * 2017-12-28 2018-09-07 江阴长电先进封装有限公司 一种圆片级背金芯片的封装结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7498196B2 (en) * 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738132A (zh) * 2011-04-01 2012-10-17 意法半导体(格勒诺布尔2)公司 包括光学半导体器件的半导体封装体
CN103681377A (zh) * 2012-09-01 2014-03-26 万国半导体股份有限公司 带有底部金属基座的半导体器件及其制备方法
CN106531700A (zh) * 2016-12-06 2017-03-22 江阴长电先进封装有限公司 一种芯片封装结构及其封装方法
CN206225350U (zh) * 2016-12-06 2017-06-06 江阴长电先进封装有限公司 一种芯片封装结构
CN207834271U (zh) * 2017-12-28 2018-09-07 江阴长电先进封装有限公司 一种圆片级背金芯片的封装结构

Also Published As

Publication number Publication date
CN107910305A (zh) 2018-04-13

Similar Documents

Publication Publication Date Title
CN107910305B (zh) 一种圆片级背金芯片的封装结构及其封装方法
CN103000574B (zh) 形成具有响应于外部刺激的有源区域的半导体管芯的方法
CN103295925B (zh) 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
US7514294B2 (en) Semiconductor device and a manufacturing method of the same
CN102842531B (zh) 在种子层之上形成互连结构的半导体器件和方法
US8563358B2 (en) Method of producing a chip package, and chip package
CN102956468B (zh) 半导体器件以及包括研磨步骤的制造半导体器件的方法
CN102403239B (zh) 半导体器件及形成用于在Fo‑WLCSP中安装半导体小片的引线上键合互连的方法
KR101805114B1 (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
CN105431292B (zh) 可弯曲并且可拉伸的电子器件和方法
CN103178047A (zh) 半导体器件及其制作方法
US9847309B2 (en) Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate
TW201125051A (en) Semiconductor device and method of forming compliant stress relief buffer around large array WLCSP
CN103165477A (zh) 形成垂直互连结构的方法和半导体器件
CN105789062A (zh) 封装件结构及其形成方法
CN102683279A (zh) 半导体器件和形成牺牲保护层以在单体化期间保护半导体管芯边缘的方法
CN108538781A (zh) 用于应用处理器和存储器集成的薄3d扇出嵌入式晶片级封装（ewlb）
CN105047629A (zh) 影像感测元件封装构件及其制作方法
CN102194718A (zh) 半导体器件及其制造方法
CN102420147B (zh) 形成保护结构用于绝缘层局部平坦化的方法和半导体器件
TW201216421A (en) Semiconductor device and method of forming adhesive material over semiconductor die and carrier to reduce die shifting during encapsulation
CN102194717A (zh) 半导体器件和在半导体管芯周围形成绝缘层的方法
CN110148587B (zh) 扇出型天线封装结构及封装方法
CN104051287A (zh) 扇出互连结构及其形成方法
CN115274553A (zh) 晶圆级芯片封装方法及芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant