CN105431292B - 可弯曲并且可拉伸的电子器件和方法 - Google Patents

可弯曲并且可拉伸的电子器件和方法 Download PDF

Info

Publication number
CN105431292B
CN105431292B CN201480003748.5A CN201480003748A CN105431292B CN 105431292 B CN105431292 B CN 105431292B CN 201480003748 A CN201480003748 A CN 201480003748A CN 105431292 B CN105431292 B CN 105431292B
Authority
CN
China
Prior art keywords
trace
support material
mechanical support
electronic device
subject content
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480003748.5A
Other languages
English (en)
Other versions
CN105431292A (zh
Inventor
A·利万德
T·安徳留先科夫
D·斯坦斯
M·科布林斯基
A·阿列克索夫
D·塞纳维拉特纳
J·索托冈萨雷斯
S·皮耶塔姆巴拉姆
R·伊斯拉姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Exo Imaging Inc
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105431292A publication Critical patent/CN105431292A/zh
Application granted granted Critical
Publication of CN105431292B publication Critical patent/CN105431292B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23B—TURNING; BORING
    • B23B5/00—Turning-machines or devices specially adapted for particular work; Accessories specially adapted therefor
    • B23B5/16—Turning-machines or devices specially adapted for particular work; Accessories specially adapted therefor for bevelling, chamfering, or deburring the ends of bars or tubes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/283—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polysiloxanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/50—Properties of the layers or laminate having particular mechanical properties
    • B32B2307/54—Yield strength; Tensile strength
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/726—Permeability to liquids, absorption
    • B32B2307/7265—Non-permeable
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2439/00—Containers; Receptacles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0715—Polysiloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2924/15791—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0283—Stretchable printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Micromachines (AREA)
  • Structure Of Printed Boards (AREA)
  • Switches With Compound Operations (AREA)

Abstract

本文总体上论述了可以包括可拉伸并且可弯曲的器件的系统和方法。根据示例，方法可以包括(1)将第一弹性体材料沉积在面板上；(2)将迹线材料层压在所述弹性体材料上，(3)处理所述迹线材料以将所述迹线材料图案化成一个或多个迹线以及一个或多个接合焊盘，(4)将管芯附接到所述一个或多个接合焊盘，或者(5)将第二弹性体材料沉积在所述一个或多个迹线、所述接合焊盘以及所述管芯上和周围，以包封所述第一和第二弹性体材料中的所述一个或多个迹线以及所述一个或多个接合焊盘。

Description

可弯曲并且可拉伸的电子器件和方法
技术领域
示例总体上涉及可弯曲并且可拉伸的电子器件和方法。
背景技术
电子器件封装通常是刚性的。可以通过使封装更柔韧来将电子器件集成到各种封装形状中。通过使封装更柔韧，封装可以符合各种轮廓，以便轻松地集成到更多应用中。
附图说明
在不一定按比例绘制的附图中，相似的附图标记在不同视图中可以描述相似的部件。具有不同字母下标的相似附图标记可以表示相似部件的不同实例。附图通过示例而非限制的方式总体上示出了本文中论述的各实施例。
图1A、1B、1C、1D、1E、1F、1G、1H、1I、1J、1K和1L示出了根据一个或多个实施例的用于形成导电互连的工艺框图。
图2A、2B、2C、2D、2E、2F、2G、2H、2I、2J、2K、2L、2M、2N、2O和2P示出了根据一个或多个实施例的用于形成导电互连的另一工艺的框图。
图3A、3B、3C和3D示出了根据一个或多个实施例的用于将部件引线接合的工艺的框图。
图4示出了根据一个或多个实施例的图3D的器件在标记为“4”的箭头的方向上的平面视图框图。
图5A、5B、5C和5D示出了根据一个或多个实施例的用于附接或安装倒装芯片部件的工艺。
图6示出了根据一个或多个实施例的用于制造可拉伸并且可弯曲的器件的面板级工艺的流程图。
图7示出了根据一个或多个实施例的用于制造可拉伸并且可弯曲的器件的另一面板级工艺的流程图。
图8A、8B和8C示出了根据一个或多个实施例的用于将部件ACF或ACP接合到器件的工艺的框图。
图9A、9B、9C和9D示出了根据一个或多个实施例的具有不同相应包封的导电迹线的框图。
图10显示了计算机系统的示例。
具体实施方式
本公开内容中的示例总体上涉及可拉伸并且可弯曲的电子器件和方法。
新的可穿戴的计算应用可以通过柔性(例如，可弯曲并且可拉伸)电子封装来实现，例如，可以环绕可弯曲管芯来构建。然而，当前解决方案包括单独的并且不在一起的可弯曲封装或可拉伸金属互连。
本公开内容考虑了嵌入在一种或多种弹性体材料中的可弯曲并且薄(例如，三百微米或更薄)的管芯。管芯可以连接到可拉伸互连。如本文所述，封装(例如，器件)可以包括具有管芯或其它部件的可拉伸并且可弯曲的电子封装。本文论述的器件可以提供可穿戴的电子系统。器件可以附接到衣服或直接附接到皮肤或其它弯曲表面，以例如符合表面的轮廓。管芯可以是通常不可弯曲的。这种管芯的尺寸可以被设定为使其刚性大体上不会影响嵌入其中的系统的总体柔性。
如本文所用的，术语“部件”通常是指管芯或其它电气或电子物品，例如电阻器、晶体管、电感器、电容器、数字逻辑单元、发光元件等。管芯可以小于三百微米(例如，小于一百微米厚)，以便成为可弯曲的。另外或替代地，管芯的尺寸或形状可以被设定为使其仅不显著影响嵌入其中的系统的柔性。无源型的非管芯部件(电阻器、电感器、电容器等)通常是一百五十微米厚或更厚，并且标准厚度为大约二百五十、三百或五百微米厚或更厚。传感器部件通常在大约二百微米与大约一点五毫米厚之间。LED或激光二极管(LD)通常与传感器部件厚度大约相同。连接器部件等通常为至少六百微米厚，并且超平连接器通常为大约九百微米到大约一点 五毫米厚。
如本文所述，器件可以根据已知方案改进为使用聚酰亚胺(PI)作为包封材料的可弯曲或可拉伸系统，但该器件仅可弯曲但不可拉伸，或可拉伸但不可弯曲。如本文使用的，可弯曲表示旋转并且可拉伸表示伸长。本文论述的器件可以提供对现有器件的改进，现有器件仅包含具有被设计成嵌入在聚二甲硅氧烷(PDMS)中的简单传感器(例如，电阻温度传感器)的金属线来获得柔性器件，因为本文论述的器件可以通过例如包括管芯(例如，可弯曲管芯)来提供除温度感测能力之外的更多功能。而且，本文论述的工艺是可缩放的，以便提供器件的可制造性。
本文论述的一种或多种器件的优点可以包括例如通过将部件包封在防潮或吸收作用于其上的一些力的柔性材料中来保护部件不受环境影响(例如，腐蚀、湿气、氧气、天气、撞击或其它力等)。可以在仍然提供生物相容器件的同时获得这些优点。
本文论述的是在晶片级和面板级上制造器件的工艺。本文论述了用于构造具有较粗迹线(例如，大约五百纳米到大约十微米或更粗)的器件的一种或多种晶片级工艺、以及用于构造具有较细迹线(例如，大约一百纳米到大约五百纳米)的器件的一种或多种晶片级工艺。图1A-1L详细示出了用于制造具有较粗迹线的器件的一种或多种工艺的操作，并且图2A-2P详细示出了用于制造具有较细迹线的器件的一种或多种工艺的操作。较粗迹线可以提供比较细迹线低的电阻。较细迹线可以具有比较粗迹线高的电阻。可以通过将迹线设置在密封剂上或中来向较细迹线提供机械支撑。密封剂可以包括处于迹线的刚性与器件的柔性基板(例如，弹性体)之间的刚性(例如，弹性模量)。
本文还论述了释放方法，以在管芯或部件附接或第一弹性体包封之后允许封装结构与基板载体(例如，晶片)分开。
面板级工艺流程可以包括不用材料包封、用材料部分或完全包封各个迹线，材料例如是具有处于弹性体与迹线材料之间的弹性模量的材料。在管芯或其它部件安装或附接之后并且在第一弹性体包封之后，可以通过本文论述的释放方法来从载体面板释放封装层。
面板和晶片级工艺都可以包括用于附接管芯或其它部件的至少两种不 同方法，例如，包括引线接合或焊接附接。
为简单起见，将假定迹线材料包括铜，尽管也可以使用能够提供电连接的其它金属或导电材料。铜是天然的“硬”材料(即，铜的弹性范围通常小于0.5％形变或伸长)。为了允许由这种硬材料制成的迹线可拉伸或可弯曲，迹线可以是“蜿蜒的”，例如以总体上复制2D弹簧，以获得拉伸或弯曲能力。将要理解，可以使用其它迹线材料，并且根据迹线材料的性质可以使用相似的设计或甚至直的迹线。
同样，在将聚二甲硅氧烷(PDMS)指示为弹性体时，将要理解，可以使用其它弹性体材料，例如丁基橡胶或聚氨酯。PDMS是良好的原型材料并且在本文中被论述为可能的弹性体材料。
论述从晶片级工艺的论述开始并且随后是面板级工艺的论述。现在将参考附图来描述根据一个或多个实施例的装置、系统或工艺的更多细节。
图1A、1B、1C、1D、1E、1F、1G、1H、1I、1J、1K和1L描绘了根据一个或多个实施例的用于形成粗导电互连的工艺。
图1A示出了根据一个或多个实施例的器件100A的框图，器件100A包括基板102、基板上的氧化物层104、以及氧化物层104上的一层蒸镀材料106(例如，铜)。蒸镀材料106可以提供用于释放基板102和氧化物层104的释放层。蒸镀材料106可以沉积在氧化物层104上。在一个或多个实施例中，基板102可以包括硅并且氧化物层104可以包括热氧化硅。
图1B示出了根据一个或多个实施例的器件100B，其包括具有位于蒸镀材料106上的导电材料108的器件100A。导电材料108可以包括铜或其它金属。导电材料108可以提供用于在其上进行电镀的种子。导电材料108可以包括具有相对高密度的金属。
图1C示出了根据一个或多个实施例的器件100C，其包括具有位于导电材料108上的金属层110的器件100B。金属层110可以电镀在导电材料108上。例如在释放工艺期间，金属层110可以为设置于其上或之上的物体提供机械稳定性。
图1D示出了根据一个或多个实施例的器件100D，其包括具有蚀刻停止层112和其上的粘附层114的器件100C。粘附层114可以是溅射的。粘附层114可以包括金属，例如铜、钛或铬。粘附层114可以提供有助于将 导电材料接合于其上的介质。图1E示出了根据一个或多个实施例的器件100E，其包括具有设置于其上的图案化材料116(例如，光致抗蚀剂)的器件100D。图案化材料116可以帮助限定器件的电互连的形状和范围。图案化材料116可以被图案化以提供能够伸展或弯曲的蜿蜒互连。图案化材料116可以比要形成于其间的互连更厚。
图1F示出了根据一个或多个实施例的器件100F，其包括具有设置在图案化材料116中的间隙中的导电材料118的器件100E。导电材料118可以相对较厚(例如，大于五百纳米厚)。图1G示出了根据一个或多个实施例的器件100G，其包括已去除图案化材料116的器件100F。可以使用灰或溶剂来去除图案化材料116。
图1H示出了根据一个或多个实施例的器件100H，其包括去除了粘附层114以及蚀刻停止层112的一部分的器件100G。例如，可以通过例如湿法或干法蚀刻来去除粘附层114。图1I示出了根据一个或多个实施例的器件100I，其包括具有设置于其上的弹性体材料120的器件100H。弹性体材料120可以覆盖或帮助包封导电材料118。弹性体材料120可以提供保护，以使其不受弹性体材料120外部环境的影响。弹性体材料120可以弯曲和拉伸。可以对弹性体材料120进行固化，以例如为弹性体材料赋予更明确的形状。弹性体材料120可以包括具有比其中嵌入的弹性体材料120的弹性模量小的弹性模量的颗粒。这种颗粒能够影响应变在器件中如何分布。在一个或更多示例中，颗粒可以包括二氧化硅或弹性模量比弹性体材料120的弹性模量小的其它材料。
图1J示出了根据一个或多个实施例的器件100J，其包括去除了基板102和氧化物层104的器件100I。例如，可以通过将氧化物层104暴露于水，例如通过将器件100I浸泡在水中来去除基板102和氧化物层104。图1K示出了根据一个或多个实施例的器件100K，其包括去除了蒸镀材料106、导电材料108和金属层110的器件100J。例如，可以通过从器件100J干法或湿法蚀刻掉蒸镀材料106、导电材料108和金属层110来去除它们。
图1L示出了根据一个或多个实施例的器件100L，其包括具有设置于其上的弹性体材料122的器件100K。弹性体材料122可以包括与弹性体材料120相同或不同的材料。弹性体材料122和弹性体材料120可以完全或 部分地包封导电互连(例如，包括粘附层114和导电材料118的导体)或电耦合到导电互连的任何管芯或部件。
图2A、2B、2C、2D、2E、2F、2G、2H、2I、2J、2K、2L、2M、2N、2O和2P描绘了根据一个或多个实施例的用于形成细导电互连的工艺。
图2A示出了根据一个或多个实施例的器件200A的框图，器件200A包括基板202和设置在基板202上的释放层204。图2B示出了根据一个或多个实施例的器件200B的框图，器件200B包括具有位于释放层204上的聚酰亚胺(PI)206的器件200A。PI 206可以是旋涂的。PI 206可以被固化。
图2C示出了根据一个或多个实施例的器件200C的框图，器件200C包括具有设置于其上的粘附层208和种子层210的器件200B。种子层210可以包括粘附到粘附层208的金属。粘附层208可以包括金属，例如铜、钛或铬。图2D示出了根据一个或多个实施例的器件200D的框图，器件200D包括具有沉积在种子层210上的导电材料212的器件200C。导电材料212可以包括诸如铜、铝或金等的金属、或其它导电材料。
图2E示出了根据一个或多个实施例的器件200E的框图，器件200E包括具有在导电材料212上图案化的光致抗蚀剂214的器件200D。光致抗蚀剂214可以限定在执行蚀刻工艺之后将保留哪里的导电材料212。可以对光致抗蚀剂214进行图案化，以便在执行导电材料212的蚀刻之后创建蜿蜒的迹线。图2F示出了根据一个或多个实施例的器件200F的框图，器件200F包括已执行干法或湿法蚀刻之后的器件200E。湿法或干法蚀刻能够去除种子层210或导电材料212的未被光致抗蚀剂214覆盖的部分。
图2G示出了根据一个或多个实施例的器件200G的框图，器件200G包括去除了光致抗蚀剂214的器件200F。可以使用灰化喷砂(ash blast)或溶剂来去除光致抗蚀剂214。图2H示出了根据一个或多个实施例的器件200H的框图，器件200H包括粘附层208被干法或湿法蚀刻的器件200G。蚀刻可以包括选择性蚀刻工艺，其目标为粘附层208并且不会针对导电材料212或种子层210。
图2I示出了根据一个或多个实施例的器件200I的框图，器件200I包括具有旋涂于其上的另一个PI 206的器件200H。可以旋涂PI 206以覆盖(例如，选择性覆盖)导电材料212。PI 206可以被布置为覆盖蜿蜒的迹线(例 如，包括蚀刻后的粘附层208、种子层210和导电材料212的迹线)。可以将PI 206非选择性地旋涂在器件200H上，以覆盖器件200H的大部分而不考虑迹线的位置。
图2J示出了根据一个或多个实施例的器件200J的框图，器件200J包括具有设置于其上的硬掩模214的器件200I。硬掩模214可以抵抗PI蚀刻工艺或材料。图2K示出了根据一个或多个实施例的器件200K的框图，器件200K包括具有选择性图案化在迹线上的光致抗蚀剂216的器件200J。可以对光致抗蚀剂216进行图案化以保护PI 206上的硬掩模214和器件200K的迹线上的硬掩模214，使其不受硬掩模蚀刻工艺的影响。
图2L示出了根据一个或多个实施例的器件200L的框图，器件200L包括已执行硬掩模蚀刻和光致抗蚀剂剥离工艺之后的器件200K。硬掩模蚀刻工艺可以去除未被光致抗蚀剂216保护的硬掩模214。光致抗蚀剂剥离工艺可以从器件200L去除光致抗蚀剂216。图2M示出了根据一个或多个实施例的器件200M的框图，器件200M包括已执行PI蚀刻工艺之后的器件200L。PI蚀刻工艺可以去除未被硬掩模214保护的PI 206。通过蚀刻PI 206，可以改善器件的可弯曲性或可拉伸性。这一部分是由于PI的弹性模量大于弹性体材料的弹性模量。
图2N示出了根据一个或多个实施例的器件200N的框图，器件200N包括去除了硬掩模214的器件200M。可以使用选择性干法或湿法蚀刻工艺来去除硬掩模214。图2O示出了根据一个或多个实施例的器件200O的框图，器件200O包括具有位于其上的弹性体材料218的器件200N。弹性体材料218可以为要至少部分地设置于其上的迹线提供可弯曲且可拉伸的介质。弹性体材料218可以向器件200O的部件提供一些保护，以使其不受外部环境之外的环境的影响。
图2P示出了根据一个或多个实施例的器件200P的框图，器件200P包括去除了基板202和释放层204并且具有设置于其上的另一个弹性体材料220的器件200O。弹性体材料220可以是与弹性体材料218相同或不同的弹性体材料。弹性体材料220和弹性体材料218可以包封(例如，完全包封)器件的迹线。
本公开内容呈现了用于在柔性(例如，可弯曲且可拉伸)器件中制造 并释放金属线的工艺流程。厚导电材料能够有利于较低的线路电阻和较少的工艺步骤。薄导电材料可以包括PI的机械支撑，以例如帮助防止导电材料破裂或断裂。在一个或多个实施例中，PI仅(例如，至少部分地)包围迹线，从而允许器件保持柔性。
图3A、3B、3C和3D示出了根据一个或多个实施例的用于将部件引线接合到器件的工艺的框图。图3A示出了根据一个或多个实施例的器件300A的框图，器件300A包括基板302、释放层304、一个或多个引线接合附接焊盘306、或一个或多个迹线308。迹线308可以是粗迹线或细迹线，例如可以分别使用参考图1A-1L或图2A-2P所描述的工艺来产生。迹线308可以在一侧、两侧上由PI包封、由PI完全包封或完全不用PI包封，例如如图9A、9B、9C或9D中所示。
图3B示出了根据一个或多个实施例的器件300A的框图，器件300A具有通过电线310而引线接合到接合附接焊盘306中的一个或多个的部件314。部件314可以包括设置于其上的一个或多个接合焊盘312。电线310可以焊接或在其它情况下电气和机械接合到接合附接焊盘306和接合焊盘312。部件314可以包括诸如电阻器、电感器、电容器、变压器、磁性器件、换能器、传感器、天线或探测器等的无源电气部件、以及诸如晶体管、振荡器、二极管、集成电路(IC)(例如，管芯)、光电子器件或电源等的有源电气部件。部件可以包括机电部件，例如端子、连接器、光缆组件、压电器件、晶体、谐振器、开关、热沉或风扇等。
图3C示出了根据一个或多个实施例的器件300C的框图，器件300C包括具有沉积于其上的弹性体材料316的器件300B。弹性体材料316可以设置在器件300C的物体上或周围。图3D示出了根据一个或多个实施例的器件300D的框图，器件300D包括去除了基板302和释放层304并且具有设置于其上的弹性体材料318的器件300C。弹性体材料316可以与弹性体材料318相同或不同。引线接合的电线可以随着弹性体材料而拉伸和弯曲，以实质上不会对器件的弹性模量产生任何净变化。
图4显示了根据一个或多个实施例的器件300D的在图3D中标记为“4”的箭头的方向上的平面视图框图。
图5A、5B、5C和5D示出了根据一个或多个实施例的用于将倒装芯片 部件焊接接合到器件的工艺的框图。图5A示出了根据一个或多个实施例的器件500A的框图，器件500A包括基板502、释放层504、一个或多个倒装芯片附接焊盘506、或一个或多个迹线508。迹线508可以是粗迹线或细迹线，例如可以分别使用参考图1A-1L或图2A-2P所描述的工艺来产生。焊锡球510可以设置在附接焊盘506上以允许将部件焊接到附接焊盘506。迹线508可以在一侧、两侧上由PI包封、由PI完全包封或完全不用PI包封，例如如图9A、9B、9C或9D中所示。
图5B示出了根据一个或多个实施例的器件500A的框图，器件500A具有通过焊锡球510而焊接到附接焊盘506中的一个或多个的部件514。部件514可以包括设置于其上的一个或多个接合焊盘512。部件514可以类似于部件314。部件514(或314)可以很薄(例如，小于100微米厚)，从而可以弯曲或可以被设定尺寸或形状，以便不会显著影响器件500A的总体柔性。由于管芯厚度减小，则破裂之前可获得的弯曲半径也减小。管芯可以包括硅或其它半导体。管芯可以包括电介质和顶部上的互连堆叠体。管芯的后侧可以涂覆有金属(例如铜)，以例如增强管芯在弯曲时的结构完整性。
图5C示出了根据一个或多个实施例的器件500C的框图，器件500C包括具有沉积于其上的弹性体材料516的器件500B。弹性体材料516可以设置在器件500C的物体上或周围。图5D示出了根据一个或多个实施例的器件500D的框图，器件500D包括去除了基板502和释放层504并且具有设置于其上的弹性体材料518的器件500C。弹性体材料516可以与弹性体材料518相同或不同。
图6示出了根据一个或多个实施例的用于面板级工艺的流程图。如图所示的工艺600包括：在操作602沉积弹性体；在操作604层压迹线材料；在操作606确定金属箔类型；在操作608进行迹线光刻；根据金属箔的类型，在操作610执行顶部包封，在操作610、612或614可以执行迹线蚀刻，或者在操作610或614可以执行底部包封蚀刻；在操作616可以附接部件；可以在操作618沉积弹性体；可以在操作620从面板释放晶片；以及在操作622可以分割并完成封装。
在操作602，可以在基板上或在基板上的释放层上沉积弹性体。在操作 604，可以在弹性体材料上层压迹线材料。在606，可以确定金属箔类型，例如迹线是将在迹线上方、下方、周围包括PI、还是迹线周围没有PI。606处的操作可以包括确定使用粗迹线还是细迹线。在包括如图9A所示的迹线的实施例中，可以执行迹线蚀刻以使迹线材料图案化。在包括如图9B或9D所示的迹线的实施例中，可以在迹线层压之前沉积并蚀刻PI。在包括如图9C或9D所示的迹线的实施例中，可以将PI沉积在迹线之上并进行选择性蚀刻。
操作616处的部件附接可以包括诸如图3A-3D所示的引线接合、诸如图5A-5D所示的倒装芯片附接、或诸如图8A-8C所示的AFC或ACP附接。在操作618，可以将另一层弹性体沉积在例如面板的部件或迹线之上或周围。620处的操作可以包括从载体面板剥离弹性体。620处的操作可以包括采用化学或光学方式将弹性体从面板剥除。操作622处的封装分割可以包括用激光或锯从面板切割出封装。
图7示出了根据一个或多个实施例的用于面板级器件制造工艺的流程图。如图所示的工艺700包括：在操作702沉积牺牲材料；在操作704层压迹线材料；在操作706确定金属箔类型；在操作708执行迹线光刻；根据在操作706确定的金属箔类型，在操作710可以执行顶部包封，在操作710、712或714可以执行迹线蚀刻，或者在操作710或714可以执行底部包封蚀刻；在操作716可以附接部件；在操作718可以沉积弹性体；在操作720可以从面板释放晶片；在操作722可以将部件附接到器件的后侧；在操作724可以沉积另一弹性体；以及在操作726可以分割并完成封装。
在操作702，可以将牺牲材料设置在载体面板上的释放层上。在操作704，可以将迹线材料层压在牺牲材料上。在706，可以确定金属箔类型，例如迹线是将在迹线上方、下方、周围包括PI、还是迹线周围没有PI。706处的操作可以包括确定使用粗迹线还是细迹线。在包括如图9A所示的迹线的实施例中，可以执行迹线蚀刻以使迹线材料图案化。在包括如图9B或9D所示的迹线的实施例中，可以在迹线层压之前沉积并蚀刻PI。在包括如图9C或9D所示的迹线的实施例中，可以将PI沉积在迹线之上并进行选择性蚀刻。
操作716处的部件附接可以包括诸如图3A-3D所示的引线接合、诸如 图5A-5D所示的倒装芯片附接、或诸如图8A-8C所示的AFC或ACP附接。在操作718，可以将一层弹性体沉积在例如面板的部件或迹线之上或周围。工艺700可以包括在从面板释放晶片之后去除牺牲材料。
720处的操作可以包括使用牺牲材料作为剥除材料或在剥除材料上放置牺牲材料。剥除材料可以允许面板与弹性体之间的良好的粘附。然而，在特定温度(在热剥除的情况下)或光照射(例如，光剥除中的紫外光)下，剥除材料可以使其粘附性质减小，并且可以从面板去除剥除材料上的弹性体或牺牲材料。如果使用光剥除，则面板对于剥除光可以是透明的，以使光通过(例如，面板可以包括玻璃或透明聚合物等材料)。
722处的操作可以包括将部件附接在器件的连接到牺牲材料的一侧上。器件的该侧可以与部件在操作716被附接的一侧相反。724处的操作可以包括沉积与操作718处沉积的弹性体相同或不同的弹性体。操作726处的封装分割可以包括用激光或锯从面板切割出封装。
图8A示出了根据一个或多个实施例的器件800A的框图，器件800A可以包括基板载体802(例如，面板或晶片载体)、释放层804、一个或多个电互连806、以及设置于其上的导电粘合剂材料808。导电粘合剂材料808可以包括ACF或ACP、或其它液体导电材料。图8B显示了从图8A中标记为“8B”的箭头方向看到的器件800A。图8C显示了已经将部件810附接到导电粘合剂材料808之后的器件800A。部件810可以设置在导电粘合剂材料808上，并且可以使导电粘合剂材料808固化以加固材料及其附接的部件810。
图9A、9B、9C和9D示出了根据一个或多个实施例的例如图3A-3D、4、5A-5D或8A-8C中所示的迹线一部分的平面截面图。图9A示出了不包括包封的迹线900A的框图。迹线900A可以包括导电材料902。图9B示出了迹线900B的框图，迹线900B具有位于导电材料902的顶侧上的密封剂904。图9C示出了迹线900C的框图，迹线900C具有位于导电材料902的底侧上的密封剂904。图9D示出了迹线900D的框图，迹线900D具有位于导电材料902的顶侧和底侧上的密封剂904。迹线可以包括包围整个迹线或仅包围迹线的部分的密封剂。通过减少所使用的密封剂的量，可以增大包括迹线的器件的弹性模量。密封剂可以包括PI、聚对苯二甲酸乙二醇酯 (PET)、聚萘二甲酸乙二醇酯(PEN)或聚烯烃合成油(PO)等。
如本文所使用的，用于电介质层或光致抗蚀剂的术语“沉积”或“层压”可以表示多种方法。非典型的面板级工艺可以包括干法膜层压。替代地，可以使用狭缝涂覆、喷墨印刷(喷墨)或其它方法。如本文所使用的，用于金属的术语“沉积”或“层压”可以包括多种方法。工艺可以包括金属箔层压、溅射或化学气相沉积(CVD)。可以例如通过使用来自第三方的电镀金属或通过向金属施加电镀工艺来电镀金属。
如本文所使用的，术语“金属箔”可以包括裸金属片、在其至少一侧上涂覆有粘合剂的金属、或包括一片金属和金属的至少一侧上的电介质材料的复合材料。如本文所使用的，术语“蚀刻”是指用于创建封装迹线的蚀刻方法。可以使用湿法化学蚀刻或干法蚀刻工艺。
如本文所使用的，术语“部件附接”是指将无源或有源部件附接到封装迹线。示例性部件附接方法包括：利用无铅焊锡(例如，SnIn、SnBi、SAC305、SnAg、SAC405、SnCu)进行焊接；使用各向异性导电膜(ACF)、各向异性导电膏(ACP)或允许粘合和电连接的导电有机材料进行附接；或引线接合。每种部件附接工艺都可以包括增加的处理，以允许进行部件附接。
如本文所使用的，术语“管芯安装/附接”是指硅或诸如存储器、多芯片单元(MCU)、中央处理单元(CPU)或无线器件(无线电)等的其它半导体管芯的附接。附接方法可以包括由ACF来附接(如果ACF接合处的电阻允许其使用)、如“部件附接”工艺所描述的使用焊接材料来焊接、或引线接合。
如果无源或有源部件没有焊锡，则封装制造工艺可以包括焊锡凸块生成子流程，以形成具有焊锡凸块的封装，例如如图5A中所示。可以使用已知的封装焊锡凸块生成流程。如果无源或有源部件包括焊锡，则可能不需要焊锡凸块生成。可以将无源或有源部件焊接到封装。可以使用通过C4-回流或热压接合(TCB)进行焊接，例如如图5B中所示。
根据迹线中使用的材料，可能有益的是利用与迹线金属不同的金属来覆盖迹线的引线接合区(例如，耦合到迹线的引线接合焊盘)。可以使用工艺来在引线接合焊盘上创建表面抛光，以便允许创建可靠的引线接合。 这种工艺可以包括引线接合焊盘限定光刻和金属沉积，金属沉积可以是(但不限于)溅射或电镀。可以去除来自光刻的光致抗蚀剂，例如如图3A所示。可以将无源或有源部件引线接合到封装，例如如图3B中所示。
使用ACF工艺，可以层压封装上的无源或有源部件或附接区域。使用ACP工艺，可以在需要时喷射液体膏，例如如图8A和图8B所示。可以将无源或有源部件压到ACP区域上，并且可以对这些区域进行固化，以便将部件固定在适当位置，例如如图8C中所示。
可以在面板或晶片级制造工艺中使用不同附接方法的组合。
术语“弹性体”是指诸如PDMS、丁基橡胶、LET7、聚氨酯、高伸长PI或高伸长聚对苯二甲酸乙二醇酯(PET)。牺牲材料可以包括可以从弹性体去除的诸如PI、PET或热剥离薄膜等的材料。可以根据要实施的剥除工艺来从工业中可用的剥除材料中选择剥除材料。注意，本文中被称为弹性体的材料可以包括可弯曲的电介质材料，例如PI。PI是可弯曲但通常不可拉伸的。
图10是示出可以包括本文论述的器件或可以至少部分地实施在该器件上的示例性计算机系统1000机器的框图。计算机系统1000可以是计算设备。在示例中，机器可以作为独立设备进行操作或者可以连接(例如，经由蜂窝网络)到其它机器。在联网部署中，机器可以在服务器-客户端网络环境中以服务器或客户端机器的身份进行操作，或者它可以在对等(或分布式)网络环境中用作对等机器。此外，尽管仅示出了单个机器，但术语“机器”也应被认为包括单独或联合执行一组(或多组)指令以执行本文论述的方法中的任何一种或多种的机器的任何集合。
示例性计算机系统1000可以包括处理器1002(例如，中央处理单元(CPU)、图形处理单元(GPU)或两者)、主存储器1004和静态存储器1006，它们经由互连1008(例如，链路、总线等)来相互通信。计算机系统1000还可以包括视频显示单元1010、字母数字输入设备1012(例如，键盘)和用户界面(UI)导航设备1014(例如，鼠标)。在示例中，视频显示单元1010、输入设备1012和UI导航设备1014为触摸屏显示器。计算机系统1000可以另外包括存储设备1016(例如，驱动单元)、信号发生设备1018(例如，扬声器)、输出控制器1032、电源管理控制器1034和网 络接口设备1020(其可以包括一个或多个天线1030、收发器或其它无线通信硬件或与它们操作性通信)以及诸如GPS传感器、罗盘、位置传感器、加速度计或其它传感器的一个或多个传感器1028。天线1030可以耦合到网络1026。系统1000的任何物品可以包括构建在本文论述的面板上的基板。
示例和注释
可以通过几个示例来描述本主题内容。
示例1可以包括或使用主题内容(例如装置、方法、用于执行动作的模块、或包括指令的设备可读存储器，指令在被设备执行时能够使设备执行动作)，例如可以包括或使用(1)在面板上沉积第一弹性体材料，(2)在弹性体材料上层压迹线材料，(3)处理迹线材料以使迹线材料图案化成一个或多个迹线以及一个或多个接合焊盘，(4)将管芯附接到一个或多个接合焊盘，或(5)在一个或多个迹线、接合焊盘以及管芯上和周围沉积第二弹性体材料，以包封第一和第二弹性体材料中的一个或多个迹线以及一个或多个接合焊盘。
示例2可以包括或使用示例1的主题内容、或者可以任选地与示例1的主题内容组合以包括或使用，其中，处理迹线材料包括处理迹线材料以形成具有小于大约500纳米的厚度的迹线。
示例3可以包括或使用示例2的主题内容、或者可以任选地与示例2的主题内容组合以包括或使用：在将迹线材料层压在第一弹性体材料上之前在第一弹性体材料上设置第一迹线包封材料，或选择性去除第一迹线包封材料的部分以使第一迹线包封材料图案化。
示例4可以包括或使用示例3的主题内容、或者可以任选地与示例3的主题内容组合以包括或使用：在一个或多个迹线上设置第二迹线包封材料，或选择性去除第二迹线包封材料的部分。
示例5可以包括或使用示例1-4的至少其中之一的主体内容、或者可以任选地与示例1-4的至少其中之一的主题内容组合以包括或使用：从面板释放第一弹性体材料，或者在释放第一弹性体材料之后对可弯曲且可拉伸的器件进行分割。
示例6可以包括或使用示例1或示例5的主题内容、或者可以任选地与示例1或示例5的主题内容组合以包括或使用，其中，处理迹线材料包 括处理迹线材料以形成具有大约500纳米与二十五微米之间的厚度的迹线。
示例7可以包括或使用示例1-6的至少其中之一的主体内容、或者可以任选地与示例1-6的至少其中之一的主题内容组合以包括或使用，其中，将部件附接到一个或多个接合焊盘包括附接处于大约十与300微米厚之间的管芯。
示例8可以包括或使用示例1-7的至少其中之一的主体内容、或者可以任选地与示例1-7的至少其中之一的主题内容组合以包括或使用，其中，将部件附接到一个或多个接合焊盘包括将管芯引线接合到一个或多个接合焊盘。
示例9可以包括或使用示例1-7的至少其中之一的主体内容、或者可以任选地与示例1-7的至少其中之一的主题内容组合以包括或使用，其中，将部件附接到一个或多个接合焊盘包括将管芯焊接接合到一个或多个接合焊盘。
示例10可以包括或使用主题内容(例如装置、方法、用于执行动作的模块、或包括指令的设备可读存储器，指令在被设备执行时能够使设备执行动作)，例如可以包括或使用(1)在面板上沉积牺牲材料，(2)在牺牲材料上层压迹线材料，(3)处理迹线材料以使迹线材料图案化成一个或多个迹线以及一个或多个接合焊盘，(4)在一个或多个接合焊盘的第一侧将第一管芯附接到一个或多个接合焊盘，(5)将第一弹性体材料沉积在一个或多个迹线、一个或多个接合焊盘以及第一管芯上和周围，(6)从面板释放牺牲材料、一个或多个迹线、一个或多个接合焊盘、第一管芯和第一弹性体材料，(7)去除牺牲材料，或(8)将第二弹性体材料沉积在一个或多个迹线、一个或多个接合焊盘以及第一弹性体材料上，以包封第一和第二弹性体材料中的一个或多个迹线以及一个或多个接合焊盘。
示例11可以包括或使用示例10的主题内容、或者可以任选地与示例10的主题内容组合以包括或使用，其中，处理迹线材料包括处理迹线材料以形成具有小于大约500纳米的厚度的迹线。
示例12可以包括或使用示例11的主题内容、或者可以任选地与示例11的主题内容组合以包括或使用：在将迹线材料层压在牺牲材料上之前在牺牲材料上设置第一迹线包封材料，或者选择性去除第一迹线包封材料的 部分以使第一迹线包封材料图案化。
示例13可以包括或使用示例12的主题内容、或者可以任选地与示例12的主题内容组合以包括或使用：在一个或多个迹线上设置第二迹线包封材料，或选择性去除第二迹线包封材料的部分。
示例14可以包括或使用示例10-13的至少其中之一的主体内容、或者可以任选地与示例10-13的至少其中之一的主题内容组合以包括或使用：在释放第一弹性体材料之后对可弯曲且可拉伸的器件进行分割。
示例15可以包括或使用示例10和14的至少其中之一的主体内容、或者可以任选地与示例10和14的至少其中之一的主题内容组合以包括或使用，其中，处理迹线材料包括处理迹线材料以形成具有大约500纳米与二十五微米之间的厚度的迹线。
示例16可以包括或使用示例10-15的至少其中之一的主体内容、或者可以任选地与示例10-15的至少其中之一的主题内容组合以包括或使用，其中，将第一管芯附接到一个或多个接合焊盘包括附接处于大约十与三百微米厚之间的管芯。
示例17可以包括或使用示例10-16的至少其中之一的主体内容、或者可以任选地与示例10-16的至少其中之一的主题内容组合以包括或使用，其中，将第一管芯附接到一个或多个接合焊盘包括将第一管芯引线接合到一个或多个接合焊盘。
示例18可以包括或使用示例10-16的至少其中之一的主体内容、或者可以任选地与示例10-16的至少其中之一的主题内容组合以包括或使用，其中，将第一管芯附接到一个或多个接合焊盘包括将第一管芯焊接接合到一个或多个接合焊盘。
示例19可以包括或使用示例10-18的至少其中之一的主体内容、或者可以任选地与示例10-18的至少其中之一的主题内容组合以包括或使用：在一个或多个接合焊盘的与一个或多个接合焊盘的第一侧相反的第二侧处将第二管芯附接到一个或多个接合焊盘中的接合焊盘。
示例20可以包括或使用主题内容(例如装置、方法、用于执行动作的模块、或包括指令的设备可读存储器，指令在被设备执行时能够使设备执行动作)，例如可以包括或使用弹性体基板、包封在弹性体基板中的多个 蜿蜒迹线、包封在弹性体基板中的多个焊接合盘，其中多个接合焊盘中的接合焊盘通过多个蜿蜒迹线中的蜿蜒迹线、包封在弹性体基板中的具有大约十与三百微米之间的厚度的可弯曲电子管芯、或将管芯耦合到接合焊盘的电接合件而耦合。
示例21可以包括或使用示例20的主题内容、或者可以任选地与示例20的主题内容组合以包括或使用，其中，迹线小于500纳米厚，并且其中，装置还包括具有处于弹性体的弹性模量与机械支撑迹线的蜿蜒迹线的弹性模量之间的弹性模量的材料。
示例22可以包括或使用示例21的主题内容、或者可以任选地与示例21的主题内容组合以包括或使用，其中，所述材料设置在迹线的两个相对侧上。
示例23可以包括或使用示例21的主题内容、或者可以任选地与示例21的主题内容组合以包括或使用，其中，所述材料仅设置在迹线的一侧上。
示例24可以包括或使用示例21的主题内容、或者可以任选地与示例21的主题内容组合以包括或使用，其中，所述材料包围迹线。
示例25可以包括或使用示例20-24的至少其中之一的主体内容、或者可以任选地与示例20-24的至少其中之一的主题内容组合以包括或使用，其中，弹性体包括聚二甲基硅氧烷(PDMS)，并且迹线包括铜。
示例26可以包括或使用示例20-25的至少其中之一的主体内容、或者可以任选地与示例20-25的至少其中之一的主题内容组合以包括或使用，其中，电接合件包括引线接合。
示例27可以包括或使用示例20-25的至少其中之一的主体内容、或者可以任选地与示例20-25的至少其中之一的主题内容组合以包括或使用，其中，管芯为倒装芯片管芯，并且电接合件包括焊接接合。
示例28可以包括或使用示例20-25的至少其中之一的主体内容、或者可以任选地与示例20-25的至少其中之一的主题内容组合以包括或使用，其中，引线接合包括各向异性导电膏(ACP)或各向异性导电膜(ACF)接合。
示例29可以包括或使用示例21-28的至少其中之一的主体内容、或者可以任选地与示例21-28的至少其中之一的主题内容组合以包括或使用，其中，所述材料包括PI。
示例30可以包括或使用主题内容(例如装置、方法、用于执行动作的模块、或包括指令的设备可读存储器，指令在被设备执行时能够使设备执行动作)，例如可以包括或使用(1)在基板上沉积释放层，(2)在释放层上图案化光致抗蚀剂，(3)在经图案化的光致抗蚀剂与释放层之间设置第一导电材料，(4)去除光致抗蚀剂，(5)在第一导电材料上和周围设置第一弹性体，(6)释放释放层，或(7)在第一导电材料和第一弹性体上设置第二弹性体以包封第一与第二弹性体之间的第一导电材料。
示例31可以包括或使用示例30的主题内容、或者可以任选地与示例30的主题内容组合以包括或使用：在使光致抗蚀剂图案化之前在释放层上溅射第二导电材料。
示例32可以包括或使用示例31的主题内容、或者可以任选地与示例31的主题内容组合以包括或使用：在使光致抗蚀剂图案化之前在经溅射的第二导电材料上沉积第三导电材料。
示例33可以包括或使用示例32的主题内容、或者可以任选地与示例32的主题内容组合以包括或使用：在使光致抗蚀剂图案化之前在第三导电材料上设置蚀刻停止和粘附层。
示例34可以包括或使用示例33的主题内容、或者可以任选地与示例33的主题内容组合以包括或使用：在将第一弹性体设置在第一导电材料上和周围之前去除第二导电材料、第三导电材料和粘附层的部分，并且其中，将第一弹性体设置在第一导电材料上和周围包括将第一弹性体设置在第一、第二和第三导电材料的未去除的部分上和周围。
示例35可以包括或使用示例34的主题内容、或者可以任选地与示例34的主题内容组合以包括或使用，其中，使光致抗蚀剂图案化包括使光致抗蚀剂图案化以提供蜿蜒迹线图案的形状的第一、第二和第三导电材料。
示例36可以包括或使用主题内容(例如装置、方法、用于执行动作的模块、或包括指令的设备可读存储器，指令在被设备执行时能够使设备执行动作)，例如可以包括或使用(1)在基板上沉积释放层，(2)在释放层上设置具有处于第一导电材料与弹性体的弹性模量之间的弹性模量的第一材料，(3)在第一材料上沉积第一导电材料，(4)在第一导电材料上使抗蚀剂材料图案化，(5)去除第一导电材料的未被抗蚀剂材料保护的部 分，(6)去除抗蚀剂材料，(7)去除第一材料的位于第一导电材料之间的部分，(8)在第一材料上和周围设置第一弹性体，(9)释放释放层，或(10)在第一材料和第一弹性体上设置第二弹性体以包封第一与第二弹性体之间的第一导电材料和第一材料。
示例37可以包括或使用示例36的主题内容、或者可以任选地与示例36的主题内容组合以包括或使用：在去除第一材料的部分之前，在第一材料和第一导电材料上设置具有处于第一导电材料与第一弹性体的弹性模量之间的弹性模量的第二材料。
示例38可以包括或使用示例37的主题内容、或者可以任选地与示例37的主题内容组合以包括或使用，其中，去除第一材料的部分包括在第二材料的部分上设置掩模材料、去除第一和第二材料的未被掩模保护的位置处的部分、以及去除掩模。
示例39可以包括或使用示例36-39的至少其中之一的主体内容、或者可以任选地与示例36-39的至少其中之一的主题内容组合以包括或使用：在将第一导电材料沉积在第一材料上之前，在第一材料上沉积第二导电材料。
以上具体实施方式包括对附图的引用，附图形成具体实施方式的一部分。附图通过说明的方式示出了可以实践本文所述方法、装置和系统的具体实施例。这些实施例在本文中也被称为“示例”。这种示例可以包括除了所示或所述的那些元件之外的元件。然而，本发明人还想到仅提供所示或所述的那些元件的示例。此外，本发明人还想到使用关于本文所示或所述的特定示例(或其一个或多个方面)或关于其它示例(或其一个或多个方面)所示或所述的那些元件(或其一个或多个方面)的任意组合或置换的示例。
在本文中，如专利文献中常用的那样，使用术语“一”来包括一个或多于一个，而与“至少一个”或“一个或多个”的任何其它实例或使用无关。在本文中，除非另有陈述，否则使用术语“或”来指示非排他的或，以使“A或B”包括“A但没有B”、“B但没有A”以及“A和B”。在本文中，术语“包括”和“其中”用作相应术语“包括”和“其中”的通俗英语等价表述。同样，在以下权利要求中，术语“包括”是开放式的，即，包括除了在权利要求中这种术语之后所列出的那些元件之外的元件的 系统、设备、物品、组成、成分或工艺仍然被认为落在该权利要求的范围内。此外，在以下权利要求中，术语“第一”、“第二”和“第三”等仅用作标记，并且并不是要对其对象施加数值要求。
如本文所使用的，在指代附图标记时使用的“-”(破折号)在前一段落中论述的非排他意义中表示破折号所指示的范围内的所有元件的“或”。例如，103A-B表示范围{103A，103B}中的元件的非排他性“或”，从而103A-103B包括“103A但没有103B”、“103B但没有103A”以及“103A和103B”。
以上描述旨在进行说明而非进行限制。例如，可以彼此组合地使用上述示例(或其一个或多个方面)。例如，本领域的普通技术人员在阅读以上描述时可以使用其它实施例。提供摘要以符合37C.F.R.§1.72(b)，以允许读者迅速确认技术公开的性质。在理解了所提交的摘要并不是要用于限制或解释权利要求的范围或含义的情况下提交摘要。而且，在以上具体实施方式中，可以将各种特征组合在一起以精简公开内容。这不应被解释为意图表示未要求保护的公开特征对任何权利要求而言是必要的。相反，发明主题内容可以存在于特定公开实施例的部分特征。因此，在每个权利要求依靠其自身作为单独实施例并且考虑到这种实施例可以采用各种组合或排列的形式彼此组合的情况下，将以下权利要求并入具体实施方式中作为示例或实施例。因此，应当参考所附权利要求、以及为这种权利要求赋予权利的等同物的完整范围来确定本发明的范围。

Claims (7)

1.一种电子装置，包括：
弹性体基板；
包封在所述弹性体基板中的多个蜿蜒迹线；
包封在所述弹性体基板中的多个接合焊盘，其中，所述多个接合焊盘中的接合焊盘通过所述多个蜿蜒迹线中的蜿蜒迹线而电耦合；
与所述弹性体基板不同的机械支撑材料，所述机械支撑材料的弹性模量处于所述弹性体基板的弹性模量与所述蜿蜒迹线的弹性模量之间，所述机械支撑材料位于所述蜿蜒迹线与所述弹性体基板之间，所述机械支撑材料与所述蜿蜒迹线和所述弹性体基板接触，并且所述机械支撑材料被所述弹性体基板包封；
包封在所述弹性体基板中的具有十到三百微米之间的厚度的可弯曲的电子管芯；以及
将所述电子管芯耦合到所述接合焊盘的电接合件。
2.根据权利要求1所述的电子装置，其中，所述迹线小于500纳米厚。
3.根据权利要求2所述的电子装置，其中，所述机械支撑材料设置在所述迹线的两个相对侧上。
4.根据权利要求2所述的电子装置，其中，所述机械支撑材料设置在所述迹线的仅一侧上。
5.根据权利要求2所述的电子装置，其中，所述机械支撑材料包围所述迹线。
6.根据权利要求1-5中的任一项所述的电子装置，其中，所述弹性体包括聚二甲基硅氧烷(PDMS)，并且所述迹线包括铜。
7.根据权利要求6所述的电子装置，其中，所述机械支撑材料包括聚酰亚胺、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯和聚烯烃合成油中的至少一种。
CN201480003748.5A 2014-07-11 2014-07-11 可弯曲并且可拉伸的电子器件和方法 Active CN105431292B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/046395 WO2016007175A1 (en) 2014-07-11 2014-07-11 Bendable and stretchable electronic devices and methods

Publications (2)

Publication Number Publication Date
CN105431292A CN105431292A (zh) 2016-03-23
CN105431292B true CN105431292B (zh) 2018-06-08

Family

ID=55064633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480003748.5A Active CN105431292B (zh) 2014-07-11 2014-07-11 可弯曲并且可拉伸的电子器件和方法

Country Status (9)

Country Link
US (1) US10204855B2 (zh)
EP (1) EP3172048A4 (zh)
JP (1) JP6195399B2 (zh)
KR (1) KR101691485B1 (zh)
CN (1) CN105431292B (zh)
BR (1) BR112015015380A2 (zh)
SG (1) SG11201610371TA (zh)
TW (1) TWI614815B (zh)
WO (1) WO2016007175A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105431292B (zh) 2014-07-11 2018-06-08 英特尔公司 可弯曲并且可拉伸的电子器件和方法
TWI592956B (zh) * 2015-06-25 2017-07-21 Wafer Mems Co Ltd Core inductor production methods
US20170344055A1 (en) * 2016-05-25 2017-11-30 Intel Corporation Structural brace for electronic circuit with stretchable substrate
WO2018097518A1 (ko) * 2016-11-24 2018-05-31 주식회사 아모그린텍 평판 케이블 제조 방법
CN108538799B (zh) 2017-03-02 2024-02-27 弗莱克斯有限公司 互连部件和互连组件
KR102030235B1 (ko) * 2017-06-15 2019-10-10 고려대학교 세종산학협력단 신축성 기판 구조체 및 그 제조방법, 신축성 디스플레이 및 그 제조방법 그리고 신축성 디스플레이 사용방법
WO2019070541A1 (en) 2017-10-03 2019-04-11 Juno Therapeutics, Inc. HPV-SPECIFIC BINDING MOLECULES
MX2020010460A (es) * 2018-04-05 2021-01-29 Juno Therapeutics Inc Receptores de células t, y células diseñadas que expresan los mismos.
US10985484B1 (en) 2018-10-01 2021-04-20 Flex Ltd. Electronic conductive interconnection for bridging across irregular areas in a textile product
FR3087936B1 (fr) * 2018-10-24 2022-07-15 Aledia Dispositif electronique
CN109686769B (zh) * 2018-12-25 2020-09-08 深圳市华星光电技术有限公司 可拉伸显示装置的制作方法及可拉伸显示装置
CN112020239B (zh) * 2019-05-29 2021-07-27 北京梦之墨科技有限公司 一种电子电路及电子电路制作方法
TWI798901B (zh) 2021-10-29 2023-04-11 財團法人工業技術研究院 電路裝置及其製造方法以及電路系統
TWI815553B (zh) * 2022-07-14 2023-09-11 友達光電股份有限公司 線路結構

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681695A (zh) * 2006-09-06 2010-03-24 伊利诺伊大学评议会 在用于可拉伸电子元件的半导体互连和纳米膜中的受控弯曲结构

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437437B1 (ko) 1994-03-18 2004-06-25 히다치 가세고교 가부시끼가이샤 반도체 패키지의 제조법 및 반도체 패키지
KR20050023442A (ko) * 2002-07-26 2005-03-09 콸콤 인코포레이티드 와이어 본딩영역 어레이 패키지에서 소형의 최소 다이를수용하기 위한 방법
TWI241000B (en) * 2003-01-21 2005-10-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabricating method thereof
US7057116B2 (en) 2003-06-02 2006-06-06 Intel Corporation Selective reference plane bridge(s) on folded package
WO2005067044A1 (en) * 2004-01-12 2005-07-21 Infineon Technologies Ag A method for connecting a die assembly to a substrate in an integrated circuit and a semiconductor device comprising a die assembly
JP4527991B2 (ja) 2004-01-28 2010-08-18 株式会社日立製作所 マルチチップモジュールの製造方法
JP2005311321A (ja) 2004-03-22 2005-11-04 Sharp Corp 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール
KR101429098B1 (ko) * 2004-06-04 2014-09-22 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
US8217381B2 (en) * 2004-06-04 2012-07-10 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
GB0505826D0 (en) * 2005-03-22 2005-04-27 Uni Microelektronica Ct Vsw Methods for embedding of conducting material and devices resulting from said methods
US20070123963A1 (en) * 2005-11-29 2007-05-31 Peter Krulevitch Method for producing flexible, stretchable, and implantable high-density microelectrode arrays
US7914842B1 (en) 2006-02-10 2011-03-29 Second Sight Medical Products, Inc Method of manufacturing a flexible circuit electrode array
US20080188020A1 (en) * 2007-02-05 2008-08-07 Kuo Wei-Min Method of LED packaging on transparent flexible film
KR100887475B1 (ko) 2007-02-26 2009-03-10 주식회사 네패스 반도체 패키지 및 그 제조방법
TW200921873A (en) 2007-11-09 2009-05-16 Powertech Technology Inc Chip-to-substrate interconnection device with wire-bonding
US8097926B2 (en) * 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
JP5646492B2 (ja) 2008-10-07 2014-12-24 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 伸縮可能な集積回路およびセンサアレイを有する装置
WO2010086033A1 (en) 2009-01-30 2010-08-05 Interuniversitair Microelektronica Centrum Vzw Stretchable electronic device
WO2010086416A1 (en) 2009-01-30 2010-08-05 Imec Stretchable electronic device
DE102009031568A1 (de) 2009-06-29 2010-12-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Erzeugung eines elektronischen Systems, Verfahren zur Erzeugung einer Freiformfläche mit einem solchen System, sowie elektronisches System und Freiformflächen mit einem solchen System
TWI442530B (zh) 2009-10-14 2014-06-21 Advanced Semiconductor Eng 封裝載板、封裝結構以及封裝載板製程
US8569894B2 (en) * 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8525340B2 (en) 2010-06-11 2013-09-03 Premitec, Inc. Flexible electronic devices and related methods
TWI508252B (zh) 2011-11-18 2015-11-11 Iridium Medical Technology Co Ltd 非平面晶片組件
TWI517274B (zh) 2012-03-21 2016-01-11 矽品精密工業股份有限公司 晶圓級半導體封裝件之製法及其晶圓級封裝基板之製法
US8895864B2 (en) * 2012-03-30 2014-11-25 Nokia Corporation Deformable apparatus and method
CN105431292B (zh) 2014-07-11 2018-06-08 英特尔公司 可弯曲并且可拉伸的电子器件和方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681695A (zh) * 2006-09-06 2010-03-24 伊利诺伊大学评议会 在用于可拉伸电子元件的半导体互连和纳米膜中的受控弯曲结构

Also Published As

Publication number Publication date
SG11201610371TA (en) 2017-01-27
WO2016007175A1 (en) 2016-01-14
US20160284630A1 (en) 2016-09-29
TW201606880A (zh) 2016-02-16
KR101691485B1 (ko) 2017-01-02
EP3172048A4 (en) 2018-04-18
JP2016527730A (ja) 2016-09-08
TWI614815B (zh) 2018-02-11
CN105431292A (zh) 2016-03-23
KR20160021071A (ko) 2016-02-24
BR112015015380A2 (pt) 2017-07-11
JP6195399B2 (ja) 2017-09-13
EP3172048A1 (en) 2017-05-31
US10204855B2 (en) 2019-02-12

Similar Documents

Publication Publication Date Title
CN105431292B (zh) 可弯曲并且可拉伸的电子器件和方法
CN104253105B (zh) 半导体器件和形成低廓形3d扇出封装的方法
CN103325727B (zh) 形成扇出封装体叠层器件的半导体方法和器件
CN103165477B (zh) 形成垂直互连结构的方法和半导体器件
CN103383923B (zh) 用于应用处理器和存储器集成的薄3d扇出嵌入式晶片级封装(ewlb)
CN102637608B (zh) 半导体器件和形成用于3d fo‑wlcsp的垂直互连结构的方法
CN105206592B (zh) 扇出型封装的结构和制作方法
JP2019512168A (ja) シリコン基板に埋め込まれたファンアウト型の３ｄパッケージ構造
CN107910305B (zh) 一种圆片级背金芯片的封装结构及其封装方法
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
CN106169466A (zh) 半导体封装组件及其制造方法
CN107195607B (zh) 一种芯片封装方法及芯片封装结构
CN103681537A (zh) 晶片封装体及其形成方法
CN102157476A (zh) 具有单侧基板设计的半导体封装及其制造方法
JP2016146395A (ja) 半導体装置の製造方法及び半導体装置
CN103178035A (zh) 半导体封装
CN108292628A (zh) 全模制周边堆叠封装设备
CN101252092B (zh) 多芯片封装结构及其制作方法
CN106252346A (zh) 指纹传感器模组及其制作方法
US8835219B2 (en) Device contact, electric device package and method of manufacturing an electric device package
US20230299027A1 (en) Structure and method for semiconductor packaging
CN106252345A (zh) 指纹传感器模组及其制作方法
JP2011108733A (ja) 半導体装置及びその製造方法
CN206558502U (zh) 指纹传感器模组
CN206558501U (zh) 指纹传感器模组

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220217

Address after: California, USA

Patentee after: EXO IMAGING Inc.

Address before: California, USA

Patentee before: INTEL Corp.

TR01 Transfer of patent right