KR101691485B1 - 굽힘 및 펼침이 가능한 전자 장치들 및 방법들 - Google Patents

굽힘 및 펼침이 가능한 전자 장치들 및 방법들 Download PDF

Info

Publication number
KR101691485B1
KR101691485B1 KR1020157017041A KR20157017041A KR101691485B1 KR 101691485 B1 KR101691485 B1 KR 101691485B1 KR 1020157017041 A KR1020157017041 A KR 1020157017041A KR 20157017041 A KR20157017041 A KR 20157017041A KR 101691485 B1 KR101691485 B1 KR 101691485B1
Authority
KR
South Korea
Prior art keywords
trace
traces
bond pads
die
elastomeric
Prior art date
Application number
KR1020157017041A
Other languages
English (en)
Other versions
KR20160021071A (ko
Inventor
알레잔드로 레반데르
타티아나 안드리우쉬첸코
데이비드 스테이네스
마우로 코브린스키
알렉산더 알레크소브
딜란 세네비라트네
자비에르 소토 곤잘레즈
스리니바스 피에탐바람
라피퀼 이슬람
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20160021071A publication Critical patent/KR20160021071A/ko
Application granted granted Critical
Publication of KR101691485B1 publication Critical patent/KR101691485B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23B—TURNING; BORING
    • B23B5/00—Turning-machines or devices specially adapted for particular work; Accessories specially adapted therefor
    • B23B5/16—Turning-machines or devices specially adapted for particular work; Accessories specially adapted therefor for bevelling, chamfering, or deburring the ends of bars or tubes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/283—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polysiloxanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0283—Stretchable printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/50—Properties of the layers or laminate having particular mechanical properties
    • B32B2307/54—Yield strength; Tensile strength
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/726—Permeability to liquids, absorption
    • B32B2307/7265—Non-permeable
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2439/00—Containers; Receptacles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0715—Polysiloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2924/15791—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Micromachines (AREA)
  • Structure Of Printed Boards (AREA)
  • Switches With Compound Operations (AREA)

Abstract

본 명세서에는 펼침 및 굽힘이 가능한 디바이스를 포함할 수 있는 시스템들 및 방법들이 일반적으로 논의된다. 일 예에 따르면, 하나의 방법은, (1) 패널 상에 제1 엘라스토머 재료를 퇴적하는 단계, (2) 제1 엘라스토머 재료 상에 트레이스 재료를 라미네이팅하는 단계, (3) 트레이스 재료를 처리하여, 트레이스 재료를 하나 이상의 트레이스들 및 하나 이상의 본드 패드들로 패터닝하는 단계, (4) 하나 이상의 본드 패드들에 다이를 부착하는 단계, 또는 (5) 하나 이상의 트레이스들, 본드 패드들 및 다이 상에 및 그 주위에 제2 엘라스토머 재료를 퇴적하여, 하나 이상의 트레이스들 및 하나 이상의 본드 패드들을 제1 및 제2 엘라스토머 재료들에 캡슐화하는 단계를 포함할 수 있다.

Description

굽힘 및 펼침이 가능한 전자 장치들 및 방법들{BENDABLE AND STRETCHABLE ELECTRONIC APPARATUSES AND METHODS}
예들은 일반적으로 굽힘 및 펼침이 가능한 전자 디바이스들 및 방법들에 관한 것이다.
전자 디바이스 패키지들은 통상적으로 단단하다. 이러한 패키지를 더 유연하게 함으로써 전자 디바이스는 다양한 패키지 형태 인자들에 집적될 수 있다. 패키지를 더 유연하게 함으로써, 더 많은 애플리케이션들에 수월하게 통합되도록 패키지가 다양한 윤곽들을 따를 수 있다.
반드시 축척대로 도시되는 것은 아닌 도면들에서, 유사한 번호들은 상이한 관점들에서 유사한 컴포넌트들을 기술할 수 있다. 상이한 문자 접미사들을 갖는 유사한 번호들은 유사한 컴포넌트들의 상이한 사례들을 나타낼 수 있다. 도면들은 본 문헌에 논의되는 다양한 실시예들을, 제한으로가 아니지만 예로, 일반적으로 도시한다.
도 1a, 1b, 1c, 1d, 1e, 1f, 1g, 1h, 1i, 1j, 1k 및 1l은, 하나 이상의 실시예들에 따라, 도전성 상호접속을 형성하는 공정의 블럭도들을 도시한다.
도 2a, 2b, 2c, 2d, 2e, 2f, 2g, 2h, 2i, 2j, 2k, 2l, 2m, 2n, 2o 및 2p는, 하나 이상의 실시예들에 따라, 도전성 상호접속을 형성하는 다른 공정의 블럭도들을 도시한다.
도 3a, 3b, 3c 및 3d는, 하나 이상의 실시예들에 따라, 컴포넌트를 와이어 본딩하는 공정의 블럭도들을 도시한다.
도 4는, 하나 이상의 실시예들에 따라, "4"로 표기되는 화살표들의 방향에서 도 3d의 디바이스의 평면 관점 블럭도를 도시한다.
도 5a, 5b, 5c 및 5d는, 하나 이상의 실시예들에 따라, 플립 칩 컴포넌트를 첨부하거나 또는 탑재하는 공정을 도시한다.
도 6은, 하나 이상의 실시예들에 따라, 펼침 및 굽힘이 가능한 디바이스를 만드는 패널 레벨 공정의 흐름도를 도시한다.
도 7은, 하나 이상의 실시예들에 따라, 펼침 및 굽힘이 가능한 디바이스를 만드는 다른 패널 레벨 공정의 흐름도를 도시한다.
도 8a, 8b 및 8c는, 하나 이상의 실시예들에 따라, 디바이스에 컴포넌트를 ACF 또는 ACP 본딩하는 공정의 블럭도들을 도시한다.
도 9a, 9b, 9c 및 9d는, 하나 이상의 실시예들에 따라, 개별 캡슐화가 상이한 도전성 트레이스들의 블럭도들을 도시한다.
도 10은 컴퓨터 시스템의 일 예를 도시한다.
본 개시내용에서의 예들은 일반적으로 펼침 및 굽힘이 가능한 전자 디바이스들 및 방법들에 관한 것이다.
새로운, 웨어러블 컴퓨팅 애플리케이션들은, 굽힘이 가능한 다이 주변에 구축될 수 있는 바와 같이, 유연한(예를 들어, 굽힘 및 펼침이 가능한) 전자 패키지들에 의해 가능하게 될 수 있다. 그러나, 현재 해결책들은 굽힘이 가능한 패키지들 또는 펼침이 가능한 금속 상호접속들을 함께가 아니라 별도로 포함하고 있다.
본 개시내용은, 다른 것들 중에서, 하나 이상의 엘라스토머 재료들에 임베드되는 굽힘이 가능하고 얇은(예를 들어, 300 마이크로미터 또는 더 얇은) 다이를 고려한다. 이러한 다이는 펼침이 가능한 상호접속에 접속될 수 있다. 패키지들(예를 들어, 디바이스들)은, 본 명세서에 논의되는 바와 같이, 다이 또는 다른 컴포넌트들과 함께 펼침 및 굽힘이 가능한 전자 패키지들을 포함할 수 있다. 본 명세서에 논의되는 디바이스는 웨어러블 전자 시스템을 제공할 수 있다. 이러한 디바이스는, 예를 들어, 표면의 윤곽에 따르도록, 의류에 부착될 수 있거나 또는 피부나 다른 만곡된 표면에 직접 부착될 수 있다. 다이는 일반적으로 굽힘이 불가능할 수 있다. 이러한 다이는 그것이 임베드되는 시스템의 전체 유연성에 그 단단함이 실질적으로 영향을 주지 않는 사이즈가 될 수 있다.
본 명세서에 사용되는 바와 같이 "컴포넌트(component)"라는 용어는 일반적으로, 다이, 또는 저항, 트랜지스터, 인덕터, 커패시터, 디지털 로직, 발광 엘리먼트 등과 같은 다른 전기적 또는 전자적 아이템을 말한다. 다이는, 굽힘이 가능하도록, 300 마이크로미터보다 적을 수 있다(예를 들어, 100 마이크로미터 두께보다 적음). 추가적으로 또는 대안적으로, 다이는 그것이 임베드되는 시스템의 유연성에 사소하게만 영향을 주도록 사이즈가 되거나 또는 형상화될 수 있다. 패시브 타입들의 논-다이 컴포넌트들(저항, 인덕터, 커패시터 등)은 일반적으로 150 마이크로미터 두께이거나 더 두껍고, 약 250, 300 또는 500 마이크로미터 두께 또는 더 두꺼운 표준 두께를 갖는다. 센서 컴포넌트들은 통상적으로 약 200 마이크로미터 내지 약 1.5 밀리미터 두께 사이이다. LED들 또는 LD들(Laser Diodes)은 통상적으로 센서 컴포넌트들과 대략 동일한 두께이다. 커넥터 컴포넌트들 등은 통상적으로 적어도 600 마이크로미터 두께로, 매우 평평한(ultra-flat) 커넥터들이 통상적으로 약 900 마이크로미터 내지 약 1.5 밀리미터 두께이다.
디바이스는, 본 명세서에 논의되는 바와 같이, PI(PolyImide)를 캡슐화 재료로서 사용하지만, 굽힘만이 가능하고 펼짐이 불가능하거나 또는 펼침이 가능하지만 굽힘이 불가능한 굽힘 또는 펼침이 가능한 시스템에 알려진 해결책을 개선할 수 있다. 본 명세서에 사용되는 바와 같이, 굽힘 가능한이란 회전(rotation)을 의미하고 펼침 가능한이란 연장(elongation)을 의미한다. 본 명세서에 논의되는 바와 같은 디바이스는, 유연한 디바이스를 얻도록 PDMS(PolyDiMethylSiloxane)에 임베드되는 그들에게 간단한 센서들(예를 들어, 저항 온도 센서)이 설계되는 금속 라인들만을 포함하는 기존 디바이스에 대한 개선을 제공할 수 있는데, 본 명세서에 논의되는 디바이스들은, 다이(예를 들어, 굽힘 가능한 다이)를 포함하는 것에 의해서와 같이, 단지 온도 감지 능력보다 많은 기능성을 제공할 수 있기 때문이다. 또한, 본 명세서에 논의되는 바와 같은 공정들은 디바이스들의 제조가능성을 제공하도록 축척될 수 있다.
본 명세서에 논의되는 하나 이상의 디바이스들의 이점은, 습기 내성이 있거나 또는 그에 대한 일부 충격력을 흡수하는 유연한 재료에 컴포넌트를 캡슐화하는 것에 의해서와 같이, 환경적 영향(예를 들어, 다른 것들 중에서, 부식, 습기, 산소, 날씨, 충격 또는 다른 힘)으로부터 컴포넌트를 보호하는 것을 포함할 수 있다. 이러한 이점들은 생체에 적합한 디바이스를 여전히 제공하면서도 얻어질 수 있다.
디바이스를 웨이퍼 레벨로 및 패널 레벨로 제작하는 공정이 본 명세서에 논의된다. 트레이스들이 더 두꺼운(예를 들어, 약 500 나노미터 내지 약 10 마이크로미터 또는 더 두꺼운) 디바이스를 구성하는 하나 이상의 웨이퍼 레벨 공정들 및 트레이스들이 더 얇은(예를 들어, 약 100 나노미터 내지 약 500 나노미터) 디바이스를 구성하는 하나 이상의 웨이퍼 레벨 공정들이 본 명세서에 논의된다. 도 1a-1l은 트레이스들이 더 두꺼운 디바이스를 제작하는 하나 이상의 공정들의 작업들을 상세화하고, 도 2a-2p는 트레이스들이 더 얇은 디바이스를 제작하는 하나 이상의 공정들의 작업들을 상세화한다. 더 두꺼운 트레이스들은 더 얇은 트레이스들보다 더 낮은 저항을 제공할 수 있다. 더 얇은 트레이스들은 더 꺼운 트레이스들보다 더 높은 저항을 가질 수 있다. 트레이스들을 캡슐화제(encapsulant) 상에 또는 내에 둠으로써 더 얇은 트레이스들에 기계적 지지물이 제공될 수 있다. 이러한 캡슐화제는 디바이스의 트레이스와 유연한 기판(예를 들어, 엘라스토머)의 단단함 사이인 단단함(예를 들어, 탄성율)을 포함할 수 있다.
다이 또는 컴포넌트 부착 또는 제1 엘라스토머 캡슐화 이후 기판 캐리어(예를 들어, 웨이퍼)로부터 패키지 구조가 분리될 수 있게 하는 릴리즈 방법이 또한 본 명세서에 논의된다.
패널 레벨 공정 흐름은, 엘라스토머와 트레이스 재료 사이인 탄성율을 갖는 재료와 같은, 재료에 의한 개별 트레이스들의 일부 또는 전부 캡슐화를 포함할 수 있거나 또는 전혀 포함하지 않을 수 있다. 다이 또는 다른 컴포넌트가 탑재되거나 또는 부착된 이후 및 제1 엘라스토머 캡슐화 이후, 본 명세서에 논의되는 릴리즈 방법들에 의해 패키지 레이어들이 캐리어 패널로부터 릴리즈될 수 있다.
패널 및 웨이퍼 레벨 공정들 모두, 예를 들어, 와이어 본딩 또는 솔더 부착을 포함하여, 다이 또는 다른 컴포넌트를 부착하는 적어도 2개의 상이한 방법들을 포함할 수 있다.
간략화를 위해, 다른 금속들 또는 전기 접속들을 제공할 수 있는 다른 도전성 재료들이 사용될 수 있지만, 트레이스 재료는 구리를 포함하는 것으로 가정될 것이다. 구리는 본질적으로 "뻣뻣한(stiff)" 재료이다(즉, 구리의 탄성 범위는 통상적으로 0.5% 응력(strain) 또는 연장(elongation) 미만임). 이러한 뻣뻣한 재료로 제작된 트레이스들이 펼침 또는 굽힘 가능하게 하려면, 펼침 또는 굽힘 능력을 달성하도록 2D 스프링을 일반적으로 복제하는 바와 같이, 트레이스들이 "구불구불(meandering)"할 수 있다. 다른 트레이스 재료가 사용될 수 있고, 유사한 설계들 또는 심지어 곧은 트레이스들이 트래이스 재료의 속성에 따라 사용될 수 있다는 점이 이해될 것이다.
또한, PDMS(PolyDiMethylSiloxane)가 엘라스토머로서 표시되는 경우, Viton®, 부틸 고무, 또는 폴리우레탄과 같은 다른 엘라스토머 재료들이 사용될 수 있다는 점이 이해될 것이다. PDMS는, 우수한 원형 재료(prototyping material)이고, 본 명세서에서는 가능한 엘라스토머 재료로서 논의된다.
이러한 논의는 패널 레벨 공정들이 후속되는 웨이퍼 레벨 공정들의 논의로 시작된다. 하나 이상의 실시예들에 따른 장치들, 시스템들 또는 공정들의 보다 상세한 것들을 설명하기 위해 이제 도면들을 참조할 것이다.
도 1a, 1b, 1c, 1d, 1e, 1f, 1g, 1h, 1i, 1j, 1k 및 1l은, 하나 이상의 실시예들에 따라, 두꺼운 도전성 상호접속을 형성하는 공정들을 도시한다.
도 1a는, 하나 이상의 실시예들에 따라, 기판(102), 기판 상의 산화물 레이어(104), 및 산화물 레이어(104) 상의 증착 재료(106)(예를 들어, 구리)의 레이어를 포함하는 디바이스(100A)의 블럭도이다. 증착 재료(106)는 기판(102) 및 산화물 레이어(104)를 릴리즈하는 릴리즈 레이어를 제공할 수 있다. 증착 재료(106)는 산화물 레이어(104) 상에 퇴적될 수 있다. 하나 이상의 실시예들에서, 기판(102)은 실리콘을 포함할 수 있고, 산화물 레이어(104)는 열 실리콘 산화물을 포함할 수 있다.
도 1b는, 하나 이상의 실시예들에 따라, 증착 재료(106) 상에 도전성 재료(108)가 있는, 디바이스(100A)를 포함하는 디바이스(100B)를 도시한다. 도전성 재료(108)는 구리 또는 다른 재료를 포함할 수 있다. 도전성 재료(108)는 그 상에 전기도금용 시드(seed)를 제공할 수 있다. 도전성 재료(108)는 비교적 밀도가 높은 금속을 포함할 수 있다.
도 1c는, 하나 이상의 실시예들에 따라, 도전성 재료(108) 상에 금속 레이어(110)가 있는, 디바이스(100B)를 포함하는 디바이스(100C)를 도시한다. 금속 레이어(110)는 도전성 재료(108) 상에 전기도금될 수 있다. 금속 레이어(110)는, 릴리즈 공정 동안과 같이, 그 상에 또는 그 위에 놓이는 아이템들에 대한 기계적 안정성을 제공할 수 있다.
도 1d는, 하나 이상의 실시예들에 따라, 그 상에 에치 스톱 레이어(112) 및 접착 레이어(114)가 있는, 디바이스(100C)를 포함하는 디바이스(100D)를 도시한다. 접착 레이어(114)는 스퍼터링될 수 있다. 접착 레이어(114)는, 구리, 티타늄 또는 크롬과 같은 금속을 포함할 수 있다. 접착 레이어(114)는 그에게 도전성 재료를 본딩하기에 좋은 매체를 제공할 수 있다. 도 1e는, 하나 이상의 실시예들에 따라, 그 상에 패터닝 재료(116)(예를 들어, 포토 레지스트)가 놓이는, 디아비스(100D)를 포함하는 디바이스(100E)를 도시한다. 패터닝 재료(116)는 디바이스의 전기적 상호접속들의 형상과 정도를 정의하는데 도움을 줄 수 있다. 패터닝 재료(116)는 펼침 또는 굽힘이 가능한 구불구불한 상호접속들을 제공하도록 패터닝될 수 있다. 패터닝 재료(116)는 그 사이에 형성될 상호접속들보다 더 두꺼울 수 있다.
도 1f는, 하나 이상의 실시예들에 따라, 패터닝 재료(116)에서의 갭에 도전성 재료(118)가 놓이는, 디바이스(100E)를 포함하는 디바이스(100F)를 도시한다. 도전성 재료(118)는 비교적 두꺼울 수 있다(예를 들어, 500 나노미터 두께보다 더 큼). 도 1g는, 하나 이상의 실시예들에 따라, 패터닝 재료(116)가 제거된, 디바이스(100F)를 포함하는 디바이스(100G)를 도시한다. 패터닝 재료(116)는 애쉬(ash) 또는 솔벤트(solvent)를 사용하여 제거될 수 있다.
도 1h는, 하나 이상의 실시예들에 따라, 접착 레이어(114) 및 에치 스톱 레이어(112)의 일부가 제거된, 디바이스(100G)를 포함하는 디바이스(100H)를 도시한다. 접착 레이어(114)는, 웨트 또는 드라이 에칭에 의해서와 같이, 제거될 수 있다. 도 1i는, 하나 이상의 실시예들에 따라, 그 상에 엘라스토머 재료(120)가 놓이는, 디바이스(100H)를 포함하는 디바이스(100I)를 도시한다. 엘라스토머 재료(120)는 도전성 재료(118)를 커버할 수 있거나 또는 이를 캡슐화하는데 도움이 될 수 있다. 엘라스토머 재료(120)는 엘라스토머 재료(120) 외부의 환경으로부터의 보호를 제공할 수 있다. 엘라스토머 재료(120)는 굽힘 및 펼침이 가능할 수 있다. 엘라스토머 재료(120)는, 엘라스토머 재료에 더 분명한 형상을 부여하는 바와 같이, 경화될 수 있다. 엘라스토머 재료(120)는 내부에 임베드되는 엘라스토머 재료(120)의 것보다 탄성율이 적은 입자들을 포함할 수 있다. 이러한 입자들은 디바이스에서 응력이 어떻게 분산되는지에 영향을 줄 수 있다. 하나 이상의 예들에서, 이러한 입자들은, 실리카, 또는 엘라스토머 재료(120)의 탄성율보다 탄성율이 적은 다른 재료를 포함할 수 있다.
도 1j는, 하나 이상의 실시예들에 따라, 기판(102) 및 산화물 레이어(104)가 제거된, 디바이스(100I)를 포함하는 디바이스(100J)를 도시한다. 기판(102) 및 산화물 레이어(104)는, 디바이스(100I)를 물에 담그는 것(bathing)에 의해서와 같이, 산화물 레이어(104)를 물에 노출시키는 것에 의해서와 같이, 제거될 수 있다. 도 1k는, 하나 이상의 실시예들에 따라, 증착 재료(106), 도전성 재료(108) 및 금속 레이어(110)가 제거된, 디바이스(100J)를 포함하는 디바이스(100K)를 도시한다. 증착 재료(106), 도전성 재료(108) 및 금속 레이어(110)는, 디바이스(100J)로부터 이들을 드라이 또는 웨트 에칭하는 것에 의해서와 같이, 제거될 수 있다.
도 1l은, 하나 이상의 실시예들에 따라, 그 상에 엘라스토머 재료(122)가 놓인, 디바이스(100K)를 포함하는 디바이스(100L)을 도시한다. 엘라스토머 재료(122)는 엘라스토머 재료(120)와 동일하거나 또는 상이한 재료를 포함할 수 있다. 엘라스토머 재료(122) 및 엘라스토머 재료(120)는, 도전성 상호접속들(예를 들어, 접착 레이어(114) 및 도전성 재료(118)를 포함하는 도전체들) 또는 이러한 도전체 상호접속들에 전기적으로 연결되는 임의의 다이들 또는 컴포넌트들을 전부 또는 일부 캡슐화할 수 있다.
도 2a, 2b, 2c, 2d, 2e, 2f, 2g, 2h, 2i, 2j, 2k, 2l, 2m, 2n, 2o 및 2p는, 하나 이상의 실시예들에 따라, 얇은 도전성 상호접속을 형성하는 공정을 도시한다.
도 2a는, 하나 이상의 실시예들에 따라, 기판(202), 및 기판(202) 상에 놓이는 릴리즈 레이어(204)를 포함하는 디바이스(200A)의 블럭도를 도시한다. 도 2b는, 하나 이상의 실시예들에 따라, 릴리즈 레이어(204) 상에 PI(PolyImide)(206)가 있는, 디바이스(200A)를 포함하는 디바이스(200B)의 블럭도를 도시한다. PI(206)는 스핀 온 될 수 있다. PI(206)는 경화될 수 있다.
도 2c는, 하나 이상의 실시예들에 따라, 그 상에 접착 레이어(208) 및 시드 레이어(210)가 놓인, 디바이스(200B)를 포함하는 디바이스(200C)의 블럭도를 도시한다. 시드 레이어(210)는 접착 레이어(208)에 접착하는 금속을 포함할 수 있다. 접착 레이어(208)는, 구리, 티타늄 또는 크롬과 같은, 금속을 포함할 수 있다. 도 2d는, 하나 이상의 실시예들에 따라, 시드 레이어(210) 상에 도전성 재료(212)가 퇴적된, 디바이스(200C)를 포함하는 디바이스(200D)의 블럭도를 도시한다. 도전성 재료(212)는, 다른 것들 중에서, 구리, 알루미늄 또는 금과 같은 금속, 또는 다른 도전성 재료를 포함할 수 있다.
도 2e는, 하나 이상의 실시예들에 따라, 도전성 재료(212) 상에 포토 레지스트(214)가 패터닝된, 디바이스(200D)를 포함하는 디바이스(200E)의 블럭도를 도시한다. 포토 레지스트(214)는 에칭 공정이 수행된 이후 도전성 재료(212)가 남을 곳을 정의할 수 있다. 포토 레지스트(214)는 도전성 재료(212)의 에칭이 수행된 이후 구불구불한 트레이스를 생성하도록 패터닝될 수 있다. 도 2f는, 하나 이상의 실시예들에 따라, 드라이 또는 웨트 에칭이 수행된 이후, 디바이스(200E)를 포함하는 디바이스(200F)의 블럭도를 도시한다. 웨트 또는 드라이 에칭은, 포토 레지스트(214)에 의해 커버되지 않는 시드 레이어(210) 또는 도전성 재료(212)의 부분들을 제거할 수 있다.
도 2g는, 하나 이상의 실시예들에 따라, 포토 레지스트(214)가 제거된, 디바이스(200F)를 포함하는 디바이스(200G)의 블럭도를 도시한다. 포토 레지스트(214)는 애쉬 블라스트(ash blast) 또는 솔벤트를 사용하여 제거될 수 있다. 도 2h는, 하나 이상의 실시예들에 따라, 접착 레이어(208)이 드라이 또는 웨트 에칭된, 디바이스(200G)를 포함하는 디바이스(200H)의 블럭도를 도시한다. 이러한 에칭은, 접착 레이어(208)를 타겟으로 하고 도전성 재료(212) 또는 시드 레이어(210)를 타겟으로 하지 않는 선택적 에칭 공정을 포함할 수 있다.
도 2i는, 하나 이상의 실시예들에 따라, 그 상에 다른 PI(206)가 스핀된, 디바이스(200H)를 포함하는 디바이스(200I)의 블럭도를 도시한다. PI(206)는 도전성 재료(212)를 커버하도록(예를 들어, 선택적으로 커버하도록) 스핀 온될 수 있다. PI(206)는 구불구불한 트레이스들(예를 들어, 에칭 이후 접착 레이어(208), 시드 레이어(210) 및 도전성 재료(212)를 포함하는 트레이스들)을 커버하도록 배치될 수 있다. PI(206)는 트레이스의 위치를 고려하지 않고 대부분의 디바이스(200H)를 커버하도록 디바이스(200H)에 비선택적 스핀 온될 수 있다.
도 2j는, 하나 이상의 실시예들에 따라, 그 상에 하드 마스크(214)가 놓인, 디바이스(200I)를 포함하는 디바이스(200J)의 블럭도를 도시한다. 하드 마스크(214)는 PI 에칭 공정들 또는 재료들에 내성이 있을 수 있다. 도 2k는, 하나 이상의 실시예들에 따라, 그 상의 트레이스들에 대해 포토 레지스트(216)가 선택적으로 패터닝된, 디바이스(200J)를 포함하는 디바이스(200K)의 블럭도를 도시한다. 포토 레지스트(216)는, PI(206) 상에 있는 하드 마스크(214) 및 디바이스(200K)의 트레이스 상에 있는 하드 마스크(214)를 하드 마스크 에칭 공정으로부터 보호하도록 패터닝될 수 있다.
도 2l은, 하나 이상의 실시예들에 따라, 하드 마스크 에칭 및 포토 레지스트 스트립 공정이 수행된 이후, 디바이스(200K)를 포함하는 디바이스(200L)의 블럭도를 도시한다. 하드 마스크 에칭 공정은 포토 레지스트(216)에 의해 보호되지 않는 하드 마스크(214)를 제거할 수 있다. 포토 레지스트 스트립 공정은 디바이스(200L)로부터 포토 레지스트(216)을 제거할 수 있다. 도 2m은, 하나 이상의 실시예들에 따라, PI 에칭 공정이 수행된 이후, 디바이스(200L)을 포함하는 디바이스(200M)의 블럭도를 도시한다. PI 에칭 공정은 하드 마스크(214)에 의해 보호되지 않는 PI(206)를 제거할 수 있다. PI(206)를 에칭함으로써, 디바이스의 굽힘가능성 또는 펼침가능성이 개선될 수 있다. 이는 PI의 탄성율이 엘라스토머 재료의 것보다 커지는 것에 일부 기인한다.
도 2n은, 하나 이상의 실시예들에 따라, 하드 마스크(214)가 제거된, 디바이스(200M)를 포함하는 디바이스(200N)의 블럭도를 도시한다. 하드 마스크(214)는 선택적 드라이 또는 웨트 에칭 공정을 사용하여 제거될 수 있다. 도 2o는, 하나 이상의 실시예들에 따라, 그 상에 엘라스토머 재료(218)가 있는, 디바이스(200N)을 포함하는 디바이스(200O)의 블럭도이다. 엘라스토머 재료(218)는 적어도 일부가 안에 놓일 트레이스에 대한 굽힘 및 펼침 가능한 매체를 제공할 수 있다. 엘라스토머 재료(218)는 바깥쪽 환경 외부의 환경으로부터 디바이스(200O)의 컴포넌트에 대한 일부 보호를 제공할 수 있다.
도 2p는, 하나 이상의 실시예들에 따라, 기판(202) 및 릴리즈 레이어(204)가 제거되고 그 상에 다른 엘라스토머 재료(220)가 놓인, 디바이스(200O)를 포함하는 디바이스(200P)의 블럭도를 도시한다. 엘라스토머 재료(220)는 엘라스토머 재료(218)과 동일한 또는 상이한 엘라스토머 재료일 수 있다. 엘라스토머 재료(220) 및 엘라스토머 재료(218)는 디바이스의 트레이스를 캡슐화(예를 들어, 전부 캡슐화)할 수 있다.
본 개시내용은 유연한(예를 들어, 굽힘 및 펼침이 가능한) 디바이스 내의 금속 라인들의 제조 및 릴리즈에 대한 공정 흐름들을 제시한다. 두꺼운 도전성 재료는 더 낮은 라인 저항들 및 더 적은 공정 단계들에 대해 유리할 수 있다. 얇은 도전성 재료는, 도전성 재료를 균열 또는 파괴로부터 보호하는데 도움이 되는 바와 같은, PI의 기계적 지지물을 포함할 수 있다. 하나 이상의 실시예들에서, PI는 트레이스들만을 (예를 들어, 적어도 부분적으로) 둘러싸고, 이에 따라 디바이스가 유연함을 유지하게 한다.
도 3a, 3b, 3c 및 3d는, 하나 이상의 실시예들에 따라, 디바이스에 컴포넌트를 와이어 본딩하는 공정의 블럭도들을 도시한다. 도 3a는, 하나 이상의 실시예들에 따라, 기판(302), 릴리즈 레이어(304), 하나 이상의 와이어 본드 부착 패드들(306), 또는 하나 이상의 트레이스들(308)을 포함하는 디바이스(300A)의 블럭도를 도시한다. 트레이스들(308)은, 도 1a-1l 또는 도 2a-2p를 참조하여 설명된 공정들을 사용하여 각각 생성될 수 있는 바와 같은, 두꺼운 또는 얇은 트레이스들일 수 있다. 트레이스들(308)은, 예를 들어, 도 9a, 9b, 9c 또는 9d에 도시되는 바와 같이, 한 쪽, 양 쪽, 전부 PI에 의해 캡슐화될 수 있거나, 또는 PI에 의해 전혀 캡슐화되지 않을 수 있다.
도 3b는, 하나 이상의 실시예들에 따라, 와이어(310)를 통해 하나 이상의 본드 부착 패드들(306)에 접착되는 컴포넌트(314)를 갖는 디바이스(300A)의 블럭도를 도시한다. 컴포넌트(314)는 그 상에 놓이는 하나 이상의 본드 패드들(312)을 포함할 수 있다. 와이어(310)는 본드 부착 패드(306) 및 본드 패드(312)에 솔더링될 수 있거나 또는 다른 방식으로 전기적으로 및 기계적으로 본드될 수 있다. 컴포넌트(314)는, 다른 것들 중에서, 저항, 인덕터, 커패시터, 트랜스포머, 자기 디바이스, 트랜스듀서, 센서, 안테나 또는 검출기와 같은 패시브 전기 컴포넌트, 다른 것들 중에서, 트랜지스터, 발진기, 다이오드, IC(Integrated Circuit)(예를 들어, 다이), 광전자 디바이스 또는 전원과 같은 액티브 전기 컴포넌트를 포함할 수 있다. 이러한 컴포넌트는, 다른 것들 중에서, 단말, 커넥터, 케이블 조립체, 압전 디바이스, 결정, 공진기, 스위치, 히트 싱크 또는 팬과 같은 전기기계적 컴포넌트를 포함할 수 있다.
도 3c는, 하나 이상의 실시예들에 따라, 그 상에 엘라스토머 재료(316)가 퇴적된, 디바이스(300B)를 포함하는 디바이스(300C)의 블럭도를 도시한다. 엘라스토머 재료(316)는 디바이스(300C)의 아이템들 상에 또는 주변에 놓일 수 있다. 도 3d는, 하나 이상의 실시예들에 따라, 기판(302) 및 릴리즈 레이어(304)가 제거되고 그 상에 엘라스토머 재료(318)가 놓인, 디바이스(300C)를 포함하는 디바이스(300D)의 블럭도를 도시한다. 엘라스토머 재료(316)는 엘라스토머 재료(318)과 동일하거나 또는 상이할 수 있다. 와이어 본딩된 와이어는, 디바이스의 탄성율에 대해 본질적으로 순 변화(net change)를 갖지 않는 엘라스토머 재료에 의해 펼침 및 굽힘이 가능할 수 있다.
도 4는, 하나 이상의 실시예들에 따라, "4"로 표기되는 화살표들의 방향에서 도 3d의 디바이스(300D)의 평면 관점 블럭도를 도시한다.
도 5a, 5b, 5c 및 5d는, 하나 이상의 실시예들에 따라, 디바이스에 플립 칩 컴포넌트를 솔더 본딩하는 공정의 블럭도들을 도시한다. 도 5a는, 하나 이상의 실시예들에 따라, 기판(502), 릴리즈 레이어(504), 하나 이상의 플립 칩 부착 패드들(506) 또는 하나 이상의 트레이스들(508)을 포함하는 디바이스(500A)의 블럭도를 도시한다. 트레이스들(508)은, 도 1a-1l 또는 도 2a-2p를 참조하여 설명된 공정들을 사용하여 각각 생성될 수 있는 바와 같은, 두꺼운 또는 얇은 트레이스들일 수 있다. 솔더 볼(510)은 컴포넌트가 부착 패드(506)에 솔더링될 수 있도록 부착 패드(506) 상에 놓일 수 있다. 트레이스들(508)은, 예를 들어, 도 9a, 9b, 9c 또는 9d에 도시되는 바와 같이, 한 쪽, 양 쪽, 전부 PI에 의해 캡슐화될 수 있거나, 또는 PI에 의해 전혀 캡슐화되지 않을 수 있다.
도 5b는, 하나 이상의 실시예들에 따라, 솔더 볼(510)을 통해 하나 이상의 본드 부착 패드들(506)에 솔더링되는 컴포넌트(514)를 갖는 디바이스(500A)의 블럭도를 도시한다. 컴포넌트(514)는 그 상에 놓이는 하나 이상의 본드 패드들(512)을 포함할 수 있다. 컴포넌트(514)는 컴포넌트(314)와 유사할 수 있다. 컴포넌트(514)(또는 314)는, 굽힘가능하게 되거나, 또는 디바이스(500A)의 전체 유연성에 심각하게 영향을 주지 않도록 사이즈가 되거나 형상화될 수 있도록, 얇을 수 있다(예를 들어, 100 마이크로미터 두께 미만임). 다이의 두께가 감소함에 따라, 균열 이전의 달성가능한 굽힘 반경이 감소된다. 다이는 실리콘 또는 다른 반도체를 포함할 수 있다. 다이는 상부에 유전체 및 상호접속 스택을 포함할 수 있다. 다이의 백사이드(backside)는, 굽힘 동안 다이의 구조적 무결성을 향상시키는 바와 같은, 금속(예를 들어, 구리)으로 코팅될 수 있다.
도 5c는, 하나 이상의 실시예들에 따라, 그 상에 엘라스토머 재료(516)가 퇴적된, 디바이스(500B)를 포함하는 디바이스(500C)의 블럭도를 도시한다. 엘라스토머 재료(516)는 디바이스(500C)의 아이템들 상에 또는 주변에 놓일 수 있다. 도 5d는, 하나 이상의 실시예들에 따라, 기판(502) 및 릴리즈 레이어(504)가 제거되고 그 상에 엘라스토머 재료(518)가 놓인, 디바이스(500C)를 포함하는 디바이스(500D)의 블럭도를 도시한다. 엘라스토머 재료(516)는 엘라스토머 재료(518)과 동일하거나 또는 상이한 재료일 수 있다.
도 6은, 하나 이상의 실시예들에 따라, 패널 레벨 공정들에 대한 흐름도를 도시한다. 도시된 바와 같은 공정(600)은: 작업 602에서 엘라스토머를 퇴적하는 것; 작업 604에서 트레이스 재료를 라미네이팅하는 것; 작업 606에서 금속 포일 타입을 판정하는 것; 작업 608에서 트레이스 리소그래피를 수행하는 것; 작업 610에서, 금속 포일의 타입에 따라, 상부 캡슐화가 수행될 수 있는 것, 작업 610, 612 또는 614에서 트레이스 에칭이 수행될 수 있는 것, 또는 작업 610 또는 614에서 하부 캡슐화 에칭이 수행될 수 있는 것; 작업 616에서 컴포넌트가 부착될 수 있는 것; 작업 618에서 엘라스토머가 퇴적될 수 있는 것; 작업 620에서 패널로부터 웨이퍼가 릴리즈될 수 있는 것; 및 작업 622에서 패키지가 개별화되고 종료될 수 있는 것을 포함한다.
작업 602에서는, 엘라스토머가 기판 상에 또는 기판 상의 릴리즈 레이어 상에 퇴적될 수 있다. 트레이스 재료는 작업 604에서 엘라스토머 재료 상에 라미네이팅될 수 있다. 트레이스 위에, 아래에, 트레이스를 둘러싸며 트레이스가 PI를 포함할 것인지 또는 트레이스 주변에 PI를 전혀 포함하지 않을 것인지와 같은, 금속 포일 타입은 606에서 판정될 수 있다. 606에서의 작업은 두꺼운 트레이스를 사용할 것인지 또는 얇은 트레이스를 사용할 것인지를 판정하는 것을 포함할 수 있다. 도 9a에 도시된 바와 같은 트레이스를 포함하는 일 실시예에서는, 트레이스 재료를 패터닝하는 트레이스 에칭이 수행될 수 있다. 도 9b 또는 9d에 도시된 바와 같은 트레이스를 포함하는 일 실시예에서는, 트레이스 라미네이션 이전에 PI가 퇴적 및 에칭될 수 있다. 도 9c 또는 9d에 도시된 바와 같은 트레이스를 포함하는 일 실시예에서는, PI가 트레이스 위에 퇴적되어 선택적으로 에칭될 수 있다.
작업 616에서의 컴포넌트 부착은, 도 3a-3d에 도시된 바와 같은, 와이어 본딩, 도 5a-5d에 도시된 바와 같은, 플립 칩 부착, 또는, 도 8a-8c에 도시된 바와 같은, AFC 또는 ACP 부착을 포함할 수 있다. 작업 618에서는, 컴포넌트 또는 패널의 트레이스 위 또는 주변 등에, 엘라스토머의 다른 레이어가 퇴적될 수 있다. 620에서의 작업은 캐리어 패널의 엘라스토머를 필링 오프(peeling off)하는 것을 포함할 수 있다. 620에서의 작업은 패널로부터 엘라스토머를 화학적으로 또는 광학적으로 디본딩(debonding)하는 것을 포함할 수 있다. 작업 622에서의 패키지 개별화(singulation)는 패널로부터 패키지를 레이저 또는 톱(saw) 컷팅하는 것을 포함할 수 있다.
도 7은, 하나 이상의 실시예들에 따라, 패널 레벨 디바이스 제조 공정에 대한 흐름도를 도시한다. 도시된 바와 같은 공정(700)은: 작업 702에서 희생 재료를 퇴적하는 것; 작업 704에서 트레이스 재료를 라미네이팅하는 것; 작업 706에서 금속 포일 타입을 판정하는 것; 작업 708에서 트레이스 리소그래피를 수행하는 것; 작업 706에서의 금속 포일의 타입에 따라, 작업 710에서 상부 캡슐화가 수행될 수 있는 것, 작업 710, 712 또는 714에서 트레이스 에칭이 수행될 수 있는 것, 또는 작업 710 또는 714에서 하부 캡슐화 에칭이 수행될 수 있는 것; 작업 716에서 컴포넌트가 부착될 수 있는 것; 작업 718에서 엘라스토머가 퇴적될 수 있는 것; 작업 720에서 패널로부터 웨이퍼가 릴리즈될 수 있는 것; 작업 722에서 디바이스의 백사이드에 컴포넌트가 부착될 수 있는 것; 작업 724에서 다른 엘리먼트가 퇴적될 수 있는 것; 및 작업 726에서 패키지가 개별화되고 종료될 수 있는 것을 포함한다.
작업 702에서는, 희생 재료가 캐리어 패널 상의 릴리즈 레이어 상에 놓일 수 있다. 작업 704에서는 트레이스 재료가 희생 재료 상에 라미네이팅될 수 있다. 트레이스 위에, 아래에, 트레이스를 둘러싸며 트레이스가 PI를 포함할 것인지 또는 트레이스 주변에 PI를 전혀 포함하지 않을 것인지와 같은, 금속 포일 타입은 706에서 판정될 수 있다. 706에서의 작업은 두꺼운 트레이스를 사용할 것인지 또는 얇은 트레이스를 사용할 것인지를 판정하는 것을 포함할 수 있다. 도 9a에 도시된 바와 같은 트레이스를 포함하는 일 실시예에서는, 트레이스 재료를 패터닝하는 트레이스 에칭이 수행될 수 있다. 도 9b 또는 9d에 도시된 바와 같은 트레이스를 포함하는 일 실시예에서는, 트레이스 라미네이션 이전에 PI가 퇴적 및 에칭될 수 있다. 도 9c 또는 9d에 도시된 바와 같은 트레이스를 포함하는 일 실시예에서는, PI가 트레이스 위에 퇴적되어 선택적으로 에칭될 수 있다.
작업 716에서의 컴포넌트 부착은, 도 3a-3d에 도시된 바와 같은, 와이어 본딩, 도 5a-5d에 도시된 바와 같은, 플립 칩 부착, 또는, 도 8a-8c에 도시된 바와 같은, AFC 또는 ACP 부착을 포함할 수 있다. 작업 718에서는, 컴포넌트 또는 패널의 트레이스 위 또는 주변 등에, 엘라스토머의 레이어가 퇴적될 수 있다. 공정(700)은 패널로부터 웨이퍼를 릴리즈한 이후 희생 재료를 제거하는 것을 포함할 수 있다.
720에서의 작업은, 디본드 재료로서 희생 재료를 사용하는 것, 또는 디본드 재료 상에 희생 재료를 배치하는 것을 포함할 수 있다. 이러한 디본드 재료는 패널과 엘라스토머 사이의 우수한 접착을 허용할 수 있다. 그러나, (열 디본드의 경우에) 특정 온도 또는 광학적 조사(예를 들어, 광학적 디본드에서의 자외선 광)에서, 디본드 재료는 그 접착 속성들이 감소될 수 있고, 디본드 재료 상의 엘라스토머 또는 희생 재료가 패널로부터 제거될 수 있다. 광학적 디본드가 사용되면 패널은 디본드 광이 통과하도록 투명일 수 있다(예를 들어, 이러한 패널은, 다른 재료들 중에서, 유리 또는 투명 폴리머를 포함할 수 있음).
722에서의 작업은, 희생 재료에 접속되었던 디바이스의 사이드 상에 컴포넌트를 부착하는 것을 포함할 수 있다. 디바이스의 이러한 사이드는 작업 716에서 컴포넌트가 부착되었던 사이드와 반대일 수 있다. 724에서의 작업은 작업 718에서 퇴적된 엘라스토머와 동일하거나 또는 상이한 엘라스토머를 퇴적하는 것을 포함할 수 있다. 작업 726에서의 패키지 개별화는 패널로부터 패키지를 레이저 또는 톱 컷팅하는 것을 포함할 수 있다.
도 8a는, 하나 이상의 실시예들에 따라, 기판 캐리어(802)(예를 들어, 패널 또는 웨이퍼 캐리어), 릴리즈 레이어(804), 하나 이상의 전기적 상호접속들(806) 및 그 상에 놓이는 도전성 접착 재료(808)을 포함할 수 있는 디바이스(800A)의 블럭도를 도시한다. 도전성 접착 재료(808)은 ACF나 ACP, 또는 다른 액체 도전성 재료를 포함할 수 있다. 도 8b는 도 8a에서 "8B"로 표기되는 화살표에 의해 표시되는 바와 같은 시점에서 디바이스(800A)를 도시한다. 도 8c는 도전성 접착 재료(808)에 컴포넌트(810)가 접착된 이후의 디바이스(800A)를 도시한다. 컴포넌트(810)는 도전성 접착 재료(808) 상에 놓일 수 있으며, 도전성 접착 재료(808)는 이러한 재료 및 이에 부착된 컴포넌트(810)를 굳히도록 경화될 수 있다.
도 9a, 9b, 9c 및 9d는, 하나 이상의 실시예들에 따라, 도 3a-3d, 4, 5a-5d 또는 8a-8c에 도시된 바와 같은, 트레이스 부분의 평면 단면도를 도시한다. 도 9a는 캡슐화를 포함하지 않는 트레이스(900A)의 블럭도를 도시한다. 트레이스(900A)는 도전성 재료(902)를 포함할 수 있다. 도 9b는 도전성 재료(902)의 상부 사이드 상에 캡슐화제(904)가 있는 트레이스(900B)의 블럭도를 도시한다. 도 9c는 도전성 재료(902)의 하부 사이드 상에 캡슐화제(904)가 있는 트레이스(900C)의 블럭도를 도시한다. 도 9d는 도전성 재료(902)의 상부 및 하부 사이드들 상에 캡슐화제(904)가 있는 트레이스(900D)의 블럭도를 도시한다. 트레이스는 전체 트레이스 또는 트레이스의 일부만을 둘러싸는 캡슐화제를 포함할 수 있다. 사용되는 캡슐화제의 양을 줄임으로써, 트레이스를 포함하는 디바이스의 탄성율이 증가될 수 있다. 캡슐화제는, 다른 것들 중에서, PI, PET(PolyEthylene Terephthalate), PEN(PolyEthylene Naphtalate) 또는 PO(PolyOlephine)를 포함할 수 있다.
본 명세서에 사용되는 바와 같이, 유전체 레이어 또는 포토 레지스트에 대해 사용되는 "퇴적(deposition)" 또는 "라미네이션(lamination)"이라는 용어는 다양한 방법들을 의미할 수 있다. 통상적인 패널 레벨 공정은 드라이 필름 라미네이션을 포함할 수 있다. 대안적으로, 슬릿 코팅(slit coating), 제트 프린팅(제팅)(jet-printing)(jetting) 또는 다른 방법이 사용될 수 있다. 본 명세서에 사용되는 바와 같이, 금속에 대한 "퇴적(deposition)" 또는 "라미네이션(lamination)"이라는 용어는 다양한 방법들을 포함할 수 있다. 공정들은, 금속 포일 라미네이션, 스퍼터링 또는 CVD(Chemical Vapor Deposition)을 포함할 수 있다. 금속은 제3자(a third party)로부터 도금된 금속을 사용하는 것 또는 금속에 도금 공정을 적용하는 것에 의해서와 같이 도금될 수 있다.
본 명세서에 사용되는 바와 같이, "금속 포일(metal foil)"이라는 용어는, 순수(bare) 금속 시트, 적어도 한 사이드에 접착체로 코팅된 금속, 또는 금속의 시트와 금속의 적어도 한 사이드 상의 유전체 재료를 포함하는 합성 재료를 포함할 수 있다. 본 명세서에 사용되는 바와 같이, "에치(etch)"라는 용어는 패키지 트레이스들을 생성하는 에칭 방법을 말한다. 웨트 케미컬 또는 드라이 에칭 공정이 사용될 수 있다.
본 명세서에 사용되는 바와 같이, "컴포넌트 부착(component attach)"이라는 용어는 패시브 또는 액티브 컴포넌트들을 패키지 트레이스들에 부착하는 것을 말한다. 예시적인 컴포넌트 부착 방법들은, 납이 없는 솔더(예를 들어, SnIn, SnBi, SAC305, SnAg, SAC405, SnCu)에 의한 솔더링; ACF(Anisotropic Conductive Film), ACP(Anisotropic Conductive Paste) 또는 접착 및 전기적 접속을 허용하는 도전성 유기 재료들을 사용하는 부착; 또는 와이어 본딩을 포함한다. 각각의 컴포넌트 부착 공정은 컴포넌트 부착을 허용하도록 부가되는 공정을 포함할 수 있다.
본 명세서에 사용되는 바와 같이, "다이 탑재/부착(die mount/attach)"라는 용어는, 다른 것들 중에서, 실리콘, 또는, 메모리, MCU(Multi-Chip Unit), CPU(Central Processing Unit) 또는 무선 디바이스(라디오)와 같은 다른 반도체 다이들의 부착을 말한다. 이러한 부착 방법들은, (ACF 조인트들의 저항이 그 사용을 허용하면) ACF에 의한 부착, "컴포넌트 부착(component attach)" 공정에 대해 설명된 바와 같은 솔더 재료들을 사용하는 솔더링, 또는 와이어 본딩을 포함할 수 있다.
패시브 또는 액티브 컴포넌트가 솔더를 갖지 않으면, 패키지 제조 공정은, 도 5a에 도시된 바와 같이, 솔더 범프들을 갖는 패키지를 형성하는 솔더 범핑 서브 플로우를 포함할 수 있다. 알려진 패키지 솔더 범핑 플로우가 사용될 수 있다. 패시브 또는 액티브 컴포넌트가 솔더를 포함하면, 솔더 범핑은 필요하지 않을 수 있다. 패시브 또는 액티브 컴포넌트는 패키지에 솔더링될 수 있다. 도 5b에 도시된 바와 같이, C4-리플로우 또는 TCB(Thermo-Compression-Bonding)에 의한 솔더링이 사용될 수 있다.
트레이스에 사용되는 재료에 따라, 트레이스의 와이어 본딩 영역(예를 들어, 트레이스에 연결되는 와이어 본딩 패드)을 트레이스 재료와 상이한 재료로 커버하는 것이 유익할 수 있다. 신뢰성있는 와이어 본드가 생성되는 것을 허용하도록 와이어 본드 패드 상에 표면 마감을 생성하는 프로세스가 사용될 수 있다. 이러한 프로세스는, 와이어 본드 패드 정의 리소그래피, 및 (이에 제한되는 것은 아니지만) 스퍼터링 또는 도금일 수 있는 금속 퇴적을 포함할 수 있다. 도 3a에 도시된 바와 같이, 리소그래피로부터의 포토 레지스트는 제거될 수 있다. 패시브 또는 액티브 컴포넌트는, 도 3b에 도시된 바와 같이, 패키지에 와이어 본딩될 수 있다.
ACF 공정을 사용하여, 패시브 또는 액티브 컴포넌트 또는 패키지 상의 부착 영역이 라미네이팅될 수 있다. ACP 공정을 사용하여, 도 8a 및 도 8b에 도시된 바와 같이, 액체 페이스트들이 분사될 수 있다. 패시브 또는 액티브 컴포넌트는 ACP 영역들 상으로 가압될 수 있고, 이러한 영역들은, 도 8c에 도시된 바와 같이, 컴포넌트를 자리에 고정시키도록 경화될 수 있다.
상이한 부착 방법들의 조합들이 패널 또는 웨이퍼 레벨 제조 공정에 사용될 수 있다.
"엘라스토머(elastomer)"라는 용어는, PDMS, 부틸 고무, Viton®, LET7, 폴리우레탄, 고 연장(high elongation) PI 또는 고 연장 PET(PolyEthylene Terephthalate)와 같은 재료들을 말한다. 희생 재료는, 다른 것들 중에서, 엘라스토머로부터 제거될 수 있는, PI, PET, 레발파(revalpha)와 같은 재료를 포함할 수 있다. 디본드 재료는 구현될 디본드 공정에 따라 산업에서 사용가능한 디본드 재료들로부터 선택될 수 있다. 본 명세서에서 엘라스토머로서 참조되는 재료들은 PI와 같은 굽힘 가능한 유전체 재료를 포함할 수 있다는 점에 주목하자. PI는 굽힘 가능하고 일반적으로 펼침 가능하지는 않는다.
도 10은 본 명세서에 논의되는 바와 같은 디바이스를 포함할 수 있거나 또는 이 상에 적어도 부분적으로 구현될 수 있는 예시적인 컴퓨터 시스템(1000) 머신을 도시하는 블럭도이다. 컴퓨터 시스템(1000)은 컴퓨팅 디바이스일 수 있다. 일 예에서, 머신은 단독형 디바이스로서 동작할 수 있거나 다른 머신들에 (예를 들어, 셀룰러 네트워를 통해) 접속될 수 있다. 네트워킹된 배열에서, 머신은 서버-클라이언트 네트워크 환경들에서의 서버 또는 클라이언트 머신의 자격으로 동작할 수 있거나, 피어 투 피어(peer-to-peer)(또는 분산형) 네트워크 환경들에서 피어 머신으로서 역할을 할 수 있다. 더욱이, 단일의 머신만이 도시되지만, "머신(machine)"이라는 용어는, 또한, 본 명세서에 논의되는 방법론들 중 임의의 하나 이상을 수행하는 명령어들의 세트(또는 다수 세트들)를 개별적으로 또는 공동으로 실행하는 머신들의 임의의 집합(collection)을 포함하는 것으로 간주되어야 할 것이다.
예시적인 컴퓨터 시스템(1000)은, 프로세서(1002)(예를 들어, CPU(Central Processing Unit), GPU(Graphics Processing Unit) 또는 양자 모두), 메인 메모리(1004) 및 스태틱 메모리(1006)을 포함할 수 있고, 이들은 상호접속(1008)(예를 들어, 링크, 버스 등)을 통해 상호 통신한다. 컴퓨터 시스템(1000)은, 비디오 디스플레이 유닛(1010), 영숫자 입력 디바이스(1012)(예를 들어, 키보드) 및 UI(User Interface) 네비게이션 디바이스(1014)(예를 들어, 마우스)를 더 포함할 수 있다. 일 예에서, 비디오 디스플레이 유닛(1010), 입력 디바이스(1012) 및 UI 네비게이션 디바이스(1014)는 터치 스크린 디스플레이일 수 있다. 컴퓨터 시스템(1000)은, 스토리지 디바이스(1016)(예를 들어, 드라이브 유닛), 신호 생성 디바이스(1018)(예를 들어, 스피커), 출력 제어기(1032), 전력 관리 제어기(1034), 및 (하나 이상의 안테나들(1030), 송수신기들 또는 다른 무선 통신 하드웨어를 포함하거나 이들과 동작가능하게 통신할 수 있는) 네트워크 인터페이스 디바이스(1020), 및 GPS 센서, 나침반, 위치 센서, 가속도계 또는 다른 센서와 같은 하나 이상의 센서들(1028)을 추가적으로 포함할 수 있다. 안테나들(1030)은 네트워크(1026)에 연결될 수 있다. 시스템(1000)의 아이템들 중 임의의 것은 본 명세서에 논의된 패널 상에 구축된 기판을 포함할 수 있다.
예들 및 주의사항들
본 대상은 여러 예들에 의해 설명될 수 있다.
예 1은, (1) 패널 상에 제1 엘라스토머 재료를 퇴적하는 것; (2) 엘라스토머 재료 상에 트레이스 재료를 라미네이팅하는 것; (3) 트레이스 재료를 처리하여, 트레이스 재료를 하나 이상의 트레이스들 및 하나 이상의 본드 패드들로 패터닝하는 것; (4) 하나 이상의 본드 패드들에 다이를 부착하는 것; 또는 (5) 하나 이상의 트레이스들, 본드 패드들 및 다이 상에 및 그 주위에 제2 엘라스토머 재료를 퇴적하여, 하나 이상의 트레이스들 및 하나 이상의 본드 패드들을 제1 및 제2 엘라스토머 재료들에 캡슐화하는 것을 포함하거나 또는 사용할 수 있는 것 같은, (장치, 방법, 액트들을 수행하는 수단, 또는, 디바이스에 의해 실행될 때, 디바이스로 하여금 액트들을 수행하게 할 수 있는 명령어들을 포함하는 디바이스 판독가능 메모리와 같은) 대상을 포함하거나 사용할 수 있다.
예 2는, 예 1의 대상을 포함하거나 사용할 수 있거나, 또는 포함하거나 사용하기 위해 이와 옵션으로 조합될 수 있고, 트레이스 재료를 처리하는 것은, 트레이스 재료를 처리하여, 두께가 약 500 나노미터 미만인 트레이스를 형성하는 것을 포함한다.
예 3은, 예 2의 대상을 포함하거나 사용할 수 있거나, 또는 이와 옵션으로 조합될 수 있고, 제1 엘라스토머 재료 상에 트레이스 재료를 라미네이팅하는 것 이전에 제1 엘라스토머 재료 상에 제1 트레이스 캡슐화 재료를 배치하는 것, 또는 제1 트레이스 캡슐화 재료의 부분들을 선택적으로 제거하여, 제1 트레이스 캡슐화 재료를 패터닝하는 것을 포함하거나 또는 사용한다.
예 4는, 예 3의 대상을 포함하거나 사용할 수 있거나, 또는 이와 옵션으로 조합될 수 있고, 하나 이상의 트레이스들 상에 제2 트레이스 캡슐화 재료를 배치하는 것, 또는 제2 트레이스 캡슐화 재료의 부분들을 선택적으로 제거하는 것을 포함하거나 또는 사용한다.
예 5는, 예 1-4 중 적어도 하나의 대상을 포함하거나 사용할 수 있거나, 또는 이와 옵션으로 조합될 수 있고, 제1 엘라스토머 재료를 패널로부터 릴리즈하는 것, 또는 제1 엘라스토머 재료를 릴리즈하는 것 이후 굽힘 및 펼침이 가능한 디바이스를 배치하는 것을 포함하거나 또는 사용한다.
예 6은, 예 1 또는 예 5의 대상을 포함하거나 사용할 수 있거나, 또는 포함하거나 사용하기 위해 이와 옵션으로 조합될 수 있고, 트레이스 재료를 처리하는 것은, 트레이스 재료를 처리하여, 두께가 약 500 나노미터 내지 25 마이크로미터인 트레이스를 형성하는 것을 포함한다.
예 7은, 예 1-6 중 적어도 하나의 대상을 포함하거나 사용할 수 있거나, 또는 포함하거나 사용하기 위해 이와 옵션으로 조합될 수 있고, 하나 이상의 본드 패드들에 컴포넌트를 부착하는 것은 약 10 내지 300 마이크로미터 두께인 다이를 부착하는 것을 포함한다.
예 8은, 예 1-7 중 적어도 하나의 대상을 포함하거나 사용할 수 있거나, 또는 포함하거나 사용하기 위해 이와 옵션으로 조합될 수 있고, 하나 이상의 본드 패드들에 다이를 부착하는 것은 하나 이상의 본드 패드들에 다이를 와이어 본딩하는 것을 포함한다.
예 9는, 예 1-7 중 적어도 하나의 대상을 포함하거나 사용할 수 있거나, 또는 포함하거나 사용하기 위해 이와 옵션으로 조합될 수 있고, 하나 이상의 본드 패드들에 다이를 부착하는 것은 하나 이상의 본드 패드들에 다이를 솔더 본딩하는 것을 포함한다.
예 10은, (1) 패널 상에 희생 재료를 퇴적하는 것, (2) 희생 재료 상에 트레이스 재료를 라미네이팅하는 것, (3) 트레이스 재료를 처리하여, 트레이스 재료를 하나 이상의 트레이스들 및 하나 이상의 본드 패드들로 패터닝하는 것, (4) 하나 이상의 본드 패드들의 제1 사이드에서 하나 이상의 본드 패드들에 제1 다이를 부착하는 것, (5) 하나 이상의 트레이스들, 하나 이상의 본드 패드들 및 제1 다이 상에 및 그 주위에 제1 엘라스토머 재료를 퇴적하는 것, (6) 희생 재료, 하나 이상의 트레이스들, 하나 이상의 본드 패드들, 제1 다이 및 제1 엘라스토머 재료를 패널로부터 릴리즈하는 것, (7) 희생 재료를 제거하는 것, 또는 (8) 하나 이상의 트레이스들, 하나 이상의 본드 패드들 및 제1 엘라스토머 상에 제2 엘라스토머 재료를 퇴적하여, 하나 이상의 트레이스들 및 하나 이상의 본드 패드들을 제1 및 제2 엘라스토머 재료들에 캡슐화하는 것을 포함하거나 또는 사용할 수 있는 것과 같은, (장치, 방법, 액트들을 수행하는 수단, 또는, 디바이스에 의해 실행될 때, 디바이스로 하여금 액트들을 수행하게 할 수 있는 명령어들을 포함하는 디바이스 판독가능 메모리와 같은) 대상을 포함하거나 사용할 수 있다.
예 11은, 예 10의 대상을 포함하거나 사용할 수 있거나, 또는 포함하거나 사용하기 위해 이와 옵션으로 조합될 수 있고, 트레이스 재료를 처리하는 것은, 트레이스 재료를 처리하여, 두께가 약 500 나노미터 미만인 트레이스를 형성하는 것을 포함한다.
예 12는, 예 11의 대상을 포함하거나 사용할 수 있거나, 또는 이와 옵션으로 조합될 수 있고, 희생 재료 상에 트레이스 재료를 라미네이팅하는 것 이전에 희생 재료 상에 제1 트레이스 캡슐화 재료를 배치하는 것, 또는 제1 트레이스 캡슐화 재료의 부분들을 선택적으로 제거하여, 제1 트레이스 캡슐화 재료를 패터닝하는 것을 포함하거나 또는 사용한다.
예 13은, 예 12의 대상을 포함하거나 사용할 수 있거나, 또는 이와 옵션으로 조합될 수 있고, 하나 이상의 트레이스들 상에 제2 트레이스 캡슐화 재료를 배치하는 것, 또는 제2 트레이스 캡슐화 재료의 부분들을 선택적으로 제거하는 것을 포함하거나 또는 사용한다.
예 14는, 예 10-13 중 적어도 하나의 대상을 포함하거나 사용할 수 있거나, 또는 이와 옵션으로 조합될 수 있고, 제1 엘라스토머 재료를 릴리즈하는 것 이후 굽힘 및 펼침이 가능한 디바이스를 개별화하는 것을 포함하거나 또는 사용한다.
예 15는, 예 10-14 중 적어도 하나의 대상을 포함하거나 사용할 수 있거나, 또는 포함하거나 사용하기 위해 이와 옵션으로 조합될 수 있고, 트레이스 재료를 처리하는 것은, 트레이스 재료를 처리하여, 두께가 약 500 나노미터 내지 25 마이크로미터인 트레이스를 형성하는 것을 포함한다.
예 16은, 예 10-15 중 적어도 하나의 대상을 포함하거나 사용할 수 있거나, 또는 포함하거나 사용하기 위해 이와 옵션으로 조합될 수 있고, 하나 이상의 본드 패드들에 제1 다이를 부착하는 것은 약 10 내지 300 마이크로미터 두께인 다이를 부착하는 것을 포함한다.
예 17은, 예 10-16 중 적어도 하나의 대상을 포함하거나 사용할 수 있거나, 또는 포함하거나 사용하기 위해 이와 옵션으로 조합될 수 있고, 하나 이상의 본드 패드들에 제1 다이를 부착하는 것은 하나 이상의 본드 패드들에 제1 다이를 와이어 본딩하는 것을 포함한다.
예 18은, 예 10-16 중 적어도 하나의 대상을 포함하거나 사용할 수 있거나, 또는 포함하거나 사용하기 위해 이와 옵션으로 조합될 수 있고, 하나 이상의 본드 패드들에 제1 다이를 부착하는 단계는 하나 이상의 본드 패드들에 제1 다이를 솔더 본딩하는 것을 포함한다.
예 19는, 예 10-18 중 적어도 하나의 대상을 포함하거나 사용할 수 있거나, 또는 이와 옵션으로 조합될 수 있고, 하나 이상의 본드 패드들의 제1 사이드에 반대인 하나 이상의 본드 패드들의 제2 사이드에서 하나 이상의 본드 패드들의 본드 패드에 제2 다이를 부착하는 것을 포함하거나 사용한다.
예 20은, 엘라스토머 기판, 엘라스토머 기판에 캡슐화되는 복수의 구불구불한 트레이스들, 엘라스토머 기판에 캡슐화되는 복수의 본드 패드들- 복수의 본드 패드들의 본드 패드들은 복수의 구불구불한 트레이스들의 구불구불한 트레이스를 통해 전기적으로 연결됨 -, 엘라스토머 기판에 캡슐화되는 두께가 약 10 내지 300 마이크로미터인 굽힘 가능한 전자 다이, 또는 본드 패드들에 다이를 연결하는 전기 본드들을 포함하거나 또는 사용할 수 있는 것과 같은, (장치, 방법, 액트들을 수행하는 수단, 또는, 디바이스에 의해 실행될 때, 디바이스로 하여금 액트들을 수행하게 할 수 있는 명령어들을 포함하는 디바이스 판독가능 메모리와 같은) 대상을 포함하거나 사용할 수 있다.
예 21은, 예 20의 대상을 포함하거나 사용할 수 있거나, 또는 포함하거나 사용하기 위해 이와 옵션으로 조합될 수 있고, 트레이스들은 500 나노미터 두께 미만이고, 장치는, 탄성율이 엘라스토머의 탄성율과 구불구불한 트레이스들의 탄성율 사이이고 트레이스들을 기계적으로 지지하는 재료를 더 포함한다.
예 22는, 예 21의 대상을 포함하거나 사용할 수 있거나, 또는 포함하거나 사용하기 위해 이와 옵션으로 조합될 수 있고, 재료는 트레이스들의 2개 반대 사이드들 상에 배치된다.
예 23은, 예 21의 대상을 포함하거나 사용할 수 있거나, 또는 포함하거나 사용하기 위해 이와 옵션으로 조합될 수 있고, 재료는 트레이스들의 1개 사이드에만 배치된다.
예 24는, 예 21의 대상을 포함하거나 사용할 수 있거나, 또는 포함하거나 사용하기 위해 이와 옵션으로 조합될 수 있고, 재료는 트레이스들을 둘러싼다.
예 25는, 예 20-24 중 적어도 하나의 대상을 포함하거나 사용할 수 있거나, 또는 포함하거나 사용하기 위해 이와 옵션으로 조합될 수 있고, 엘라스토머는 PDMS(PolyDiMethySiloxane)를 포함하고, 트레이스들은 구리를 포함한다.
예 26은, 예 20-25 중 적어도 하나의 대상을 포함하거나 사용할 수 있거나, 또는 포함하거나 사용하기 위해 이와 옵션으로 조합될 수 있고, 전기 본드들은 와이어 본드들을 포함한다.
예 27은, 예 20-25 중 적어도 하나의 대상을 포함하거나 사용할 수 있거나, 또는 포함하거나 사용하기 위해 이와 옵션으로 조합될 수 있고, 다이는 플립 칩 다이이고, 전기 본드들은 솔더 본드들을 포함한다.
예 28은, 예 20-25 중 적어도 하나의 대상을 포함하거나 사용할 수 있거나, 또는 포함하거나 사용하기 위해 포함하거나 사용하기 위해 이와 옵션으로 조합될 수 있고, 와이어 본드들은 ACP(Anisotropic Conductive Paste) 또는 ACF(Aninsotropic Conductive Film) 본드를 포함한다.
예 29는, 예 21-28 중 적어도 하나의 대상을 포함하거나 사용할 수 있거나, 또는 포함하거나 사용하기 위해 이와 옵션으로 조합될 수 있고, 재료는 PI를 포함한다.
예 30은, (1) 기판 상에 릴리즈 레이어를 퇴적하는 것, (2) 릴리즈 레이어 상에 포토 레지스트를 패터닝하는 것, (3) 패터닝된 포토 레지스터와 릴리즈 레이어 상의 사이에 제1 도전성 재료를 배치하는 것, (4) 포토 레지스트를 제거하는 것, (5) 제1 도전성 재료 상에 및 그 주위에 제1 엘라스토머를 배치하는 것, (6) 릴리즈 레이어를 릴리즈하는 것, 또는 (7) 제1 도전성 재료 및 제1 엘라스토머 상에 제2 엘라스토머를 배치하여, 제1 및 제2 엘라스토머들 사이의 제1 도전성 재료를 캡슐화하는 것을 포함하거나 사용할 수 있는 것과 같은, (장치, 방법, 액트들을 수행하는 수단, 또는, 디바이스에 의해 실행될 때, 디바이스로 하여금 액트들을 수행하게 할 수 있는 명령어들을 포함하는 디바이스 판독가능 메모리와 같은) 대상을 포함하거나 사용할 수 있다.
예 31은, 예 30의 대상을 포함하거나 사용할 수 있거나, 또는 이와 옵션으로 조합될 수 있고, 포토 레지스트를 패터닝하는 것 이전에 릴리즈 레이어 상에 제2 도전성 재료를 스퍼터링하는 것을 포함하거나 또는 사용한다.
예 32는, 예 31의 대상을 포함하거나 사용할 수 있거나, 또는 이와 옵션으로 조합될 수 있고, 포토 레지스트를 패터닝하는 것 이전에 스퍼터링된 제2 도전성 재료 상에 제3 도전성 재료를 퇴적하는 것을 포함하거나 또는 사용한다.
예 33은, 예 32의 대상을 포함하거나 사용할 수 있거나, 또는 이와 옵션으로 조합될 수 있고, 포토 레지스트를 패터닝하는 것 이전에 제3 도전성 재료 상에 에치 스톱 및 접착 레이어를 배치하는 것을 포함하거나 또는 사용한다.
예 34는, 예 33의 대상을 포함하거나 사용할 수 있거나, 또는 이와 옵션으로 조합될 수 있고, 제1 도전성 재료 상에 및 그 주위에 제1 엘라스토머를 배치하는 것 이전에 제2 도전성 재료, 제3 도전성 재료 및 접착 레이어의 부분들을 제거하는 것을 포함하거나 또는 사용하고, 제1 도전성 재료 상에 및 그 주위에 제1 엘라스토머를 배치하는 것은 제1, 제2 및 제3 도전성 재료들의 제거되지 않은 부분들 상에 및 그 주위에 제1 엘라스토머를 배치하는 것을 포함한다.
예 35는, 예 34의 대상을 포함하거나 사용할 수 있거나, 또는 포함하거나 사용하기 위해 이와 옵션으로 조합될 수 있고, 포토 레지스트를 패터닝하는 것은 포토 레지스트를 패터닝하여 구불구불한 트레이스 패턴으로 형상화되는 제1, 제2 및 제3 도전성 재료들을 제공하는 것을 포함한다.
예 36은, (1) 기판 상에 릴리즈 레이어를 퇴적하는 것, (2) 릴리즈 레이어 상에 탄성율이 제1 도전성 재료와 엘라스토머의 탄성율 사이인 제1 재료를 배치하는 것, (3) 제1 재료 상에 제1 도전성 재료를 퇴적하는 것, (4) 제1 도전성 재료 상에 에칭 내성 재료를 패터닝하는 것, (5) 에칭 내성 재료에 의해 보호되지 않는 제1 도전성 재료의 부분들을 제거하는 것, (6) 에칭 내성 재료를 제거하는 것, (7) 제1 도전성 재료 사이의 위치들에 있는 제1 재료의 부분들을 제거하는 것, (8) 제1 재료 상에 및 그 주위에 제1 엘라스토머를 배치하는 것, (9) 릴리즈 레이어를 릴리즈하는 것, 또는 (10) 제1 재료 및 제1 엘라스토머 상에 제2 엘라스토머를 배치하여, 제1 및 제2 엘라스토머들 사이의 제1 도전성 재료 및 제1 재료를 캡슐화하는 것을 포함하거나 사용할 수 있는 것과 같은, (장치, 방법, 액트들을 수행하는 수단, 또는, 디바이스에 의해 실행될 때, 디바이스로 하여금 액트들을 수행할 수 있게 하는 명령어들을 포함하는 디바이스 판독가능 메모리와 같은) 대상을 포함하거나 사용할 수 있다.
예 37은, 예 36의 대상을 포함하거나 사용할 수 있거나, 또는 포함하거나 사용하기 위해 이와 옵션으로 조합될 수 있고, 제1 재료의 부분들을 제거하기 이전에 제1 재료 및 제1 도전성 재료 상에 탄성율이 제1 도전성 재료 및 제1 엘라스토머의 탄성율 사이인 제2 재료를 배치하는 것을 포함하거나 또는 사용한다.
예 38은, 예 37의 대상을 포함하거나 사용할 수 있거나, 또는 이와 옵션으로 조합될 수 있고, 제1 재료의 부분들을 제거하는 것은, 제2 재료의 부분들 상에 마스크 재료를 배치하는 것, 마스크에 의해 보호되지 않는 위치들에 있는 제1 및 제2 재료들의 부분들을 제거하는 것, 및 마스크를 제거하는 것을 포함한다.
예 39는, 예 36-39 중 적어도 하나의 대상을 포함하거나 사용할 수 있거나, 또는 이와 옵션으로 조합될 수 있고, 제1 재료 상에 제1 도전성 재료를 퇴적하기 이전에 제1 재료 상에 제2 도전성 재료를 퇴적하는 것을 포함하거나 또는 사용한다.
위 상세한 설명은 첨부 도면들에 대한 참조를 포함하며, 이는 상세한 설명의 일부를 형성한다. 도면들은, 본 명세서에 논의되는 방법들, 장치들 및 시스템들이 실시될 수 있는 특정 실시예들을, 예시적으로, 도시한다. 이러한 실시예들은 본 명세서에서 "예들"이라고도 한다. 이러한 예들은 도시되거나 설명된 것 외의 엘리먼트들을 포함할 수 있다. 그러나, 본 발명자들은 또한 도시되거나 설명된 이러한 엘리먼트들만 제공되는 예들을 고려한다. 더욱이, 본 발명자들은 또한 특정 예(또는 그것의 하나 이상의 양상들)을 참조하거나, 또는 본 명세서에 도시되거나 설명된 다른 예들(또는 그것의 하나 이상의 양상들)을 참조하여, 도시되거나 설명된 엘리먼트들(또는 그것의 하나 이상의 양상)의 임의의 조합 또는 순열을 사용하는 예들을 고려한다.
본 문헌에서, "하나(a 또는 an)"라는 용어는, 특허 문헌들에서 흔한 것으로, "적어도 하나" 또는 "하나 이상"의 임의의 다른 경우들 또는 사용들에 독립적인, 하나 또는 하나보다 많은 것을 포함하는데 사용된다. 본 문헌에서, "또는(or)"이라는 용어는 비배타적 논리합(nonexclusive or)을 말하는데 사용되는 것으로, "A 또는 B"는, 달리 표시되지 않는 한, "A이지만 B는 아닌", "B이지만 A는 아닌", 및 "A 및 B"를 포함한다. 본 문헌에서, "포함하는(including)" 및 "여기에서(in which)"라는 용어는 "포함하는(comprising)" 및 "여기에서(wherein)"라는 각각의 용어들의 평이한 영어 등가물로서 사용된다. 또한, 이하의 청구항들에서, "포함하는(including 및 comprising)"이라는 용어는 개방형으로, 즉, 청구항 내의 그러한 용어 이후에 열거되는 것들 외의 엘리먼트들을 포함하는 시스템, 디바이스, 아티클, 컴포지션, 포뮬레이션, 또는 프로세스가 여전히 해당 클레임의 범위 내에 속하는 것으로 간주된다. 더욱이, 이하의 청구항들에서, "제1(first)", "제2(second)", 및 "제3(third)" 등의 용어는 단순히 표기들로서 사용되며, 그 대상에 대한 수치 요건을 부과하려는 것은 아니다.
본 명세서에 사용되는 바와 같이, 참조 번호를 참조할 때 사용되는 "-"(대시)는, 대시에 의해 표시되는 범위 내의 모든 엘리먼트들의 "또는(or)"(이전 단락에서 논의된 비배타적 의미임)를 의미한다. 예를 들어, 103A-B는 {103A, 103B} 범위에 있는 엘리먼트들의 비배타적 "또는(or)"를 의미하므로, 103A-103B는 "103A이지만 103B는 아닌", "103B이지만 103A는 아닌", 및 "103A 및 103B"를 포함한다.
위 설명은 제한적인 것이 아니라 예시적인 것으로 의도된다. 예를 들어, 위에 설명된 예들(또는 그의 하나 이상의 양상들)은 상호 조합으로 사용될 수 있다. 다른 실시예들은, 위의 설명의 검토시 기술분야의 통상의 기술자에 의해 사용될 수 있는 바와 같이, 사용될 수 있다. 요약서는 37 C.F.R.§1.72(b)를 준수하도록 제공되어, 독자가 기술적 개시내용의 본질을 신속하게 확인하게 해 준다. 이는 청구항들의 범위 또는 의미를 해석하거나 제한하는데 사용되지 않을 것이라는 이해로 제시된다. 또한, 위의 상세한 설명에서는, 본 개시내용을 간소화하도록 다양한 특징들이 그룹화될 수 있다. 이는 청구되지 않은 개시된 특징이 임의의 청구항에 필수적인 것으로 의도하는 것으로서 해석되지 않아야 한다. 오히려, 본 발명의 대상은 특정 개시된 실시예의 모든 특징들보다 적은 특징에 있을 수 있다. 따라서, 이하의 청구항들은 예들 또는 실시예들로서 상세한 설명에 포함되고, 각각의 청구항은 별도의 실시예로서 독립적이며, 이러한 실시예들은 다양한 조합들 또는 순열들로 상호 조합될 수 있다는 점이 고려된다. 본 발명의 범위는 첨부된 청구항들을 참조하여, 이러한 청구항들이 허용되는 균등물의 전 범위와 함께 결정되어야 한다.

Claims (25)

  1. 펼침 및 굽힘이 가능한 장치를 제작하는 방법으로서,
    패널 상에 제1 엘라스토머 재료를 퇴적하는 단계;
    상기 제1 엘라스토머 재료 상에 제1 트레이스 캡슐화 재료를 배치하는 단계;
    상기 제1 트레이스 캡슐화 재료 상에 트레이스 재료를 라미네이팅하는 단계;
    상기 트레이스 재료를 처리하여, 상기 트레이스 재료를 하나 이상의 트레이스들 및 하나 이상의 본드 패드들로 패터닝하는 단계;
    상기 하나 이상의 트레이스들 상에 제2 트레이스 캡슐화 재료를 배치하는 단계;
    상기 하나 이상의 트레이스들 사이의 위치들에서 상기 제2 트레이스 캡슐화 재료의 부분들을 선택적으로 제거하는 단계;
    상기 제2 트레이스 캡슐화 재료의 남아 있는 부분들 사이의 상기 제1 트레이스 캡슐화 재료의 부분들을 선택적으로 제거하여, 상기 제1 트레이스 캡슐화 재료를 패터닝하는 단계;
    상기 하나 이상의 본드 패드들을 다이에 부착하는 단계; 및
    상기 하나 이상의 트레이스들, 상기 본드 패드들 및 상기 다이 상에 및 그 주위에 제2 엘라스토머 재료를 퇴적하여, 상기 하나 이상의 트레이스들 및 상기 하나 이상의 본드 패드들을 상기 제1 및 제2 엘라스토머 재료들 내에 캡슐화하는 단계
    를 포함하고,
    상기 하나 이상의 트레이스들은 하나 이상의 구불구불한(meandering) 트레이스들이며,
    상기 제1 및 제2 트레이스 캡슐화 재료들은, 상기 제1 및 제2 엘라스토머 재료들의 탄성율(elastic modulus)과 상기 하나 이상의 구불구불한 트레이스들의 탄성율 사이의 탄성율을 갖고, 상기 하나 이상의 트레이스들을 기계적으로 지지하는, 펼침 및 굽힘이 가능한 장치를 제작하는 방법.
  2. 제1항에 있어서,
    상기 트레이스 재료를 처리하는 단계는, 상기 트레이스 재료를 처리하여, 두께가 500 나노미터 미만인 트레이스를 형성하는 단계를 포함하는, 펼침 및 굽힘이 가능한 장치를 제작하는 방법.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 제1 엘라스토머 재료를 상기 패널로부터 릴리즈하는 단계; 및
    상기 제1 엘라스토머 재료를 릴리즈하는 단계 이후에 굽힘 및 펼침이 가능한 디바이스를 개별화하는 단계
    를 더 포함하는, 펼침 및 굽힘이 가능한 장치를 제작하는 방법.
  6. 제1항에 있어서,
    상기 트레이스 재료를 처리하는 단계는, 상기 트레이스 재료를 처리하여, 두께가 500 나노미터 내지 25 마이크로미터인 트레이스를 형성하는 단계를 포함하는, 펼침 및 굽힘이 가능한 장치를 제작하는 방법.
  7. 제1항에 있어서,
    상기 하나 이상의 본드 패드들을 다이에 부착하는 단계는 10 내지 300 마이크로미터 두께의 다이에 부착하는 단계를 포함하는, 펼침 및 굽힘이 가능한 장치를 제작하는 방법.
  8. 제1항에 있어서,
    상기 하나 이상의 본드 패드들을 다이에 부착하는 단계는 상기 하나 이상의 본드 패드들에 상기 다이를 와이어 본딩하는 단계를 포함하는, 펼침 및 굽힘이 가능한 장치를 제작하는 방법.
  9. 제1항에 있어서,
    상기 하나 이상의 본드 패드들을 다이에 부착하는 단계는 상기 하나 이상의 본드 패드들에 상기 다이를 솔더 본딩하는 단계를 포함하는, 펼침 및 굽힘이 가능한 장치를 제작하는 방법.
  10. 펼침 및 굽힘이 가능한 장치를 제작하는 방법으로서,
    패널 상에 희생 재료를 퇴적하는 단계;
    상기 희생 재료 상에 제1 트레이스 캡슐화 재료를 배치하는 단계;
    상기 제1 트레이스 캡슐화 재료 상에 트레이스 재료를 라미네이팅하는 단계;
    상기 트레이스 재료를 처리하여, 상기 트레이스 재료를 하나 이상의 트레이스들 및 하나 이상의 본드 패드들로 패터닝하는 단계;
    상기 하나 이상의 트레이스들 상에 제2 트레이스 캡슐화 재료를 배치하는 단계;
    상기 하나 이상의 트레이스들 사이의 위치들에서 상기 제2 트레이스 캡슐화 재료의 부분들을 선택적으로 제거하는 단계;
    상기 제2 트레이스 캡슐화 재료의 남아 있는 부분들 사이의 상기 제1 트레이스 캡슐화 재료의 부분들을 선택적으로 제거하여, 상기 제1 트레이스 캡슐화 재료를 패터닝하는 단계;
    상기 하나 이상의 본드 패드들의 제1 사이드에서 상기 하나 이상의 본드 패드들을 제1 다이에 부착하는 단계;
    상기 하나 이상의 트레이스들, 상기 하나 이상의 본드 패드들 및 상기 제1 다이 상에 및 그 주위에 제1 엘라스토머 재료를 퇴적하는 단계;
    상기 희생 재료, 하나 이상의 트레이스들, 상기 하나 이상의 본드 패드들, 상기 제1 다이 및 상기 제1 엘라스토머 재료를 상기 패널로부터 릴리즈하는 단계;
    상기 희생 재료를 제거하는 단계; 및
    상기 하나 이상의 트레이스들, 상기 하나 이상의 본드 패드들 및 상기 제1 엘라스토머 재료 상에 제2 엘라스토머 재료를 퇴적하여, 상기 하나 이상의 트레이스들 및 상기 하나 이상의 본드 패드들을 상기 제1 및 제2 엘라스토머 재료들 내에 캡슐화하는 단계
    를 포함하고,
    상기 하나 이상의 트레이스들은 하나 이상의 구불구불한 트레이스들이며,
    상기 제1 및 제2 트레이스 캡슐화 재료들은, 상기 제1 및 제2 엘라스토머 재료들의 탄성율과 상기 하나 이상의 구불구불한 트레이스들의 탄성율 사이의 탄성율을 갖고, 상기 하나 이상의 트레이스들을 기계적으로 지지하는, 펼침 및 굽힘이 가능한 장치를 제작하는 방법.
  11. 제10항에 있어서,
    상기 트레이스 재료를 처리하는 단계는, 상기 트레이스 재료를 처리하여, 두께가 500 나노미터 미만인 트레이스를 형성하는 단계를 포함하는, 펼침 및 굽힘이 가능한 장치를 제작하는 방법.
  12. 삭제
  13. 삭제
  14. 제10항에 있어서,
    상기 제1 엘라스토머 재료를 릴리즈하는 단계 이후 굽힘 및 펼침이 가능한 디바이스를 개별화하는 단계를 더 포함하는, 펼침 및 굽힘이 가능한 장치를 제작하는 방법.
  15. 제10항에 있어서,
    상기 트레이스 재료를 처리하는 단계는, 상기 트레이스 재료를 처리하여, 두께가 500 나노미터 내지 25 마이크로미터인 트레이스를 형성하는 단계를 포함하는, 펼침 및 굽힘이 가능한 장치를 제작하는 방법.
  16. 제10항에 있어서,
    상기 하나 이상의 본드 패드들을 상기 제1 다이에 부착하는 단계는 10 내지 300 마이크로미터 두께의 다이에 부착하는 단계를 포함하는, 펼침 및 굽힘이 가능한 장치를 제작하는 방법.
  17. 제10항에 있어서,
    상기 하나 이상의 본드 패드들을 상기 제1 다이에 부착하는 단계는 상기 하나 이상의 본드 패드들에 상기 제1 다이를 와이어 본딩하는 단계를 포함하는, 펼침 및 굽힘이 가능한 장치를 제작하는 방법.
  18. 제10항에 있어서,
    상기 하나 이상의 본드 패드들을 상기 제1 다이에 부착하는 단계는 상기 하나 이상의 본드 패드들에 상기 제1 다이를 솔더 본딩하는 단계를 포함하는, 펼침 및 굽힘이 가능한 장치를 제작하는 방법.
  19. 제10항에 있어서,
    상기 하나 이상의 본드 패드들의 상기 제1 사이드에 반대인 상기 하나 이상의 본드 패드들의 제2 사이드에서 상기 하나 이상의 본드 패드들 중 하나의 본드 패드를 제2 다이에 부착하는 단계를 더 포함하는, 펼침 및 굽힘이 가능한 장치를 제작하는 방법.
  20. 굽힘 및 펼침이 가능한 장치로서,
    엘라스토머 기판;
    상기 엘라스토머 기판에 캡슐화되는 복수의 구불구불한 트레이스들;
    상기 엘라스토머 기판에 캡슐화되는 복수의 본드 패드들 - 상기 복수의 본드 패드들의 본드 패드들은 상기 복수의 구불구불한 트레이스들 중 하나의 구불구불한 트레이스를 통해 전기적으로 연결됨 -;
    상기 엘라스토머 기판에 캡슐화되는 두께가 10 내지 300 마이크로미터인 굽힘 가능한 전자 다이;
    상기 본드 패드들에 상기 다이를 연결하는 전기 본드들; 및
    상기 엘라스토머의 탄성율과 상기 구불구불한 트레이스들의 탄성율 사이의 탄성율을 갖고 상기 트레이스들을 기계적으로 지지하며 상기 구불구불한 트레이스들의 적어도 일부만을 둘러싸는 재료
    를 포함하는, 굽힘 및 펼침이 가능한 장치.
  21. 제20항에 있어서,
    상기 트레이스들은 두께가 500 나노미터 미만인, 굽힘 및 펼침이 가능한 장치.
  22. 제21항에 있어서,
    상기 재료는 상기 트레이스들의 2개의 대향하는 사이드들 상에 배치되는, 굽힘 및 펼침이 가능한 장치.
  23. 제21항에 있어서,
    상기 재료는 상기 트레이스들의 1개의 사이드에만 배치되는, 굽힘 및 펼침이 가능한 장치.
  24. 제21항에 있어서,
    상기 재료는 상기 트레이스들을 둘러싸는, 굽힘 및 펼침이 가능한 장치.
  25. 제20항에 있어서,
    상기 엘라스토머는 PDMS(PolyDiMethySiloxane)를 포함하고, 상기 트레이스들은 구리를 포함하는, 굽힘 및 펼침이 가능한 장치.
KR1020157017041A 2014-07-11 2014-07-11 굽힘 및 펼침이 가능한 전자 장치들 및 방법들 KR101691485B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/046395 WO2016007175A1 (en) 2014-07-11 2014-07-11 Bendable and stretchable electronic devices and methods

Publications (2)

Publication Number Publication Date
KR20160021071A KR20160021071A (ko) 2016-02-24
KR101691485B1 true KR101691485B1 (ko) 2017-01-02

Family

ID=55064633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157017041A KR101691485B1 (ko) 2014-07-11 2014-07-11 굽힘 및 펼침이 가능한 전자 장치들 및 방법들

Country Status (9)

Country Link
US (1) US10204855B2 (ko)
EP (1) EP3172048A4 (ko)
JP (1) JP6195399B2 (ko)
KR (1) KR101691485B1 (ko)
CN (1) CN105431292B (ko)
BR (1) BR112015015380A2 (ko)
SG (1) SG11201610371TA (ko)
TW (1) TWI614815B (ko)
WO (1) WO2016007175A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105431292B (zh) 2014-07-11 2018-06-08 英特尔公司 可弯曲并且可拉伸的电子器件和方法
TWI592956B (zh) * 2015-06-25 2017-07-21 Wafer Mems Co Ltd Core inductor production methods
US20170344055A1 (en) * 2016-05-25 2017-11-30 Intel Corporation Structural brace for electronic circuit with stretchable substrate
WO2018097518A1 (ko) * 2016-11-24 2018-05-31 주식회사 아모그린텍 평판 케이블 제조 방법
CN108538799B (zh) 2017-03-02 2024-02-27 弗莱克斯有限公司 互连部件和互连组件
KR102030235B1 (ko) * 2017-06-15 2019-10-10 고려대학교 세종산학협력단 신축성 기판 구조체 및 그 제조방법, 신축성 디스플레이 및 그 제조방법 그리고 신축성 디스플레이 사용방법
WO2019070541A1 (en) 2017-10-03 2019-04-11 Juno Therapeutics, Inc. HPV-SPECIFIC BINDING MOLECULES
MX2020010460A (es) * 2018-04-05 2021-01-29 Juno Therapeutics Inc Receptores de células t, y células diseñadas que expresan los mismos.
US10985484B1 (en) 2018-10-01 2021-04-20 Flex Ltd. Electronic conductive interconnection for bridging across irregular areas in a textile product
FR3087936B1 (fr) * 2018-10-24 2022-07-15 Aledia Dispositif electronique
CN109686769B (zh) * 2018-12-25 2020-09-08 深圳市华星光电技术有限公司 可拉伸显示装置的制作方法及可拉伸显示装置
CN112020239B (zh) * 2019-05-29 2021-07-27 北京梦之墨科技有限公司 一种电子电路及电子电路制作方法
TWI798901B (zh) 2021-10-29 2023-04-11 財團法人工業技術研究院 電路裝置及其製造方法以及電路系統
TWI815553B (zh) * 2022-07-14 2023-09-11 友達光電股份有限公司 線路結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070040251A1 (en) * 2004-01-12 2007-02-22 Alvin Seah Method for connecting a die assembly to a substrate in an integrated circuit and a semiconductor device comprising a die assembly
US20090004784A1 (en) * 2003-01-21 2009-01-01 Siliconware Precision Industries Co., Ltd. Method for fabricating semiconductor package free of substrate
US20120112347A1 (en) 2010-06-11 2012-05-10 Helmut Eckhardt Flexible electronic devices and related methods

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437437B1 (ko) 1994-03-18 2004-06-25 히다치 가세고교 가부시끼가이샤 반도체 패키지의 제조법 및 반도체 패키지
KR20050023442A (ko) * 2002-07-26 2005-03-09 콸콤 인코포레이티드 와이어 본딩영역 어레이 패키지에서 소형의 최소 다이를수용하기 위한 방법
US7057116B2 (en) 2003-06-02 2006-06-06 Intel Corporation Selective reference plane bridge(s) on folded package
JP4527991B2 (ja) 2004-01-28 2010-08-18 株式会社日立製作所 マルチチップモジュールの製造方法
JP2005311321A (ja) 2004-03-22 2005-11-04 Sharp Corp 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール
KR101429098B1 (ko) * 2004-06-04 2014-09-22 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
US8217381B2 (en) * 2004-06-04 2012-07-10 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
GB0505826D0 (en) * 2005-03-22 2005-04-27 Uni Microelektronica Ct Vsw Methods for embedding of conducting material and devices resulting from said methods
US20070123963A1 (en) * 2005-11-29 2007-05-31 Peter Krulevitch Method for producing flexible, stretchable, and implantable high-density microelectrode arrays
US7914842B1 (en) 2006-02-10 2011-03-29 Second Sight Medical Products, Inc Method of manufacturing a flexible circuit electrode array
MY172115A (en) * 2006-09-06 2019-11-14 Univ Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
US20080188020A1 (en) * 2007-02-05 2008-08-07 Kuo Wei-Min Method of LED packaging on transparent flexible film
KR100887475B1 (ko) 2007-02-26 2009-03-10 주식회사 네패스 반도체 패키지 및 그 제조방법
TW200921873A (en) 2007-11-09 2009-05-16 Powertech Technology Inc Chip-to-substrate interconnection device with wire-bonding
US8097926B2 (en) * 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
JP5646492B2 (ja) 2008-10-07 2014-12-24 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 伸縮可能な集積回路およびセンサアレイを有する装置
WO2010086033A1 (en) 2009-01-30 2010-08-05 Interuniversitair Microelektronica Centrum Vzw Stretchable electronic device
WO2010086416A1 (en) 2009-01-30 2010-08-05 Imec Stretchable electronic device
DE102009031568A1 (de) 2009-06-29 2010-12-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Erzeugung eines elektronischen Systems, Verfahren zur Erzeugung einer Freiformfläche mit einem solchen System, sowie elektronisches System und Freiformflächen mit einem solchen System
TWI442530B (zh) 2009-10-14 2014-06-21 Advanced Semiconductor Eng 封裝載板、封裝結構以及封裝載板製程
US8569894B2 (en) * 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI508252B (zh) 2011-11-18 2015-11-11 Iridium Medical Technology Co Ltd 非平面晶片組件
TWI517274B (zh) 2012-03-21 2016-01-11 矽品精密工業股份有限公司 晶圓級半導體封裝件之製法及其晶圓級封裝基板之製法
US8895864B2 (en) * 2012-03-30 2014-11-25 Nokia Corporation Deformable apparatus and method
CN105431292B (zh) 2014-07-11 2018-06-08 英特尔公司 可弯曲并且可拉伸的电子器件和方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090004784A1 (en) * 2003-01-21 2009-01-01 Siliconware Precision Industries Co., Ltd. Method for fabricating semiconductor package free of substrate
US20070040251A1 (en) * 2004-01-12 2007-02-22 Alvin Seah Method for connecting a die assembly to a substrate in an integrated circuit and a semiconductor device comprising a die assembly
US20120112347A1 (en) 2010-06-11 2012-05-10 Helmut Eckhardt Flexible electronic devices and related methods

Also Published As

Publication number Publication date
SG11201610371TA (en) 2017-01-27
WO2016007175A1 (en) 2016-01-14
US20160284630A1 (en) 2016-09-29
TW201606880A (zh) 2016-02-16
CN105431292B (zh) 2018-06-08
EP3172048A4 (en) 2018-04-18
JP2016527730A (ja) 2016-09-08
TWI614815B (zh) 2018-02-11
CN105431292A (zh) 2016-03-23
KR20160021071A (ko) 2016-02-24
BR112015015380A2 (pt) 2017-07-11
JP6195399B2 (ja) 2017-09-13
EP3172048A1 (en) 2017-05-31
US10204855B2 (en) 2019-02-12

Similar Documents

Publication Publication Date Title
KR101691485B1 (ko) 굽힘 및 펼침이 가능한 전자 장치들 및 방법들
CN103178047B (zh) 半导体器件及其制作方法
CN103000574B (zh) 形成具有响应于外部刺激的有源区域的半导体管芯的方法
CN103383923B (zh) 用于应用处理器和存储器集成的薄3d扇出嵌入式晶片级封装(ewlb)
CN103165477B (zh) 形成垂直互连结构的方法和半导体器件
TWI541913B (zh) 半導體裝置以及在半導體晶粒和互連結構周圍形成可穿透膜封裝材料之方法
US7968992B2 (en) Multi-chip package structure and method of fabricating the same
KR101752376B1 (ko) 마주보는（ｆａｃｅ­ｔｏ­ｆａｃｅ, ｆ2ｆ） 하이브리드 구조를 갖는 집적 회로(ｉｃ), ｉｃ 조립체, ｉｃ 제품 및 이들을 제조하는 방법, 그리고 이를 위한 컴퓨터-판독가능 매체
TW201108335A (en) Semiconductor device and method of forming dam material around periphery of die to reduce warpage
CN107039337A (zh) 用有微柱的半导体管芯形成dcalga封装的方法和半导体器件
CN108292628B (zh) 全模制周边堆叠封装设备
TW201201332A (en) Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
CN102194740A (zh) 半导体器件及其形成方法
CN110010553A (zh) 形成超高密度嵌入式半导体管芯封装的半导体器件和方法
KR101784192B1 (ko) 플렉서블 기판 상의 전기 회로
US8987055B2 (en) Method for packaging low-K chip
US8631566B2 (en) Circuit board structure comprising an electrical component and a method for manufacturing a circuit board structure comprising an electrical component
US8283780B2 (en) Surface mount semiconductor device
JP2024001301A (ja) 半導体パッケージングのための構造及び方法
CN104037138B (zh) 形成超高密度嵌入式半导体管芯封装的半导体器件和方法
CN105271104B (zh) 半导体封装结构的制造方法
CN113130330B (zh) 新型芯片表面贴装结构及其制备方法
US20220077123A1 (en) Chip Package Structure and Chip Packaging Method
WO2010058595A1 (ja) 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
Wang et al. Self-aligned flat ultra-thin chip package for flexible circuits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant