KR101784192B1 - 플렉서블 기판 상의 전기 회로 - Google Patents

플렉서블 기판 상의 전기 회로 Download PDF

Info

Publication number
KR101784192B1
KR101784192B1 KR1020150026890A KR20150026890A KR101784192B1 KR 101784192 B1 KR101784192 B1 KR 101784192B1 KR 1020150026890 A KR1020150026890 A KR 1020150026890A KR 20150026890 A KR20150026890 A KR 20150026890A KR 101784192 B1 KR101784192 B1 KR 101784192B1
Authority
KR
South Korea
Prior art keywords
sealing material
flexible substrate
substrate
flexible
sealing
Prior art date
Application number
KR1020150026890A
Other languages
English (en)
Other versions
KR20150112775A (ko
Inventor
추안 후
시다르스 쿠마르
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20150112775A publication Critical patent/KR20150112775A/ko
Application granted granted Critical
Publication of KR101784192B1 publication Critical patent/KR101784192B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0326—Organic insulating material consisting of one material containing O
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0091—Housing specially adapted for small components
    • H05K5/0095—Housing specially adapted for small components hermetically-sealed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/065—Hermetically-sealed casings sealed by encapsulation, e.g. waterproof resin forming an integral casing, injection moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05613—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05616—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05618—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/81101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a bump connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 명세서에는 일반적으로 상부에 밀봉 실이 형성된 플렉서블 기판을 포함할 수 있는 시스템 및 장치가 개시된다. 개시내용은 또한 시스템 및 장치를 제조하고 사용하는 기법을 포함한다. 예시에 따르면, 플렉서블 기판 상에 밀봉 실을 제조하는 기법은 (1) 플렉서블 기판 상에 상호접속부를 형성하는 단계와, (2) 상호접속부 근처의 기판 상에 디바이스를 배치하는 단계와, (3) 상호접속부와 제 1 밀봉 재료의 결합 내에 디바이스를 밀봉 봉인하도록 디바이스 및 상접속부 상에 제 1 밀봉 재료를 선택적으로 증착하는 단계를 포함할 수 있다.

Description

플렉서블 기판 상의 전기 회로{ELECTRIC CIRCUIT ON FLEXIBLE SUBSTRATE}
예시는 일반적으로 플렉서블 회로 아키텍처 및 방법에 관한 것이다. 몇몇 예시는 플렉서블 회로 아키텍처 내의 밀봉 실(hermetic seal)에 관한 것이다.
현재의 모바일 장치(모바일 폰 및 태블릿 이상)는 "사물 인터넷(internet of things)"(즉, 사물 인터네트워킹)으로 지칭된다. 사물 인터넷은 고유한 폼 팩터(form factor)(예컨대, 플렉서블 피트니스 밴드, 스마트 워치, 스마트 아이 웨어 등) 내로 집적된 소형의 저전력 실리콘을 포함할 수 있는 착용 기기(wearables)를 포함한다. 착용 기기의 제품 카테고리가 계속 진화함에 따라, 다른 고유한 폼 팩터 및 사용 조건을 가진 새로운 장치가 나타날 것이다.
반드시 실제 크기대로 도시되는 것은 아닌 도면에서, 동일한 번호는 상이한 뷰에서 유사한 구성요소를 설명할 수 있다. 상이한 글자 접미사를 가진 동일한 번호는 유사한 구성요소의 상이한 경우를 나타낼 수 있다. 도면은 일반적으로 예로서 본 문서에서 논의된 다양한 실시예를 도시하지만, 그것으로 제한하는 것은 아니다.
도 1은 밀봉 실을 가진 플렉서블 디바이스의 예의 블록도를 도시한다.
도 2a, 도 2b, 도 2c, 도 2d, 도 2e 및 도 2f는 밀봉 실을 가진 플렉서블 디바이스를 제조하는 기법의 예의 블록도를 도시한다.
도 3a, 도 3b, 도 3c, 도 3d, 도 3e 및 도 3f는 플렉서블 디바이스 아키텍처의 예의 블록도를 도시한다.
도 4는 플렉서블 기판 상에 밀봉 실을 생성하는 기법의 예를 도시한다.
본 개시내용의 예시는 일반적으로 플렉서블(예컨대, 신축성이 있거나 구부릴 수 있는) 회로 아키텍처 및 기법에 관한 것이다. 보다 구체적으로, 예시는 플렉서블 회로 상에 실(예컨대, 밀봉(즉, 기밀) 실)을 형성하는 것에 관한 것이다.
플렉서블 전자기기는 고유한 회로 아키텍처(예컨대, 폼 팩터)를 제공하는 데 도움을 줄 수 있다. 신축성이 있는 전자기기는 애플리케이션을 감지하고 컴퓨팅하기 위해 직물, 유연 플라스틱, 폴리머 또는 심지어 예컨대, 타투 또는 스티커의 형태로 피부 내로/상으로 다이 또는 다른 구성요소 집적을 가능하게 하는데 도움을 줄 잠재력을 갖는다. 예컨대, 모바일 폰, 태블릿 또는 시계 등에서 현재 사용되는 것과 같은 종래의 강성(rigid) 시스템 온 칩(SoC)은 일반적으로 강성 패키지 상에 장착되는 강성 기판 상의 실리콘 다이로 구성된다. 종래의 SoC는 플렉서블 회로 또는 고유한(예컨대, 구부릴 수 있거나 신축성이 있는) 폼 팩터를 필요로 하는 상황에 사용하기에 적합하지 않을 수도 있다.
착용가능 또는 플렉서블 디바이스의 도입으로, 디바이스 내/상의 구성요소는 예컨대, 주변 환경으로부터 구성요소를 보호함으로써 성능 또는 신뢰성을 향상시키도록 개선된 밀봉성으로부터 이익을 얻을 수 있다. 그러나, 플렉서블 재료는 전형적으로 밀봉 재료가 아닌 폴리디메틸실록산(PolyDiMethylSiloxane;PDMS), 폴리에틸렌 테레프탈레이트(PolyEthylene Terephthalate;PET) 또는 폴리이미드(Polyimide;PI)이다. 예컨대, 유리, 금속, 세라믹, 몇몇 유전체 또는 다른 밀봉 재료와 같은 밀봉 재료는 전형적으로 플렉서블 재료보다 덜 유연하며 부러질 수 있다.
밀봉성을 제공하는 일 해결책은 유기 발광 다이오드(OLED)에서 사용되는 것과 같은 유리 밀봉제를 사용하는 것을 포함한다. 이 유리는 적절히 제한된 굽힘성을 가지며 사실상 신축성이 없다. OLED에서 사용되는 유리는 또한 다소 두껍다(즉, 대략 100 마이크로미터의 두께 또는 더 두꺼움). 또한, 현재의 LED 밀봉 실은 일반적으로 주입 몰딩을 사용하여 형성되고 밀봉 실은 플렉서블 기판 상에 형성되지 않는다. 플렉서블 기판 상에 밀봉 실을 형성하기 위한 능력을 제공함으로써, 다양한 밀봉 실 설계가 사용될 수 있고, 플렉서블 회로의 설계는 기성품의 밀봉 봉인된 구성요소로 제한되지 않는다. 또한, 본 명세서에서 논의된 밀봉 실은 적어도 일부분 구성요소가 그 내부에서 사용되는 회로에 전기적 또는 기계적으로 접속된 후에 형성될 수 있다. 밀봉 실은 전형적으로 회로에 밀봉 봉인된 구성요소를 접속하기 전에 형성된다.
밀봉성을 제공하기 위한 해결책은, 디바이스의 유연성을 현저히 감소시키지는 않지만, 구성요소(예컨대, 저항기, 캐패시터, 트랜지스터, 인덕터, 라디오, 메모리, 프로세서, 레이저, LED, 센서 또는 다른 디지털 또는 아날로그 구성요소와 같은 전기 또는 전자 디바이스)에 대해 크기가 정해지고 형상화된 아일랜드와 같은 밀봉 재료의 아일랜드를 제공하는 것을 포함할 수 있다. 아일랜드는 예컨대, 아일랜드를 형성하기 위해 포토레지스트 호환가능 방법을 사용함으로써 여러 가지 상이한 폼 팩터를 가질 수 있다. 그러한 해결책은 장치가 장치의 구성요소에 밀봉 보호를 제공하는 동안 계속 플렉서블하게 한다. 밀봉성과 유연성의 명시된 조합은 플렉서블(예컨대, 비밀봉(즉, 비기밀)) 기판 상에 밀봉 아일랜드를 포함함으로써 달성될 수 있다.
밀봉 봉인은 예컨대, 장치의 제조시에 사용되는 플렉서블 기판 또는 구성요소에 대한 재료 선택을 확장하도록 저온에서 달성될 수 있다. 약 100℃(저온)에서, 밀봉 재료 증착(예컨대, 선택적 유리 증착)은 예컨대, 스퍼터링(sputtering) 기법을 사용함으로써 달성될 수 있다. 저온 증착된 밀봉 재료는 포토레지스트로 패터닝되어, 포토레지스트가 제거된 후에, 밀봉 재료는 기판의 지정된 영역 상에만 선택적으로 증착될 수 있다.
밀봉 재료는 트레이스, 패드 또는 다른 금속(예컨대, 구리(Cu), 금(Au), 은(Ag) 또는 다른 금속) 상호접속부 상에 스퍼터링될 수 있다. 밀봉 재료와 밀봉 재료가 증착되는 기판 사이의 부착 강도는 밀봉 재료 증착 전에 또는 동안에 표면을 이온으로 충격(bombarding)함으로써 증가할 수 있다.
밀봉 재료의 아일랜드는 메인 엘라스틱 또는 플라스틱 로딩이 밀봉 재료의 아일랜드 외부에 발생할 수 있도록 충분히 작을 수 있고, 디바이스는 유연성의 대부분(거의 전부)을 유지할 수 있다. 또한, 밀봉 재료의 두께는 예컨대, 디바이스가 슬림 프로파일(a slim profile)을 유지하는 것을 돕도록, 1 미크론 내지 10 미크론(또는 미만)일 수 있다.
도 1은 플렉서블 장치(100)의 예의 블록도를 도시한다. 플렉서블 장치(100)는 상부에 밀봉 재료(104)가 있는 기판(102)을 포함할 수 있다. 밀봉 재료(104)는 밀봉(즉, 기밀) 실을 형성하는 데 충분한 구조를 가진 재료일 수 있다. 밀봉 재료(104)는 하나 이상의 구성요소(106)에 대한 밀봉 실을 제공하는 데 도움이 될 수 있다. 장치(100)는 트레이스, 패드, 비아 등과 같은 도전성 상호접속부(108)를 포함할 수 있다. 장치(100)는 유전체(110)(예컨대, 패시베이션 재료)를 포함할 수 있다. 장치(100)는 유전체(예컨대, 빌드업 재료 또는 접착물(114))를 포함할 수 있다.
기판(102)은 플렉서블 회로가 구축될 수 있는 매체를 제공할 수 있다. 기판(102)은 PDMS, PET, PI, 열 가소성 엘라스토머(thermoplastic elastomer), 다른 플렉서블 재료와 같은 플렉서블 재료를 포함할 수 있다.
밀봉 재료(104)는 예컨대, 주변 환경으로부터 구성요소(106)의 적어도 일부를 보호하도록 밀봉 실을 제공하는 데 도움이 될 수 있다. 밀봉 재료(104)는 예컨대, 구성요소 또는 장치의 요구에 맞도록 두께를 변경할 수 있다. 두꺼운 밀봉 재료는 공간 및 비용을 희생하면서 구성요소를 더 많이 보호하는 데 도움이 될 수 있는 반면, 얇은 밀봉 재료는 두꺼운 밀봉 재료만큼 강건한 보호를 제공하지 못할 수도 있지만, 비용 및 공간을 절약한다. 밀봉 재료(104)는 약 1 마이크로미터 내지 100 마이크로미터의 두께를 포함할 수 있다. 하나 이상의 실시예에서, 밀봉 재료(104)의 두께는 10분의 1 마이크로미터 내지 10 마이크로미터 또는 10 마이크로미터 미만일 수 있다. 하나 이상의 실시예에서, 밀봉 재료(104)의 두께는 약 1 마이크로미터 내지 2 마이크로미터일 수 있다. 밀봉 재료(104)는 예컨대, 저온(가령, 약 100℃ 이하)에서 기판(102), 구성요소(106), 상호접속부(108) 또는 장치(100)의 다른 아이템 상에 스퍼터링될 수 있다. 하나 이상의 실시예에서, 예컨대, 플렉서블 기판이 PI를 포함할 때, 온도는 250℃까지 오를 수 있다.
구성요소(106)는 패키징된 구성요소(예컨대, 표면 장착(SMT), 플립 칩(FC), 볼 그리드 어레이(BGA), 랜드 그리드 어레이(LGA), BBUL(Bumpless Buildup Layer) 또는 다른 패키지) 또는 패키징되지 않은 구성요소와 같은 전기 또는 전자 구성요소일 수 있다. 구성요소(106)는 트랜지스터, 저항기, 다이(예컨대, 프로세서, 메모리, 라디오 또는 다른 아날로그 또는 디지털 회로), 캐패시터, 발광 다이오드(LED), 인덕터, 메모리 게이트, 조합 또는 상태 로직, 또는 다른 전기 또는 전자 구성요소를 포함할 수 있다.
상호접속부(108)는 트레이스, 패드, 수 또는 암 접속 피처, 비아 또는 다른 도전성 상호접속부를 포함할 수 있다. 상호접속부(108)는 Cu, Ag, Au 또는 다른 도전성 금속과 같은 금속을 포함할 수 있다. 상호접속부(108)는 와이어(16) 또는 솔더(112) 접속부를 통해 하나 이상의 구성요소(106)에 연결될 수 있다. 상호접속부(108)는 유전체(114 또는 110)에 의해 다른 상호접속부 또는 구성요소(106)로부터 절연되거나 분리될 수 있다.
유전체(110)는 예컨대, 장치(100) 주변의 환경으로부터 장치(100)의 아이템에 보호를 제공할 수 있다. 유전체(110)는 PDMS, 고무 또는 유전체 재료를 포함할 수 있다. 유전체(114)는 그 중에서도 액정 폴리머(LCP), PI, PDMS 또는 아크릴과 같은 충분히 낮은 유전율, 손실 탄젠트 또는 접착 강도를 가진 재료를 포함할 수 있다. 유전체(114)는 예컨대, 재료의 성능을 향상시키는 데 도움이 되도록 첨가제를 포함할 수 있다.
솔더(112)는 하나 이상의 상호접속부(108) 또는 하나 이상의 구성요소(106)를 전기적 또는 기계적으로 결합할 수 있다. 솔더(112)는 그 중에서도 주석, 납, 아연, 은, 알루미늄, 비스무트 또는 이방성 도전 필름(Anisotropic Conductive Film; ACF)을 포함할 수 있다.
유전체(114)는 유전체(110)와 유사할 수 있고 유전체(110)의 재료와 유사한 재료를 포함할 수 있다.
도 2a, 도 2b, 도 2c, 도 2d, 도 2e 및 도 2f는 밀봉 아일랜드를 가진 플렉서블 기판을 제조하는 기법의 예의 스테이지를 각각 도시한다. 도 2a는 상부에 패터닝된 포토레지스트(202)를 가진 기판(102)을 포함할 수 있는 장치(200A)의 예의 블록도를 도시한다. 포토레지스트(202)는 밀봉 재료 증착으로부터 하부의 기판(102)을 보호하기 위해 증착될 수 있다. 포토레지스트(202)를 가진 장소는 밀봉 재료가 배치되지 않는 장소일 수 있다. 포토레지스트(202)는 리소그래피, 스텐실 인쇄 또는 스크린 인쇄 프로세스를 통해 배치될 수 있다. 스텐실 또는 스크린 인쇄는 리소그래피보다 더 비용 효율적일 수 있다.
도 2b는 장치(200B)의 예의 블록도를 도시한다. 장치(200B)는 포토레지스트(202) 및 기판(102) 상에 증착된 밀봉 재료(104)의 층을 가진 장치(200A)와 유사할 수 있다. 밀봉 재료(104)의 두께는 예컨대, 밀봉 재료(104) 내의 마이크로크랙으로부터의 영향을 방지하는 데 도움이 되도록 1 마이크로미터보다 클 수 있다. 밀봉 재료(104)는 밀봉 재료(104) 상에 배치된 디바이스에 밀봉성을 제공하는 데 도움이 될 수 있다. 밀봉 아일랜드는 기판(102)에 면하는 구성요소의 측면에 밀봉성을 제공할 수 있다. 밀봉 재료(104)는 약 100℃ 미만인 온도에서 증착될 수 있다.
도 2c는 장치(200C)의 예의 블록도를 도시한다. 장치(200C)는 포토레지스트(202), 및 이로부터 제거된 포토레지스트(202) 상의 밀봉 재료(104)를 가진 장치(200B)와 유사할 수 있다. 포토레지스트(202)는 예컨대, 포토레지스트(202)를 용해시킴으로써 화학적으로 제거될 수 있고, 또는 포토레지스트(202)는 예컨대, 가령, 음파 에너지로부터의 지원으로 포토레지스트(202)를 벗김으로써 기계적으로 제거될 수 있다.
도 2d는 장치(200D)의 예의 블록도를 도시한다. 장치(200D)는 기판(102) 상에 적어도 일부분 또는 밀봉 재료(104) 상에 적어도 일부분 배치된 하나 이상의 상호접속부(108)를 가진 장치(200C)와 유사할 수 있다.
도 2e는 장치(200E)의 예의 블록도를 도시한다. 장치(200E)는 기판(102) 상에 예컨대, 밀봉 재료(104) 또는 상호접속부(108) 상에 적어도 일부분 배치되거나 구축된 하나 이상의 구성요소(106)를 가진 장치(200D)와 유사할 수 있다. 유전체(114)는 밀봉 재료(104) 상에, 예컨대, 상호접속부(108) 사이에 배치될 수 있다. 구성요소(106)는 유전체(114) 상에 배치되거나 유전체(114)에 부착될 수 있다. 구성요소(106)는 예컨대, 솔더링 또는 와이어 본딩함으로써 상호접속부(108)에 전기적으로 또는 기계적으로 결합될 수 있다. 구성요소(106), 와이어(116), 유전체(114), 상호접속부(108) 또는 밀봉 재료(104)는 몰딩 재료(118)에 의해 적어도 일부분 둘러싸일 수 있다.
도 2f는 장치(200F)의 예의 블록도를 도시한다. 장치(200F)는 장치(200E) 상에 선택적으로 배치된(예컨대, 증착된) 밀봉 재료(104)를 가진 장치(200E)와 유사할 수 있다. 밀봉 재료(104)는 기판(102) 상에 이전에 증착되었던 밀봉 재료와 결합하도록 증착될 수 있다. 밀봉 재료(104)를 선택적으로 증착하는 것은 장치 상에 포토레지스트를 배치하는 것(예컨대, 리소그래피적으로, 장치 상에 포토레지스트를 스크린 인쇄, 또는 스텐실링하는 것)을 포함할 수 있다. 습기 또는 다른 오염물질은 밀봉 재료(104)가 상부에 증착되기 전에 장치로부터 제거될 수 있다. 습기 또는 다른 오염물질을 제거하는 것은 장치를 베이킹(baking), 블로잉(blowing), 드라이클리닝(dry cleaning)하는 것을 포함할 수 있다. 밀봉 재료(104)는 장치(예컨대, 베이킹되거나 클리닝된 장치) 상에 증착(예컨대, 스퍼터링)될 수 있다. 포토레지스트 상에 있는 밀봉 재료 및 포토레지스트는 예컨대, 포토레지스트를 화학적으로 또는 기계적으로 제거함으로써 제거될 수 있다. 밀봉 재료(104)는 구성요소(106), 상호접속부(108), 기판(102), 다른 밀봉 재료, 유전체(104) 또는 몰딩 재료(108) 상에 증착될 수 있다. 밀봉 재료(104)와 밀봉 재료가 배치될 수 있는 아이템(예컨대, 상호접속부(108), 구성요소(106), 기판(102), 다른 밀봉 재료, 유전체, 또는 장치(100)의 다른 아이템) 사이의 접착성을 향상시키기 위해, 밀봉 재료 증착 이전 또는 동안에 이온이 장치(예컨대, 밀봉 재료가 배치되어야 하는 아이템) 상에 충격될 수 있다.
유전체(110)는 예컨대, 도 1의 장치(100)를 형성하도록, 장치(200F) 상에 형성될 수 있다. 유전체(110)는 장치의 아이템에 패시베이션 또는 코스메틱(cosmetic) 보호를 제공할 수 있다. 유전체(110)는 플렉서블하거나 기판(102)과 동일하거나 유사한 재료를 포함할 수 있다. 가령, 도 2a 내지 도 2f 또는 도 1과 관련하여 설명된 기법을 따름으로써, 예컨대, 개구부를 생성하거나 다른 회로를 구성함으로써 전자기기의 다른 층이 형성될 수 있다. 전자기기의 층들은 유전체 내에 홀을 형성함으로써 전기적으로 또는 기계적으로 결합될 수 있다.
도 3a, 도 3b, 도 3c, 도 3d, 도 3e 및 도 3f는 하나 이상의 실시예에 따른 플렉서블 전자 회로의 블록도를 각각 도시한다. 종래의 시스템 온 칩(SoC) 패키지는 강성이고, 강성 폴리머 기판 상에 장착된 다이를 포함한다. 이들 패키지는 보통 모바일 폰, 태블릿, 또는 다른 장치에 대한 강성 마더보드 상에 장착된다. 종래의 패키지는 보통 직물, 유연 플라스틱, 폴리머 또는 심지어 스킨과 같은 플렉서블 표면 상에 장착되지 않는다. 도 3a 내지 도 3f는 상부 또는 내부에 장착된 하나 이상의 실리콘 다이 또는 다이 섹션을 포함할 수 있는 플렉서블(예컨대, 신축성이 있는) 다층 회로를 도시한다.
도 3a는 하나 이상의 실시예에 따른 플렉서블 전자 회로(300A)의 예의 블록도를 도시한다. 회로(300A)는 플렉서블 재료(304)의 하나 이상의 층 상의 복수의 다이 섹션(302)을 포함할 수 있다.
각각의 다이 섹션(302)은 단일 SoC(예컨대, 다이)의 일부분의 기능의 적어도 일부를 구현하도록 구성된 회로를 포함할 수 있다. 다이 섹션(302)의 조합은 SoC의 기능을 구현할 수 있다. 다이 섹션(302)은 실리콘 또는 다른 반도체, 금속 또는 다른 회로 재료를 포함할 수 있다. 다이 섹션(302)은 다이 및 보호 하우징을 포함하는 패키지와 혼동되어서는 안 된다.
플렉서블 재료(304)는 PDMS, PET, 폴리이미드 PI 또는 다른 플렉서블 재료를 포함할 수 있다. 플렉서블 재료(304)는 상부에 패터닝된 하나 이상의 상호접속부(308)(예컨대, 트레이스, 패드 또는 수 또는 암 접속 피처)를 포함할 수 있다. 상호접속부(308)는 미앤더링(meandering)하거나 이와 달리 절단 또는 균열 없이 굴곡에 저항하도록 구성될 수 있다. 상호접속부(308)는 플렉서블 재료(304)의 층들 사이에 배치될 수 있다. 상호접속부(308)는 마이크로-접촉 인쇄와 같은 리소그래피 또는 상호접속부를 형성하는 다른 방법을 사용하여 패터닝될 수 있다. 플렉서블 재료(304)의 하나의 층의 상호접속부(308)는 하나 이상의 비아(306)를 통해 예컨대, 플렉서블 재료의 다른 층 상의 상호접속부 또는 다이 섹션(302)에 전기적으로 또는 기계적으로 접속될 수 있다. 비아(306)는 예컨대, 스핀 코팅 도전성 폴리머에 의해 리소그래피를 사용하여 형성될 수 있다. 비아(306)는 플렉서블 재료(304) 상에 지정된 패턴으로 포토레지스트를 현상함으로써 형성될 수 있다. 포토레지스트는 현상 후에 제거될 수 있다.
하나 이상의 다이 섹션(302)은 도 3a에 도시된 바와 같이 노출될 수 있다. 하나 이상의 다이 섹션(302)은 도 3b에 도시된 바와 같이 플렉서블 재료(304) 내에 적어도 부분적으로 침수될 수 있다. 회로(300B)는 플렉서블 재료(304) 내에 적어도 부분적으로 침수된 복수의 다이 섹션(302)을 포함할 수 있다. 다이 섹션(302)의 표면은 도 3b에 도시된 바와 같이 노출될 수 있다. 회로(300C)는 도 3c에 도시된 바와 같이 플렉서블 재료(304) 내에 완전히 침수된 복수의 다이 섹션(302)을 포함할 수 있다.
도 3d에 도시된 바와 같이, 회로(300D)는 다른 다이 섹션의 방향에 대향하는 방향으로 정렬되는 다이 섹션(302)을 포함할 수 있다(즉, 다이 섹션(302)의 기능 측면이 다른 다이 섹션과 동일한 방향을 항상 향할 필요는 없음). 다이 섹션(302)의 기능 측면은 다이 섹션의 기능성 또는 구성요소에 대한 액세스가 제공되는 핀 아웃 또는 상호접속부를 가진 측면일 수 있다. 다른 다이의 방향에 대향하는 방향으로 정렬되는 다이 섹션(302)은 반전된 것으로 고려될 수 있다.
도 3E에 도시된 바와 같이, 플렉서블 회로(300E)는 플렉서블 재료의 다수의 상이한 층에 배치된 다이 섹션(302)을 포함할 수 있다. 도 3F에 도시된 바와 같이, 플렉서블 회로(300F)는 플렉서블 재료의 다수의 상이한 층 내에 배치된 다이 섹션(302)을 포함할 수 있고, 다이 섹션(302)의 적어도 일부는 다른 다이 섹션에 대해 반전될 수 있다(즉, 다른 방향으로 향하는 기능적 측면을 가질 수 있음).
도 3a 내지 도 3f의 플렉서블 기판은 종래의 패키지와 상이한 물리적 외형을 가질 수 있다. 강성 기판은 존재하지 않으며, 그 대신에 플렉서블 재료(예컨대, 투명 PDMS)의 상부에 또는 내장된 하나 이상의 다이 섹션이 존재한다. PDMS는 플렉서블하고 유연한 투명 폴리머이다.
도면들의 플렉서블 회로는 평평하거나 단단한 것으로 제한되지 않는다. 이들 플렉서블 디바이스는 종래의 강성 패키지를 사용하여 불가능하지는 않지만 어려울 수 있는 (예컨대, 센서, 라디오 또는 다른 변환기로서) 굽은 표면, 유연 표면, 패브릭 또는 피부를 가진 설계에 통합될 수 있다. 이 유연성은 제품 설계시에 광범위한 옵션을 고려한다.
도 4는 하나 이상의 실시예에 따른 플렉서블 기판 상에 밀봉 실을 제조하는 기법(400)의 예의 흐름도를 도시한다. 단계(402)에서, 제 1 밀봉 재료는 플렉서블 기판 상에 선택적으로 증착될 수 있다. 단계(404)에서, 플렉서블 기판 상에 상호접속부가 형성될 수 있다. 상호접속부는 그 상호접속부의 일부가 밀봉 재료와 오버랩되도록 형성될 수 있다. 단계(406)에서, 디바이스는 밀봉 재료 상에 배치될 수 있다.
단계(408)에서, 제 2 밀봉 재료는 디바이스 및 상호접속부 상에 선택적으로 증착될 수 있다. 제 2 밀봉 재료는 상호접속부와 제 1 및 제 2 밀봉 재료의 결합 내에 디바이스를 밀봉 봉인하도록 증착될 수 있다. 기법(400)은 제 2 밀봉 재료를 증착하기 전에 플렉서블 기판, 디바이스 또는 상호접속부의 노출된 표면으로부터 습기를 제거하는 것을 포함할 수 있다. 기법(400)은 제 2 밀봉 재료를 증착하기 전에 또는 동안에 플렉서블 기판, 디바이스 또는 상호접속부를 이온으로 충격하는 것을 포함할 수 있다.
제 1 및 제 2 밀봉 재료는 유리를 포함할 수 있다. 제 1 또는 제 2 밀봉 재료는 밀봉 재료의 층은 그 두께가 약 1 미크론 내지 10 미크론이도록 증착될 수 있다. 제 1 또는 제 2 밀봉 재료는 약 100℃ 미만인 온도에서 증착될 수 있다. 선택적으로, 제 1 또는 제 2 밀봉 재료를 증착하는 것은 플렉서블 기판, 디바이스, 상호접속부 또는 제 1 밀봉 재료 상에 포토레지스트를 배치하는 것과, 상기 포토레지스트, 디바이스, 상호접속부, 제 1 밀봉 재료 또는 플렉서블 기판 상에 제 1 또는 제 2 밀봉 재료를 증착하는 것과, 증착된 제 1 또는 제 2 밀봉 재료의 일부를 제거하도록 포토레지스트를 제거하는 것을 포함할 수 있다. 제 1 및 제 2 밀봉 재료는 동일하거나 상이한 재료를 포함할 수 있다.
기법(400)은 제 2 밀봉 재료 위에 유전체 층을 형성하는 것을 포함할 수 있다. 플렉서블 기판 상에 제 1 밀봉 재료를 선택적으로 증착하는 것은 플렉서블 기판의 제 1 및 제 2 대향 표면 상에 제 1 밀봉 재료를 증착하는 것을 포함할 수 있다. 플렉서블 기판 상에 상호접속부를 형성하는 것은 플렉서블 기판의 제 1 및 제 2 측면의 각각 상에 상호접속부를 형성하는 것을 포함할 수 있다. 제 1 밀봉 재료 상에 디바이스를 배치하는 것은 플렉서블 기판의 제 1 및 제 2 측면의 각각 상의 제 1 밀봉 재료 상에 각각의 디바이스를 배치하는 것을 포함할 수 있다. 제 2 밀봉 재료를 증착하는 것은 플렉서블 기판의 제 1 및 제 2 측면의 각각 상의 각각의 디바이스 상에 제 2 밀봉 재료를 증착하는 것을 포함할 수 있다.
예시 및 주석
본 청구대상은 몇몇 예로써 설명될 수 있다.
예시 1은 예컨대, (1) 플렉서블 기판 상에 상호접속부를 형성하는 단계, (2) 상호접속부 근처의 기판 상에 디바이스를 배치하는 단계, 또는 (3) 상호접속부와 제 1 밀봉 재료의 결합 내에 디바이스를 밀봉 봉인하도록 디바이스 및 상호접속부 상에 제 1 밀봉 재료를 선택적으로 증착하는 단계를 포함하거나 사용할 수 있는 청구대상(예컨대, 장치, 방법, 동작을 수행하는 수단, 또는 디바이스에 의해 수행될 때 디바이스로 하여금 동작을 수행하게 할 수 있는 명령어를 포함하는 디바이스 판독가능 메모리)을 포함하거나 사용할 수 있다.
예시 2는 상호접속부를 형성하기 전에 플렉서블 기판 상에 제 2 밀봉 재료를 선택적으로 증착하는 단계 또는 상호접속부는 상호접속부의 적어도 일부가 제 2 밀봉 재료를 오버랩하도록 형성되는 것을 포함하거나 사용하도록 예시 1의 청구대상을 포함하거나 사용하거나 이와 선택적으로 조합될 수 있다.
예시 3은 제 1 밀봉 재료를 선택적으로 증착하는 단계는 플렉서블 기판 상에 유리를 선택적으로 증착하는 단계를 포함하고, 디바이스 및 상호접속부 상에 제 2 밀봉 재료를 선택적으로 증착하는 단계는 디바이스 및 상호접속부 상에 유리를 선택적으로 증착하는 단계를 포함하는 것을 포함하거나 사용하도록 예시 2의 청구대상을 포함하거나 사용하거나 이와 선택적으로 조합될 수 있다.
예시 4는 제 1 밀봉 재료를 선택적으로 증착하는 단계는 플렉서블 기판 상에 포토레지스트를 배치하는 단계와, 포토레지스트 및 플렉서블 기판 상에 제 1 밀봉 재료를 증착하는 단계와, 증착된 제 1 밀봉 재료의 일부를 제거하도록 포토레지스트를 제거하는 단계를 포함하는 것을 포함하거나 사용하도록 예시 2와 예시 3 중 적어도 하나의 청구대상을 포함하거나 사용하거나 이와 선택적으로 조합될 수 있다.
예시 5는 제 2 밀봉 재료 위에 유전체 층을 형성하는 단계를 포함하거나 사용하도록 예시 2 내지 예시 4 중 적어도 하나의 청구대상을 포함하거나 사용하거나 이와 선택적으로 조합될 수 있다.
예시 6은 제 2 밀봉 재료를 증착하기 전에 플렉서블 기판, 디바이스 또는 상호접속부의 노출된 표면으로부터 습기를 제거하는 단계를 포함하거나 사용하도록 예시 2 내지 예시 5 중 적어도 하나의 청구대상을 포함하거나 사용하거나 이와 선택적으로 조합될 수 있다.
예시 7은 제 2 밀봉 재료를 증착하는 동안 플렉서블 기판, 디바이스, 제 1 밀봉 재료 또는 상호접속부를 이온으로 충격하는 단계를 포함하거나 사용하도록 예시 2 내지 예시 6 중 적어도 하나의 청구대상을 포함하거나 사용하거나 이와 선택적으로 조합될 수 있다.
예시 8은 제 1 밀봉 재료 또는 제 2 밀봉 재료를 증착하는 단계는 제 1 밀봉 재료 또는 제 2 밀봉 재료의 두께가 약 10 미크론 미만이도록 제 1 밀봉 재료 또는 제 2 밀봉 재료를 증착하는 단계를 포함하는 것을 포함하거나 사용하도록 예시 2 내지 예시 7 중 적어도 하나의 청구대상을 포함하거나 사용하거나 이와 선택적으로 조합될 수 있다.
예시 9는 제 1 밀봉 재료 또는 제 2 밀봉 재료를 증착하는 단계는 약 100℃ 미만인 온도에서 제 1 밀봉 재료 또는 제 2 밀봉 재료를 증착하는 단계를 포함하는 것을 포함하거나 사용하도록 예시 2 내지 예시 8 중 적어도 하나의 청구대상을 포함하거나 사용하거나 이와 선택적으로 조합될 수 있다.
예시 10은 (1) 플렉서블 기판 상에 제 1 밀봉 재료를 선택적으로 증착하는 단계는 플렉서블 기판의 제 1 대향 표면 및 제 2 대향 표면 상에 제 1 밀봉 재료를 증착하는 단계를 포함하고, (2) 플렉서블 기판 상에 상호접속부를 형성하는 단계는 플렉서블 기판의 제 1 측면과 제 2 측면 중 각각의 측면 상에 상호접속부를 형성하는 단계를 포함하며, (3) 제 1 밀봉 재료 상에 디바이스를 배치하는 단계는 플렉서블 기판의 제 1 측면과 제 2 측면 중 각각의 측면 상의 제 1 밀봉 재료 상에 각각의 디바이스를 배치하는 단계를 포함하고, 또는 (4) 제 2 밀봉 재료를 증착하는 단계는 플렉서블 기판의 제 1 측면과 제 2 측면 중 각각의 측면 상의 각각의 디바이스 상에 제 2 밀봉 재료를 증착하는 단계를 포함하는 것을 포함하거나 사용하도록 예시 2 내지 예시 9 중 적어도 하나의 청구대상을 포함하거나 사용하거나 이와 선택적으로 조합될 수 있다.
예시 11은 예컨대, (1) 플렉서블 기판 상의 유리 아일랜드, (2) 플렉서블 기판 상에 있으며 유리 아일랜드를 부분적으로 오버랩하는 상호접속부, (3) 유리 아일랜드 상에 배치되며 상호접속부에 전기적으로 결합되는 디바이스, 또는 (4) 유리 층, 유리 아일랜드 및 상호접속부가 디바이스에 대한 밀봉 실을 형성하도록, 디바이스 위에 있으며 상호접속부 위에 적어도 부분적으로 있는 유리 층을 포함하거나 사용할 수 있는 청구대상(예컨대, 장치, 방법, 동작을 수행하는 수단, 또는 디바이스에 의해 수행될 때 디바이스로 하여금 동작을 수행하게 할 수 있는 명령어를 포함하는 디바이스 판독가능 메모리)을 포함하거나 사용할 수 있다.
예시 12는 유리 층 위의 유전체 층을 포함하거나 사용하도록 예시 11의 청구대상을 포함하거나 사용하거나 이와 선택적으로 조합될 수 있다.
예시 13은 유리 아일랜드의 두께는 약 10 미크론 미만인 것을 포함하거나 사용하도록 예시 11과 예시 12 중 적어도 하나의 청구대상을 포함하거나 사용하거나 이와 선택적으로 조합될 수 있다.
예시 14는 유리 아일랜드는 기판의 제 1 표면 상의 제 1 유리 아일랜드이고, 상호접속부는 기판의 제 1 표면 상의 제 1 금속 콘택트이며, 디바이스는 기판의 제 1 표면 상의 제 1 디바이스이고, 유리 층은 제 1 유리 층인 것을 포함하거나 사용하도록 예시 11 내지 예시 13 중 적어도 하나의 청구대상을 포함하거나 사용하거나 이와 선택적으로 조합될 수 있고, 예시 14는 (1) 기판의 제 2 표면 상의 제 2 유리 아일랜드 -제 2 표면은 제 1 표면에 대향함- , (2) 제 2 유리 아일랜드와 부분적으로 오버랩하는, 제 2 표면 상의 제 2 상호접속부, (3) 제 2 유리 아일랜드 상에 배치되고 제 2 상호접속부와 전기적으로 결합되는 제 2 디바이스, 또는 (4) 제 2 유리 층, 제 2 유리 아일랜드 및 제 2 상호접속부가 제 2 디바이스를 밀봉 봉인하도록, 제 2 디바이스 위에 있으며 제 2 상호접속부 위에 적어도 부분적으로 있는 제 2 유리 층을 더 포함한다.
예시 15는 디바이스와 유리 아일랜드 사이에서 이들을 결합하는 접착물을 포함하거나 사용하도록 예시 11 내지 예시 14 중 적어도 하나의 청구대상을 포함하거나 사용하거나 이와 선택적으로 조합될 수 있다.
예시 16은 플렉서블 기판은 폴리디메틸실록산(PolyDiMethylSiloxane;PDMS)을 포함하는 것을 포함하거나 사용하도록 예시 11 내지 예시 15 중 적어도 하나의 청구대상을 포함하거나 사용하거나 이와 선택적으로 조합될 수 있다.
예시 17은 예컨대, (1) 제 2 기판 층 상의 제 1 기판 층을 포함하는 복수의 적층된 플렉서블 기판 층, (2) 적층된 플렉서블 기판 층 내에 배치된 제 1 다이 섹션 및 제 2 다이 섹션, 또는 (3) 제 1 기판 층 부근에서 제 2 기판 층의 표면 상에 패터닝된 제 1 상호접속 회로, 제 1 다이 섹션과 상기 제 2 다이 섹션은 상기 상호접속 회로를 통해 전기적으로 결합되는 것을 포함하거나 사용할 수 있는 청구대상(예컨대, 장치, 방법, 동작을 수행하는 수단, 또는 디바이스에 의해 수행될 때 디바이스로 하여금 동작을 수행하게 할 수 있는 명령어를 포함하는 디바이스 판독가능 메모리)을 포함하거나 사용할 수 있다.
예시 18은 복수의 적층된 플렉서블 기판 층은 제 3 기판 층을 더 포함하고, 제 2 기판 층은 상기 제 1 기판 층 상에 있는 것을 포함하거나 사용하도록 예시 17의 청구대상을 포함하거나 사용하거나 이와 선택적으로 조합될 수 있고, 또는 예시 18은 제 2 기판 층 부근에서 상기 제 3 기판 층의 표면 상에 패터닝된 제 2 상호접속 회로 또는 제 2 기판 층을 관통한 비아를 포함하되, 비아는 제 1 상호접속 회로를 제 2 상호접속 회로에 전기적으로 결합하는 것을 더 포함한다.
예시 19는 복수의 적층된 플렉서블 기판 층은 제 1 기판 층 상에 배치된 제 4 기판 층을 더 포함하고, 제 1 다이 섹션은 제 2 다이 섹션의 제 2 활성 측면과 대향하는 방향으로 향하는 제 1 활성 측면을 포함하는 것을 포함하거나 사용하도록 예시 17과 예시 18 중 적어도 하나의 청구대상을 포함하거나 사용하거나 이와 선택적으로 조합될 수 있고, 또는 예시 19는 제 4 기판 층 부근에서 제 1 기판 층의 표면 상에 패터닝된 제 3 상호접속 회로를 더 포함한다.
예시 20은 복수의 적층된 플렉서블 기판 층은 폴리디메틸실록산(PDMS)을 포함하는 것을 포함하거나 사용하도록 예시 17 내지 예시 19 중 적어도 하나의 청구대상을 포함하거나 사용하거나 이와 선택적으로 조합될 수 있다.
예시 21은 제 1 다이 섹션은 제 1 상호접속 회로의 상호접속부와, 제 1 다이 섹션 아래에 배치된 밀봉 재료와, 제 1 다이 섹션 위에 있으며 상호접속부 위에 적어도 부분적으로 있는 밀봉 재료의 결합을 사용하여 밀봉 봉인되는 것을 포함하거나 사용하도록 예시 17 내지 예시 20 중 적어도 하나의 청구대상을 포함하거나 사용하거나 이와 선택적으로 조합될 수 있다.
이상의 상세한 설명은 상세한 설명의 일부를 형성하는 첨부 도면에 대한 참조를 포함한다. 도면은 본 명세서에서 논의된 방법, 장치 및 시스템이 실시될 수 있는 특정 실시예를 예로써 도시한다. 이들 실시예는 본 명세서에서 "예시"로도 지칭된다. 그러한 예시는 도시되거나 설명된 것 외의 요소를 포함할 수 있다. 그러나, 발명자들도 도시되거나 설명된 요소들만 제공되는 예시를 고려한다. 또한, 특정 예시(또는 하나 이상의 측면)에 관하여 또는 본 명세서에 도시되거나 설명된 다른 예시(또는 하나 이상의 측면)에 관하여, 발명자들도 도시되거나 설명된 요소들의 임의의 조합 또는 변경을 사용하는 예시(또는 하나 이상의 측면)를 고려한다.
이 문서에서, "하나의"라는 용어는 "적어도 하나" 또는 "하나 이상"의 다른 예 또는 사용과 무관하게, 하나 또는 하나보다 많이를 포함하도록 특허 문서에서 공통으로 사용된다. 이 문서에서, 이와 다르게 표시되지 않는 한, "또는"이라는 용어는 비배타성을 지칭하도록 사용되거나, "A 또는 B"가 "A이지만 B는 아님", "B이지만 A는 아님" 및 "A와 B"를 포함하도록 사용된다. 이 문서에서, "포함하는(including)" 및 "여기서(in which)"는 각각의 용어 "포함하는(comprising)" 및 "여기서(wherein)"의 쉬운 영어 상당어구로서 사용된다. 또한, 후속하는 특허청구범위에서, "포함하는"이라는 용어는 제한을 두지 않으며, 즉, 시스템, 장치, 제조물, 구성, 형식 또는 프로세스는 특허청구범위 내의 그러한 용어가 여전히 그 특허청구범위의 범주 내에 있는 것으로 간주한 후 열거된 것 외의 요소를 포함한다. 또한, 후속하는 특허청구범위에서, "제1", "제2" 및 "제3" 등은 라벨로서만 사용되고, 그들의 대상에 수치 요구조건을 부과하도록 의도되지 않는다.
본 명세서에서 사용된 바와 같이, 참조 번호를 지칭할 때 사용된 "-(대시)"는 이전 단락에서 논의된 비배타적 관점에서, 대시로 표시된 범위 내의 모든 요소의 "또는"을 의미한다. 예컨대, 103A-B는, 103A-103B가 "103A이지만 103B는 아님", "103B이지만 103A는 아님" 및 "103A와 103B"를 포함하도록, 범위{103A, 103B}에서 요소들의 비배타적인 "또는"을 의미한다.
이상의 설명은 예시적이지만 비제한적인 것으로 의도된다. 예컨대, 전술한 예시(또는 하나 이상의 측면)는 서로 조합하여 사용될 수 있다. 예컨대, 이상의 설명을 검토할 때 당업자에 의해 다른 실시예가 사용될 수 있다. 요약은 독자로 하여금 기술 개시물의 본질을 빠르게 확인하게 하도록 37 C.F.R.§1.72(b)에 따르도록 제공된다. 이는 특허청구범위의 범주 또는 의미를 해석하거나 제한하는 데 사용되지 않을 것으로 이해할 수 있게 제공된다. 또한, 이상의 상세한 설명에서, 다양한 특징부가 개시내용을 간소화하도록 함께 그룹화될 수 있다. 이는 청구되지 않은 개시된 특징부가 임의의 청구항에 필수적임을 의도하는 것으로서 해석되어서는 안 된다. 오히려, 발명의 청구 대상은 특정의 개시된 실시예의 모든 특징부 내에 있을 수 있다. 그러므로, 후속하는 특허청구범위는 상세한 설명에 예시 또는 실시예로서 통합되되 각각의 청구항이 개별 실시예로서 그 자신에 의거하며, 그러한 실시예는 다양한 조합 또는 변경으로 서로 조합될 수 있도록 고려된다. 본 발명의 범위는 첨부된 특허청구범위에 권리가 부여되는 균등물의 전체 범위에 따라, 그러한 특허청구범위를 참조하여 결정되어야 한다.

Claims (21)

  1. 플렉서블 기판(a flexible substrate) 상에 제 1 밀봉 재료(hermetic material)를 선택적으로 증착하는 단계와,
    상기 플렉서블 기판 상에 상호접속부를 상기 상호접속부의 일부가 상기 제 1 밀봉 재료를 오버랩하도록 형성하는 단계와,
    상기 제 1 밀봉 재료 위에 유전체층을 형성하는 단계와,
    상기 유전체층 상에 디바이스를 배치하는 단계와,
    상기 디바이스 및 상기 상호접속부 상에 제 2 밀봉 재료를 선택적으로 증착하는 단계 --상기 상호접속부, 상기 제 1 밀봉 재료 및 상기 제 2 밀봉 재료의 결합 내에 상기 디바이스를 밀봉 봉인(seal) 함-- 를 포함하고,
    상기 플렉서블 기판과 상기 유전체층은 같은 재료를 갖는
    플렉서블 기판 상의 밀봉 봉인 형성 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제 1 밀봉 재료를 선택적으로 증착하는 단계는 상기 플렉서블 기판 상에 유리를 선택적으로 증착하는 단계를 포함하고,
    상기 디바이스 및 상기 상호접속부 상에 제 2 밀봉 재료를 선택적으로 증착하는 단계는 상기 디바이스 및 상기 상호접속부 상에 유리를 선택적으로 증착하는 단계를 포함하는
    플렉서블 기판 상의 밀봉 봉인 형성 방법.
  4. 제 1 항에 있어서,
    상기 제 1 밀봉 재료를 선택적으로 증착하는 단계는 상기 플렉서블 기판 상에 포토레지스트를 배치하는 단계와, 상기 포토레지스트 및 상기 플렉서블 기판 상에 상기 제 1 밀봉 재료를 증착하는 단계와, 상기 증착된 제 1 밀봉 재료의 일부를 제거하도록 상기 포토레지스트를 제거하는 단계를 포함하는
    플렉서블 기판 상의 밀봉 봉인 형성 방법.
  5. 제 1 항에 있어서,
    상기 제 2 밀봉 재료 위에 유전체 층을 형성하는 단계를 더 포함하는
    플렉서블 기판 상의 밀봉 봉인 형성 방법.
  6. 제 1 항에 있어서,
    상기 제 2 밀봉 재료를 증착하기 전에 상기 플렉서블 기판, 상기 디바이스 또는 상기 상호접속부의 노출된 표면으로부터 습기를 제거하는 단계를 더 포함하는
    플렉서블 기판 상의 밀봉 봉인 형성 방법.
  7. 제 1 항에 있어서,
    상기 제 2 밀봉 재료를 증착하는 동안 상기 플렉서블 기판, 상기 디바이스, 상기 제 1 밀봉 재료 또는 상기 상호접속부를 이온으로 충격(bombarding)하는 단계를 더 포함하는
    플렉서블 기판 상의 밀봉 봉인 형성 방법.
  8. 제 1 항에 있어서,
    상기 제 1 밀봉 재료 또는 상기 제 2 밀봉 재료를 증착하는 단계는 상기 제 1 밀봉 재료 또는 상기 제 2 밀봉 재료의 두께가 10 미크론 미만이도록 상기 제 1 밀봉 재료 또는 상기 제 2 밀봉 재료를 증착하는 단계를 포함하는
    플렉서블 기판 상의 밀봉 봉인 형성 방법.
  9. 제 1 항에 있어서,
    상기 제 1 밀봉 재료 또는 상기 제 2 밀봉 재료를 증착하는 단계는 100℃ 미만인 온도에서 상기 제 1 밀봉 재료 또는 상기 제 2 밀봉 재료를 증착하는 단계를 포함하는
    플렉서블 기판 상의 밀봉 봉인 형성 방법.
  10. 제 1 항에 있어서,
    상기 플렉서블 기판 상에 제 1 밀봉 재료를 선택적으로 증착하는 단계는 상기 플렉서블 기판의 제 1 대향 표면 및 제 2 대향 표면 상에 상기 제 1 밀봉 재료를 증착하는 단계를 포함하고,
    상기 플렉서블 기판 상에 상호접속부를 형성하는 단계는 상기 플렉서블 기판의 제 1 측면과 제 2 측면의 각각의 측면 상에 상호접속부를 형성하는 단계를 포함하며,
    상기 제 1 밀봉 재료 상에 디바이스를 배치하는 단계는 상기 플렉서블 기판의 상기 제 1 측면과 상기 제 2 측면의 각각의 측면 상의 상기 제 1 밀봉 재료 상에 각각의 디바이스를 배치하는 단계를 포함하고,
    상기 제 2 밀봉 재료를 증착하는 단계는 상기 플렉서블 기판의 상기 제 1 측면과 상기 제 2 측면의 각각의 측면 상의 상기 각각의 디바이스 상에 제 2 밀봉 재료를 증착하는 단계를 포함하는
    플렉서블 기판 상의 밀봉 봉인 형성 방법.
  11. 플렉서블 기판 상의 유리 아일랜드(a glass island)와,
    상기 플렉서블 기판 상에 있으며 상기 유리 아일랜드를 부분적으로 오버랩하는 상호접속부와,
    상기 유리 아일랜드 상에 형성되는 제 1 유전체층과,
    상기 제 1 유전체층 상에 배치되며 상기 상호접속부에 전기적으로 결합되는 디바이스와,
    상기 디바이스 위에 있으며 상기 상호접속부 위에 적어도 부분적으로 있는 유리 층 --상기 유리 층, 상기 유리 아일랜드 및 상기 상호접속부가 상기 디바이스에 대한 밀봉 봉인(seal)을 형성함-- 을 포함하고,
    상기 플렉서블 기판과 상기 제 1 유전체층은 같은 재료를 갖는
    밀봉 봉인이 형성된 플렉서블 장치.
  12. 제 11 항에 있어서,
    상기 유리 층 위의 제 2 유전체 층을 더 포함하는
    밀봉 봉인이 형성된 플렉서블 장치.
  13. 제 11 항에 있어서,
    상기 유리 아일랜드의 두께는 10 미크론 미만인
    밀봉 봉인이 형성된 플렉서블 장치.
  14. 제 11 항에 있어서,
    상기 유리 아일랜드는 상기 기판의 제 1 표면 상의 제 1 유리 아일랜드이고, 상기 상호접속부는 상기 기판의 상기 제 1 표면 상의 제 1 금속 콘택트이며, 상기 디바이스는 상기 기판의 상기 제 1 표면 상의 제 1 디바이스이고, 상기 유리 층은 제 1 유리 층이며,
    상기 장치는
    상기 기판의 제 2 표면 상의 제 2 유리 아일랜드 -상기 제 2 표면은 상기 제 1 표면에 대향함- 와,
    상기 제 2 유리 아일랜드와 부분적으로 오버랩하는, 상기 제 2 표면 상의 제 2 상호접속부와,
    상기 제 2 유리 아일랜드 상에 배치되고 상기 제 2 상호접속부와 전기적으로 결합되는 제 2 디바이스와,
    제 2 유리 층, 상기 제 2 유리 아일랜드 및 상기 제 2 상호접속부가 상기 제 2 디바이스를 밀봉 봉인하도록, 상기 제 2 디바이스 위에 있으며 상기 제 2 상호접속부 위에 적어도 부분적으로 있는 상기 제 2 유리 층을 포함하는
    밀봉 봉인이 형성된 플렉서블 장치.
  15. 제 11 항에 있어서,
    상기 디바이스와 상기 유리 아일랜드 사이에서 이들을 결합하는 접착물을 더 포함하는
    밀봉 봉인이 형성된 플렉서블 장치.
  16. 제 11 항에 있어서,
    상기 플렉서블 기판은 폴리디메틸실록산(PolyDiMethylSiloxane:PDMS)을 포함하는
    밀봉 봉인이 형성된 플렉서블 장치.
  17. 제 11 항에 있어서,
    상기 플렉서블 기판은 제 1 기판 층 및 제 2 기판 층을 포함하는 복수의 적층된 플렉서블 기판층을 포함하고,
    상기 장치는
    상기 복수의 적층된 플렉서블 기판층 내에 배치된 제 1 다이 섹션 및 제 2 다이 섹션과,
    상기 제 2 기판 층의 표면 상에 패터닝된 제 1 상호접속 회로를 더 포함하되,
    상기 제 1 다이 섹션과 상기 제 2 다이 섹션은 상기 제 1 상호접속 회로를 통해 전기적으로 결합되는
    밀봉 봉인이 형성된 플렉서블 장치.
  18. 제 17 항에 있어서,
    상기 복수의 적층된 플렉서블 기판 층은 제 3 기판 층을 더 포함하고, 상기 제 2 기판 층은 상기 제 1 기판 층 상에 있으며,
    상기 장치는
    상기 제 2 기판 층 부근에서 상기 제 3 기판 층의 표면 상에 패터닝된 제 2 상호접속 회로와,
    상기 제 2 기판 층을 관통한 비아를 포함하되,
    상기 비아는 상기 제 1 상호접속 회로를 상기 제 2 상호접속 회로에 전기적으로 결합하는
    밀봉 봉인이 형성된 플렉서블 장치.
  19. 제 17 항에 있어서,
    상기 복수의 적층된 플렉서블 기판 층은 상기 제 1 기판 층 상에 배치된 제 4 기판 층을 더 포함하고, 상기 제 1 다이 섹션은 상기 제 2 다이 섹션의 제 2 활성 측면과 대향하는 방향으로 향하는 제 1 활성 측면을 포함하며,
    상기 밀봉 봉인 형성 장치는
    상기 제 1 기판 층의 표면 상에 패터닝된 제 3 상호접속 회로를 더 포함하는
    밀봉 봉인이 형성된 플렉서블 장치.
  20. 삭제
  21. 제 17 항에 있어서,
    상기 제 1 다이 섹션은 상기 제 1 상호접속 회로의 상호접속부와, 상기 제 1 다이 섹션 아래에 배치된 밀봉 재료와, 상기 제 1 다이 섹션 위에 있으며 상기 상호접속부 위에 적어도 부분적으로 있는 밀봉 재료의 결합을 사용하여 밀봉 봉인되는
    밀봉 봉인이 형성된 플렉서블 장치.
KR1020150026890A 2014-03-27 2015-02-26 플렉서블 기판 상의 전기 회로 KR101784192B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/227,779 2014-03-27
US14/227,779 US9930793B2 (en) 2014-03-27 2014-03-27 Electric circuit on flexible substrate

Publications (2)

Publication Number Publication Date
KR20150112775A KR20150112775A (ko) 2015-10-07
KR101784192B1 true KR101784192B1 (ko) 2017-10-11

Family

ID=52468953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150026890A KR101784192B1 (ko) 2014-03-27 2015-02-26 플렉서블 기판 상의 전기 회로

Country Status (5)

Country Link
US (1) US9930793B2 (ko)
EP (1) EP2933830A1 (ko)
JP (1) JP6149877B2 (ko)
KR (1) KR101784192B1 (ko)
CN (1) CN104952741B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9476779B2 (en) * 2012-12-13 2016-10-25 Robert Bosch Gmbh Sensor with an embedded thermistor for precise local temperature measurement
US9930793B2 (en) 2014-03-27 2018-03-27 Intel Corporation Electric circuit on flexible substrate
US9818712B2 (en) * 2015-01-14 2017-11-14 Nxp Usa, Inc. Package with low stress region for an electronic component
JP7457312B2 (ja) * 2018-10-15 2024-03-28 ａｒｔｉｅｎｃｅ株式会社 構造物点検システム
US11166363B2 (en) * 2019-01-11 2021-11-02 Tactotek Oy Electrical node, method for manufacturing electrical node and multilayer structure comprising electrical node

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010086994A (ja) * 2008-09-29 2010-04-15 Sanyo Electric Co Ltd 回路装置およびその製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06101489B2 (ja) 1988-12-05 1994-12-12 日本電気株式会社 フレキシブルプリント基板
JPH05183000A (ja) 1991-12-26 1993-07-23 Olympus Optical Co Ltd 半導体装置
JP3431038B2 (ja) 1994-02-18 2003-07-28 ローム株式会社 発光装置とその製造方法およびｌｅｄヘッドの製造方法
US5578869A (en) * 1994-03-29 1996-11-26 Olin Corporation Components for housing an integrated circuit device
TW309654B (ko) 1995-03-29 1997-07-01 Olin Corp
JP4046417B2 (ja) 1998-07-09 2008-02-13 株式会社岡村製作所 昇降式パネルを備える机
US7268486B2 (en) * 2002-04-15 2007-09-11 Schott Ag Hermetic encapsulation of organic, electro-optical elements
EP1466997B1 (en) * 2003-03-10 2012-02-22 OSRAM Opto Semiconductors GmbH Method for forming and arrangement of barrier layers on a polymeric substrate
US6888172B2 (en) * 2003-04-11 2005-05-03 Eastman Kodak Company Apparatus and method for encapsulating an OLED formed on a flexible substrate
US7535017B2 (en) * 2003-05-30 2009-05-19 Osram Opto Semiconductors Gmbh Flexible multilayer packaging material and electronic devices with the packaging material
EP1517166B1 (en) 2003-09-15 2015-10-21 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
TWM264651U (en) * 2004-10-21 2005-05-11 Chipmos Technologies Inc Package structure of image sensor device
US7358106B2 (en) * 2005-03-03 2008-04-15 Stellar Micro Devices Hermetic MEMS package and method of manufacture
JP4839713B2 (ja) 2005-07-25 2011-12-21 株式会社村田製作所 回路基板および回路基板製造方法
US8115326B2 (en) 2006-11-30 2012-02-14 Corning Incorporated Flexible substrates having a thin-film barrier
JP5179787B2 (ja) 2007-06-22 2013-04-10 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
TWI380413B (en) * 2008-06-19 2012-12-21 Unimicron Technology Corp Pressure sensing device package and manufacturing method thereof
DE102008034372B4 (de) 2008-07-23 2013-04-18 Msg Lithoglas Ag Verfahren zum Herstellen einer dielektrischen Schicht in einem elektroakustischen Bauelement sowie elektroakustisches Bauelement
US20100164030A1 (en) * 2008-12-31 2010-07-01 International Business Machines Corporation Chip carrier bearing large silicon for high performance computing and related method
WO2011043382A1 (ja) 2009-10-09 2011-04-14 株式会社村田製作所 回路基板及びその製造方法
JP5717961B2 (ja) 2009-12-24 2015-05-13 日本メクトロン株式会社 フレキシブル回路基板の製造方法
JP5645245B2 (ja) 2010-02-23 2014-12-24 パナソニックＩｐマネジメント株式会社 赤外線センサモジュール
US8563113B2 (en) 2010-04-20 2013-10-22 Corning Incorporated Multi-laminate hermetic barriers and related structures and methods of hermetic sealing
JP5786372B2 (ja) 2011-03-03 2015-09-30 大日本印刷株式会社 ポリジメチルシロキサンシートとこれを使用した光学素子およびこれらの製造方法
JP5793685B2 (ja) 2011-04-18 2015-10-14 パナソニックＩｐマネジメント株式会社 発光装置、バックライトユニット、液晶表示装置及び照明装置
US8658473B2 (en) 2012-03-27 2014-02-25 General Electric Company Ultrathin buried die module and method of manufacturing thereof
KR20130129712A (ko) * 2012-05-21 2013-11-29 페어차일드코리아반도체 주식회사 반도체 패키지 및 이의 제조방법
US9478474B2 (en) * 2012-12-28 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for forming package-on-packages
US9455218B2 (en) * 2013-03-28 2016-09-27 Intel Corporation Embedded die-down package-on-package device
US9930793B2 (en) 2014-03-27 2018-03-27 Intel Corporation Electric circuit on flexible substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010086994A (ja) * 2008-09-29 2010-04-15 Sanyo Electric Co Ltd 回路装置およびその製造方法

Also Published As

Publication number Publication date
EP2933830A1 (en) 2015-10-21
US9930793B2 (en) 2018-03-27
CN104952741A (zh) 2015-09-30
CN104952741B (zh) 2018-07-17
US20150282341A1 (en) 2015-10-01
JP2015192144A (ja) 2015-11-02
JP6149877B2 (ja) 2017-06-21
KR20150112775A (ko) 2015-10-07

Similar Documents

Publication Publication Date Title
KR101784192B1 (ko) 플렉서블 기판 상의 전기 회로
US20200294875A1 (en) Sensor package and manufacturing method thereof
JP7269347B2 (ja) 変形可能な導体を有する構造体
TWI614815B (zh) 可彎摺與伸展的電子裝置及方法
US9760754B2 (en) Printed circuit board assembly forming enhanced fingerprint module
CN103681537A (zh) 晶片封装体及其形成方法
KR102527366B1 (ko) 표시 모듈의 박리 방법 및 표시 모듈의 제조 방법
US10096567B2 (en) Package substrate and package
TWI611528B (zh) 晶片模組及其製造方法
TWI736695B (zh) 電子裝置與其製造方法
CN112349602A (zh) 一种具散热功能的芯片封装模块及其制造方法
CN104979426A (zh) 晶片封装体的制造方法
KR20170002830A (ko) 전자 소자 모듈 및 그 제조 방법
US20210280482A1 (en) Deformable Inductors
WO2018082275A1 (zh) 一种柔性封装结构及其制备方法、可穿戴设备
CN104760920B (zh) 具有mems ic的紧凑电子封装体和相关方法
CN110010483B (zh) 一种电磁屏蔽功能的射频芯片三维封装工艺
TWI659511B (zh) 封裝體用基板、其製造方法以及封裝體
US20180166390A1 (en) Planar package structure and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant