JP6149877B2 - フレキシブル基板にハーメチックシールを形成した装置、および、その方法 - Google Patents

フレキシブル基板にハーメチックシールを形成した装置、および、その方法 Download PDF

Info

Publication number
JP6149877B2
JP6149877B2 JP2015023841A JP2015023841A JP6149877B2 JP 6149877 B2 JP6149877 B2 JP 6149877B2 JP 2015023841 A JP2015023841 A JP 2015023841A JP 2015023841 A JP2015023841 A JP 2015023841A JP 6149877 B2 JP6149877 B2 JP 6149877B2
Authority
JP
Japan
Prior art keywords
interconnect
hermetic material
hermetic
substrate
flexible substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015023841A
Other languages
English (en)
Other versions
JP2015192144A (ja
Inventor
フ、チュアン
クマー、シッダルタ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2015192144A publication Critical patent/JP2015192144A/ja
Application granted granted Critical
Publication of JP6149877B2 publication Critical patent/JP6149877B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00Casings, cabinets or drawers for electric apparatus
    • H05K5/0091Housing specially adapted for small components
    • H05K5/0095Housing specially adapted for small components hermetically-sealed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/032Organic insulating material consisting of one material
    • H05K1/0326Organic insulating material consisting of one material containing O
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00Casings, cabinets or drawers for electric apparatus
    • H05K5/06Hermetically-sealed casings
    • H05K5/065Hermetically-sealed casings sealed by encapsulation, e.g. waterproof resin forming an integral casing, injection moulding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05113Bismuth [Bi] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05116Lead [Pb] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05118Zinc [Zn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05613Bismuth [Bi] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05616Lead [Pb] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05618Zinc [Zn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/1319Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199Material of the matrix
    • H01L2224/1329Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/81101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a bump connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0651Wire or wire-like electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06517Bump or bump-like direct electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06572Auxiliary carrier between devices, the carrier having an electrical connection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Description

例は、概して、フレキシブル回路アーキテクチャおよび方法に関する。幾つかの例は、フレキシブル回路アーキテクチャにおけるハーメチックシールに関する。
現在のモバイルデバイス(携帯電話およびタブレットを超える)は、物のインターネット(すなわち、物のインターネットワーキング)と呼ばれる。物のインターネットは、ユニークなフォームファクタに統合された小さい、低電力シリコンを含むことができるウェアラブル(例えば、柔軟なフィットネスバンド、スマート腕時計、スマートアイウェアなど)を含む。ウェアラブルの製品カテゴリは発展し続けているので、新しいデバイスは、他のユニークなフォームファクタおよび使用条件を伴って現れる。
必ずしも一定の尺度で描かれない図面において、同じ数字は、異なる図面における同様のコンポーネントを示してよい。異なる文字接尾辞を有する同じ数字は、同様のコンポーネントの異なるインスタンスを表す。図面は、概して、例として、限定ではなく、本文書において議論される様々な実施形態を示す。
ハーメチックシールを有するフレキシブルデバイスの例のブロック図を示す。 ハーメチックシールを有するフレキシブルデバイスを作成するための技術の例のブロック図を示す。 ハーメチックシールを有するフレキシブルデバイスを作成するための技術の例のブロック図を示す。 ハーメチックシールを有するフレキシブルデバイスを作成するための技術の例のブロック図を示す。 ハーメチックシールを有するフレキシブルデバイスを作成するための技術の例のブロック図を示す。 ハーメチックシールを有するフレキシブルデバイスを作成するための技術の例のブロック図を示す。 ハーメチックシールを有するフレキシブルデバイスを作成するための技術の例のブロック図を示す。 フレキシブルデバイスアーキテクチャの例のブロック図を示す。 フレキシブルデバイスアーキテクチャの例のブロック図を示す。 フレキシブルデバイスアーキテクチャの例のブロック図を示す。 フレキシブルデバイスアーキテクチャの例のブロック図を示す。 フレキシブルデバイスアーキテクチャの例のブロック図を示す。 フレキシブルデバイスアーキテクチャの例のブロック図を示す。 フレキシブル基板上にハーメチックシールを生成するための技術の例を示す。
この開示における複数の例は、概して、柔軟(例えば、伸長可能または曲げ可能)な回路アーキテクチャおよび技術に関する。より詳細には、複数の例は、フレキシブル回路上にシール(例えば、ハーメチック(すなわち、気密)シール)を形成することに関する。
フレキシブルエレクトロニクスは、ユニークな複数の回路アーキテクチャ(例えば、不楠野フォームファクタ)を提供するのを促進することができる。伸長可能エレクトロニクスは、センシングおよびコンピューティングアプリケーションに対するような、ファブリック、適合プラスチック、ポリマ、あるいはタトゥーおよびステッカの形のような皮膚へのダイまたは他のコンポーネントの統合を可能とするのを促進するポテンシャルを有する。携帯電話、タブレットまたは腕時計に現在、使用されるそれらのような従来のリジッドなシステムオンチップ(SoC)は、特に、概して、リジッドパッケージ上に設置されるリジッド基板上のシリコンダイから構成される。従来のSoCは、フレキシブル回路またはユニーク(例えば、曲げ可能または伸長可能)なフォームファクタを求める状況における使用に適当でなくてよい。
ウェアラブルまたはフレキシブルデバイスの導入により、デバイス上/内の複数のコンポーネントは、周辺環境から複数のコンポーネントを保護することにより、性能または信頼性を高める程度の改善された気密性の利益を得ることができる。しかし、可撓性材料は、一般的に、気密材料ではないポリジメチルシロキサン(PDMS)、ポリエチレンテレフタレート(PET)、またはポリイミド(PI)である。ガラス、金属、セラミック、幾つかの誘電体、または他の気密材料のようなハーメチックな材料は、一般的に、可撓性材料より柔軟性に劣り、且つ脆い。
気密性を提供する1つの解は、有機発光ダイオード(OLED)において用いられるそのような、ガラスの密封材を用いることを含む。このガラスは、相当に限定された曲げ性を有し、事実上、非伸縮性である。OLEDに用いられるガラスは、また、むしろ厚い(すなわち、約100マイクロメートル厚またはより厚い)。さらに、現在のLEDハーメチックシールは、概して、射出成型を用いて形成され、ハーメチックシールは、フレキシブル基板上に形成されない。フレキシブル基板上にハーメチックシールを形成する能力を提供することにより、様々なハーメチックシール設計が用いられることができ、フレキシブル回路の設計は既製のハーメチックシールされたコンポーネントに限定されない。さらに、ここで議論されるハーメチックシールは、コンポーネントが回路に電気的にまたは機械的に接続されて、それに用いられる後、少なくとも部分的に形成されることができる。ハーメチックシールは、一般的に、ハーメチックシールされたコンポーネントを回路に接続するに先立って、形成される。
気密性を提供する解は、著しくデバイスの柔軟性を低減しない限り、コンポーネントに対してサイズが決められ、形造された島(例えば、抵抗器、コンデンサ、トランジスタ、インダクタ、無線、メモリ、プロセッサ、レーザ、LED、センサ、または他のデジタルまたはアナログコンポーネントのような電気または電子デバイス)のような気密材料の島を提供することを含むことができる。島は、島を形成するためのフォトレジスト調和法を用いるなどにより、様々な異なるフォームファクタを有することができる。そのような解は、装置のコンポーネントに対して気密保護を提供する限り、装置が柔軟性を維持できるようにすることができる。気密性と柔軟性との特定の組み合わせは、フレキシブル(例えば、非ハーメチック(すなわち、気密でない))基板上のハーメチックな島を含むことにより実現されることができる。
ハーメチックシールは、装置の製作において用いられるフレキシブル基板または複数のコンポーネントに対する材料選択を広げる程度の低い温度で達成されることができる。約100℃(低い温度)で、気密材料の堆積(例えば、選択的なガラスの堆積)は、スパッタリング技術を用いるなどにより、達成されることができる。低い温度で堆積した気密材料は、フォトレジストを用いてパターン化され、それにより、フォトレジストが取り除かれた後、気密材料が基板の特定の複数の領域上のみに選択的に堆積されることができる。
気密材料は、トレース、パッド、または他の金属(例えば、銅(Cu)、金(Au)、銀(Ag)、アルミニウム(Al)、または他の金属)のインターコネクト上にスパッタされることができる。気密材料および気密材料が堆積される表面の間の付着強度は、気密材料の堆積の前または間にイオンを用いて表面に衝撃を与えることにより高められることができる。
気密材料の島は、主にゴムまたはプラスチックのローディングが気密材料の島の外で生じることができるように十分小さくすることができ、またデバイスはその柔軟の大部分(ほぼすべて)を保持することができる。また、気密材料の厚みは、デバイスがスリムな形状を保持するのを促進する程度の約1ミクロンおよび10ミクロン(または未満)の間であることができる。
図1は、フレキシブル装置100の例のブロック図を示す。フレキシブル装置100は、その上の気密材料104を有する基板102を含むことができる。気密材料104は、ハーメチック(すなわち、気密)シールを形成するのに十分な構造を有する材料であることができる。気密材料104は、1または複数のコンポーネント106に対してハーメチックシールを提供するのを促進することができる。装置100は、トレース、パッド、ビアなどのような導電性インターコネクト108を含むことができる。装置100は、誘電体110(例えば、不活性化材料)を含むことができる。装置100は、誘電体(例えば、強化材料または付着材)114を含むことができる。
基板102は、フレキシブル回路が構築されることができる媒体を提供することができる。基板102は、PDMS、PET、PI、熱可塑性エラストマ、または他の可撓性材料のような可撓性材料を含むことができる。
気密材料104は、周辺環境からコンポーネント106の少なくとも一部を保護する程度のハーメチックシールを提供するのを促進することができる。気密材料104は、コンポーネントまたは装置のニーズに適合する程度の様々の厚みのものとすることができる。より厚い気密材料は、空間およびコストを犠牲にしてコンポーネントに対するより大きな保護を提供するのを促進することができ、一方、より薄い気密材料は、より厚い気密材料のようにロバストな保護を提供しなくてよいが、コストおよび空間を節約する。気密材料104は、約1および100マイクロメートル厚の間の厚みを含むことができる。1または複数の実施形態では、気密材料104の厚みは、約10分の1マイクロメートルと10マイクロメートルまたは10マイクロメートル未満との間であることができる。1または複数の実施形態では、気密材料104の厚みは、約1および2マイクロメートルの間であることができる。気密材料104は、低い温度(例えば、約100℃または未満)でのように、基板102、コンポーネント106、インターコネクト108、または装置100の他のアイテム上にスパッタされることができる。1または複数の実施形態では、フレキシブル基板がPIを含む場合など、温度は、約250℃までのようにより高くあることができる。
コンポーネント106は、パッケージ化されたコンポーネント(例えば、面実装(SMT)、フリップチップ(FC)、ボールグリッドアレイ(BGA)、ランドグリッドアレイ(LGA)、バンプレスビルドアップ層(BBUL)、または他のパッケージ)または非パッケージ化されたコンポーネントのような、電気または電子コンポーネントであることができる。コンポーネント106は、トランジスタ、抵抗器、ダイ(例えば、プロセッサ、メモリ、無線、または他のアナログまたはデジタル回路)、コンデンサ、発光ダイオード(LED)、インダクタ、メモリゲート、組み合わせまたは状態ロジック、または他の電気または電子コンポーネントを含むことができる。
インターコネクト108は、トレース、パッド、雄または雌接続機能、ビア、または他の導電性インターコネクトを含むことができる。インターコネクト108は、Cu、Ag、Au、または他の導電性金属のような金属を含むことができる。インターコネクト108は、ワイヤ116またはハンダ112の接続を介して1または複数のコンポーネント106と接続されることができる。インターコネクト108は、誘電体114または110により、別のインターコネクトまたはコンポーネント106から孤立または分離されることができる。
誘電体110は、装置100の周囲の環境などから、装置100の複数のアイテムに対して保護を提供することができる。誘電体110は、PDMS,ゴム、または誘電体材料を含むことができる。誘電体114は、とりわけ液晶ポリマ(LCP)、PI、PDMS、またはアクリルのような十分に低い誘電率、損失正接、または結合強度を有する材料を含むことができる。誘電体114は、材料の性能を高めるのを促進などする添加物を含むことができる。
ハンダ112は、1または複数のインターコネクト108または1または複数のコンポーネント106を電気的または機械的に接続することができる。ハンダ112は、とりわけスズ、鉛、亜鉛、銀、アルミニウム、ビスマス、または異方性導電フィルム(ACF)を含むことができる。
誘電体114は、誘電体110と同様とすることができ、誘電体110のそれらと同様の複数の材料を含むことができる。
図2A、図2B、図2C、図2D、図2E、および図2Fは、それぞれ、ハーメチックな島を有するフレキシブル基板を作成するための技術の例のステージを示す。図2Aは、それらの上にパターン化されたフォトレジスト202を有する基板102を含むことができる装置200Aの例のブロック図を示す。フォトレジスト202は、下にある基板102を気密材料の堆積から保護するために堆積されることができる。フォトレジスト202を有する複数の場所は、気密材料が設けられない複数の場所であることができる。フォトレジスト202は、リソグラフィ、ステンシル印刷、またはスクリーン印刷処理を通して設けられることができる。ステンシルまたはスクリーン印刷は、リソグラフィよりコスト効率的であることができる。
図2Bは、装置200Bの例のブロック図を示す。装置200Bは、基板102およびフォトレジスト202上に堆積された気密材料104の層を有する装置200Aと同様とすることができる。気密材料104は、気密材料104内の複数のマイクロクラックからの影響を防ぐのを促進する程度の1マイクロメートル厚より大きくするができる。気密材料104は、気密材料104上に設けられたデバイスに対して気密性を提供するのを促進することができる。ハーメチックな島は、基板102に面するコンポーネントの側面に対して気密性を提供することができる。気密材料104は、約100℃未満の温度で堆積されることができる。
図2Cは、装置200Cの例のブロック図を示す。装置200Cは、フォトレジスト202およびそこから取り除かれるフォトレジスト202上の気密材料104を有する装置200Bと同様とすることができる。フォトレジスト202は、フォトレジスト202を溶解することなどにより化学的に取り除かれることができる。または、フォトレジスト202は、音エネルギからの支援を受けるなどにより、フォトレジスト202を剥がすことなどより、機械的に取り除かれることができる。
図2Dは、装置200Dの例のブロック図を示す。装置200Dは、基板102上に少なくとも部分的にまたは気密材料104上に少なくとも部分的に設けられた1または複数のインターコネクト108を有する装置200Cと同様とすることができる。
図2Eは、装置200Eの例のブロック図を示す。装置200Eは、基板102上に、気密材料104またはインターコネクト108上に少なくとも部分的に、設けられるまたは構築される1または複数のコンポーネント106を有する装置200Dと同様とすることができる。誘電体114は、インターコネクト108の間など、気密材料104上に設けられることができる。コンポーネント106は、誘電体114上に設けられるまたは付着されることができる。コンポーネント106は、はんだ付けまたはワイヤボンディングなどにより、インターコネクト108に電気的にまたは機械的に接続されることができる。コンポーネント106、ワイヤ116、誘電体114、インターコネクト108、または気密材料104は、少なくとも部分的に、成形材料118により囲まれることができる。
図2Fは、装置200Fの例のブロック図を示す。装置200Fは、装置200E上に選択的に設けられた(例えば、堆積された)気密材料104を有する装置200Eと同様とすることができる。気密材料104は、基板102上に先に堆積された気密材料と結合するために、堆積されることができる。気密材料104を選択的に堆積することは、装置上にフォトレジストを設けること(例えば、リソグラフィ、スクリーン印刷、または装置上のフォトレジストを刷り込む)を含むことができる。気密材料104がそこに堆積される前に、水分または他の汚染物質が、装置から取り除かれることができる。水分または他の汚染物質を取り除くことは、装置をベーキング、ブローイング、またはドライクリーニングすることを含むことができる。気密材料104は、装置(例えば、ベーキングまたはクリーニングされた装置)上に堆積される(例えば、スパッタされる)ことができる。フォトレジスト上の気密材料およびフォトレジストは、化学的にまたは機械的にフォトレジストを取り除くことなどにより、取り除かれることができる。気密材料104は、コンポーネント106、インターコネクト108、基板102、他の気密材料、誘電体114、または成形材料118上に堆積されることができる。気密材料104と、気密材料がその上に設けられるアイテム(例えば、インターコネクト108、コンポーネント106、基板102、他の気密材料、誘電体、または装置100の他のアイテム)との間の付着を向上するために、イオンが、気密材料の堆積の前または間などに、装置(例えば、気密材料がその上に設けられるアイテム)上に当てられることができる。
誘電体110は、図1の装置100を形成するように、装置200F上に形成されることができる。誘電体110は、装置の複数のアイテムに対して、不活性化または表面上の保護を提供することができる。誘電体110は、柔軟であることができる、または基板102と同じまたは同様の材料を含むことができる。電子装置の別の層は、図2A−図2Fまたは図1に関連して説明されたような技術に従うことなどにより、開口を生成するまたは別の回路を構成することなどにより、形成されることができる。電子装置の複数の層は、誘電体内に穴を形成することにより、電気的にまたは機械的に接続されることができる。
図3A、図3B、図3C、図3D、図3E、および図3Fは、それぞれ、1または複数の実施形態に係るフレキシブル電子回路のブロック図を示す。従来のシステムオンチップ(SoC)パッケージは、リジッドであり、リジッドポリマ基板上に設置されたダイを含む。これらのパッケージは、通常、携帯電話、タブレット、または他のデバイスのリジッドなマザーボード上に設置される。従来のパッケージは、通常、ファブリック、適合プラスチック、ポリマ、あるいは皮膚のようなフレキシブルな表面上に設置されない。図3A−図3Fは、その上にまたはその内に設置された1または複数のシリコンダイまたは複数のダイセクションを含むことができる複数のフレキシブル(例えば、伸長可能)多層回路を示す。
図3Aは、1または複数の実施形態に係るフレキシブル電子回路300Aの例のブロック図を示す。回路300Aは、可撓性材料304の1または複数の層上の複数のダイセクション302を含むことができる。
各ダイセクション302は、1つだけのSoC(例えば、ダイ)の一部の機能性の少なくとも一部を実装するよう構成された回路を含むことができる。複数のダイセクション302の組み合わせは、SoCの機能性を実装することができる。ダイセクション302は、シリコンまたは他の半導体、金属、または他の回路材料を含むことができる。ダイセクション302は、ダイおよび保護ハウジングを含むパッケージと混同されるべきではない。
可撓性材料304は、PDMS、PET、ポリイミドPI、または他の可撓性材料を含むことができる。可撓性材料304は、その上にパターン化された1または複数のインターコネクト308(例えば、トレース、パッド、または雄または雌接続機能)を含むことができる。複数のインターコネクト308は、破壊または分解することなしに、蛇行すること、そうでなければ屈曲に耐えるように構成されることができる。複数のインターコネクト308は、可撓性材料304の複数の層の間に設けられることができる。複数のインターコネクト308は、マイクロコンタクト印刷のようなリソグラフィ、または他のインターコネクトを形成する方法を用いてパターン化されることができる。可撓性材料304の1つの層の複数のインターコネクト308は、1または複数のビア306を介して可撓性材料の別の層などの上のインターコネクトまたはダイセクション302に電気的にまたは機械的に接続されることができる。複数のビア306は、スピンコーティング導電性ポリマなどによるリソグラフィを用いて形成されることができる。複数のビア306は、可撓性材料304上の特定のパターン内にフォトレジストを現像することにより形成されることができる。フォトレジストは、現像後、取り除かれることができる。
1または複数のダイセクション302は、図3Aに示されるように、露出されることができる。1または複数のダイセクション302は、図3Bに示されるように、少なくとも部分的に可撓性材料304内に沈められることができる。回路300Bは、可撓性材料304内に少なくとも部分的に沈められた複数のダイセクション302を含むことができる。ダイセクション302の表面は、図3Bに示されるように、露出されることができる。回路300Cは、図3Cに示されるように、可撓性材料304内に完全に沈められた複数のダイセクション302を含むことができる。
回路300Dは、図3Dに示されるように、別のダイセクションの方向と逆の方向に位置合わせされるダイセクション302を含むことができる(すなわち、ダイセクション302の機能的側面は、常に、別のダイセクションと同じ方向を向いている必要はない)。ダイセクション302の機能的側面は、ダイセクションの機能性または複数のコンポーネントへのアクセスが提供されるピンアウトまたは複数のインターコネクトを有する側面とすることができる。別のダイの方向と逆の方向に位置合わせされるダイセクション302は、逆に考えられることができる。
フレキシブル回路300Eは、図3Eに示されるように、可撓性材料の複数の異なる層内に設けられる複数のダイセクション302を含むことができる。図3Fに示されるように、フレキシブル回路300Fは、可撓性材料の複数の異なる層内に設けられるダイセクション302を含むことができ、少なくとも1つのダイセクション302は、別のダイセクションに対して逆にされることができる(すなわち、別の方向を向くその機能的側面を有することができる)。
図3A−図3Fのフレキシブル基板は、従来のパッケージとは異なる物理的外観を有する。リジッド基板はない。代わりに、可撓性材料(例えば、トランスペアレントなPDMS)の上のまたは内に埋め込まれた1または複数のダイセクションがある。PDMSは、柔軟で適合するトランスペアレントなポリマである。
図面のフレキシブル回路は、平面またはリジッドに限られない。これらのフレキシブルデバイスは、従来のリジッドパッケージを用いては、不可能ではないにしても、困難であるはずの複数の曲面、複数の適合面、ファブリック、または皮膚を用いた設計(例えば、センサ、無線、または他のトランスジューサ)に組み込まれることができる。柔軟性は、製品設計における広く様々なオプションを可能にする。
図4は、1または複数の実施形態に係るフレキシブル基板上にハーメチックシールを作成する技術400の例のフロー図を示す。402では、第1の気密材料が、フレキシブル基板上に選択的に堆積されることができる。404では、インターコネクトが、フレキシブル基板上に形成されることができる。インターコネクトは、インターコネクトの一部が気密材料と重なるように形成されることができる。406では、デバイスが、気密材料上に設けられることができる。
408では、第2の気密材料は、デバイスおよびインターコネクト上に選択的に堆積されることができる。第2の気密材料は、インターコネクトおよび第1および第2の気密材料の組み合わせ内にデバイスをハーメチックシールするように堆積されることができる。技術400は、第2の気密材料を堆積する前に、フレキシブル基板、デバイス、またはインターコネクトの露出面から水分を取り除くことを含むことができる。技術400は、第2の気密材料を堆積する前または間に、イオンを用いて、フレキシブル基板、デバイス、またはインターコネクトに衝撃を与えることを含むことができる。
第1または第2の気密材料は、ガラスを含むことができる。第1または第2の気密材料は、気密材料の層が約1および10ミクロン厚の間になるように堆積されることができる。第1または第2の気密材料は、約100℃未満の温度で堆積されることができる。 第1または第2の気密材料を選択的に堆積することは、フォトレジストを、フレキシブル基板、デバイス、インターコネクト、または第1の気密材料上に設けること、第1または第2の気密材料を、フォトレジスト、デバイス、インターコネクト、第1の気密材料、またはフレキシブル基板上に堆積すること、また、フォトレジストを取り除いて、堆積した第1または第2の気密材料の一部を取り除くことを含むことができる。第1および第2の気密材料は、同じまたは異なる材料を含むことができる。
技術400は、第2の気密材料の上に誘電体層を形成することを含むことができる。フレキシブル基板上に第1の気密材料を選択的に堆積することは、フレキシブル基板の第1および第2の対向面上に第1の気密材料を堆積することを含むことができる。フレキシブル基板上にインターコネクトを形成することは、フレキシブル基板の第1および第2の側面のそれぞれの上にインターコネクトを形成することを含むことができる。第1の気密材料上にデバイスを設けることは、第1の気密材料上のそれぞれのデバイスをフレキシブル基板の第1および第2の側面のそれぞれに設けることを含むことができる。第2の気密材料を堆積することは、フレキシブル基板の第1および第2の側面のそれぞれの上のそれぞれのデバイス上に第2の気密材料を堆積することを含むことができる。
例と注記。
本発明は、幾つかの例により説明されてよい。
例1は、発明(装置、方法、複数の行為を実行するための手段、またはデバイスにより実行されると、デバイスに複数の行為を実行させることができる複数の命令を含むデバイス可読メモリのような)を含むまたは用いることができ、(1)フレキシブル基板上にインターコネクトを形成する段階、(2)インターコネクトの近くに、基板上にデバイスを設ける段階、または(3)デバイスおよびインターコネクト上に第1の気密材料を選択的に堆積する段階であり、それにより、インターコネクトおよび第1の気密材料の組み合わせ内にデバイスをハーメチックシールする、段階を含むまたは用いることができる。
例2は、インターコネクトを形成する前に、フレキシブル基板上に第2の気密材料を選択的に堆積する段階であり、インターコネクトは、インターコネクトの一部が第2の気密材料に重なるように形成されることができる、段階を、含むまたは用いることができる、または含むまたは用いるために例1の発明に任意に組み合わされることができる。
例3は、含むまたは用いることができる、または含むまたは用いるために例2の発明に任意に組み合わされることができ、第1の気密材料を選択的に堆積する段階は、フレキシブル基板上にガラスを選択的に堆積する段階を含み、第2の気密材料をデバイスおよびインターコネクト上に選択的に堆積する段階は、デバイスおよびインターコネクト上にガラスを選択的に堆積する段階を含む。
例4は、含むまたは用いることができる、または含むまたは用いるために例2および3のうちの少なくとも1つ発明に任意に組み合わされることができ、第1の気密材料を選択的に堆積する段階は、フレキシブル基板上にフォトレジストを設ける段階、フォトレジストおよびフレキシブル基板上に第1の気密材料を堆積する段階、およびフォトレジストを取り除いて、堆積した第1の気密材料の一部を取り除く段階、を含む。
例5は、第2の気密材料の上に誘電体層を形成する段階を含むまたは用いることができる、または含むまたは用いるために例2から4のうちの少なくとも1つの発明に任意に組み合わされることができる。
例6は、第2の気密材料を堆積する段階の前に、フレキシブル基板、デバイス、またはインターコネクトの露出面から水分を取り除く段階を含むまたは用いることができる、または含むまたは用いるために例2から5のうちの少なくとも1つの発明に任意に組み合わされることができる。
例7は、第2の気密材料を堆積する段階の前または間に、複数のイオンを用いてフレキシブル基板、デバイス、第1の気密材料、またはインターコネクトに衝撃を与える段階を含むまたは用いることができる、または含むまたは用いるために例2から6のうちの少なくとも1つの発明に任意に組み合わされることができる。
例8は、含むまたは用いることができる、または含むまたは用いるために例2から7のうちの少なくとも1つの発明に任意に組み合わされることができ、第1または第2の気密材料を堆積する段階は、第1または第2の気密材料を堆積して、気密材料の層を約10ミクロン厚未満にする段階を含む。
例9は、含むまたは用いることができる、または含むまたは用いるために例2から8のうちの少なくとも1つの発明に任意に組み合わされることができ、第1または第2の気密材料を堆積する段階は、第1または第2の気密材料を、約100℃未満の温度で堆積する段階を含む。
例10は、含むまたは用いることができる、または含むまたは用いるために例2から9のうちの少なくとも1つの発明に任意に組み合わされることができ、(1)フレキシブル基板上に第1の気密材料を選択的に堆積する段階は、フレキシブル基板の第1および第2の対向面上に第1の気密材料を堆積する段階を含み、(2)フレキシブル基板上にインターコネクトを形成する段階は、フレキシブル基板の第1の側面および第2の側面のそれぞれにインターコネクトを形成する段階を含み、(3)第1の気密材料上にデバイスを設ける段階は、フレキシブル基板の第1の側面および第2の側面のそれぞれに第1の気密材料上の各デバイスを設ける段階を含み、または(4)第2の気密材料を堆積する段階は、フレキシブル基板の第1の側面および第2の側面のそれぞれの各デバイス上に第2の気密材料を堆積する段階を含む。
例11は、発明(装置、方法、複数の行為を実行するための手段、またはデバイスにより実行されると、デバイスに複数の行為を実行させることができる複数の命令を含むデバイス可読メモリのような)を含むまたは用いることができ、(1)フレキシブル基板上のガラスの島、(2)ガラスの島に部分的に重なる、フレキシブル基板上のインターコネクト、(3)ガラスの島上に設けられ、インターコネクトに電気的に結合されるデバイス、または(4)デバイスの上および少なくとも部分的にインターコネクトの上のガラスの層であり、ガラスの層、ガラスの島、およびインターコネクトは、デバイスのハーメチックシールを形成する、ガラスの層を含むまたは用いることができる。
例12は、ガラスの層の上の誘電体層を含むまたは用いることができる、または含むまたは用いるために例11の発明に任意に組み合わされることができる。
例13は、含むまたは用いることができる、または含むまたは用いるために例11および12のうちの少なくとも1つの発明に任意に組み合わされることができ、ガラスの島は、約10ミクロン厚未満である。
例14は、含むまたは用いることができる、または含むまたは用いるために例11から13のうちの少なくとも1つの発明に任意に組み合わされることができ、ガラスの島は、基板の第1の面上の第1のガラスの島であり、インターコネクトは、基板の第1の面上の第1の金属コンタクトであり、デバイスは、基板の第1の面上の第1のデバイスであり、またガラスの層は、第1のガラスの層であり、また例14は、さらに、(1)基板の第2の面上の第2のガラスの島であり、第2の面は第1の面の反対である、第2のガラスの島、(2)第2のガラスの島に部分的に重なる第2の面上の第2のインターコネクト、(3)第2のガラスの島上に設けられ、第2のインターコネクトに電気的に結合される第2のデバイス、または(4)第2のデバイスの上および少なくとも部分的に第2のインターコネクトの上の第2のガラスの層であり、第2のガラスの層、第2のガラスの島、および第2のインターコネクトは、第2のデバイスをハーメチックシールする、第2のガラスの層を含む。
例15は、デバイスおよびガラスの島の間でそれらを連結する付着剤を含むまたは用いることができる、または含むまたは用いるために例11から14のうちの少なくとも1つの発明に任意に組み合わされることができる。
例16は、含むまたは用いることができる、または含むまたは用いるために例11から15のうちの少なくとも1つの発明に任意に組み合わされることができ、フレキシブル基板は、ポリジメチルシロキサン(PDMS)を含む。
例17は、発明(装置、方法、複数の行為を実行するための手段、またはデバイスにより実行されると、デバイスに複数の行為を実行させることができる複数の命令を含むデバイス可読メモリのような)を含むまたは用いることができ、(1)第2の基板層上の第1の基板層を含む複数の積み重ねられたフレキシブル基板層、(2)複数の積み重ねられたフレキシブル基板層内に設けられる第1および第2のダイセクション、または(3)第1の基板層に近い第2の基板層の表面上にパターン化された第1の相互接続回路であり、第1および第2のダイセクションは、相互接続回路を通じて電気的に結合される、第1の相互接続回路を含むまたは用いることができる。
例18は、含むまたは用いることができる、または含むまたは用いるために例17の発明に任意に組み合わされることができ、複数の積み重ねられたフレキシブル基板層は、さらに、第3の基板層を含み、第2の基板層は、第1の基板層上にあり、または例18は、さらに、第2の基板層の近くの第3の基板層の表面上にパターン化された第2の相互接続回路、または第2の基板層を通るビアであり、ビアは、第1の相互接続回路を第2の相互接続回路に電気的に結合する、ビアを含む。
例19は、含むまたは用いることができる、または含むまたは用いるために例17および18のうちの少なくとも1つの発明に任意に組み合わされることができ、複数の積み重ねられたフレキシブル基板層は、さらに、第1の基板層上に設けられた第4の基板層を含み、第1のダイセクションは、第2のダイセクションの第2のアクティブ側面として反対方向を向く第1のアクティブ側面を含み、または例19は、さらに、第4の基板層に近い第1の基板層の表面上にパターン化された第3の相互接続回路を含む。
例20は、含むまたは用いることができる、または含むまたは用いるために例17から19のうちの少なくとも1つの発明に任意に組み合わされることができ、複数の積み重ねられたフレキシブル基板層は、ポリジメチルシロキサン(PDMS)を含む。
例21は、含むまたは用いることができる、または含むまたは用いるために例17から20のうちの少なくとも1つの発明に任意に組み合わされることができ、第1のダイセクションは、第1の相互接続回路のインターコネクト、第1のダイセクションの下に設けられた気密材料、および第1のダイセクションの上および少なくとも部分的にインターコネクトの上の気密材料の組み合わせを用いてハーメチックシールされる。
上記の詳細な説明は、詳細な説明の一部を形成する添付図面への参照を含む。図面は、例として、ここで説明する方法、装置、およびシステムが実施されることができる特定の実施形態を示す。また、これらの実施形態は、「例」としてここに参照される。そのような例は、示されたまたは記載されたそれらに加えて複数の要素を含むことができる。しかし、本発明者らは、また、示されたまたは記載されたそれらの要素のみが提供される複数の例を意図する。さらに、本発明者らは、また、特定の例(またはその1または複数の態様)に関して、またはここに示されたまたは記載された他の例(またはその1または複数の態様)に関して、示されたまたは記載されたそれらの要素(またはその1または複数の態様)の任意の組み合わせまたは置換を用いる例を意図する。
この文書では、「少なくとも1つ」または「1または複数」の任意の他の例または使用と独立に、特許文書において一般的であるように、1または複数を含むために、用語「a」または「an」が用いられる。この文書では、用語「または(or)」が、非排他を指すために用いられ、それにより、特に断らない限り、「AまたはB」は、「BではなくA」、「AではなくB」、および「AおよびB」を含む。この文書では、用語「含む(including)」および「in which」が、各用語「そなえる(comprising)」および「wherein」の平易な英語の同義語として用いられる。また、次の特許請求の範囲では、用語「含む(including)」および「備える(comprising)」は制限がない、すなわち、請求項内でそのような用語の後に列挙されるそれらに加えて、複数の要素を含むシステム、デバイス、物品、構成物、調合物、またはプロセスは、まだ、その請求項の範囲内に含まれるものとみなされる。さらに、次の特許請求の範囲では、用語「第1」、「第2」、および「第3」などはラベルとして単に用いられ、それらの対象に数値的要件を課すことを意図するものではない。
ここで用いられるように、参照番号を指す際に用いられる「−(ダッシュ)」は、ダッシュにより示される範囲内のすべての要素のうちの、先の段落で説明した非排他の意味における「または(or)」を意味する。例えば、103A−Bは、範囲{103A、103B}において複数の要素の非排他「または(or)」を意味し、それにより、103A−103Bは、「103Bではなく103A」、「103Aではなく103B」、「103Aおよび103B」を含む。
上記の説明は例示であり、限定するものではないことが意図される。例えば、上記の複数の例(または、その1または複数の態様)は互いに組み合わせて用いられてよい。他の実施形態は、上記の説明を検討することで、当業者などにより用いられることができる。要約は、米国特許法施行規則(37 C.F.R 1.72(b))に従うために提供され、読者が迅速に技術的開示の性質を確認することを可能にする。それが特許請求の範囲の範囲または意味を解釈または制限するために用いられないことを理解したうえで提出される。また、上記の詳細な説明において、様々な特徴は、開示を合理化するためにともにグループ化されてよい。これは、未請求の開示された特徴は、すべての請求項に不可欠であることを意図するものとして解釈されるべきではない。むしろ、発明の主題は、特定の開示された実施形態の全ての特徴より少なくあるとしてよい。従って、次の請求項は、これにより、別個の実施形態として独立している各請求項とともに、例または実施形態として詳細な説明に組み込まれ、そのような実施形態は、様々な組み合わせまたは置換において互いに組み合わされることができることが意図される。発明の範囲は、そのような請求項が権利を与えられる均等物の全範囲とともに、添付の特許請求の範囲を参照して決定されるべきである。

Claims (20)

  1. フレキシブル基板上に第1の気密材料を選択的に堆積する段階と、
    前記フレキシブル基板上にインターコネクトを、前記インターコネクトの一部が前記第1の気密材料に重なるように形成する段階と、
    前記第1の気密材料の上に誘電体層を形成する段階と、
    前記インターコネクトの近くに、前記誘電体層の上にデバイスを設ける段階と、
    前記デバイスおよび前記インターコネクト上に第2の気密材料を選択的に堆積する段階であり、それにより、前記インターコネクト、前記第1の気密材料および前記第2の気密材料の組み合わせ内に前記デバイスをハーメチックシールする、段階と、
    を備え、
    前記フレキシブル基板と前記誘電体層とが同じ材料を有する、方法。
  2. 前記第1の気密材料を選択的に堆積する段階は、前記フレキシブル基板上にガラスを選択的に堆積する段階を含み、前記第2の気密材料を前記デバイスおよび前記インターコネクト上に選択的に堆積する段階は、前記デバイスおよび前記インターコネクト上にガラスを選択的に堆積する段階を含む、請求項1に記載の方法。
  3. 前記第1の気密材料を選択的に堆積する段階は、前記フレキシブル基板上にフォトレジストを設ける段階と、前記フォトレジストおよび前記フレキシブル基板上に前記第1の気密材料を堆積する段階と、前記フォトレジストを取り除いて、堆積した前記第1の気密材料の一部を取り除く段階と、を含む、請求項1または2に記載の方法。
  4. 前記第2の気密材料の上に他の誘電体層を形成する段階をさらに備える、請求項1から3のいずれか1項に記載の方法。
  5. 前記第2の気密材料を堆積する段階の前に、前記フレキシブル基板、前記デバイス、または前記インターコネクトの露出面から水分を取り除く段階をさらに備える、請求項1から4のいずれか1項に記載の方法。
  6. 前記第2の気密材料を堆積する段階の間に、複数のイオンを用いて前記フレキシブル基板、前記デバイス、前記第1の気密材料、または前記インターコネクトに衝撃を与える段階をさらに備える、請求項1から5のいずれか1項に記載の方法。
  7. 前記第1の気密材料を堆積する段階または前記第2の気密材料を堆積する段階は、前記第1の気密材料または前記第2の気密材料を堆積して、前記第1の気密材料または前記第2の気密材料を約10ミクロン厚未満にする段階を含む、請求項1から6のいずれか1項に記載の方法。
  8. 前記第1の気密材料または前記第2の気密材料は、1ミクロン厚よりも大きい、請求項7に記載の方法。
  9. 前記第1の気密材料を堆積する段階または前記第2の気密材料を堆積する段階は、前記第1の気密材料または前記第2の気密材料を、約100℃未満の温度で堆積する段階を含む、請求項1から8のいずれか1項に記載の方法。
  10. 前記フレキシブル基板上に前記第1の気密材料を選択的に堆積する段階は、前記フレキシブル基板の第1および第2の対向面上に前記第1の気密材料を堆積する段階を含み、
    前記フレキシブル基板上に前記インターコネクトを形成する段階は、前記フレキシブル基板の第1の側面および第2の側面のそれぞれにインターコネクトを形成する段階を含み、
    前記第1の気密材料上にデバイスを設ける段階は、前記フレキシブル基板の前記第1の側面および前記第2の側面のそれぞれに前記第1の気密材料上の各デバイスを設ける段階を含み、
    前記第2の気密材料を堆積する段階は、前記フレキシブル基板の前記第1の側面および前記第2の側面のそれぞれの前記各デバイス上に前記第2の気密材料を堆積する段階を含む、請求項1から9のいずれか1項に記載の方法。
  11. フレキシブル基板上のガラスの島と、
    前記ガラスの島に部分的に重なる前記フレキシブル基板上のインターコネクトと、
    前記ガラスの島上に形成された誘電体層と、
    前記誘電体層の上に設けられ、前記インターコネクトに電気的に結合されるデバイスと、
    前記デバイスの上および少なくとも部分的に前記インターコネクトの上のガラスの層であり、前記ガラスの層、前記ガラスの島、および前記インターコネクトは、前記デバイスのハーメチックシールを形成する、前記ガラスの層と、
    を備え、
    前記フレキシブル基板と前記誘電体層とが同じ材料を有する、装置。
  12. 前記ガラスの層の上の他の誘電体層をさらに備える、請求項11に記載の装置。
  13. 前記ガラスの島は、約10ミクロン厚未満である、請求項11または12に記載の装置。
  14. 前記ガラスの島は、1ミクロン厚よりも大きい、請求項13に記載の装置。
  15. 前記ガラスの島は、前記基板の第1の面上の第1のガラスの島であり、前記インターコネクトは、前記基板の前記第1の面上の第1の金属コンタクトであり、前記デバイスは、前記基板の前記第1の面上の第1のデバイスであり、前記ガラスの層は、第1のガラスの層であり、前記装置は、さらに、
    前記基板の第2の面上の第2のガラスの島であり、前記第2の面は前記第1の面の反対である、前記第2のガラスの島と、
    前記第2のガラスの島に部分的に重なる前記第2の面上の第2のインターコネクトと、
    前記第2のガラスの島上に設けられ、第2のインターコネクトに電気的に結合される第2のデバイスと、
    前記第2のデバイスの上および少なくとも部分的に前記第2のインターコネクトの上の第2のガラスの層であり、前記第2のガラスの層、前記第2のガラスの島、および前記第2のインターコネクトは、前記第2のデバイスをハーメチックシールする、前記第2のガラスの層と、
    を備える、請求項11から14のいずれか1項に記載の装置。
  16. 前記フレキシブル基板は、ポリジメチルシロキサン(PDMS)を含む、請求項11から15のいずれか1項に記載の装置。
  17. 前記フレキシブル基板は、第1の基板層および第2の基板層を含む複数の積み重ねられた基板層を有し、
    前記装置は、
    前記複数の積み重ねられたフレキシブル基板層内に設けられる第1のダイセクションおよび第2のダイセクションと、
    前記第1の基板層に近い前記第2の基板層の表面上にパターン化された第1の相互接続回路であり、前記第1のダイセクションおよび第2のダイセクションは、前記第1の相互接続回路を通じて電気的に結合される、前記第1の相互接続回路と、
    をさらに備える、請求項11から16のいずれか1項に記載の装置。
  18. 前記複数の積み重ねられたフレキシブル基板層は、さらに、第3の基板層を含み、前記第2の基板層は、前記第1の基板層上にあり、前記装置は、さらに、
    前記第2の基板層の近くの前記第3の基板層の表面上にパターン化された第2の相互接続回路と、
    前記第2の基板層を通るビアであり、前記ビアは、前記第1の相互接続回路を前記第2の相互接続回路に電気的に結合する、前記ビアと、
    を備える、請求項17に記載の装置。
  19. 前記複数の積み重ねられたフレキシブル基板層は、さらに、前記第1の基板層上に設けられた第4の基板層を含み、前記第1のダイセクションは、前記第2のダイセクションの第2のアクティブ側面として反対方向を向く第1のアクティブ側面を含み、前記装置は、さらに、
    前記第4の基板層に近い前記第1の基板層の表面上にパターン化された第3の相互接続回路を備える、請求項17または18に記載の装置。
  20. 前記第1のダイセクションは、前記第1の相互接続回路のインターコネクト、前記第1のダイセクションの下に設けられた気密材料、および前記第1のダイセクションの上および少なくとも部分的に前記インターコネクトの上に形成された気密材料の組み合わせを含むハーメチックシール構造を有する、請求項17から19のいずれか1項に記載の装置。
JP2015023841A 2014-03-27 2015-02-10 フレキシブル基板にハーメチックシールを形成した装置、および、その方法 Active JP6149877B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/227,779 2014-03-27
US14/227,779 US9930793B2 (en) 2014-03-27 2014-03-27 Electric circuit on flexible substrate

Publications (2)

Publication Number Publication Date
JP2015192144A JP2015192144A (ja) 2015-11-02
JP6149877B2 true JP6149877B2 (ja) 2017-06-21

Family

ID=52468953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015023841A Active JP6149877B2 (ja) 2014-03-27 2015-02-10 フレキシブル基板にハーメチックシールを形成した装置、および、その方法

Country Status (5)

Country Link
US (1) US9930793B2 (ja)
EP (1) EP2933830A1 (ja)
JP (1) JP6149877B2 (ja)
KR (1) KR101784192B1 (ja)
CN (1) CN104952741B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9476779B2 (en) * 2012-12-13 2016-10-25 Robert Bosch Gmbh Sensor with an embedded thermistor for precise local temperature measurement
US9930793B2 (en) 2014-03-27 2018-03-27 Intel Corporation Electric circuit on flexible substrate
US9818712B2 (en) * 2015-01-14 2017-11-14 Nxp Usa, Inc. Package with low stress region for an electronic component
JP7457312B2 (ja) * 2018-10-15 2024-03-28 artience株式会社 構造物点検システム
US11166363B2 (en) * 2019-01-11 2021-11-02 Tactotek Oy Electrical node, method for manufacturing electrical node and multilayer structure comprising electrical node

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06101489B2 (ja) 1988-12-05 1994-12-12 日本電気株式会社 フレキシブルプリント基板
JPH05183000A (ja) 1991-12-26 1993-07-23 Olympus Optical Co Ltd 半導体装置
JP3431038B2 (ja) 1994-02-18 2003-07-28 ローム株式会社 発光装置とその製造方法およびledヘッドの製造方法
US5578869A (en) * 1994-03-29 1996-11-26 Olin Corporation Components for housing an integrated circuit device
TW309654B (ja) 1995-03-29 1997-07-01 Olin Corp
JP4046417B2 (ja) 1998-07-09 2008-02-13 株式会社岡村製作所 昇降式パネルを備える机
US7268486B2 (en) * 2002-04-15 2007-09-11 Schott Ag Hermetic encapsulation of organic, electro-optical elements
EP1466997B1 (en) * 2003-03-10 2012-02-22 OSRAM Opto Semiconductors GmbH Method for forming and arrangement of barrier layers on a polymeric substrate
US6888172B2 (en) * 2003-04-11 2005-05-03 Eastman Kodak Company Apparatus and method for encapsulating an OLED formed on a flexible substrate
US7535017B2 (en) * 2003-05-30 2009-05-19 Osram Opto Semiconductors Gmbh Flexible multilayer packaging material and electronic devices with the packaging material
EP1515364B1 (en) 2003-09-15 2016-04-13 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
TWM264651U (en) * 2004-10-21 2005-05-11 Chipmos Technologies Inc Package structure of image sensor device
US7358106B2 (en) * 2005-03-03 2008-04-15 Stellar Micro Devices Hermetic MEMS package and method of manufacture
JP4839713B2 (ja) 2005-07-25 2011-12-21 株式会社村田製作所 回路基板および回路基板製造方法
US8115326B2 (en) * 2006-11-30 2012-02-14 Corning Incorporated Flexible substrates having a thin-film barrier
JP5179787B2 (ja) 2007-06-22 2013-04-10 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
TWI380413B (en) * 2008-06-19 2012-12-21 Unimicron Technology Corp Pressure sensing device package and manufacturing method thereof
DE102008034372B4 (de) 2008-07-23 2013-04-18 Msg Lithoglas Ag Verfahren zum Herstellen einer dielektrischen Schicht in einem elektroakustischen Bauelement sowie elektroakustisches Bauelement
JP2010086994A (ja) 2008-09-29 2010-04-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
US20100164030A1 (en) * 2008-12-31 2010-07-01 International Business Machines Corporation Chip carrier bearing large silicon for high performance computing and related method
WO2011043382A1 (ja) 2009-10-09 2011-04-14 株式会社村田製作所 回路基板及びその製造方法
JP5717961B2 (ja) 2009-12-24 2015-05-13 日本メクトロン株式会社 フレキシブル回路基板の製造方法
JP5645245B2 (ja) 2010-02-23 2014-12-24 パナソニックIpマネジメント株式会社 赤外線センサモジュール
US8563113B2 (en) 2010-04-20 2013-10-22 Corning Incorporated Multi-laminate hermetic barriers and related structures and methods of hermetic sealing
JP5786372B2 (ja) 2011-03-03 2015-09-30 大日本印刷株式会社 ポリジメチルシロキサンシートとこれを使用した光学素子およびこれらの製造方法
JP5793685B2 (ja) 2011-04-18 2015-10-14 パナソニックIpマネジメント株式会社 発光装置、バックライトユニット、液晶表示装置及び照明装置
US8658473B2 (en) 2012-03-27 2014-02-25 General Electric Company Ultrathin buried die module and method of manufacturing thereof
KR20130129712A (ko) * 2012-05-21 2013-11-29 페어차일드코리아반도체 주식회사 반도체 패키지 및 이의 제조방법
US9478474B2 (en) * 2012-12-28 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for forming package-on-packages
US9455218B2 (en) * 2013-03-28 2016-09-27 Intel Corporation Embedded die-down package-on-package device
US9930793B2 (en) 2014-03-27 2018-03-27 Intel Corporation Electric circuit on flexible substrate

Also Published As

Publication number Publication date
KR20150112775A (ko) 2015-10-07
CN104952741A (zh) 2015-09-30
US20150282341A1 (en) 2015-10-01
US9930793B2 (en) 2018-03-27
CN104952741B (zh) 2018-07-17
KR101784192B1 (ko) 2017-10-11
EP2933830A1 (en) 2015-10-21
JP2015192144A (ja) 2015-11-02

Similar Documents

Publication Publication Date Title
JP6149877B2 (ja) フレキシブル基板にハーメチックシールを形成した装置、および、その方法
Palavesam et al. Roll-to-roll processing of film substrates for hybrid integrated flexible electronics
JP6195399B2 (ja) 屈曲可能で伸縮自在な電子デバイスおよびその製造方法
TWI680593B (zh) 發光元件封裝結構及其製造方法
US6404052B1 (en) Multi-layer flexible printed wiring board
US20170076134A1 (en) Fingerprint sensing unit and fingerprint sensing module
JP2016530622A5 (ja)
KR102527366B1 (ko) 표시 모듈의 박리 방법 및 표시 모듈의 제조 방법
TW201729365A (zh) 晶片封裝體及其製造方法
TW200812448A (en) Flexible electronic assembly
CN104143538A (zh) 玻璃倒装接合结构
CN104979301A (zh) 晶片封装体及其制造方法
TWI736695B (zh) 電子裝置與其製造方法
CN104979426A (zh) 晶片封装体的制造方法
TW201639094A (zh) 晶片模組及其製造方法
KR20150033937A (ko) 반도체 패키지 및 그 제작 방법
TWI699679B (zh) 觸控感測模組及其製作方法以及應用其的電子裝置
US20080012154A1 (en) Molded circuit board and method for the same
TW201916268A (zh) 可撓性晶片封裝
WO2018082275A1 (zh) 一种柔性封装结构及其制备方法、可穿戴设备
US9365415B2 (en) Compact electronic package with MEMS IC and related methods
CN110010483B (zh) 一种电磁屏蔽功能的射频芯片三维封装工艺
US20230187594A1 (en) Electronic device
US20180166390A1 (en) Planar package structure and manufacturing method thereof
TWI751471B (zh) 柔性印刷電路板與其製造方法及具備柔性電路板的封裝結構

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160527

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170220

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170508

R150 Certificate of patent or registration of utility model

Ref document number: 6149877

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250