JP6149877B2 - フレキシブル基板にハーメチックシールを形成した装置、および、その方法 - Google Patents

フレキシブル基板にハーメチックシールを形成した装置、および、その方法 Download PDF

Info

Publication number
JP6149877B2
JP6149877B2 JP2015023841A JP2015023841A JP6149877B2 JP 6149877 B2 JP6149877 B2 JP 6149877B2 JP 2015023841 A JP2015023841 A JP 2015023841A JP 2015023841 A JP2015023841 A JP 2015023841A JP 6149877 B2 JP6149877 B2 JP 6149877B2
Authority
JP
Japan
Prior art keywords
interconnect
hermetic material
hermetic
substrate
flexible substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015023841A
Other languages
English (en)
Other versions
JP2015192144A (ja
Inventor
フ、チュアン
クマー、シッダルタ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2015192144A publication Critical patent/JP2015192144A/ja
Application granted granted Critical
Publication of JP6149877B2 publication Critical patent/JP6149877B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0091—Housing specially adapted for small components
    • H05K5/0095—Housing specially adapted for small components hermetically-sealed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0326—Organic insulating material consisting of one material containing O
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/065—Hermetically-sealed casings sealed by encapsulation, e.g. waterproof resin forming an integral casing, injection moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05613—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05616—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05618—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/81101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a bump connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Description

例は、概して、フレキシブル回路アーキテクチャおよび方法に関する。幾つかの例は、フレキシブル回路アーキテクチャにおけるハーメチックシールに関する。
現在のモバイルデバイス（携帯電話およびタブレットを超える）は、物のインターネット（すなわち、物のインターネットワーキング）と呼ばれる。物のインターネットは、ユニークなフォームファクタに統合された小さい、低電力シリコンを含むことができるウェアラブル（例えば、柔軟なフィットネスバンド、スマート腕時計、スマートアイウェアなど）を含む。ウェアラブルの製品カテゴリは発展し続けているので、新しいデバイスは、他のユニークなフォームファクタおよび使用条件を伴って現れる。
必ずしも一定の尺度で描かれない図面において、同じ数字は、異なる図面における同様のコンポーネントを示してよい。異なる文字接尾辞を有する同じ数字は、同様のコンポーネントの異なるインスタンスを表す。図面は、概して、例として、限定ではなく、本文書において議論される様々な実施形態を示す。
ハーメチックシールを有するフレキシブルデバイスの例のブロック図を示す。 ハーメチックシールを有するフレキシブルデバイスを作成するための技術の例のブロック図を示す。 ハーメチックシールを有するフレキシブルデバイスを作成するための技術の例のブロック図を示す。 ハーメチックシールを有するフレキシブルデバイスを作成するための技術の例のブロック図を示す。 ハーメチックシールを有するフレキシブルデバイスを作成するための技術の例のブロック図を示す。 ハーメチックシールを有するフレキシブルデバイスを作成するための技術の例のブロック図を示す。 ハーメチックシールを有するフレキシブルデバイスを作成するための技術の例のブロック図を示す。 フレキシブルデバイスアーキテクチャの例のブロック図を示す。 フレキシブルデバイスアーキテクチャの例のブロック図を示す。 フレキシブルデバイスアーキテクチャの例のブロック図を示す。 フレキシブルデバイスアーキテクチャの例のブロック図を示す。 フレキシブルデバイスアーキテクチャの例のブロック図を示す。 フレキシブルデバイスアーキテクチャの例のブロック図を示す。 フレキシブル基板上にハーメチックシールを生成するための技術の例を示す。
この開示における複数の例は、概して、柔軟（例えば、伸長可能または曲げ可能）な回路アーキテクチャおよび技術に関する。より詳細には、複数の例は、フレキシブル回路上にシール（例えば、ハーメチック（すなわち、気密）シール）を形成することに関する。
フレキシブルエレクトロニクスは、ユニークな複数の回路アーキテクチャ（例えば、不楠野フォームファクタ）を提供するのを促進することができる。伸長可能エレクトロニクスは、センシングおよびコンピューティングアプリケーションに対するような、ファブリック、適合プラスチック、ポリマ、あるいはタトゥーおよびステッカの形のような皮膚へのダイまたは他のコンポーネントの統合を可能とするのを促進するポテンシャルを有する。携帯電話、タブレットまたは腕時計に現在、使用されるそれらのような従来のリジッドなシステムオンチップ（ＳｏＣ）は、特に、概して、リジッドパッケージ上に設置されるリジッド基板上のシリコンダイから構成される。従来のＳｏＣは、フレキシブル回路またはユニーク（例えば、曲げ可能または伸長可能）なフォームファクタを求める状況における使用に適当でなくてよい。
ウェアラブルまたはフレキシブルデバイスの導入により、デバイス上／内の複数のコンポーネントは、周辺環境から複数のコンポーネントを保護することにより、性能または信頼性を高める程度の改善された気密性の利益を得ることができる。しかし、可撓性材料は、一般的に、気密材料ではないポリジメチルシロキサン（ＰＤＭＳ）、ポリエチレンテレフタレート（ＰＥＴ）、またはポリイミド（ＰＩ）である。ガラス、金属、セラミック、幾つかの誘電体、または他の気密材料のようなハーメチックな材料は、一般的に、可撓性材料より柔軟性に劣り、且つ脆い。
気密性を提供する１つの解は、有機発光ダイオード（ＯＬＥＤ）において用いられるそのような、ガラスの密封材を用いることを含む。このガラスは、相当に限定された曲げ性を有し、事実上、非伸縮性である。ＯＬＥＤに用いられるガラスは、また、むしろ厚い（すなわち、約１００マイクロメートル厚またはより厚い）。さらに、現在のＬＥＤハーメチックシールは、概して、射出成型を用いて形成され、ハーメチックシールは、フレキシブル基板上に形成されない。フレキシブル基板上にハーメチックシールを形成する能力を提供することにより、様々なハーメチックシール設計が用いられることができ、フレキシブル回路の設計は既製のハーメチックシールされたコンポーネントに限定されない。さらに、ここで議論されるハーメチックシールは、コンポーネントが回路に電気的にまたは機械的に接続されて、それに用いられる後、少なくとも部分的に形成されることができる。ハーメチックシールは、一般的に、ハーメチックシールされたコンポーネントを回路に接続するに先立って、形成される。
気密性を提供する解は、著しくデバイスの柔軟性を低減しない限り、コンポーネントに対してサイズが決められ、形造された島（例えば、抵抗器、コンデンサ、トランジスタ、インダクタ、無線、メモリ、プロセッサ、レーザ、ＬＥＤ、センサ、または他のデジタルまたはアナログコンポーネントのような電気または電子デバイス）のような気密材料の島を提供することを含むことができる。島は、島を形成するためのフォトレジスト調和法を用いるなどにより、様々な異なるフォームファクタを有することができる。そのような解は、装置のコンポーネントに対して気密保護を提供する限り、装置が柔軟性を維持できるようにすることができる。気密性と柔軟性との特定の組み合わせは、フレキシブル（例えば、非ハーメチック（すなわち、気密でない））基板上のハーメチックな島を含むことにより実現されることができる。
ハーメチックシールは、装置の製作において用いられるフレキシブル基板または複数のコンポーネントに対する材料選択を広げる程度の低い温度で達成されることができる。約１００℃（低い温度）で、気密材料の堆積（例えば、選択的なガラスの堆積）は、スパッタリング技術を用いるなどにより、達成されることができる。低い温度で堆積した気密材料は、フォトレジストを用いてパターン化され、それにより、フォトレジストが取り除かれた後、気密材料が基板の特定の複数の領域上のみに選択的に堆積されることができる。
気密材料は、トレース、パッド、または他の金属（例えば、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、または他の金属）のインターコネクト上にスパッタされることができる。気密材料および気密材料が堆積される表面の間の付着強度は、気密材料の堆積の前または間にイオンを用いて表面に衝撃を与えることにより高められることができる。
気密材料の島は、主にゴムまたはプラスチックのローディングが気密材料の島の外で生じることができるように十分小さくすることができ、またデバイスはその柔軟の大部分（ほぼすべて）を保持することができる。また、気密材料の厚みは、デバイスがスリムな形状を保持するのを促進する程度の約１ミクロンおよび１０ミクロン（または未満）の間であることができる。
図１は、フレキシブル装置１００の例のブロック図を示す。フレキシブル装置１００は、その上の気密材料１０４を有する基板１０２を含むことができる。気密材料１０４は、ハーメチック（すなわち、気密）シールを形成するのに十分な構造を有する材料であることができる。気密材料１０４は、１または複数のコンポーネント１０６に対してハーメチックシールを提供するのを促進することができる。装置１００は、トレース、パッド、ビアなどのような導電性インターコネクト１０８を含むことができる。装置１００は、誘電体１１０（例えば、不活性化材料）を含むことができる。装置１００は、誘電体（例えば、強化材料または付着材）１１４を含むことができる。
基板１０２は、フレキシブル回路が構築されることができる媒体を提供することができる。基板１０２は、ＰＤＭＳ、ＰＥＴ、ＰＩ、熱可塑性エラストマ、または他の可撓性材料のような可撓性材料を含むことができる。
気密材料１０４は、周辺環境からコンポーネント１０６の少なくとも一部を保護する程度のハーメチックシールを提供するのを促進することができる。気密材料１０４は、コンポーネントまたは装置のニーズに適合する程度の様々の厚みのものとすることができる。より厚い気密材料は、空間およびコストを犠牲にしてコンポーネントに対するより大きな保護を提供するのを促進することができ、一方、より薄い気密材料は、より厚い気密材料のようにロバストな保護を提供しなくてよいが、コストおよび空間を節約する。気密材料１０４は、約１および１００マイクロメートル厚の間の厚みを含むことができる。１または複数の実施形態では、気密材料１０４の厚みは、約１０分の１マイクロメートルと１０マイクロメートルまたは１０マイクロメートル未満との間であることができる。１または複数の実施形態では、気密材料１０４の厚みは、約１および２マイクロメートルの間であることができる。気密材料１０４は、低い温度（例えば、約１００℃または未満）でのように、基板１０２、コンポーネント１０６、インターコネクト１０８、または装置１００の他のアイテム上にスパッタされることができる。１または複数の実施形態では、フレキシブル基板がＰＩを含む場合など、温度は、約２５０℃までのようにより高くあることができる。
コンポーネント１０６は、パッケージ化されたコンポーネント（例えば、面実装（ＳＭＴ）、フリップチップ（ＦＣ）、ボールグリッドアレイ（ＢＧＡ）、ランドグリッドアレイ（ＬＧＡ）、バンプレスビルドアップ層（ＢＢＵＬ）、または他のパッケージ）または非パッケージ化されたコンポーネントのような、電気または電子コンポーネントであることができる。コンポーネント１０６は、トランジスタ、抵抗器、ダイ（例えば、プロセッサ、メモリ、無線、または他のアナログまたはデジタル回路）、コンデンサ、発光ダイオード（ＬＥＤ）、インダクタ、メモリゲート、組み合わせまたは状態ロジック、または他の電気または電子コンポーネントを含むことができる。
インターコネクト１０８は、トレース、パッド、雄または雌接続機能、ビア、または他の導電性インターコネクトを含むことができる。インターコネクト１０８は、Ｃｕ、Ａｇ、Ａｕ、または他の導電性金属のような金属を含むことができる。インターコネクト１０８は、ワイヤ１１６またはハンダ１１２の接続を介して１または複数のコンポーネント１０６と接続されることができる。インターコネクト１０８は、誘電体１１４または１１０により、別のインターコネクトまたはコンポーネント１０６から孤立または分離されることができる。
誘電体１１０は、装置１００の周囲の環境などから、装置１００の複数のアイテムに対して保護を提供することができる。誘電体１１０は、ＰＤＭＳ，ゴム、または誘電体材料を含むことができる。誘電体１１４は、とりわけ液晶ポリマ（ＬＣＰ）、ＰＩ、ＰＤＭＳ、またはアクリルのような十分に低い誘電率、損失正接、または結合強度を有する材料を含むことができる。誘電体１１４は、材料の性能を高めるのを促進などする添加物を含むことができる。
ハンダ１１２は、１または複数のインターコネクト１０８または１または複数のコンポーネント１０６を電気的または機械的に接続することができる。ハンダ１１２は、とりわけスズ、鉛、亜鉛、銀、アルミニウム、ビスマス、または異方性導電フィルム（ＡＣＦ）を含むことができる。
誘電体１１４は、誘電体１１０と同様とすることができ、誘電体１１０のそれらと同様の複数の材料を含むことができる。
図２Ａ、図２Ｂ、図２Ｃ、図２Ｄ、図２Ｅ、および図２Ｆは、それぞれ、ハーメチックな島を有するフレキシブル基板を作成するための技術の例のステージを示す。図２Ａは、それらの上にパターン化されたフォトレジスト２０２を有する基板１０２を含むことができる装置２００Ａの例のブロック図を示す。フォトレジスト２０２は、下にある基板１０２を気密材料の堆積から保護するために堆積されることができる。フォトレジスト２０２を有する複数の場所は、気密材料が設けられない複数の場所であることができる。フォトレジスト２０２は、リソグラフィ、ステンシル印刷、またはスクリーン印刷処理を通して設けられることができる。ステンシルまたはスクリーン印刷は、リソグラフィよりコスト効率的であることができる。
図２Ｂは、装置２００Ｂの例のブロック図を示す。装置２００Ｂは、基板１０２およびフォトレジスト２０２上に堆積された気密材料１０４の層を有する装置２００Ａと同様とすることができる。気密材料１０４は、気密材料１０４内の複数のマイクロクラックからの影響を防ぐのを促進する程度の１マイクロメートル厚より大きくするができる。気密材料１０４は、気密材料１０４上に設けられたデバイスに対して気密性を提供するのを促進することができる。ハーメチックな島は、基板１０２に面するコンポーネントの側面に対して気密性を提供することができる。気密材料１０４は、約１００℃未満の温度で堆積されることができる。
図２Ｃは、装置２００Ｃの例のブロック図を示す。装置２００Ｃは、フォトレジスト２０２およびそこから取り除かれるフォトレジスト２０２上の気密材料１０４を有する装置２００Ｂと同様とすることができる。フォトレジスト２０２は、フォトレジスト２０２を溶解することなどにより化学的に取り除かれることができる。または、フォトレジスト２０２は、音エネルギからの支援を受けるなどにより、フォトレジスト２０２を剥がすことなどより、機械的に取り除かれることができる。
図２Ｄは、装置２００Ｄの例のブロック図を示す。装置２００Ｄは、基板１０２上に少なくとも部分的にまたは気密材料１０４上に少なくとも部分的に設けられた１または複数のインターコネクト１０８を有する装置２００Ｃと同様とすることができる。
図２Ｅは、装置２００Ｅの例のブロック図を示す。装置２００Ｅは、基板１０２上に、気密材料１０４またはインターコネクト１０８上に少なくとも部分的に、設けられるまたは構築される１または複数のコンポーネント１０６を有する装置２００Ｄと同様とすることができる。誘電体１１４は、インターコネクト１０８の間など、気密材料１０４上に設けられることができる。コンポーネント１０６は、誘電体１１４上に設けられるまたは付着されることができる。コンポーネント１０６は、はんだ付けまたはワイヤボンディングなどにより、インターコネクト１０８に電気的にまたは機械的に接続されることができる。コンポーネント１０６、ワイヤ１１６、誘電体１１４、インターコネクト１０８、または気密材料１０４は、少なくとも部分的に、成形材料１１８により囲まれることができる。
図２Ｆは、装置２００Ｆの例のブロック図を示す。装置２００Ｆは、装置２００Ｅ上に選択的に設けられた（例えば、堆積された）気密材料１０４を有する装置２００Ｅと同様とすることができる。気密材料１０４は、基板１０２上に先に堆積された気密材料と結合するために、堆積されることができる。気密材料１０４を選択的に堆積することは、装置上にフォトレジストを設けること（例えば、リソグラフィ、スクリーン印刷、または装置上のフォトレジストを刷り込む）を含むことができる。気密材料１０４がそこに堆積される前に、水分または他の汚染物質が、装置から取り除かれることができる。水分または他の汚染物質を取り除くことは、装置をベーキング、ブローイング、またはドライクリーニングすることを含むことができる。気密材料１０４は、装置（例えば、ベーキングまたはクリーニングされた装置）上に堆積される（例えば、スパッタされる）ことができる。フォトレジスト上の気密材料およびフォトレジストは、化学的にまたは機械的にフォトレジストを取り除くことなどにより、取り除かれることができる。気密材料１０４は、コンポーネント１０６、インターコネクト１０８、基板１０２、他の気密材料、誘電体１１４、または成形材料１１８上に堆積されることができる。気密材料１０４と、気密材料がその上に設けられるアイテム（例えば、インターコネクト１０８、コンポーネント１０６、基板１０２、他の気密材料、誘電体、または装置１００の他のアイテム）との間の付着を向上するために、イオンが、気密材料の堆積の前または間などに、装置（例えば、気密材料がその上に設けられるアイテム）上に当てられることができる。
誘電体１１０は、図１の装置１００を形成するように、装置２００Ｆ上に形成されることができる。誘電体１１０は、装置の複数のアイテムに対して、不活性化または表面上の保護を提供することができる。誘電体１１０は、柔軟であることができる、または基板１０２と同じまたは同様の材料を含むことができる。電子装置の別の層は、図２Ａ−図２Ｆまたは図１に関連して説明されたような技術に従うことなどにより、開口を生成するまたは別の回路を構成することなどにより、形成されることができる。電子装置の複数の層は、誘電体内に穴を形成することにより、電気的にまたは機械的に接続されることができる。
図３Ａ、図３Ｂ、図３Ｃ、図３Ｄ、図３Ｅ、および図３Ｆは、それぞれ、１または複数の実施形態に係るフレキシブル電子回路のブロック図を示す。従来のシステムオンチップ（ＳｏＣ）パッケージは、リジッドであり、リジッドポリマ基板上に設置されたダイを含む。これらのパッケージは、通常、携帯電話、タブレット、または他のデバイスのリジッドなマザーボード上に設置される。従来のパッケージは、通常、ファブリック、適合プラスチック、ポリマ、あるいは皮膚のようなフレキシブルな表面上に設置されない。図３Ａ−図３Ｆは、その上にまたはその内に設置された１または複数のシリコンダイまたは複数のダイセクションを含むことができる複数のフレキシブル（例えば、伸長可能）多層回路を示す。
図３Ａは、１または複数の実施形態に係るフレキシブル電子回路３００Ａの例のブロック図を示す。回路３００Ａは、可撓性材料３０４の１または複数の層上の複数のダイセクション３０２を含むことができる。
各ダイセクション３０２は、１つだけのＳｏＣ（例えば、ダイ）の一部の機能性の少なくとも一部を実装するよう構成された回路を含むことができる。複数のダイセクション３０２の組み合わせは、ＳｏＣの機能性を実装することができる。ダイセクション３０２は、シリコンまたは他の半導体、金属、または他の回路材料を含むことができる。ダイセクション３０２は、ダイおよび保護ハウジングを含むパッケージと混同されるべきではない。
可撓性材料３０４は、ＰＤＭＳ、ＰＥＴ、ポリイミドＰＩ、または他の可撓性材料を含むことができる。可撓性材料３０４は、その上にパターン化された１または複数のインターコネクト３０８（例えば、トレース、パッド、または雄または雌接続機能）を含むことができる。複数のインターコネクト３０８は、破壊または分解することなしに、蛇行すること、そうでなければ屈曲に耐えるように構成されることができる。複数のインターコネクト３０８は、可撓性材料３０４の複数の層の間に設けられることができる。複数のインターコネクト３０８は、マイクロコンタクト印刷のようなリソグラフィ、または他のインターコネクトを形成する方法を用いてパターン化されることができる。可撓性材料３０４の１つの層の複数のインターコネクト３０８は、１または複数のビア３０６を介して可撓性材料の別の層などの上のインターコネクトまたはダイセクション３０２に電気的にまたは機械的に接続されることができる。複数のビア３０６は、スピンコーティング導電性ポリマなどによるリソグラフィを用いて形成されることができる。複数のビア３０６は、可撓性材料３０４上の特定のパターン内にフォトレジストを現像することにより形成されることができる。フォトレジストは、現像後、取り除かれることができる。
１または複数のダイセクション３０２は、図３Ａに示されるように、露出されることができる。１または複数のダイセクション３０２は、図３Ｂに示されるように、少なくとも部分的に可撓性材料３０４内に沈められることができる。回路３００Ｂは、可撓性材料３０４内に少なくとも部分的に沈められた複数のダイセクション３０２を含むことができる。ダイセクション３０２の表面は、図３Ｂに示されるように、露出されることができる。回路３００Ｃは、図３Ｃに示されるように、可撓性材料３０４内に完全に沈められた複数のダイセクション３０２を含むことができる。
回路３００Ｄは、図３Ｄに示されるように、別のダイセクションの方向と逆の方向に位置合わせされるダイセクション３０２を含むことができる（すなわち、ダイセクション３０２の機能的側面は、常に、別のダイセクションと同じ方向を向いている必要はない）。ダイセクション３０２の機能的側面は、ダイセクションの機能性または複数のコンポーネントへのアクセスが提供されるピンアウトまたは複数のインターコネクトを有する側面とすることができる。別のダイの方向と逆の方向に位置合わせされるダイセクション３０２は、逆に考えられることができる。
フレキシブル回路３００Ｅは、図３Ｅに示されるように、可撓性材料の複数の異なる層内に設けられる複数のダイセクション３０２を含むことができる。図３Ｆに示されるように、フレキシブル回路３００Ｆは、可撓性材料の複数の異なる層内に設けられるダイセクション３０２を含むことができ、少なくとも１つのダイセクション３０２は、別のダイセクションに対して逆にされることができる（すなわち、別の方向を向くその機能的側面を有することができる）。
図３Ａ−図３Ｆのフレキシブル基板は、従来のパッケージとは異なる物理的外観を有する。リジッド基板はない。代わりに、可撓性材料（例えば、トランスペアレントなＰＤＭＳ）の上のまたは内に埋め込まれた１または複数のダイセクションがある。ＰＤＭＳは、柔軟で適合するトランスペアレントなポリマである。
図面のフレキシブル回路は、平面またはリジッドに限られない。これらのフレキシブルデバイスは、従来のリジッドパッケージを用いては、不可能ではないにしても、困難であるはずの複数の曲面、複数の適合面、ファブリック、または皮膚を用いた設計（例えば、センサ、無線、または他のトランスジューサ）に組み込まれることができる。柔軟性は、製品設計における広く様々なオプションを可能にする。
図４は、１または複数の実施形態に係るフレキシブル基板上にハーメチックシールを作成する技術４００の例のフロー図を示す。４０２では、第１の気密材料が、フレキシブル基板上に選択的に堆積されることができる。４０４では、インターコネクトが、フレキシブル基板上に形成されることができる。インターコネクトは、インターコネクトの一部が気密材料と重なるように形成されることができる。４０６では、デバイスが、気密材料上に設けられることができる。
４０８では、第２の気密材料は、デバイスおよびインターコネクト上に選択的に堆積されることができる。第２の気密材料は、インターコネクトおよび第１および第２の気密材料の組み合わせ内にデバイスをハーメチックシールするように堆積されることができる。技術４００は、第２の気密材料を堆積する前に、フレキシブル基板、デバイス、またはインターコネクトの露出面から水分を取り除くことを含むことができる。技術４００は、第２の気密材料を堆積する前または間に、イオンを用いて、フレキシブル基板、デバイス、またはインターコネクトに衝撃を与えることを含むことができる。
第１または第２の気密材料は、ガラスを含むことができる。第１または第２の気密材料は、気密材料の層が約１および１０ミクロン厚の間になるように堆積されることができる。第１または第２の気密材料は、約１００℃未満の温度で堆積されることができる。 第１または第２の気密材料を選択的に堆積することは、フォトレジストを、フレキシブル基板、デバイス、インターコネクト、または第１の気密材料上に設けること、第１または第２の気密材料を、フォトレジスト、デバイス、インターコネクト、第１の気密材料、またはフレキシブル基板上に堆積すること、また、フォトレジストを取り除いて、堆積した第１または第２の気密材料の一部を取り除くことを含むことができる。第１および第２の気密材料は、同じまたは異なる材料を含むことができる。
技術４００は、第２の気密材料の上に誘電体層を形成することを含むことができる。フレキシブル基板上に第１の気密材料を選択的に堆積することは、フレキシブル基板の第１および第２の対向面上に第１の気密材料を堆積することを含むことができる。フレキシブル基板上にインターコネクトを形成することは、フレキシブル基板の第１および第２の側面のそれぞれの上にインターコネクトを形成することを含むことができる。第１の気密材料上にデバイスを設けることは、第１の気密材料上のそれぞれのデバイスをフレキシブル基板の第１および第２の側面のそれぞれに設けることを含むことができる。第２の気密材料を堆積することは、フレキシブル基板の第１および第２の側面のそれぞれの上のそれぞれのデバイス上に第２の気密材料を堆積することを含むことができる。
例と注記。
本発明は、幾つかの例により説明されてよい。
例１は、発明（装置、方法、複数の行為を実行するための手段、またはデバイスにより実行されると、デバイスに複数の行為を実行させることができる複数の命令を含むデバイス可読メモリのような）を含むまたは用いることができ、（１）フレキシブル基板上にインターコネクトを形成する段階、（２）インターコネクトの近くに、基板上にデバイスを設ける段階、または（３）デバイスおよびインターコネクト上に第１の気密材料を選択的に堆積する段階であり、それにより、インターコネクトおよび第１の気密材料の組み合わせ内にデバイスをハーメチックシールする、段階を含むまたは用いることができる。
例２は、インターコネクトを形成する前に、フレキシブル基板上に第２の気密材料を選択的に堆積する段階であり、インターコネクトは、インターコネクトの一部が第２の気密材料に重なるように形成されることができる、段階を、含むまたは用いることができる、または含むまたは用いるために例１の発明に任意に組み合わされることができる。
例３は、含むまたは用いることができる、または含むまたは用いるために例２の発明に任意に組み合わされることができ、第１の気密材料を選択的に堆積する段階は、フレキシブル基板上にガラスを選択的に堆積する段階を含み、第２の気密材料をデバイスおよびインターコネクト上に選択的に堆積する段階は、デバイスおよびインターコネクト上にガラスを選択的に堆積する段階を含む。
例４は、含むまたは用いることができる、または含むまたは用いるために例２および３のうちの少なくとも１つ発明に任意に組み合わされることができ、第１の気密材料を選択的に堆積する段階は、フレキシブル基板上にフォトレジストを設ける段階、フォトレジストおよびフレキシブル基板上に第１の気密材料を堆積する段階、およびフォトレジストを取り除いて、堆積した第１の気密材料の一部を取り除く段階、を含む。
例５は、第２の気密材料の上に誘電体層を形成する段階を含むまたは用いることができる、または含むまたは用いるために例２から４のうちの少なくとも１つの発明に任意に組み合わされることができる。
例６は、第２の気密材料を堆積する段階の前に、フレキシブル基板、デバイス、またはインターコネクトの露出面から水分を取り除く段階を含むまたは用いることができる、または含むまたは用いるために例２から５のうちの少なくとも１つの発明に任意に組み合わされることができる。
例７は、第２の気密材料を堆積する段階の前または間に、複数のイオンを用いてフレキシブル基板、デバイス、第１の気密材料、またはインターコネクトに衝撃を与える段階を含むまたは用いることができる、または含むまたは用いるために例２から６のうちの少なくとも１つの発明に任意に組み合わされることができる。
例８は、含むまたは用いることができる、または含むまたは用いるために例２から７のうちの少なくとも１つの発明に任意に組み合わされることができ、第１または第２の気密材料を堆積する段階は、第１または第２の気密材料を堆積して、気密材料の層を約１０ミクロン厚未満にする段階を含む。
例９は、含むまたは用いることができる、または含むまたは用いるために例２から８のうちの少なくとも１つの発明に任意に組み合わされることができ、第１または第２の気密材料を堆積する段階は、第１または第２の気密材料を、約１００℃未満の温度で堆積する段階を含む。
例１０は、含むまたは用いることができる、または含むまたは用いるために例２から９のうちの少なくとも１つの発明に任意に組み合わされることができ、（１）フレキシブル基板上に第１の気密材料を選択的に堆積する段階は、フレキシブル基板の第１および第２の対向面上に第１の気密材料を堆積する段階を含み、（２）フレキシブル基板上にインターコネクトを形成する段階は、フレキシブル基板の第１の側面および第２の側面のそれぞれにインターコネクトを形成する段階を含み、（３）第１の気密材料上にデバイスを設ける段階は、フレキシブル基板の第１の側面および第２の側面のそれぞれに第１の気密材料上の各デバイスを設ける段階を含み、または（４）第２の気密材料を堆積する段階は、フレキシブル基板の第１の側面および第２の側面のそれぞれの各デバイス上に第２の気密材料を堆積する段階を含む。
例１１は、発明（装置、方法、複数の行為を実行するための手段、またはデバイスにより実行されると、デバイスに複数の行為を実行させることができる複数の命令を含むデバイス可読メモリのような）を含むまたは用いることができ、（１）フレキシブル基板上のガラスの島、（２）ガラスの島に部分的に重なる、フレキシブル基板上のインターコネクト、（３）ガラスの島上に設けられ、インターコネクトに電気的に結合されるデバイス、または（４）デバイスの上および少なくとも部分的にインターコネクトの上のガラスの層であり、ガラスの層、ガラスの島、およびインターコネクトは、デバイスのハーメチックシールを形成する、ガラスの層を含むまたは用いることができる。
例１２は、ガラスの層の上の誘電体層を含むまたは用いることができる、または含むまたは用いるために例１１の発明に任意に組み合わされることができる。
例１３は、含むまたは用いることができる、または含むまたは用いるために例１１および１２のうちの少なくとも１つの発明に任意に組み合わされることができ、ガラスの島は、約１０ミクロン厚未満である。
例１４は、含むまたは用いることができる、または含むまたは用いるために例１１から１３のうちの少なくとも１つの発明に任意に組み合わされることができ、ガラスの島は、基板の第１の面上の第１のガラスの島であり、インターコネクトは、基板の第１の面上の第１の金属コンタクトであり、デバイスは、基板の第１の面上の第１のデバイスであり、またガラスの層は、第１のガラスの層であり、また例１４は、さらに、（１）基板の第２の面上の第２のガラスの島であり、第２の面は第１の面の反対である、第２のガラスの島、（２）第２のガラスの島に部分的に重なる第２の面上の第２のインターコネクト、（３）第２のガラスの島上に設けられ、第２のインターコネクトに電気的に結合される第２のデバイス、または（４）第２のデバイスの上および少なくとも部分的に第２のインターコネクトの上の第２のガラスの層であり、第２のガラスの層、第２のガラスの島、および第２のインターコネクトは、第２のデバイスをハーメチックシールする、第２のガラスの層を含む。
例１５は、デバイスおよびガラスの島の間でそれらを連結する付着剤を含むまたは用いることができる、または含むまたは用いるために例１１から１４のうちの少なくとも１つの発明に任意に組み合わされることができる。
例１６は、含むまたは用いることができる、または含むまたは用いるために例１１から１５のうちの少なくとも１つの発明に任意に組み合わされることができ、フレキシブル基板は、ポリジメチルシロキサン（ＰＤＭＳ）を含む。
例１７は、発明（装置、方法、複数の行為を実行するための手段、またはデバイスにより実行されると、デバイスに複数の行為を実行させることができる複数の命令を含むデバイス可読メモリのような）を含むまたは用いることができ、（１）第２の基板層上の第１の基板層を含む複数の積み重ねられたフレキシブル基板層、（２）複数の積み重ねられたフレキシブル基板層内に設けられる第１および第２のダイセクション、または（３）第１の基板層に近い第２の基板層の表面上にパターン化された第１の相互接続回路であり、第１および第２のダイセクションは、相互接続回路を通じて電気的に結合される、第１の相互接続回路を含むまたは用いることができる。
例１８は、含むまたは用いることができる、または含むまたは用いるために例１７の発明に任意に組み合わされることができ、複数の積み重ねられたフレキシブル基板層は、さらに、第３の基板層を含み、第２の基板層は、第１の基板層上にあり、または例１８は、さらに、第２の基板層の近くの第３の基板層の表面上にパターン化された第２の相互接続回路、または第２の基板層を通るビアであり、ビアは、第１の相互接続回路を第２の相互接続回路に電気的に結合する、ビアを含む。
例１９は、含むまたは用いることができる、または含むまたは用いるために例１７および１８のうちの少なくとも１つの発明に任意に組み合わされることができ、複数の積み重ねられたフレキシブル基板層は、さらに、第１の基板層上に設けられた第４の基板層を含み、第１のダイセクションは、第２のダイセクションの第２のアクティブ側面として反対方向を向く第１のアクティブ側面を含み、または例１９は、さらに、第４の基板層に近い第１の基板層の表面上にパターン化された第３の相互接続回路を含む。
例２０は、含むまたは用いることができる、または含むまたは用いるために例１７から１９のうちの少なくとも１つの発明に任意に組み合わされることができ、複数の積み重ねられたフレキシブル基板層は、ポリジメチルシロキサン（ＰＤＭＳ）を含む。
例２１は、含むまたは用いることができる、または含むまたは用いるために例１７から２０のうちの少なくとも１つの発明に任意に組み合わされることができ、第１のダイセクションは、第１の相互接続回路のインターコネクト、第１のダイセクションの下に設けられた気密材料、および第１のダイセクションの上および少なくとも部分的にインターコネクトの上の気密材料の組み合わせを用いてハーメチックシールされる。
上記の詳細な説明は、詳細な説明の一部を形成する添付図面への参照を含む。図面は、例として、ここで説明する方法、装置、およびシステムが実施されることができる特定の実施形態を示す。また、これらの実施形態は、「例」としてここに参照される。そのような例は、示されたまたは記載されたそれらに加えて複数の要素を含むことができる。しかし、本発明者らは、また、示されたまたは記載されたそれらの要素のみが提供される複数の例を意図する。さらに、本発明者らは、また、特定の例（またはその１または複数の態様）に関して、またはここに示されたまたは記載された他の例（またはその１または複数の態様）に関して、示されたまたは記載されたそれらの要素（またはその１または複数の態様）の任意の組み合わせまたは置換を用いる例を意図する。
この文書では、「少なくとも１つ」または「１または複数」の任意の他の例または使用と独立に、特許文書において一般的であるように、１または複数を含むために、用語「ａ」または「ａｎ」が用いられる。この文書では、用語「または（ｏｒ）」が、非排他を指すために用いられ、それにより、特に断らない限り、「ＡまたはＢ」は、「ＢではなくＡ」、「ＡではなくＢ」、および「ＡおよびＢ」を含む。この文書では、用語「含む（including）」および「in which」が、各用語「そなえる（comprising）」および「wherein」の平易な英語の同義語として用いられる。また、次の特許請求の範囲では、用語「含む（including）」および「備える（comprising）」は制限がない、すなわち、請求項内でそのような用語の後に列挙されるそれらに加えて、複数の要素を含むシステム、デバイス、物品、構成物、調合物、またはプロセスは、まだ、その請求項の範囲内に含まれるものとみなされる。さらに、次の特許請求の範囲では、用語「第１」、「第２」、および「第３」などはラベルとして単に用いられ、それらの対象に数値的要件を課すことを意図するものではない。
ここで用いられるように、参照番号を指す際に用いられる「−（ダッシュ）」は、ダッシュにより示される範囲内のすべての要素のうちの、先の段落で説明した非排他の意味における「または（or）」を意味する。例えば、１０３Ａ−Ｂは、範囲｛１０３Ａ、１０３Ｂ｝において複数の要素の非排他「または（or）」を意味し、それにより、１０３Ａ−１０３Ｂは、「１０３Ｂではなく１０３Ａ」、「１０３Ａではなく１０３Ｂ」、「１０３Ａおよび１０３Ｂ」を含む。
上記の説明は例示であり、限定するものではないことが意図される。例えば、上記の複数の例（または、その１または複数の態様）は互いに組み合わせて用いられてよい。他の実施形態は、上記の説明を検討することで、当業者などにより用いられることができる。要約は、米国特許法施行規則（37 C.F.R 1.72(b)）に従うために提供され、読者が迅速に技術的開示の性質を確認することを可能にする。それが特許請求の範囲の範囲または意味を解釈または制限するために用いられないことを理解したうえで提出される。また、上記の詳細な説明において、様々な特徴は、開示を合理化するためにともにグループ化されてよい。これは、未請求の開示された特徴は、すべての請求項に不可欠であることを意図するものとして解釈されるべきではない。むしろ、発明の主題は、特定の開示された実施形態の全ての特徴より少なくあるとしてよい。従って、次の請求項は、これにより、別個の実施形態として独立している各請求項とともに、例または実施形態として詳細な説明に組み込まれ、そのような実施形態は、様々な組み合わせまたは置換において互いに組み合わされることができることが意図される。発明の範囲は、そのような請求項が権利を与えられる均等物の全範囲とともに、添付の特許請求の範囲を参照して決定されるべきである。

Claims (20)

  1. フレキシブル基板上に第１の気密材料を選択的に堆積する段階と、
    前記フレキシブル基板上にインターコネクトを、前記インターコネクトの一部が前記第１の気密材料に重なるように形成する段階と、
    前記第１の気密材料の上に誘電体層を形成する段階と、
    前記インターコネクトの近くに、前記誘電体層の上にデバイスを設ける段階と、
    前記デバイスおよび前記インターコネクト上に第２の気密材料を選択的に堆積する段階であり、それにより、前記インターコネクト、前記第１の気密材料および前記第２の気密材料の組み合わせ内に前記デバイスをハーメチックシールする、段階と、
    を備え、
    前記フレキシブル基板と前記誘電体層とが同じ材料を有する、方法。
  2. 前記第１の気密材料を選択的に堆積する段階は、前記フレキシブル基板上にガラスを選択的に堆積する段階を含み、前記第２の気密材料を前記デバイスおよび前記インターコネクト上に選択的に堆積する段階は、前記デバイスおよび前記インターコネクト上にガラスを選択的に堆積する段階を含む、請求項１に記載の方法。
  3. 前記第１の気密材料を選択的に堆積する段階は、前記フレキシブル基板上にフォトレジストを設ける段階と、前記フォトレジストおよび前記フレキシブル基板上に前記第１の気密材料を堆積する段階と、前記フォトレジストを取り除いて、堆積した前記第１の気密材料の一部を取り除く段階と、を含む、請求項１または２に記載の方法。
  4. 前記第２の気密材料の上に他の誘電体層を形成する段階をさらに備える、請求項１から３のいずれか１項に記載の方法。
  5. 前記第２の気密材料を堆積する段階の前に、前記フレキシブル基板、前記デバイス、または前記インターコネクトの露出面から水分を取り除く段階をさらに備える、請求項１から４のいずれか１項に記載の方法。
  6. 前記第２の気密材料を堆積する段階の間に、複数のイオンを用いて前記フレキシブル基板、前記デバイス、前記第１の気密材料、または前記インターコネクトに衝撃を与える段階をさらに備える、請求項１から５のいずれか１項に記載の方法。
  7. 前記第１の気密材料を堆積する段階または前記第２の気密材料を堆積する段階は、前記第１の気密材料または前記第２の気密材料を堆積して、前記第１の気密材料または前記第２の気密材料を約１０ミクロン厚未満にする段階を含む、請求項１から６のいずれか１項に記載の方法。
  8. 前記第１の気密材料または前記第２の気密材料は、１ミクロン厚よりも大きい、請求項７に記載の方法。
  9. 前記第１の気密材料を堆積する段階または前記第２の気密材料を堆積する段階は、前記第１の気密材料または前記第２の気密材料を、約１００℃未満の温度で堆積する段階を含む、請求項１から８のいずれか１項に記載の方法。
  10. 前記フレキシブル基板上に前記第１の気密材料を選択的に堆積する段階は、前記フレキシブル基板の第１および第２の対向面上に前記第１の気密材料を堆積する段階を含み、
    前記フレキシブル基板上に前記インターコネクトを形成する段階は、前記フレキシブル基板の第１の側面および第２の側面のそれぞれにインターコネクトを形成する段階を含み、
    前記第１の気密材料上にデバイスを設ける段階は、前記フレキシブル基板の前記第１の側面および前記第２の側面のそれぞれに前記第１の気密材料上の各デバイスを設ける段階を含み、
    前記第２の気密材料を堆積する段階は、前記フレキシブル基板の前記第１の側面および前記第２の側面のそれぞれの前記各デバイス上に前記第２の気密材料を堆積する段階を含む、請求項１から９のいずれか１項に記載の方法。
  11. フレキシブル基板上のガラスの島と、
    前記ガラスの島に部分的に重なる前記フレキシブル基板上のインターコネクトと、
    前記ガラスの島上に形成された誘電体層と、
    前記誘電体層の上に設けられ、前記インターコネクトに電気的に結合されるデバイスと、
    前記デバイスの上および少なくとも部分的に前記インターコネクトの上のガラスの層であり、前記ガラスの層、前記ガラスの島、および前記インターコネクトは、前記デバイスのハーメチックシールを形成する、前記ガラスの層と、
    を備え、
    前記フレキシブル基板と前記誘電体層とが同じ材料を有する、装置。
  12. 前記ガラスの層の上の他の誘電体層をさらに備える、請求項１１に記載の装置。
  13. 前記ガラスの島は、約１０ミクロン厚未満である、請求項１１または１２に記載の装置。
  14. 前記ガラスの島は、１ミクロン厚よりも大きい、請求項１３に記載の装置。
  15. 前記ガラスの島は、前記基板の第１の面上の第１のガラスの島であり、前記インターコネクトは、前記基板の前記第１の面上の第１の金属コンタクトであり、前記デバイスは、前記基板の前記第１の面上の第１のデバイスであり、前記ガラスの層は、第１のガラスの層であり、前記装置は、さらに、
    前記基板の第２の面上の第２のガラスの島であり、前記第２の面は前記第１の面の反対である、前記第２のガラスの島と、
    前記第２のガラスの島に部分的に重なる前記第２の面上の第２のインターコネクトと、
    前記第２のガラスの島上に設けられ、第２のインターコネクトに電気的に結合される第２のデバイスと、
    前記第２のデバイスの上および少なくとも部分的に前記第２のインターコネクトの上の第２のガラスの層であり、前記第２のガラスの層、前記第２のガラスの島、および前記第２のインターコネクトは、前記第２のデバイスをハーメチックシールする、前記第２のガラスの層と、
    を備える、請求項１１から１４のいずれか１項に記載の装置。
  16. 前記フレキシブル基板は、ポリジメチルシロキサン（ＰＤＭＳ）を含む、請求項１１から１５のいずれか１項に記載の装置。
  17. 前記フレキシブル基板は、第１の基板層および第２の基板層を含む複数の積み重ねられた基板層を有し、
    前記装置は、
    前記複数の積み重ねられたフレキシブル基板層内に設けられる第１のダイセクションおよび第２のダイセクションと、
    前記第１の基板層に近い前記第２の基板層の表面上にパターン化された第１の相互接続回路であり、前記第１のダイセクションおよび第２のダイセクションは、前記第１の相互接続回路を通じて電気的に結合される、前記第１の相互接続回路と、
    をさらに備える、請求項１１から１６のいずれか１項に記載の装置。
  18. 前記複数の積み重ねられたフレキシブル基板層は、さらに、第３の基板層を含み、前記第２の基板層は、前記第１の基板層上にあり、前記装置は、さらに、
    前記第２の基板層の近くの前記第３の基板層の表面上にパターン化された第２の相互接続回路と、
    前記第２の基板層を通るビアであり、前記ビアは、前記第１の相互接続回路を前記第２の相互接続回路に電気的に結合する、前記ビアと、
    を備える、請求項１７に記載の装置。
  19. 前記複数の積み重ねられたフレキシブル基板層は、さらに、前記第１の基板層上に設けられた第４の基板層を含み、前記第１のダイセクションは、前記第２のダイセクションの第２のアクティブ側面として反対方向を向く第１のアクティブ側面を含み、前記装置は、さらに、
    前記第４の基板層に近い前記第１の基板層の表面上にパターン化された第３の相互接続回路を備える、請求項１７または１８に記載の装置。
  20. 前記第１のダイセクションは、前記第１の相互接続回路のインターコネクト、前記第１のダイセクションの下に設けられた気密材料、および前記第１のダイセクションの上および少なくとも部分的に前記インターコネクトの上に形成された気密材料の組み合わせを含むハーメチックシール構造を有する、請求項１７から１９のいずれか１項に記載の装置。
JP2015023841A 2014-03-27 2015-02-10 フレキシブル基板にハーメチックシールを形成した装置、および、その方法 Active JP6149877B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/227,779 2014-03-27
US14/227,779 US9930793B2 (en) 2014-03-27 2014-03-27 Electric circuit on flexible substrate

Publications (2)

Publication Number Publication Date
JP2015192144A JP2015192144A (ja) 2015-11-02
JP6149877B2 true JP6149877B2 (ja) 2017-06-21

Family

ID=52468953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015023841A Active JP6149877B2 (ja) 2014-03-27 2015-02-10 フレキシブル基板にハーメチックシールを形成した装置、および、その方法

Country Status (5)

Country Link
US (1) US9930793B2 (ja)
EP (1) EP2933830A1 (ja)
JP (1) JP6149877B2 (ja)
KR (1) KR101784192B1 (ja)
CN (1) CN104952741B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9476779B2 (en) * 2012-12-13 2016-10-25 Robert Bosch Gmbh Sensor with an embedded thermistor for precise local temperature measurement
US9930793B2 (en) 2014-03-27 2018-03-27 Intel Corporation Electric circuit on flexible substrate
US9818712B2 (en) * 2015-01-14 2017-11-14 Nxp Usa, Inc. Package with low stress region for an electronic component
JP7457312B2 (ja) * 2018-10-15 2024-03-28 ａｒｔｉｅｎｃｅ株式会社 構造物点検システム
US11166363B2 (en) * 2019-01-11 2021-11-02 Tactotek Oy Electrical node, method for manufacturing electrical node and multilayer structure comprising electrical node

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06101489B2 (ja) 1988-12-05 1994-12-12 日本電気株式会社 フレキシブルプリント基板
JPH05183000A (ja) 1991-12-26 1993-07-23 Olympus Optical Co Ltd 半導体装置
JP3431038B2 (ja) 1994-02-18 2003-07-28 ローム株式会社 発光装置とその製造方法およびｌｅｄヘッドの製造方法
US5578869A (en) * 1994-03-29 1996-11-26 Olin Corporation Components for housing an integrated circuit device
TW309654B (ja) 1995-03-29 1997-07-01 Olin Corp
JP4046417B2 (ja) 1998-07-09 2008-02-13 株式会社岡村製作所 昇降式パネルを備える机
US7268486B2 (en) * 2002-04-15 2007-09-11 Schott Ag Hermetic encapsulation of organic, electro-optical elements
EP1466997B1 (en) * 2003-03-10 2012-02-22 OSRAM Opto Semiconductors GmbH Method for forming and arrangement of barrier layers on a polymeric substrate
US6888172B2 (en) * 2003-04-11 2005-05-03 Eastman Kodak Company Apparatus and method for encapsulating an OLED formed on a flexible substrate
US7535017B2 (en) * 2003-05-30 2009-05-19 Osram Opto Semiconductors Gmbh Flexible multilayer packaging material and electronic devices with the packaging material
EP1517166B1 (en) 2003-09-15 2015-10-21 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
TWM264651U (en) * 2004-10-21 2005-05-11 Chipmos Technologies Inc Package structure of image sensor device
US7358106B2 (en) * 2005-03-03 2008-04-15 Stellar Micro Devices Hermetic MEMS package and method of manufacture
JP4839713B2 (ja) 2005-07-25 2011-12-21 株式会社村田製作所 回路基板および回路基板製造方法
US8115326B2 (en) * 2006-11-30 2012-02-14 Corning Incorporated Flexible substrates having a thin-film barrier
JP5179787B2 (ja) 2007-06-22 2013-04-10 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
TWI380413B (en) * 2008-06-19 2012-12-21 Unimicron Technology Corp Pressure sensing device package and manufacturing method thereof
DE102008034372B4 (de) 2008-07-23 2013-04-18 Msg Lithoglas Ag Verfahren zum Herstellen einer dielektrischen Schicht in einem elektroakustischen Bauelement sowie elektroakustisches Bauelement
JP2010086994A (ja) 2008-09-29 2010-04-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
US20100164030A1 (en) * 2008-12-31 2010-07-01 International Business Machines Corporation Chip carrier bearing large silicon for high performance computing and related method
WO2011043382A1 (ja) 2009-10-09 2011-04-14 株式会社村田製作所 回路基板及びその製造方法
JP5717961B2 (ja) 2009-12-24 2015-05-13 日本メクトロン株式会社 フレキシブル回路基板の製造方法
JP5645245B2 (ja) 2010-02-23 2014-12-24 パナソニックＩｐマネジメント株式会社 赤外線センサモジュール
US8563113B2 (en) 2010-04-20 2013-10-22 Corning Incorporated Multi-laminate hermetic barriers and related structures and methods of hermetic sealing
JP5786372B2 (ja) 2011-03-03 2015-09-30 大日本印刷株式会社 ポリジメチルシロキサンシートとこれを使用した光学素子およびこれらの製造方法
JP5793685B2 (ja) 2011-04-18 2015-10-14 パナソニックＩｐマネジメント株式会社 発光装置、バックライトユニット、液晶表示装置及び照明装置
US8658473B2 (en) 2012-03-27 2014-02-25 General Electric Company Ultrathin buried die module and method of manufacturing thereof
KR20130129712A (ko) * 2012-05-21 2013-11-29 페어차일드코리아반도체 주식회사 반도체 패키지 및 이의 제조방법
US9478474B2 (en) * 2012-12-28 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for forming package-on-packages
US9455218B2 (en) * 2013-03-28 2016-09-27 Intel Corporation Embedded die-down package-on-package device
US9930793B2 (en) 2014-03-27 2018-03-27 Intel Corporation Electric circuit on flexible substrate

Also Published As

Publication number Publication date
US9930793B2 (en) 2018-03-27
KR101784192B1 (ko) 2017-10-11
EP2933830A1 (en) 2015-10-21
JP2015192144A (ja) 2015-11-02
KR20150112775A (ko) 2015-10-07
CN104952741A (zh) 2015-09-30
US20150282341A1 (en) 2015-10-01
CN104952741B (zh) 2018-07-17

Similar Documents

Publication Publication Date Title
JP6149877B2 (ja) フレキシブル基板にハーメチックシールを形成した装置、および、その方法
Palavesam et al. Roll-to-roll processing of film substrates for hybrid integrated flexible electronics
JP6195399B2 (ja) 屈曲可能で伸縮自在な電子デバイスおよびその製造方法
TWI680593B (zh) 發光元件封裝結構及其製造方法
US6404052B1 (en) Multi-layer flexible printed wiring board
US20170076134A1 (en) Fingerprint sensing unit and fingerprint sensing module
JP2016530622A5 (ja)
KR102527366B1 (ko) 표시 모듈의 박리 방법 및 표시 모듈의 제조 방법
TW201729365A (zh) 晶片封裝體及其製造方法
TW200812448A (en) Flexible electronic assembly
CN104143538A (zh) 玻璃倒装接合结构
CN104979301A (zh) 晶片封装体及其制造方法
TWI736695B (zh) 電子裝置與其製造方法
CN104979426A (zh) 晶片封装体的制造方法
TW201639094A (zh) 晶片模組及其製造方法
KR20150033937A (ko) 반도체 패키지 및 그 제작 방법
TWI699679B (zh) 觸控感測模組及其製作方法以及應用其的電子裝置
US20080012154A1 (en) Molded circuit board and method for the same
TW201916268A (zh) 可撓性晶片封裝
WO2018082275A1 (zh) 一种柔性封装结构及其制备方法、可穿戴设备
US9365415B2 (en) Compact electronic package with MEMS IC and related methods
CN110010483B (zh) 一种电磁屏蔽功能的射频芯片三维封装工艺
US20230187594A1 (en) Electronic device
US20180166390A1 (en) Planar package structure and manufacturing method thereof
TWI751471B (zh) 柔性印刷電路板與其製造方法及具備柔性電路板的封裝結構

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160527

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170220

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170508

R150 Certificate of patent or registration of utility model

Ref document number: 6149877

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250