CN112020239B - 一种电子电路及电子电路制作方法 - Google Patents
一种电子电路及电子电路制作方法 Download PDFInfo
- Publication number
- CN112020239B CN112020239B CN201910457205.5A CN201910457205A CN112020239B CN 112020239 B CN112020239 B CN 112020239B CN 201910457205 A CN201910457205 A CN 201910457205A CN 112020239 B CN112020239 B CN 112020239B
- Authority
- CN
- China
- Prior art keywords
- substrate
- base material
- pattern
- electronic
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
Abstract
本发明公开了一种电子电路及电子电路制作方法,涉及电子电路快速制作技术领域。该电子电路制作方法,包括:一压塑性基材;压塑性基材的承印面上附着有不粘低熔点金属且不可拉伸的绝缘阻焊图案、以及与所述阻焊图案形状相反且可拉伸的低熔点金属电子图案;压塑性基材上预设有贴装区域,贴装区域内含有低熔点金属电子图案上用以与电子器件电连接的接驳点位及相邻的绝缘阻焊图案;将电子器件装配在贴装区域内,使电子器件与电子图案的接驳点位电连接、与绝缘阻焊图案受挤压产生断层所暴露出来的基材形成粘接。该方法相较于现有技术省却了传统的点胶工序,简化了制作工艺,提高了制作效果,并且由于无法添设各向异性导电胶使制作成本也得到了降低。
Description
技术领域
本发明属于电子电路快速制作技术领域,尤其涉及一种电子电路及电子电路制作方法。
背景技术
液态金属是指熔点在300℃以下的低熔点金属,其可在适当的温度条件下呈现液体状态,尤其是镓基的室温液态金属,其可在室温环境下呈现液体状态,因此所制作电子电路具有极佳的柔韧性,可达到反复弯折的效果,适用于制作柔性电子电路。现有的低熔点金属电子电路的制作方法主要是首先在基材上形成不粘附低熔点金属的阻焊图案(类似于掩模),然后再印制低熔点金属,使低熔点金属仅仅附着在基材上与阻焊图案相反的区域,形成低熔点金属电子图案。
目前,对于电子电路上的电子器件的贴装是需要点胶装置在基材上涂设各向异性导电胶后,再将电子器件按压固定在该点胶处,通过各向异性导电胶所提供的粘附性使电子器件固定在基材上,这种方式存在工序复杂、效率低的缺陷,并且各向异性导电胶的价格昂贵,大大增加的电子电路的成本。
发明内容
有鉴于此,本发明的一个目的是提出一种电子电路制作方法,以解决现有技术中电子电路的贴片工序复杂、效率低、成本高的问题。
在一些说明性实施例中,所述电子电路制作方法,包括:选用预处理后的压塑性基材;该压塑性基材的承印面上附着有不粘附低熔点金属且不可拉伸的绝缘阻焊图案、以及与所述阻焊图案形状相反且可拉伸的低熔点金属电子图案;其中,所述压塑性基材上预设有用以贴装电子器件的贴装区域,所述贴装区域内含有所述低熔点金属电子图案上用以与电子器件电连接的接驳点位及该接驳点位相邻的所述绝缘阻焊图案;提供一电子器件,并将所述电子器件嵌入式装配在所述贴装区域内,使所述电子器件与所述低熔点金属电子图案的接驳点位之间电连接、以及与所述绝缘阻焊图案受挤压产生断层所暴露出来的压塑性基材之间形成粘接。
在一些可选地实施例中,在所述选用预处理后的压塑性基材之前,还包括:提供一压塑性基材,并对所述压塑性基材进行预处理,包括:在所述压塑性基材的承印面上形成所述绝缘阻焊图案和所述低熔点金属电子图案。
在一些可选地实施例中,所述绝缘阻焊图案为第二绝缘阻焊图案;在所述压塑性基材的承印面上形成所述第二绝缘阻焊图案的过程,包括:提供一热转印基材;在所述热转印基材的承印面上形成第一绝缘阻焊图案;所述第一绝缘阻焊图案与所述第二绝缘阻焊图案之间互为镜像关系;利用热转印方式将所述热转印基材上的第一绝缘阻焊图案转移至所述压塑性基材的承印面,得到附有所述第二绝缘阻焊图案的压塑性基材。
在一些可选地实施例中,在所述压塑性基材的承印面上形成所述低熔点金属电子图案的过程,包括:将熔融状态的低熔点金属印制在所述压塑性基材的承印面上,使低熔点金属附着在未被所述第二绝缘阻焊图案所覆盖的区域,形成所述低熔点金属电子图案。
在一些可选地实施例中,所述压塑性基材选用热熔基材;所述将熔融状态的低熔点金属印制在所述压塑性基材的承印面上,具体包括:在所述热熔基材达到第一基材温度时,将所述低熔点金属印制在所述压塑性基材的承印面上;其中,所述第一基材温度的范围在[x, x];其中,x为所述热熔基材的压烫温度。
在一些可选地实施例中,所述利用热转印方式将所述热转印基材上的第一绝缘阻焊图案转移至所述压塑性基材的承印面,具体包括:将所述热转印基材的转印面和所述压塑性基材的承印面在第二基材温度下进行复合,分离后得到附有所述第二绝缘阻焊图案的压塑性基材;其中,所述第二基材温度满足所述热转印基材的转印温度。
在一些可选地实施例中,所述压塑性基材选用热熔基材;在所述将所述电子器件嵌入式装配在所述贴装区域内之前,还包括:将位于所述贴装区域范围内的热熔基材升温至第三基材温度,使相应位置处的热熔基材达到可塑状态;其中,所述第三基材温度的范围在[x, (2-)x];其中,x为所述热熔基材的压烫温度。
在一些可选地实施例中,所述压塑性基材的承印面的相反面设有承载基材。
本发明的另一个目的在于提出一种电子电路,该电子电路,包括:压塑性基材;附着在所述压塑性基材的承印面上的绝缘阻焊图案、以及与所述绝缘阻焊图案形状相反的低熔点金属电子图案;电子器件,嵌入式装配在所述低熔点金属电子图案上预设的贴装区域,与所述低熔点金属电子图案的接驳点位之间电连接、以及与所述绝缘阻焊图案受挤压产生断层所暴露出来的压塑性基材之间形成粘接。
在一些可选地实施例中,还包括:承载基材,与所述压塑性基材的承印面的相反面贴合连接;和/或,封装层,位于所述压塑性基材的承印面上覆盖所述低熔点金属电子图案和/或电子器件。
与现有技术相比,本发明具有如下优势:
本发明实施例中选用压塑性基材附着可拉伸的低熔点金属电子图案和不可拉伸的绝缘阻焊图案,在电子器件贴片的过程中,可以直接将电子器件按压在目标区域,使电子器件嵌入在压塑性基材内,过程中由于低熔点金属电子图案具有良好的可拉伸性,因此在压塑性基材变形的过程中,低熔点金属电子图案依然连续进而维持与电气器件的电连接,而不可拉伸的绝缘阻焊图案在压塑性基材的变形过程中,由于其不具备拉伸性能,因而会由于跟随基材的变形而产生断层,断层处则会暴露出位于绝缘阻焊图案下面的压塑性基材,使电子器件可与所暴露出来的压塑性基材之间形成稳定的连接。该方法省却了传统的点胶工序,简化了制作工艺,提高了制作效果,并且由于无法添设各向异性导电胶使制作成本也得到了降低。
附图说明
图1是本发明实施例中的电子电路制作系统的结构示例一;
图2是本发明实施例中的电子电路的结构示例一的制作流程图;
图3是本发明实施例中的电子电路制作系统的结构示例二;
图4是本发明实施例中的电子电路的结构示例二;
图5是本发明实施例中的电子电路的结构示例二的A-A剖视图;
图6是本发明实施例中的电子电路的结构示例二的B-B剖视图;
图7是本发明实施例中的第二印制机构的结构示意图;
图8是本发明实施例中的电子电路制作方法的流程图;
图9是本发明实施例中的电子电路制作方法的流程图;
图10是本发明实施例中的电子电路制作方法的流程图;
图11是本发明实施例中的电子电路的结构示例三。
具体实施方式
以下描述和附图充分地示出本发明的具体实施方案,以使本领域的技术人员能够实践它们。其他实施方案可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求,否则单独的部件和功能是可选的,并且操作的顺序可以变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的部分和特征。本发明的实施方案的范围包括权利要求书的整个范围,以及权利要求书的所有可获得的等同物。在本文中,本发明的这些实施方案可以被单独地或总地用术语“发明”来表示,这仅仅是为了方便,并且如果事实上公开了超过一个的发明,不是要自动地限制该应用的范围为任何单个发明或发明构思。
需要说明的是,在不冲突的情况下本发明实施例中的各技术特征均可以相互结合。
本发明实施例中公开了一种电子电路制作系统,如图1所示,图1为本发明实施例中的电子电路制作系统的结构示意图。该电子电路制作系统,沿基材的移动方向,依次包括:第一印制机构11、热压机构12、分离机构13和第二印制机构14;其中,第一印制机构11用以在热转印基材100的转印面形成不粘附低熔点金属的第一绝缘阻焊图案200;热压机构12用以将热转印基材100的转印面和压塑性基材300的承印面进行热压复合;分离机构13用以将经过热压复合的热转印基材100和压塑性基材300进行分离,得到承印面附有第二绝缘阻焊图案400的压塑性基材;第二印制机构14用以在压塑性基材300的承印面上形成与第二绝缘阻焊图案400相反的低熔点金属电子图案500。
本发明实施例中的电子电路制作系统工作时,首先将热转印基材100送入第一印制机构11中,通过第一印制机构11完成在热转印基材100的转印面上形成第一绝缘阻焊图案200的工序;再将附有第一绝缘阻焊图案200的热转印基材100和压塑性基材300同时送入热压机构12中,通过热压机构12完成热转印基材100和压塑性基材300的热压复合工序;再将通过分离机构13将经过热压复合的热转印基材100和压塑性基材300进行分离,得到附有第二绝缘阻焊图案400的压塑性基材300;再将附有第二绝缘阻焊图案400的压塑性基材300送入第二印制机构14中,通过第二印制机构14完成在压塑性基材300的承印面上形成与与第二绝缘阻焊图案400相反的低熔点金属电子图案500。
本发明实施例中的压塑性基材300包括但不限于热熔基材和压敏基材,热熔基材(如热熔胶膜)又可称为热塑性基材,其可在适当温度下达到可塑状态,以及表面粘附性随基材温度的升高而增大的特性,具体材料包括但不限于TPU、TPV、PO、PES、PA、EVA等。亚敏基材(如亚敏胶带),其可通过挤压的方式增大基材表面的粘附性,其与热熔基材不同之处在于,其在常温状态下即为可塑状态,而无需对其进行升温处理。
本发明通过首先将阻焊图案印制在热转印基材上,然后再通过热转印的方式将阻焊图案转印到压塑性基材上,解决了无法在压塑性基材上形成阻焊图案的问题。
通过上述方式形成的电子电路,包括:压塑性基材300、以及附着在压塑性基材300的承印面上的第二绝缘阻焊图案400和低熔点金属电子图案500。该电子电路由于选用压塑性基材300作为第二绝缘阻焊图案400和低熔点金属电子图案500的承载基材,因此用户设置电子电路时可直接通过热压的方式将其与其他基材或物体表面相结合,附着在用户所需的目标基材上的电子电路,使电子电路的设置快捷简便。
本发明实施例中电子电路还可以包括贴片工序和/或封装工序;其中,贴片工序用以在具有电子器件需要的电子电路中进行相应元件/器件的贴装;封装工序用以对低熔点金属电子图案具有保护需求的电子电路中对低熔点金属电子图案(和电子器件)进行封装,其具体贴片和/或封装工序在后文中详述。
根据所制作的电子电路中的低熔点金属电子图案500的不同,或者电子电路的目标基材(即本发明实施例中的承印基材)的选择不同,可以应用于不同的领域和产生不同的功能。
示例性的,本发明实施例中的电子电路可作为柔性电路板(或执行电连接功能的柔性结构),其上的低熔点金属电子图案500可以呈现复杂电路图案,也可以呈现简单电路图案,可根据实际设计需求而定;其目标基材的选择则可包括柔性可拉伸基材或柔性不可拉伸基材,其具体包括但不限于聚酰亚胺[PI]、聚对苯二甲酸乙二醇酯[PET]、织造和非织造织物、硅氧烷聚合物、聚氨酯和丙烯酸类等。在一些示例中,该目标基材亦可以选用柔性复合基材,诸如嵌入或涂覆有聚合物的柔性基材。该柔性电路板尤其适用于作为FPC柔性电路板。
示例性的,本发明实施例中的电子电路可作为刚性电路板(或执行电连接功能的刚性结构),其上的低熔点金属电子图案500与上述柔性电路板一样,均可根据实际设计需求而定,与柔性电路板不同的是,作为刚性电路板,其目标基材的选择范围为刚性材料,诸如石材、木材、玻璃、硬质聚合物,并且由于压塑性基材为绝缘材料,因此目标基材亦可以选用如金属类导电材料。
示例性的,本发明实施例中的电子电路可作为电子标签(或电子标签中的局部结构)。具体的电子标签如无芯片标签和有芯片标签。其中,电子标签中标签天线作为电路的细化分支,亦可选用上述柔性电路板和刚性电路板中的目标基材。
示例性的,本发明实施例中的电子电路可作为水洗唛(或水洗唛中的局部结构),具体的作为水洗唛时,还需要形成覆盖低熔点金属电子图案500的封装层,并且目标基材和封装层应满足相应的柔性和防水指标。
本发明实施例中的热压机构12的热压温度应满足热转印基材100的转印温度,以及对于压塑性基材300选用热熔基材的情况下,使其具有良好的粘连性。
在一些实施例中,本发明实施例中的压塑性基材300亦可选用与目标基材复合后形成的复合型压塑性基材,使制得的电子电路直接粘附在目标基材上,省却用户后续对目标基材的热压工序及对压塑性基材的隔离保护。其中,该目标基材适用于柔性基材。在一些实施例中,该目标基材亦可选用临时基材,例如易撕纸/膜、离型纸/膜,用以对压塑性基材的隔离保护。
现在参照图3、图4、图5和图6,在一些实施例中,本发明实施例中的电子电路制作系统,还可包括:贴片机构15,其用以在压塑性基材300上的低熔点金属电子图案500的贴装区域贴装电子器件600。其中,贴装区域是指在低熔点金属电子图案500中预留的低熔点金属焊盘,或与焊盘作用类似的接驳点位。贴片机构15沿基材移动方向位于第二印制机构14之后,使附有低熔点金属电子图案500的压塑性基材300送入贴片机构15实现对电子器件/器件的贴装。具体地,电子器件/器件包括但不限于电阻、电感、电容、LED、二极管、三极管、芯片、连接件(如焊盘)等。
在一些实施例中,本发明实施例中的电子电路制作系统,还可包括:热压头16,热压头16用以以设定温度和设定力度将电子器件600向压塑性基材300进行挤压;其中,对于压塑性基材300选用压敏基材的情况下,热压头16则可简化成压头,无需提供压敏基材适当的温度,当压塑性基材300选用热熔基材的情况下,热压头16的设定温度用以局部软化压塑性基材300,使该位置的压塑性基材300具有一定的可变形能力且具有相应的粘性,因此在此时对电子器件600施加一定的力度后,可使电子器件600嵌入压塑性基材300一定深度;该过程中由于第二绝缘阻焊图案400不具有拉伸变形的能力,因此在挤压压塑性基材300的过程中,第二绝缘阻焊图案400将会在挤压处产生断层,从而暴露出位于其底部的压塑性基材300(如图6中的接缝a和b),进而使电子器件600与所暴露出的压塑性基材300所接触,并在压塑性基材300的粘性作用下固定于贴装区域。其中,低熔点金属在流体状态下其具有良好的拉伸性能,其拉伸导电性能在300%以上,因此局部的压塑性基材300变形不会导致低熔点金属的断裂,低熔点金属电子图案500可依然保持良好的导电状态。该实施例中的热压头16可独立于贴片机构15设置,亦可设置在贴片机构15内,与贴片机构15作为独立一体机构。
示例性的,本发明实施例中的压塑性基材300的厚度范围在0.1mm-2mm之间,优选厚度范围在0.1mm-0.5mm;
示例性的,本发明实施例中的绝缘阻焊图案的厚度范围在1μm-100μm之间,优选厚度范围在1μm-30μm;
示例性的,本发明实施例中的低熔点金属电子图案的厚度范围在1μm-100μm之间,优选厚度范围在3μm-30μm;
示例性的,本发明实施例中的电子器件在压塑性基材300上的嵌入深度在10μm-500μm之间,优选范围在10μm-100μm。
在一些实施例中,压塑性基材300的材料特性、材料厚度、以及热压头的设定温度和设定力度均可对电子器件600在压塑性基材300中的嵌入深度和断层处暴露出来的压塑性基材300对电子器件600的粘附性产生影响,本领域技术人员应该可以理解的是在上述设定温度和设定力度不足以破坏电子器件600的前提下,可使用适当的材料及设定适当的参数完成上述工序,本发明对此不进行限定。
在一些实施例中,本发明实施例中的电子电路制作系统,还可包括:封装机构(图中未示出),其用以在压塑性基材300的承印面上形成覆盖低熔点金属电子图形500的封装层700。其中,封装层700可以采用覆膜复合,亦可以选用高分子胶体进行涂覆封胶。封装机构沿基材移动方向位于第二印制机构14之后,使附有低熔点金属电子图案500的压塑性基材300送入封装机构实现对低熔点金属电子图案500的封装。
在一些实施例中,本发明实施例中的电子电路制作系统,可同时包括贴片机构15和封装机构;其中,贴片机构15和封装机构依次设于第二印制机构14之后,使封装机构进行封装时同时对贴装的电子器件600进行封装。该实施例中的贴片机构15和封装机构可根据操作人员的设定进行启动或关闭,以满足电子电路的不同的实际设计需求。
在一些实施例中,本发明实施例中的电子电路制作系统,还可包括:第一出料机构17和第二出料机构18;其中,第一出料机构17用以提供热转印基材100;第二出料机构18用以提供压塑性基材300;具体地,第一出料机构17和/或第二出料机构18可选用卷绕有相应基材的料卷结构,或传送相应基材的料辊结构。本领域技术人员应该可以理解的是,本发明实施例中的电子电路制作系统即使未设置上述第一出料机构17和第二出料机构18,但只要保证相应基材的输送即可满足本电子电路制作系统的工作运转。
本发明实施例中形成第一绝缘阻焊图案200的材料可选用不粘附低熔点金属且可图案化的材料,例如碳粉;第一印制机构11则可选用能够将上述材料图案化的设备,具体包括但不限于碳粉激光打印机。
本发明实施例中形成低熔点金属电子图案500的材料,可选用熔点在100℃以下的低熔点金属单质或合金,包括但不限于镓单质、镓基合金、铋基合金等;优选地,可选用镓铟共晶合金、镓锡共晶合金、镓铟锡共晶合金、镓铟锡锌共晶合金、铋铟锡共晶合金。该实施例中对于低熔点金属的选材可根据电子电路实际需求进行选择,低熔点金属的熔点越低,其所形成的电子电路在较低温环境(如常温环境)下仍然可保持良好的流体状态,使电子电路保持良好的柔韧性,并且对于印制设备的要求也就越低。另一方面,低熔点金属的熔点越高,其形成的电子图案可在室温环境下发生固化,从而使低熔点金属电子图案具有一定的结构强度,并且可在适当的条件下恢复成流体状态,可实现低熔点金属电子图案的自修复。
在一些实施例中,本发明实施例中的低熔点金属中可混合适量的金属颗粒或非金属颗粒,以增加低熔点金属的导电性能和/或调节低熔点金属的粘稠度。优选地,金属颗粒和非金属颗粒选用微纳米级颗粒。
本发明实施例中的第二印制机构14可选用低熔点金属印刷机,例如涂布机、平版印刷机、凹版印刷机、柔板印刷机、丝网印刷机、钢网印刷机、移印机和套印机等。其中,在本发明实施例中的电子电路制作系统中的第二印制机构14尤其适用于涂布机。
如图7所示,具体地,本发明实施例中的第二印制机构14,可包括:涂布辊141;以及与涂布辊141对辊设置的承印辊142。其中,经过分离机构分离后的压塑性基材300送入涂布辊141和142之间,压塑性基材300的附有第二绝缘阻焊图案400的承印面靠近涂布辊141的一侧。
在一些实施例中,本发明实施例中的第二印制机构14的数量可以为多个,第二印制机构14之间连续设置,从而实现对多个第二印制机构14对所形成的低熔点金属电子图案500进行加厚,以达到其良好的导电性能。
在一些实施例中,上述第二印制机构14,还可包括:与涂布辊141对辊设置的匀墨辊143、窜墨辊144和出墨辊145;以及与出墨辊145配合的容纳低熔点金属的墨池146。该实施例中的第二印制机构14通过出墨辊145将墨池146中的低熔点金属带出,并传递给涂布辊141,附着在涂布辊141上的低熔点金属则经过均墨辊143和窜墨辊144的匀墨和均墨后印制在压塑性基材300上。
如图8所示,本发明实施例中还提出了一种电子电路制作方法,包括:
步骤S11、选用预处理后的压塑性基材;该压塑性基材的承印面上附着有不粘附低熔点金属且不可拉伸的绝缘阻焊图案、以及与所述阻焊图案形状相反且可拉伸的低熔点金属电子图案;
其中,所述压塑性基材上预设有用以贴装电子器件的贴装区域,所述贴装区域内含有所述低熔点金属电子图案上用以与电子器件电连接的接驳点位及该接驳点位相邻的所述绝缘阻焊图案;
步骤S12、提供一电子器件;将所述电子器件嵌入式装配在所述贴装区域内,使所述电子器件与所述低熔点金属电子图案的接驳点位之间电连接、以及与所述绝缘阻焊图案受挤压断裂所暴露出来的压塑性基材之间形成粘接。
具体地,对于压塑性基材选用热熔基材的情况下,步骤S12中通过将所述位于所述贴装区域范围内的压塑性基材升温至第三基材温度时,使所述压塑性基材达到可塑状态。其中,第三基材温度可以是指所选用的压塑性基材的压烫温度x,或[x, (2-)x]范围内。第三基材温度不应高于电子器件的耐温温度,以避免对电子器件的损坏。
在一些实施例中,所述压塑性基材的承印面的相反面设有承载基材。承载基材的选择范围在此不进行赘述。
本发明实施例中选用压塑性基材附着可拉伸的低熔点金属电子图案和不可拉伸的绝缘阻焊图案,在电子器件贴片的过程中,可以直接将电子器件按压在目标区域,使电子器件嵌入在压塑性基材内,过程中由于低熔点金属电子图案具有良好的可拉伸性,因此在压塑性基材变形的过程中,低熔点金属电子图案依然连续进而维持与电气器件的电连接,而不可拉伸的绝缘阻焊图案在压塑性基材的变形过程中,由于其不具备拉伸性能,因而会由于跟随基材的变形而产生断层,断层处则会暴露出位于绝缘阻焊图案下面的压塑性基材,使电子器件与所暴露出来的压塑性基材之间形成稳定的连接。该方法省却了传统的点胶工序,简化了制作工艺,提高了制作效果,并且由于无法添设各向异性导电胶使制作成本也得到了降低。
如图9,所示,在一些实施例中,在所述选用预处理后的压塑性基材之前,还包括:
步骤S10、提供一压塑性基材,并对所述压塑性基材进行预处理,在所述压塑性基材的承印面上形成所述绝缘阻焊图案和所述低熔点金属电子图案。
在一些实施例中,所述绝缘阻焊图案为第二绝缘阻焊图案;进一步的,如图10所示,在所述压塑性基材的承印面上形成所述第二绝缘阻焊图案的过程中,包括:
步骤S101、提供一热转印基材;
步骤S102、在所述热转印基材的承印面上形成第一绝缘阻焊图案;所述第一绝缘阻焊图案与所述第二绝缘阻焊图案之间互为镜像关系;
步骤S103、利用热转印方式将所述热转印基材上的第一绝缘阻焊图案转移至所述压塑性基材的承印面,得到附有所述第二绝缘阻焊图案的压塑性基材。
具体地,步骤S103中所述利用热转印方式将所述热转印基材上的第一绝缘阻焊图案转移至所述压塑性基材的承印面,具体包括:将所述热转印基材的转印面和所述压塑性基材的承印面在第二基材温度下进行复合,分离后得到附有所述第二绝缘阻焊图案的压塑性基材。其中,第二基材温度是指达到热转印基材的转印温度。
在一些实施例中,在所述压塑性基材的承印面上形成所述低熔点金属电子图案的过程,包括:
步骤S104、将熔融状态的低熔点金属印制在所述压塑性基材的承印面上,使低熔点金属附着在未被所述第二绝缘阻焊图案所覆盖的区域,形成所述低熔点金属电子图案。
具体地,在压塑性基材选用热熔基材的情况下,步骤S104中所述将熔融状态的低熔点金属印制在所述压塑性基材的承印面上,具体包括:在所述压塑性基材达到第一基材温度时,将所述低熔点金属印制在所述压塑性基材的承印面上。其中,第一基材温度的范围在 [x, x];其中,x为热熔基材的压烫温度。
如图2、图4、图5、图6和图11所示,本发明的另一个目的在于提出一种电子电路,该电子电路可通过上述任一项所述的电子电路制作系统制得,该电子电路,包括:压塑性基材300;附着在压塑性基材300的承印面上的第二绝缘阻焊图案400和低熔点金属电子图案500;其中,第二绝缘阻焊图案400和低熔点金属电子图案500的图案相反。
在一些实施例中,本发明实施例中的电子电路,还可包括:承印基材800,承印基材800与压塑性基材300热压复合。其中,承印基材800可以与压塑性基材300的附着有第二绝缘阻焊图案400和低熔点金属电子图案500的承印面相互复合,该实施例中的承印基材800可配合压塑性基材300实现对低熔点金属电子图案500的封装。在另一些实施例中,承印基材800亦可以与压塑性基材300的承印面的相反面(即承印面的另一面)相互复合。
在一些实施例中,本发明实施例中的电子电路,还可包括:电子器件600,电子器件600可贴装于压塑性基材300上的低熔点金属电子图案500的目标区域。其中,电子器件600包括但不限于电阻、电感、电容、LED、二极管、三极管、芯片、连接件(如焊盘)等。
其中,低熔点金属电子图案上预设有用以放置电子器件的贴装区域,该贴装区域包含所述低熔点金属电子图案上用以与电子器件电连接的接驳点位及该接驳点位相邻的所述绝缘阻焊图案,电气器件600与所述低熔点金属电子图案的接驳点位之间电连接、以及与所述绝缘阻焊图案受挤压断裂所暴露出来的压塑性基材之间形成粘接。
本发明实施例中的贴装区域内的接驳点位可以为一个或多个,例如针对一个焊盘作为待贴装的电子器件时,接驳点位则可仅为一个;而对于多引脚的电子器件而言,贴装区域内的接驳点位与待贴装的电子器件的引脚一一对应。需要注意的是,对于电子器件(如芯片)根据设计需要所不参与电连接的引脚而言,可对其进行忽略。
进一步的,对于贴装区域内存在多个接驳点位的情况下,所述相邻的所述绝缘阻焊图案可以是指介于接驳点位之间绝缘阻焊图案。
在一些实施例中,本发明实施例中的电子电路中的电子器件600可嵌入式粘连在压塑性基材300上;其中,对电子器件600实现粘连的压塑性基材300为其表面的第二绝缘阻焊图案400断层(如受到挤压或可实现该效果的其它方式)所暴露出来的局部压塑性基材300。
在一些实施例中,本发明实施例中的电子电路,还可以包括:封装层700,封装层700与压塑性基材300的承印面贴合,并覆盖低熔点金属电子图案500(和电子器件600)。
本发明实施例中的电子电路可以应用但不限于柔性电路板、刚性电路板、电子标签、织物标签、水洗唛等电子电路,又或者是上述电子电路中的局部结构。
本领域技术人员还应当理解,结合本文的实施例描述的各种说明性的逻辑框、模块、电路和算法步骤均可以实现成电子硬件、计算机软件或其组合。为了清楚地说明硬件和软件之间的可交换性,上面对各种说明性的部件、框、模块、电路和步骤均围绕其功能进行了一般地描述。至于这种功能是实现成硬件还是实现成软件,取决于特定的应用和对整个系统所施加的设计约束条件。熟练的技术人员可以针对每个特定应用,以变通的方式实现所描述的功能,但是,这种实现决策不应解释为背离本公开的保护范围。
Claims (10)
1.一种电子电路制作方法,其特征在于,包括:选用预处理后的压塑性基材;该压塑性基材的承印面上附着有不粘附低熔点金属且不可拉伸的绝缘阻焊图案、以及与所述阻焊图案形状相反且可拉伸的低熔点金属电子图案;其中,所述压塑性基材上预设有用以贴装电子器件的贴装区域,所述贴装区域内含有所述低熔点金属电子图案上用以与电子器件电连接的接驳点位及该接驳点位相邻的所述绝缘阻焊图案;提供一电子器件,并将所述电子器件嵌入式装配在所述贴装区域内,使所述电子器件与所述低熔点金属电子图案的接驳点位之间电连接、以及与所述绝缘阻焊图案受挤压产生断层所暴露出来的压塑性基材之间形成粘接。
2.根据权利要求1所述的电子电路制作方法,其特征在于,在所述选用预处理后的压塑性基材之前,还包括:提供一压塑性基材,并对所述压塑性基材进行预处理,包括:在所述压塑性基材的承印面上形成所述绝缘阻焊图案和所述低熔点金属电子图案。
3.根据权利要求2所述的电子电路制作方法,其特征在于,所述绝缘阻焊图案为第二绝缘阻焊图案;在所述压塑性基材的承印面上形成所述第二绝缘阻焊图案的过程,包括:提供一热转印基材;在所述热转印基材的承印面上形成第一绝缘阻焊图案;所述第一绝缘阻焊图案与所述第二绝缘阻焊图案之间互为镜像关系;利用热转印方式将所述热转印基材上的第一绝缘阻焊图案转移至所述压塑性基材的承印面,得到附有所述第二绝缘阻焊图案的压塑性基材。
4.根据权利要求3所述的电子电路制作方法,其特征在于,在所述压塑性基材的承印面上形成所述低熔点金属电子图案的过程,包括:将熔融状态的低熔点金属印制在所述压塑性基材的承印面上,使低熔点金属附着在未被所述第二绝缘阻焊图案所覆盖的区域,形成所述低熔点金属电子图案。
6.根据权利要求3所述的电子电路制作方法,其特征在于,所述利用热转印方式将所述热转印基材上的第一绝缘阻焊图案转移至所述压塑性基材的承印面,具体包括:将所述热转印基材的转印面和所述压塑性基材的承印面在第二基材温度下进行复合,分离后得到附有所述第二绝缘阻焊图案的压塑性基材;其中,所述第二基材温度满足所述热转印基材的转印温度。
8.根据权利要求1所述的电子电路制作方法,其特征在于,所述压塑性基材的承印面的相反面设有承载基材。
9.一种电子电路,其特征在于,包括:压塑性基材;附着在所述压塑性基材的承印面上的绝缘阻焊图案、以及与所述绝缘阻焊图案形状相反的低熔点金属电子图案;电子器件,嵌入式装配在所述低熔点金属电子图案上预设的贴装区域,与所述低熔点金属电子图案的接驳点位之间电连接、以及与所述绝缘阻焊图案受挤压产生断层所暴露出来的压塑性基材之间形成粘接。
10.根据权利要求9所述的电子电路,其特征在于,还包括:承载基材,与所述压塑性基材的承印面的相反面贴合连接;和/或,封装层,位于所述压塑性基材的承印面上覆盖所述低熔点金属电子图案和/或电子器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910457205.5A CN112020239B (zh) | 2019-05-29 | 2019-05-29 | 一种电子电路及电子电路制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910457205.5A CN112020239B (zh) | 2019-05-29 | 2019-05-29 | 一种电子电路及电子电路制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112020239A CN112020239A (zh) | 2020-12-01 |
CN112020239B true CN112020239B (zh) | 2021-07-27 |
Family
ID=73501684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910457205.5A Active CN112020239B (zh) | 2019-05-29 | 2019-05-29 | 一种电子电路及电子电路制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112020239B (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100574571C (zh) * | 2007-01-19 | 2009-12-23 | 全懋精密科技股份有限公司 | 具导电结构的电路板及其制法 |
CN105431292B (zh) * | 2014-07-11 | 2018-06-08 | 英特尔公司 | 可弯曲并且可拉伸的电子器件和方法 |
DE102014115099B4 (de) * | 2014-10-16 | 2021-05-06 | Infineon Technologies Ag | Elektronisches Modul mit elektrisch isolierender Struktur mit Material mit niedrigem Elastizitätsmodul und Verfahren zur Herstellung eines elektronischen Moduls |
JP6793510B2 (ja) * | 2016-09-28 | 2020-12-02 | 日本メクトロン株式会社 | 伸縮性配線基板及び伸縮性配線基板の製造方法 |
CN107046766A (zh) * | 2017-03-06 | 2017-08-15 | 范雷达 | 柔性印制薄膜电路及系统 |
-
2019
- 2019-05-29 CN CN201910457205.5A patent/CN112020239B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN112020239A (zh) | 2020-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108140634B (zh) | 对部件进行表面安装的方法 | |
US8984747B2 (en) | Method for manufacturing fabric type circuit board | |
US7066393B2 (en) | Smart label and a smart label web | |
JP2009520251A (ja) | 高周波識別(rfid)アンテナを含む導電パターンを作製するための方法及び材料 | |
US10832113B2 (en) | Method of producing an electronic device | |
CN101548587B (zh) | 印刷导电电路的方法 | |
JP2009053741A (ja) | 無線icデバイス及びその製造方法 | |
CN112020239B (zh) | 一种电子电路及电子电路制作方法 | |
CN210478087U (zh) | 一种印刷电子及印刷电子制作系统 | |
KR102136542B1 (ko) | 프린트 배선판의 제조 방법 및 상기 방법에 사용되는 프린트 배선판 보호 필름 및 시트형 적층체 | |
US8043463B2 (en) | Label laminate and a method for manufacturing a label laminate | |
FI113851B (fi) | Menetelmä piisirulle integroidun piirin kiinnittämiseksi älytarraan ja menetelmä piikiekon esikäsittelemiseksi | |
US10893608B2 (en) | Fabric having multiple layered circuit thereon integrating with electronic devices | |
US20200406573A1 (en) | Method and arrangement for producing a label with integrated electrically conductive pattern | |
JP3582654B2 (ja) | 接続部材 | |
CN215816385U (zh) | 一种电子标签天线结构以及电子标签 | |
CN111863343B (zh) | 导电性层叠体、电子标签、导电浆料印制方法及印制设备 | |
JP2003283121A (ja) | 導電接続部同士の接続方法 | |
CN110970518B (zh) | 一种低熔点金属器件的制作方法及太阳能电池的制作方法 | |
JP3994335B2 (ja) | 接続部材の製造方法 | |
CN116419496A (zh) | 一种电路板及其制作方法 | |
JP2019091777A (ja) | 回路シートの製造方法 | |
JP5248518B2 (ja) | 電子、特に微細電子機能群とその製造方法 | |
CN117460178A (zh) | 一种印刷线路焊盘的制作方法及印刷电路 | |
JP2003168097A (ja) | 導電接続部 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |