CN113380782B - 半导体封装结构 - Google Patents

半导体封装结构 Download PDF

Info

Publication number
CN113380782B
CN113380782B CN202110631929.4A CN202110631929A CN113380782B CN 113380782 B CN113380782 B CN 113380782B CN 202110631929 A CN202110631929 A CN 202110631929A CN 113380782 B CN113380782 B CN 113380782B
Authority
CN
China
Prior art keywords
layer
semiconductor package
circuit
chip
surface circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110631929.4A
Other languages
English (en)
Other versions
CN113380782A (zh
Inventor
林耀剑
刘硕
周莎莎
陈建
陈雪晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN202110631929.4A priority Critical patent/CN113380782B/zh
Publication of CN113380782A publication Critical patent/CN113380782A/zh
Application granted granted Critical
Publication of CN113380782B publication Critical patent/CN113380782B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提出了一种半导体封装结构，所述封装结构包括：主体基板，包括上表面电路、下表面电路以及将两者连接的侧面，上表面电路和下表面电路电性连通；芯片，具有相对的第一连接面和第二连接面，第一连接面电性连接于下表面电路；塑封层，完全包覆基板的侧面，且至少部分包覆下表面电路和芯片；背金层，包括与芯片的第二连接面相连接的至少一个第一金属连接部，第一金属连接部包括延伸并凸出塑封层外的延展面，延展面的面积之和大于第二连接面的面积。本发明在降低生产成本的同时解决了芯片的散热问题，并提高了封装结构的防潮能力。

Description

半导体封装结构
技术领域
本发明属于半导体制造领域，尤其涉及一种半导体封装结构。
背景技术
现有的芯片封装结构中，因控制芯片和封装体的散热需求，一般采用在芯片背面沉积金属(背金)来减小热阻。
同时，针对散热需求较大的大芯片而言，目前主要通过在晶圆上直接背金沉积和成型的方式来进行。然而，通过这种方法来散热，若需要在减薄后厚度小于180um的晶圆上来背金，需要采用昂贵的临时键合的支持方式来进行。同时，另一种解决方案是采用基板埋入式芯片的方式，但同样也存在严重的良率问题。
上述两种散热结构和方式都可能存在基板暴露的问题，封装结构相应的可靠性较低，且一般不能通过湿气敏感性等级1(MSL1)的要求，使封装体容易受潮。
发明内容
为了解决上述问题，本发明提出了一种半导体封装结构，所述半导体封装结构包括：
主体基板，包括上表面电路、下表面电路以及连接所述上表面电路和下表面电路的侧面，所述上表面电路和下表面电路之间电性连通；
芯片，包括相对设置的第一连接面和第二连接面，所述第一连接面电性连接于所述下表面电路；
塑封层，完全包覆所述主体基板的侧面，且所述塑封层至少部分包覆所述下表面电路和芯片；
背金层，包括与所述芯片的第二连接面相连接的至少一个第一金属连接部，所述第一金属连接部包括延伸并凸出所述塑封层外的延展面，所述延展面的面积之和大于所述第二连接面的面积；
高频稳定低损耗层，铺设于所述上表面电路上；
防潮层，贴合固化于所述高频稳定低损耗层上。
作为本发明的进一步改进，所述半导体封装结构还包括与所述下表面电路电性连接的3D连接部，所述塑封层至少部分包覆所述3D连接部，且所述背金层还包括与所述3D连接部连接的第二金属连接部。
作为本发明的进一步改进，所述3D连接部内设置有金属散热件。
作为本发明的进一步改进，所述3D连接部包括包覆于其外表面的导热层。
作为本发明的进一步改进，所述半导体封装结构包括设置于所述高频稳定低损耗层上且与所述上表面电路电性连接的功能模块。
作为本发明的进一步改进，所述防潮层至少部分覆盖所述功能模块。
作为本发明的进一步改进，所述防潮层的边缘不凸出所述主体基板的侧面设置且所述塑封层包覆于所述防潮层的边缘。
作为本发明的进一步改进，所述半导体封装结构包括设置于所述高频稳定低损耗层上的支撑部以及设置于所述支撑部上的外层功能基板，所述外层功能基板包括至少两层上下堆叠的堆叠层，所述堆叠层之间通过高频低介电常数低损耗材料填充。
作为本发明的进一步改进，所述半导体封装结构包括将所述外层功能基板支撑粘结于所述支撑部上的防潮层。
本发明的有益效果：本发明提出的半导体封装结构，通过将塑封层包覆主体基板的侧面以及包覆所述主体基板的下表面电路和芯片，让整个封装结构更稳定的同时也能满足并高于湿气敏感性3级的要求，并且通过用至少一个第一金属连接部与芯片的第二连接面相连接，在降低生产成本的同时解决了芯片的散热问题，同时第一金属连接部包括延伸并凸出塑封层外的延展面，延展面的面积之和大于芯片的第二连接面的面积，进一步增强了半导体封装结构的散热能力，防潮层贴合固化于高频稳定低损耗层，能够进一步减少湿气对封装结构的影响，提高封装结构防潮性。
附图说明
图1是本发明第一实施例的结构示意图；
图2是本发明第二实施例的结构示意图；
图3是本发明第三实施例的结构示意图；
图4是本发明第四实施例的结构示意图；
图5是本发明第五实施例的结构示意图；
图6是本发明第六实施例的结构示意图；
图7是本发明一制作方法的结构示意图；
图8是本发明另一制作方法的结构示意图。
具体实施方式
应当理解，虽然本说明书按照实施例加以描述，但并非每个实施例仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施例。
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
以下详细描述本发明技术方案的具体实施例：
实施例1：
参图1所示，在本发明第一实施例中，半导体封装结构包括主体基板100、芯片200、塑封层300以及背金层400。
具体的，主体基板100包括有上表面电路110、与之相对的下表面电路120以及连接上表面电路110和下表面电路120的侧面130，且主体基板100的上表面电路110和下表面电路120之间电性连通；需要说明的是，本发明的实施例中提及的主体基板100可使用同质或异质线路板结构堆叠，通过在线路板内设置电连接结构并相互堆叠来实现主体基板100的上下导通。
同时，芯片200包括有相对设置的第一连接面210和第二连接面220，在本实施例中，第一连接面210电性连接于主体基板100的下表面电路120；需要说明的是，本实施例中所提及的主体基板100的上表面电路110和下表面电路120的限定仅为了方便描述其具体的结构关系，并不存在具体和固定的位置关系，在本发明其他实施例中，第一连接面210也可与主体基板100的上表面电路110电性连接。
在本发明第一实施例中，塑封层300完全包覆主体基板100的侧面130、下表面电路120以及芯片200。
背金层400包括与芯片200的第二连接面220相连接的的第一金属连接部410；具体的，第一金属连接部410可设置为通过PVD工艺沉积的铜或钛，当然，也可设置为电镀铜或镍；在本实施例中，第一金属连接部410设置为铜柱且包括有延伸并凸出塑封层300外的延展面411，具体的，延展面411形成有如Ni/Pd/Au/Sn等材质的保护铜柱保护膜，且延展面411的面积之和大于第二连接面220的面积，使得延展面411与PCB主板或散热片对接时拥有更大的接触面以增强芯片200的散热能力。
本实施例中的主体基板100还包括至少一层铺设于上表面电路110上的高频稳定低损耗层140，同时，半导体封装结构还包括设置于高频稳定低损耗层140上且与上表面电路110电性连接的功能模块700，具体的，本实施例中的功能模块700设置为天线模块，并且根据不同的功能模块700对于高频率和稳定性方面的不同需求，高频稳定低损耗层140可以有针对性的设置不同的层数，例如针对AiP天线应用，则需要至少一层高频稳定低损耗层140。
半导体封装结构还包括防潮层800，在本实施例中，防潮层800贴合固化于高频稳定低损耗层140并且完全覆盖功能模块700以减少湿气对功能模块700的影响，具体的，防潮层800设置为高频低介电常数低损耗材料，从而不对功能模块700的信号收发产生影响；同时，在本发明第一实施例中，防潮层800除了覆盖于功能模块700外，还凸伸出主体基板100的侧面130并覆盖于塑封层300上，进一步增强了半导体封装结构的湿气敏感性等级。
当然，在本发明其他实施例中，防潮层800的边缘也可设置为不凸出主体基板100的侧面130设置，且塑封层300还包覆于防潮层800的边缘增强了防潮层800的结合力。
特别的，半导体封装结构还包括有与下表面电路120电性连接的3D连接部600，在本实施例中，3D连接部600设置为锡球，且塑封层300完全包覆于3D连接部600，同时，背金层400还包括有与3D连接部600相贴靠的第二金属连接部420，同样的，第二金属连接部420和第一金属连接部410一样，也设置为铜柱，且形成有如Ni/Pd/Au/Sn等材质制成的用于保护铜柱的保护膜。
实施例2：
参图2所示，本发明第二实施例与第一实施例相比，主要区别在于，塑封层300未完全包覆芯片200和3D连接部600，且塑封层300与第二连接面220相齐平，3D连接部600至少部分露出。
同时，半导体封装结构还包括同时覆盖于第二连接面220以及塑封层300上的应力缓冲介电层500，第一金属连接部410穿过应力缓冲介电层500与第二连接面220相连接，并且延展面411凸出应力缓冲介电层500外。
本发明第二实施例中通过用低温固化的应力缓冲介电层500覆盖第二连接面220和塑封层300，增强了对芯片200的保护，防止了封装结构在表面在贴装时由于产生应力而对芯片200造成破坏，增强了半导体封装结构的强度和稳定性。
除上述区别技术特征外，本发明第二实施例的结构与第一实施例中相同，在此不多赘述。
实施例3、实施例4和实施例5：
结合图3、图4和图5所示，在本发明第二实施例的基础上，通过改变3D连接部600的具体结构，本发明还提出了第三实施例、第四实施例以及第五实施例。
参图3所示，在第三实施例中，3D连接部600内设置有金属散热件610，具体的，将3D连接部600设置为锡球，金属散热件610设置为铜核球，将铜核球包覆于且于锡球内以形成3D连接部600，增强了3D连接部600和第二金属连接部420连接后的散热性能。
实施例4：
参图4所示，在第四实施例中，3D连接部600设置为铜柱结构且在铜柱的外表面包覆有用高导热绝缘材料制作的导热层620，以增强半导体封装结构的散热性能。
实施例5：
参图5所示，在第五实施例中，3D连接部600设置为空心的铜柱结构，在铜柱内填充有铜膏630，同时在铜柱的外表面也包覆有用高导热绝缘材料制作的导热层620，进一步增强了半导体封装结构的散热性能。
进一步的，在本发明第三实施例、第四实施例以及第五实施例中，防潮层800的边缘可设置为不凸出主体基板100的侧面130设置，且塑封层300包覆于防潮层800的边缘以增强防潮层800的结合力。
此外，第三实施例、第四实施例和第五实施例的其余结构特征均与第二实施例中相同，在此不多赘述。
实施例6：
参图6所示，在本发明第六实施例中，半导体封装结构还包括设置于高频稳定低损耗层140上的支撑部141，以及设置于支撑部141上的外层功能基板900。
具体的，外层功能基板900设置为外层天线基板，且包括两层上下堆叠的堆叠层910，堆叠层910上设置有天线芯片920，同时，堆叠层910之间通过高频低介电常数低损耗材料填充。
同时，为了使外层功能基板900能得到良好的固定，在本发明第六实施例中，半导体封装结构还包括将外层功能基板900支撑粘结于支撑部141上的防潮层800，不仅可以防止水汽的进入，也增强了外层功能基板900的稳定性。
同样的，第六实施例中的其余结构特征均与第二实施例中相同，在此不多赘述。
进一步的，结合图7和图8所示，本发明还提出了四种半导体封装结构的制作方法。
方法一：
A1、提供主体基板100，主体基板100包括侧面130以及电性连通的上表面电路110和下表面电路120；
A2、铺设至少一层高频稳定低损耗层140于上表面电路110；
A3、在高频稳定低损耗层140上植入与上表面电路110电性连接的功能模块700；
A4、提供防潮层800并贴合固化于高频稳定低损耗层140以覆盖功能模块700；
A5、对防潮层800的边缘选择性地切割成型以使防潮层800的边缘不凸出主体基板100的侧面130。
A6、在下表面电路120形成至少一个3D连接部600；
A7、提供芯片200，芯片200包括第一连接面210和第二连接面220，将第一连接面210与下表面电路120电性连接；
A8、提供载板1000，载板1000上铺设有可分离的临时粘合层1100，将主体基板100倒装于载板1000以使临时粘合层1100覆盖并贴合于防潮层800；
A9、用塑封料对主体基板100进行填充，使形成的塑封层300完全包覆主体基板100、芯片200、3D连接部600以及防潮层800的边缘；
A10、分离载板1000和临时粘合层1100，将塑封层300减薄并露出至少部分芯片200的第二连接面220以及3D连接部600；
A11、沉积成型第一金属连接部410和第二金属连接部420并分别与第二连接面220和3D连接部600的露出部分相连接以形成背金层400。
同时，本方法的步骤A10还可以具体包括以下步骤：
将塑封层300减薄至与芯片200的第二连接面220相齐平；
在塑封层300、第二连接面220以及3D连接部600上覆盖应力缓冲介电层500；
对应力缓冲介电层500进行激光钻孔或光刻成型至芯片200的第二连接面220以及3D连接部600至少部分露出。
方法二：
B1、提供主体基板100，主体基板100包括侧面130以及电性连通的上表面电路110和下表面电路120；
B2、铺设至少一层高频稳定低损耗层140于上表面电路110；
B3、在高频稳定低损耗层140上植入与上表面电路110电性连接的功能模块700；
B4、提供防潮层800并贴合固化于高频稳定低损耗层140以覆盖功能模块700；
B5、对防潮层800的边缘选择性地切割成型以使防潮层800的边缘不凸出主体基板100的侧面130；
B6、在下表面电路120形成至少一个3D连接部600；
B7、提供芯片200，芯片200包括第一连接面210和第二连接面220，将第一连接面210与下表面电路120电性连接；
B8、提供临时粘合层1100，临时粘合层1100上设置有增强框架1300，将主体基板100倒装于增强框架1300内的临时粘合层1100上以使临时粘合层1100覆盖并贴合于防潮层800，具体的，本方法中增强框架1300设置为圆形或方形的金属或PCB板材；
B9、用塑封料对主体基板100进行填充，使形成的塑封层300完全包覆主体基板100、芯片200、3D连接部600以及防潮层800的边缘；
B10、分离增强框架1300和临时粘合层1100，将塑封层300减薄并露出至少部分芯片200的第二连接面220以及3D连接部600；
B11、沉积成型第一金属连接部410和第二金属连接部420并分别与第二连接面220和3D连接部600的露出部分相连接以形成背金层400。
同时，本方法的步骤B10还可以具体包括以下步骤：
将塑封层300减薄至与芯片200的第二连接面220相齐平；
在塑封层300、第二连接面220以及3D连接部600上覆盖应力缓冲介电层500；
对应力缓冲介电层500进行激光钻孔或光刻成型至芯片200的第二连接面220以及3D连接部600至少部分露出。
方法三：
C1、提供主体基板100，主体基板100包括侧面130以及电性连通的上表面电路110和下表面电路120；
C2、铺设至少一层高频稳定低损耗层140于上表面电路110；
C3、在高频稳定低损耗层140上植入与上表面电路110电性连接的功能模块700；
C4、在高频稳定低损耗层140上形成有支撑部141；
C5、在下表面电路120形成至少一个3D连接部600；
C6、提供芯片200，芯片200包括第一连接面210和第二连接面220，将第一连接面210与下表面电路120电性连接；
C7、提供载板1000，载板1000上铺设有可分离的临时粘合层1100，将支撑部141与临时粘合层1100贴合并使主体基板100倒装于载板1000；
C8、用塑封料对主体基板100进行填充，使形成的塑封层300完全包覆主体基板100、芯片200、3D连接部600以及支撑部141的侧面130；
C9、分离载板1000和临时粘合层1100，将塑封层300减薄并露出至少部分芯片200的第二连接面220以及3D连接部600；
C10、沉积成型第一金属连接部410和第二金属连接部420并分别与第二连接面220和3D连接部600的露出部分相连接以形成背金层400；
C11、提供外层功能基板900，将外层功能基板900的下表面通过防潮层800与支撑部141贴合固化。
同时，本方法的步骤C9还可以具体包括以下步骤：
将塑封层300减薄至与芯片200的第二连接面220相齐平；
在塑封层300、第二连接面220以及3D连接部600上覆盖应力缓冲介电层500；
对应力缓冲介电层500进行激光钻孔或光刻成型至芯片200的第二连接面220以及3D连接部600至少部分露出。
方法四：
D1、提供主体基板100，主体基板100包括侧面130以及电性连通的上表面电路110和下表面电路120；
D2、铺设至少一层高频稳定低损耗层140于上表面电路110；
D3、在高频稳定低损耗层140上植入与上表面电路110电性连接的功能模块700；
D4、在高频稳定低损耗层140上形成有支撑部141；
D5、在下表面电路120形成至少一个3D连接部600；
D6、提供芯片200，芯片200包括第一连接面210和第二连接面220，将第一连接面210与下表面电路120电性连接；
D7、提供临时粘合层1100，临时粘合层1100上设置有增强框架1300，将主体基板100倒装于增强框架1300内的临时粘合层1100上以使支撑部141与临时粘合层1100贴合，具体的，本方法中增强框架1300设置为圆形或方形的金属或PCB板材；
D8、用塑封料对主体基板100进行填充，使形成的塑封层300完全包覆主体基板100、芯片200、3D连接部600以及支撑部141的侧面130；
D9、分离增强框架1300和临时粘合层1100，将塑封层300减薄并露出至少部分芯片200的第二连接面220以及3D连接部600；
D10、沉积成型第一金属连接部410和第二金属连接部420并分别与第二连接面220和3D连接部600的露出部分相连接以形成背金层400；
D11、提供外层功能基板900，将外层功能基板900的下表面通过防潮层800与支撑部141贴合固化。
同时，本方法的步骤D9还可以具体包括以下步骤：
将塑封层300减薄至与芯片200的第二连接面220相齐平；
在塑封层300、第二连接面220以及3D连接部600上覆盖应力缓冲介电层500；
对应力缓冲介电层500进行激光钻孔或光刻成型至芯片200的第二连接面220以及3D连接部600至少部分露出。
本发明的有益效果：本发明提出的半导体封装结构及其制作方法，通过将塑封层300包覆主体基板100的侧面130以及包覆所述主体基板100的下表面电路120和芯片200，让整个封装结构更稳定的同时也能满足并高于湿气敏感性3级的要求，并且通过用至少一个第一金属连接部410与芯片200的第二连接面220相连接，在降低生产成本的同时解决了芯片200的散热问题，同时第一金属连接部410包括延伸并凸出塑封层300外的延展面411，延展面411的面积之和大于芯片200的第二连接面220的面积，进一步增强了半导体封装结构的散热能力。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施例的具体说明，并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施例或变更均应包含在本发明的保护范围之内。

Claims (9)

1.一种半导体封装结构，其特征在于，所述半导体封装结构包括：
主体基板，包括上表面电路、下表面电路以及连接所述上表面电路和下表面电路的侧面，所述上表面电路和下表面电路之间电性连通；
芯片，包括相对设置的第一连接面和第二连接面，所述第一连接面电性连接于所述下表面电路；
塑封层，完全包覆所述主体基板的侧面，且所述塑封层至少部分包覆所述下表面电路和芯片；
背金层，包括与所述芯片的第二连接面相连接的至少一个第一金属连接部，所述第一金属连接部包括延伸并凸出所述塑封层外的延展面，所述延展面的面积之和大于所述第二连接面的面积；
高频稳定低损耗层，铺设于所述上表面电路上；
防潮层，贴合固化于所述高频稳定低损耗层上。
2.根据权利要求1所述的半导体封装结构，其特征在于，所述半导体封装结构还包括与所述下表面电路电性连接的3D连接部，所述塑封层至少部分包覆所述3D连接部，且所述背金层还包括与所述3D连接部连接的第二金属连接部。
3.根据权利要求2所述的半导体封装结构，其特征在于，所述3D连接部内设置有金属散热件。
4.根据权利要求2所述的半导体封装结构，其特征在于，所述3D连接部包括包覆于其外表面的导热层。
5.根据权利要求1所述的半导体封装结构，其特征在于，所述半导体封装结构包括设置于所述高频稳定低损耗层上且与所述上表面电路电性连接的功能模块。
6.根据权利要求5所述的半导体封装结构，其特征在于，所述防潮层至少部分覆盖所述功能模块。
7.根据权利要求6所述的半导体封装结构，其特征在于，所述防潮层的边缘不凸出所述主体基板的侧面设置且所述塑封层包覆于所述防潮层的边缘。
8.根据权利要求5所述的半导体封装结构，其特征在于，所述半导体封装结构包括设置于所述高频稳定低损耗层上的支撑部以及设置于所述支撑部上的外层功能基板，所述外层功能基板包括至少两层上下堆叠的堆叠层，所述堆叠层之间通过高频低介电常数低损耗材料填充。
9.根据权利要求8所述的半导体封装结构，其特征在于，所述半导体封装结构包括将所述外层功能基板支撑粘结于所述支撑部上的防潮层。
CN202110631929.4A 2018-04-27 2018-04-27 半导体封装结构 Active CN113380782B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110631929.4A CN113380782B (zh) 2018-04-27 2018-04-27 半导体封装结构

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110631929.4A CN113380782B (zh) 2018-04-27 2018-04-27 半导体封装结构
CN201810393579.0A CN110416166B (zh) 2018-04-27 2018-04-27 半导体封装结构及其制作方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201810393579.0A Division CN110416166B (zh) 2018-04-27 2018-04-27 半导体封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN113380782A CN113380782A (zh) 2021-09-10
CN113380782B true CN113380782B (zh) 2023-11-07

Family

ID=68346820

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810393579.0A Active CN110416166B (zh) 2018-04-27 2018-04-27 半导体封装结构及其制作方法
CN202110631929.4A Active CN113380782B (zh) 2018-04-27 2018-04-27 半导体封装结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810393579.0A Active CN110416166B (zh) 2018-04-27 2018-04-27 半导体封装结构及其制作方法

Country Status (1)

Country Link
CN (2) CN110416166B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441106A (zh) * 2013-08-28 2013-12-11 江苏长电科技股份有限公司 一种芯片倒装bga封装结构
CN103887258A (zh) * 2012-12-21 2014-06-25 辉达公司 使用具有硅通孔的中介层衬底的芯片封装
WO2017049928A1 (zh) * 2015-09-24 2017-03-30 中芯长电半导体（江阴）有限公司 一种芯片封装结构及封装方法
CN107221528A (zh) * 2017-06-29 2017-09-29 江苏长电科技股份有限公司 埋入式天线封装结构及其制造方法
CN107910305A (zh) * 2017-12-28 2018-04-13 江阴长电先进封装有限公司 一种圆片级背金芯片的封装结构及其封装方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060245308A1 (en) * 2005-02-15 2006-11-02 William Macropoulos Three dimensional packaging optimized for high frequency circuitry
TWI416641B (zh) * 2010-02-22 2013-11-21 Chipmos Technologies Inc 製造一半導體結構之方法
CN104217967A (zh) * 2013-05-31 2014-12-17 宏启胜精密电子(秦皇岛)有限公司 半导体器件及其制作方法
TWI529906B (zh) * 2013-12-09 2016-04-11 矽品精密工業股份有限公司 半導體封裝件之製法
TWI556387B (zh) * 2015-04-27 2016-11-01 南茂科技股份有限公司 多晶片封裝結構、晶圓級晶片封裝結構及其製程
CN206992105U (zh) * 2017-06-29 2018-02-09 江苏长电科技股份有限公司 芯片双面包封埋入式天线封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887258A (zh) * 2012-12-21 2014-06-25 辉达公司 使用具有硅通孔的中介层衬底的芯片封装
CN103441106A (zh) * 2013-08-28 2013-12-11 江苏长电科技股份有限公司 一种芯片倒装bga封装结构
WO2017049928A1 (zh) * 2015-09-24 2017-03-30 中芯长电半导体（江阴）有限公司 一种芯片封装结构及封装方法
CN107221528A (zh) * 2017-06-29 2017-09-29 江苏长电科技股份有限公司 埋入式天线封装结构及其制造方法
CN107910305A (zh) * 2017-12-28 2018-04-13 江阴长电先进封装有限公司 一种圆片级背金芯片的封装结构及其封装方法

Also Published As

Publication number Publication date
CN113380782A (zh) 2021-09-10
CN110416166B (zh) 2021-06-29
CN110416166A (zh) 2019-11-05

Similar Documents

Publication Publication Date Title
US9082767B2 (en) Embedded integrated circuit package and method for manufacturing an embedded integrated circuit package
TWI381497B (zh) 具有整合式天線之覆蓋成型的半導體封裝組件
US20220293496A1 (en) Semiconductor package with plurality of leads and sealing resin
US8597983B2 (en) Semiconductor device packaging having substrate with pre-encapsulation through via formation
US20030111722A1 (en) Semiconductor device and method of fabricating the same
US20140239472A1 (en) Dual-flag stacked die package
US20090079065A1 (en) Semiconductor device including electronic component coupled to a backside of a chip
CN1430251A (zh) 层叠芯片封装件的制造方法
CN111739885B (zh) 电磁屏蔽结构、电磁屏蔽结构制作方法和电子产品
WO2012145480A1 (en) Reinforced fan-out wafer-level package
CN110071073B (zh) 封装结构及其制备方法
CN110098130B (zh) 一种系统级封装方法及封装器件
US11152315B2 (en) Electronic device package and method for manufacturing the same
US7843051B2 (en) Semiconductor package and method of fabricating the same
WO2008070511A1 (en) Film-on-wire bond semiconductor device
CN203351587U (zh) 半导体器件
CN113380782B (zh) 半导体封装结构
US9153541B2 (en) Semiconductor device having a semiconductor chip mounted on an insulator film and coupled with a wiring layer, and method for manufacturing the same
US20040125574A1 (en) Multi-chip semiconductor package and method for manufacturing the same
CN111564417A (zh) 一种ic封装结构和ic封装方法
CN111696928B (zh) 半导体封装结构及其制造方法
CN214429778U (zh) 一种电子模组及电子设备
CN215266272U (zh) 基于铜箔载板的高散热板级扇出封装结构
CN112786460B (zh) 芯片的封装方法及芯片封装模块
CN111524467B (zh) 一种显示装置及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant