CN111524467B - 一种显示装置及其制备方法 - Google Patents

一种显示装置及其制备方法 Download PDF

Info

Publication number
CN111524467B
CN111524467B CN202010532004.XA CN202010532004A CN111524467B CN 111524467 B CN111524467 B CN 111524467B CN 202010532004 A CN202010532004 A CN 202010532004A CN 111524467 B CN111524467 B CN 111524467B
Authority
CN
China
Prior art keywords
circuit board
substrate
hole
conductive hole
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010532004.XA
Other languages
English (en)
Other versions
CN111524467A (zh
Inventor
戴颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tongfu Microelectronics Co ltd
Original Assignee
Xiamen Tongfu Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tongfu Microelectronics Co ltd filed Critical Xiamen Tongfu Microelectronics Co ltd
Priority to CN202010532004.XA priority Critical patent/CN111524467B/zh
Publication of CN111524467A publication Critical patent/CN111524467A/zh
Application granted granted Critical
Publication of CN111524467B publication Critical patent/CN111524467B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种显示装置及其制备方法,属于显示技术领域。本申请公开的显示装置具有显示区和位于显示区外围的非显示区,具体包括衬底、包含芯片的第一封装体以及电路板。其中,位于非显示区的衬底设置有通孔,至少部分第一封装体位于该通孔内,电路板设置于衬底一侧,且电路板、芯片和位于衬底另一侧的至少部分线路电连接。本申请提供的显示装置中包含芯片的第一封装体至少部分位于非显示区的衬底上的通孔内,使显示装置的厚度可以仅包括衬底和电路板的厚度,从而降低显示装置的厚度,使显示装置内部各器件之间的布线连接更为紧凑。

Description

一种显示装置及其制备方法
技术领域
本申请涉及显示技术领域,特别是涉及一种显示装置及其制备方法。
背景技术
在显示装置产品进行组装时,通常将芯片贴装在显示装置的非显示区的衬底表面,且使芯片与衬底内部的电路实现电连接,然后将贴装有芯片的衬底设置于电路板一侧,且使芯片或者衬底内的电路与电路板实现电连接,这之前还可按照显示装置产品的设计将衬底弯折。如此组装得到的显示装置的厚度包括了衬底(或者多个衬底)、芯片以及电路板的厚度,占用空间较大,各器件之间的布线连接也不够紧凑。
发明内容
本申请主要解决的技术问题是提供一种显示装置及其制备方法,能够降低显示装置的厚度,使显示装置内部的布线连接更为紧凑。
为解决上述技术问题,本申请采用的一个技术方案是:
提供一种显示装置,包括显示区和位于显示区外围的非显示区,其中,所述显示装置具体包括:衬底,位于所述非显示区的所述衬底设置有通孔;包含芯片的第一封装体,至少部分所述第一封装体位于所述通孔内;电路板,设置于所述衬底一侧,所述电路板、所述芯片和位于所述衬底另一侧的至少部分线路电连接。
其中,所述芯片包括相背设置的功能面和非功能面,所述芯片的所述功能面朝向所述电路板;所述第一封装体还包括:塑封层,至少覆盖所述芯片的侧面,且邻近所述芯片的所述塑封层上设置有第一导电孔,所述第一导电孔的一端与所述衬底另一侧的所述至少部分线路电连接;再布线层,位于所述塑封层朝向所述电路板的一侧表面,且其一侧与所述芯片的所述功能面上的焊盘以及所述第一导电孔的另一端电连接,其另一侧与所述电路板电连接。
其中,所述塑封层上还设置有第二导电孔,所述第二导电孔相对所述第一导电孔更靠近所述塑封层的侧面边缘,且所述第二导电孔的一端与所述衬底另一侧的其余部分线路电连接,所述第二导电孔的另一端与所述电路板电连接,所述第二导电孔与所述芯片绝缘。
其中,所述第一封装体还包括:第一金属凸块,位于所述再布线层朝向所述电路板一侧,且所述再布线层通过所述第一金属凸块与所述电路板电连接;第二金属凸块,位于所述第二导电孔朝向所述电路板一侧,且所述第二导电孔通过所述第二金属凸块与所述电路板电连接。
其中,所述显示装置还包括底填胶,所述底填胶位于所述第一封装体与所述电路板之间的空隙内,所述第一金属凸块和所述第二金属凸块位于所述底填胶内。
其中,所述显示装置还包括粘性层,所述粘性层位于所述第一封装体与所述通孔的侧壁之间。
其中,所述电路板对应所述通孔的位置设置有凹槽,所述凹槽的尺寸大于所述通孔的尺寸;且至少部分所述第一封装体位于所述凹槽内。
为解决上述技术问题,本申请采用的另一个技术方案是:
提供一种显示装置的制备方法,所述显示装置包括显示区和位于显示区外围的非显示区,所述显示装置具体包括:将包含芯片的第一封装体设置于位于非显示区的衬底上的通孔位置处,至少部分所述第一封装体位于所述通孔内;在所述衬底的一侧设置电路板,并使所述衬底的另一侧的至少部分线路、所述芯片和所述电路板电连接。
其中,所述将包含芯片的第一封装体设置于位于非显示区的衬底上的通孔内的步骤之前,还包括:提供可移除的载板并将所述芯片的功能面黏贴于所述载板的一侧表面;在所述载板黏贴有芯片的一侧表面形成塑封层,所述塑封层至少覆盖所述芯片的侧面;在所述塑封层上形成第一导电孔和第二导电孔,所述第二导电孔相对所述第一导电孔更靠近所述塑封层的侧边外围;在所述芯片的所述功能面一侧形成再布线层,所述再布线层的一侧与所述功能面上的焊盘和所述第一导电孔靠近所述功能面的一端电连接,所述再布线层与所述第二导电孔绝缘;移除所述载板。
其中,所述在所述衬底的一侧设置电路板,并使所述衬底的另一侧的至少部分线路、所述芯片和所述电路板电连接的步骤包括:将所述芯片的所述功能面一侧朝向所述电路板,并使所述第二导电孔靠近所述功能面的一端和所述再布线层的另一侧分别与对应位置处的所述电路板电连接,以及使所述第一导电孔靠近所述芯片的非功能面的一端与所述衬底另一侧的至少部分电路电连接,使所述第二导电孔靠近所述非功能面的一端与所述衬底另一侧的其余部分电路电连接。
本申请的有益效果是:区别于现有技术的情况,本申请提供的显示装置具有显示区和位于显示区外围的非显示区,具体包括衬底、包含芯片的第一封装体以及电路板。其中,位于非显示区的衬底设置有通孔,至少部分第一封装体位于该通孔内,电路板设置于衬底一侧,且电路板、芯片和位于衬底另一侧的至少部分线路电连接。本申请提供的显示装置中包含芯片的第一封装体至少部分位于非显示区的衬底上的通孔内,使显示装置的厚度可以仅包括衬底和电路板的厚度,从而降低显示装置的厚度,使显示装置内部各器件之间的布线连接更为紧凑。
附图说明
为了更清楚地说明本申请实施方式中的技术方案,下面将对实施方式描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。其中:
图1为本申请显示装置一实施方式的结构示意图;
图2为本申请显示装置的制备方法一实施方式的流程示意图;
图3a为图2中步骤S11对应的一实施方式的结构示意图;
图3b为图2中步骤S12之前包括的步骤对应的一实施方式的结构示意图;
图4为图2中步骤S11之前包括的步骤一实施方式的流程示意图;
图5a为图4中步骤S21对应的一实施方式的结构示意图;
图5b为图4中步骤S22对应的一实施方式的结构示意图;
图5c为图4中步骤S23对应的一实施方式的结构示意图;
图5d为图4中步骤S24对应的一实施方式的结构示意图;
图5e为图4中步骤S25对应的一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施方式中的附图,对本申请实施方式中的技术方案进行清楚、完整地描述,显然,所描述的实施方式仅仅是本申请一部分实施方式,而不是全部实施方式。基于本申请中的实施方式,本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施方式,都属于本申请保护的范围。
请参阅图1,图1为本申请显示装置一实施方式的结构示意图,该显示装置具有显示区和位于显示区外围的非显示区,其具体包括衬底11(图1中仅示意性画出非显示区的衬底)、包含芯片21的第一封装体20以及电路板12。其中,位于非显示区的衬底11设置有通孔(未标示),至少部分第一封装体20位于该通孔内,电路板12设置于衬底11一侧(图1中衬底11的下侧),且电路板12、芯片21和位于衬底11另一侧(图1中衬底11的上侧)的至少部分线路(图未示)电连接。其中,本实施方式中的显示装置还包括粘性层(图未示),位于第一封装体20与衬底11上通孔的侧壁之间,使得第一封装体20与衬底11固定连接,提升显示装置的机械稳定性。
本实施方式提供的显示装置中包含芯片21的第一封装体20至少部分位于非显示区的衬底11上的通孔内,使显示装置的厚度可以仅包括衬底11和电路板12的厚度,从而降低显示装置的厚度,使显示装置内部各器件之间的布线连接更为紧凑。
进一步地,请继续参阅图1,本实施方式中芯片21包括相背设置的功能面和非功能面,芯片21的功能面朝向电路板12,第一封装体20还包括塑封层22和再布线层23。其中,塑封层22至少覆盖芯片21的侧面,且邻近芯片21的塑封层22上设置有第一导电孔24,第一导电孔24的一端(图1中第一导电孔24朝上的一端)与衬底11另一侧的至少部分线路(图未示)电连接;再布线层23位于塑封层22朝向电路板12的一侧表面,再布线层23的一侧(朝向芯片21的一侧)与芯片21的功能面上的焊盘211以及第一导电孔24的另一端(图1中第一导电孔24朝下的一端)电连接,再布线层23的另一侧(朝向电路板12的一侧)与电路板12电连接。
也就是说,衬底11上侧的至少部分线路、第一导电孔24、再布线层23、芯片21上的焊盘211形成电的通路,且该通路通过再布线层23又与电路板12电连接。其中,第一导电孔24朝上的一端与衬底11上侧的至少部分线路之间通过打线连接,如图1中连接导线A所示。
此外,第一封装体20还包括第一金属凸块27,位于再布线层23朝向电路板12的一侧表面,且再布线层23通过第一金属凸块27与电路板12电连接。
为了形成再布线层23,本实施方式中第一封装体20还包括图案化的钝化层25,位于第一封装体20朝向电路板12的一侧表面。钝化层25上设置有对应于第一导电孔24的第一通孔(未标示),以及对应于焊盘211的第二通孔(未标示)。再布线层23位于第一通孔和第二通孔内,以及位于钝化层25朝向电路板12的一侧表面。再布线层23位于第一通孔内的部分与第一导电孔24朝下的一端电连接,位于第二通孔内的部分与焊盘211电连接。其中,钝化层25可以为氧化硅、氮化硅等无机绝缘材料。
本实施方式提供的显示装置通过再布线层23和第一导电孔24将衬底内的部分线路、芯片21以及电路板12之间实现电连接,从而可以根据电路板12上的电连接点的位置设计再布线层23的结构,使得显示装置内部的结构更加合理;而且第一导电孔24位于第一封装体20内,第一封装体20又位于衬底11的通孔内,使得本申请显示装置内部各器件之间的布线连接更加紧凑,有利于减小显示装置非显示区的尺寸。
进一步地,请继续参阅图1,本实施方式中塑封层22上还设置有第二导电孔26,第二导电孔26相对第一导电孔24更靠近塑封层22的侧面边缘,且第二导电孔26的一端(图1中第二导电孔26朝上的一端)与衬底11另一侧(图1中衬底11的上侧)的其余部分线路(图未示)电连接,第二导电孔26的另一端(图1中第二导电孔26朝下的一端)与电路板12电连接,且第二导电孔26与芯片21绝缘。
此外,第一封装体20还包括第二金属凸块28,位于第二导电孔26朝向电路板的一侧,且第二导电孔26通过第二金属凸块28与电路板12电连接。具体地,通过钝化层25实现第二导电孔26与芯片21之间的绝缘。钝化层25上还设置有对应于第二导电孔26的第三通孔(未标示),第二金属凸块28朝向第二导电孔26的一端位于第三通孔内,另一端与电路板12电连接。
也就是说,衬底11上侧的其余部分线路、第二导电孔26、第二金属凸块28以及电路板12形成另一条电的通路。其中,第二导电孔26的上端与衬底11上侧的其余部分线路之间通过打线连接,如图1中连接导线B所示。
本实施方式提供的显示装置通过第二导电孔26和第二金属凸块28实现衬底11内部的其余部分线路与电路板12之间的电连接,其中第二导电孔26和第二金属凸块28均位于第一封装体20内,第一封装体20又位于衬底11的通孔内,使得本申请显示装置内部各器件之间的布线连接更加紧凑,有利于进一步减小显示装置非显示区的尺寸。
进一步地,请继续参阅图1,本实施方式中显示装置还包括底填胶13,位于第一封装体20与电路板12之间的空隙内,第一金属凸块27和第二金属凸块28位于底填胶13内。底填胶13的材质可以为树脂材料等有机绝缘材料,能够对第一金属凸块27和第二金属凸块28起到保护作用,使本申请显示装置的结构更加稳固。其中,底填胶13的竖截面为倒梯形,该结构形式的底填胶13更为稳固。
进一步地,请继续参阅图1,本实施方式中电路板12对应衬底11的通孔的位置处设置有凹槽C,凹槽C的尺寸大于通孔的尺寸;且至少部分第一封装体20位于凹槽内。凹槽C底部设置有焊球14,焊球14具体设置于电路板12与第一金属凸块27和第二金属凸块28的电性连接点,可以降低电路板与与第一金属凸块27和第二金属凸块28的电性连接点的电阻,提高电连接的可靠性。
图1示意性画出部分第一封装体20位于通孔内,其余部分第一封装体20位于凹槽C内的情况。如此设置可以使凹槽C周围电路板12的上表面与衬底11的下表面接触,进一步可以将两者粘接,降低本申请显示装置厚度的同时提高其结构稳定性。当然,在其他实施方式中,根据衬底11的厚度,可以将第一封装体20全部设置于通孔内,则电路板12可以不必设置凹槽,同样能够在降低本申请显示装置厚度的同时提高其结构稳定性。
本申请还提供上述显示装置的制备方法,请参阅图2,图2为本申请显示装置的制备方法一实施方式的流程示意图,该制备方法包括如下步骤:
S11,将包含芯片的第一封装体设置于位于非显示区的衬底上的通孔位置处,至少部分第一封装体位于通孔内。
具体地,请参阅图3a,图3a为图2中步骤S11对应的一实施方式的结构示意图,将包含芯片21的第一封装体20设置于位于非显示区的衬底11上的通孔(未标示)位置处,至少部分第一封装体20位于该通孔内。具体可以在第一封装体20与衬底11上通孔的侧壁之间设置粘性层(图未示),使得第一封装体20与衬底11固定连接,提升显示装置的机械稳定性。图3a示意性画出第一封装体20部分位于通孔内的情况。
S12,在衬底的一侧设置电路板,并使衬底的另一侧的至少部分线路、芯片和电路板电连接。
具体地,请继续参阅图1,将第一封装体20设置于衬底11上的通孔内之后,在衬底11的一侧(图1中衬底11的下侧)设置电路板12,并使衬底11的另一侧(图1中衬底11的上侧)的至少部分线路(图未示)、芯片21和电路板12电连接,得到图1所示的显示装置。具体可通过打线的方式实现衬底11上侧的部分线路与芯片21之间的电连接,如图1中的连接导线A;以及通过设置焊球的方式实现芯片21与电路板12之间的电连接,如图1中的焊球14。
在此之前,请结合图1参阅图3b,图3b为图2中步骤S12之前包括的步骤对应的一实施方式的结构示意图,在衬底11一侧设置电路板12之前,在电路板12上设置凹槽C,并在凹槽C底部的电性连接点设置焊球14,用于与第一封装体20内部的各器件实现电连接。其中,第一封装体20的其余部分可容置于凹槽C内,且图1中衬底11的上表面与凹槽C底部之间的间距L1大于或等于第一封装体20的上表面与凹槽C底部之间的间距L2。如此设置可以使凹槽C周围电路板12的上表面与衬底11的下表面接触,进一步可以将两者粘接,降低显示装置厚度的同时提高其结构稳定性。
本实施方式通过在非显示区的衬底11上设置通孔,并将包含芯片21的第一封装体20置于该通孔内,使得通过本实施方式提供的制备方法制备得到的显示装置的厚度可以仅包括衬底11和电路板12的厚度,从而降低显示装置的厚度,使显示装置内部各器件之间的布线连接更为紧凑,而且由于降低了非显示区的尺寸,使得在显示装置的总尺寸不改变的前提下,获得了显示区的尺寸进一步增大的空间。
请参阅图4,图4为图2中步骤S11之前包括的步骤一实施方式的流程示意图,即在将包含芯片21的第一封装体20设置于位于非显示区的衬底11上的通孔位置处的步骤之前,还包括如下步骤:
S21,提供可移除的载板并将芯片的功能面黏贴于载板的一侧表面。
具体地,请参阅图5a,图5a为图4中步骤S21对应的一实施方式的结构示意图,提供可移除的载板200并将芯片21的功能面黏贴于载板200的一侧表面,其中,芯片21的功能面上设置有焊盘211。具体可选择双面胶等可移除胶黏贴芯片21。其中,载板200由金属、塑料等硬性材质形成。
S22,在载板黏贴有芯片的一侧表面形成塑封层,塑封层至少覆盖芯片的侧面。
具体地,请参阅图5b,图5b为图4中步骤S22对应的一实施方式的结构示意图。将芯片21黏贴于载板200之后,在载板200黏贴有芯片21的一侧表面形成塑封层22,塑封层22至少覆盖芯片21的侧面,图5b中示意性画出芯片21的侧面和非功能面均被塑封层22覆盖的情况。塑封层22的材质可以为环氧树脂等,可对芯片21起到保护作用。
S23,在塑封层上形成第一导电孔和第二导电孔,第二导电孔相对第一导电孔更靠近塑封层的侧边外围。
具体地,请参阅图5c,图5c为图4中步骤S23对应的一实施方式的结构示意图。形成塑封层22之后,在塑封层22上形成第一导电孔24和第二导电孔26,第二导电孔26相对第一导电孔24更靠近塑封层22的侧边外围。具体可先在塑封层22上利用光刻工艺和刻蚀工艺形成过孔,再在过孔内电镀形成包含导电材料(如金、铜、镍等)的第一导电孔24和第二导电孔26。
S24,在芯片的功能面一侧形成再布线层,再布线层的一侧与功能面上的焊盘和第一导电孔靠近功能面的一端电连接,再布线层与第二导电孔绝缘。
具体地,请参阅图5d,图5d为图4中步骤S24对应的一实施方式的结构示意图。形成第一导电孔24和第二导电孔26之后,先移除载板200,将包含芯片21的塑封层22整体翻转,再将芯片21的非功能面黏贴于载板200上,使功能面朝上。然后在芯片21的功能面一侧形成再布线层23,再布线层23的一侧(图5d中再布线线23朝下的一侧)同时与功能面上的焊盘211和第一导电孔24靠近功能面的一端电连接,再布线层23与第二导电孔26绝缘。
具体可先在塑封层22远离载板200的一侧表面沉积形成钝化层25,再利用光刻工艺和刻蚀工艺对应于焊盘211、第一导电孔24和第二导电孔26的位置形成过孔(未标示),然后利用光刻工艺和沉积工艺在钝化层25远离塑封层22的一侧形成图案化的再布线层23,图5d中再布线层23朝下的一侧位于钝化层25对应于焊盘211和第一导电孔24的过孔内,同时与焊盘211和第一导电孔24形成电连接。
S25,移除载板。
具体地,请参阅图5e,图5e为图4中步骤S25对应的一实施方式的结构示意图。在移除载板200之前,为了后续与电路板形成多条通路的电连接,可先利用光刻工艺和电镀工艺在再布线层23的另一侧(图5e中再布线层23朝上的一侧)形成第一金属凸块27,以及在钝化层25对应于第二导电孔26的过孔内形成第二金属凸块28,再移除载板200,得到图5e所示的第一封装体20。
此外,在移动载板200之前或者之后,还可以在第一封装体20上形成底填胶13,将第一金属凸块27和第二金属凸块28包括在底填胶13内,并使第一金属凸块27和第二金属凸块28远离钝化层25的一侧表面露出。底填胶13可以对第一金属凸块27和第二金属凸块28起到保护作用,使第一封装体20的结构更加稳固。
本实施方式通过在塑封层22上形成第一导电孔24和第二导电孔26,以及在塑封层22一侧形成再布线层23,可以在第一封装体20内部形成相互绝缘的多条电的通路,而且在后续将第一封装体20与电路板形成电连接时,不需要额外在第一封装体20外部形成电的通路,从而能够缩小本实施方式提供的制备方法制备得到的显示装置的非显示区占有的空间,使显示装置内部的布线连接更加紧凑。
进一步地,在形成图5e所示的第一封装体20之后,将其整体翻转,再置于衬底11的通孔位置处,得到图3a所示的结构,然后可以在衬底11的一侧设置电路板12,并使衬底11的另一侧的至少部分线路、芯片21和电路板12电连接,具体可以采用如下步骤执行。
请继续参阅图1,将第一封装体20置于衬底11的通孔位置处,使芯片21的功能面一侧朝向电路板12,并使第二导电孔26靠近功能面的一端和再布线层23的另一侧(图1中再布线层23朝下的一侧)分别与对应位置处的电路板12电连接,以及使第一导电孔24靠近芯片21的非功能面的一端与衬底11另一侧(图1中衬底11朝上的一侧)的至少部分电路(图未示)电连接,使第二导电孔26靠近非功能面的一端与衬底11另一侧(图1中衬底11朝上的一侧)的其余部分电路(图未示)电连接。
具体地,连接导线A、第一导电柱24、再布线层23、第一金属凸块27、焊球14在衬底11朝上一侧的部分电路与芯片21的焊盘211以及电路板12之间形成一条电的通路。而且第二金属凸块28和焊球14能够实现图1中第二导电孔26的下端与电路板12之间的电连接,以及利用打线的方式实现第二导电孔26的上端与衬底11朝上一侧的其余部分电路之间的电连接,如图1中的连接导线B所示,从而使得电路板12、第二导电孔26和衬底11朝上一侧的其余部分电路之间形成另一条电的通路。从而不需要额外在第一封装体20外部形成电的通路,能够缩小本实施方式提供的制备方法制备得到的显示装置的非显示区占有的空间,使显示装置内部的布线连接更加紧凑。
本实施方式通过在非显示区的衬底11上设置通孔,并将包含芯片21的第一封装体20置于该通孔内,使得通过本实施方式提供的制备方法制备得到的显示装置的厚度可以仅包括衬底11和电路板12的厚度,从而降低显示装置的厚度,使显示装置内部各器件之间的布线连接更为紧凑。
以上所述仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。

Claims (6)

1.一种显示装置,包括显示区和位于显示区外围的非显示区,其特征在于,包括:
衬底,位于所述非显示区的所述衬底设置有通孔;
包含芯片的第一封装体,至少部分所述第一封装体位于所述通孔内,所述芯片包括相背设置的功能面和非功能面;
电路板,设置于所述衬底一侧,所述功能面朝向所述电路板;
其中,所述第一封装体还包括:
塑封层,至少覆盖所述芯片的侧面,且所述塑封层上设置有第一导电孔和第二导电孔,所述第二导电孔相对所述第一导电孔更靠近所述塑封层的侧面边缘;所述第一导电孔的一端与所述衬底另一侧的至少部分线路电连接;所述第二导电孔的一端与所述衬底另一侧的其余部分线路电连接,所述第二导电孔的另一端与所述电路板电连接,所述第二导电孔与所述芯片绝缘;
再布线层,位于所述塑封层朝向所述电路板的一侧表面,且其一侧与所述功能面上的焊盘以及所述第一导电孔的另一端电连接,其另一侧与所述电路板电连接。
2.根据权利要求1所述的显示装置,其特征在于,所述第一封装体还包括:
第一金属凸块,位于所述再布线层朝向所述电路板一侧,且所述再布线层通过所述第一金属凸块与所述电路板电连接;
第二金属凸块,位于所述第二导电孔朝向所述电路板一侧,且所述第二导电孔通过所述第二金属凸块与所述电路板电连接。
3.根据权利要求2所述的显示装置,其特征在于,所述显示装置还包括底填胶,所述底填胶位于所述第一封装体与所述电路板之间的空隙内,所述第一金属凸块和所述第二金属凸块位于所述底填胶内。
4.根据权利要求1所述的显示装置,其特征在于,还包括粘性层,所述粘性层位于所述第一封装体与所述通孔的侧壁之间。
5.根据权利要求1所述的显示装置,其特征在于,所述电路板对应所述通孔的位置设置有凹槽,所述凹槽的尺寸大于所述通孔的尺寸;且至少部分所述第一封装体位于所述凹槽内。
6.一种显示装置的制备方法,所述显示装置包括显示区和位于显示区外围的非显示区,其特征在于,包括:
提供可移除的载板并将芯片的功能面黏贴于所述载板的一侧表面;
在所述载板黏贴有所述芯片的一侧表面形成塑封层,所述塑封层至少覆盖所述芯片的侧面;
在所述塑封层上形成第一导电孔和第二导电孔,所述第二导电孔相对所述第一导电孔更靠近所述塑封层的侧边外围;
在所述功能面一侧形成再布线层,所述再布线层的一侧与所述功能面上的焊盘和所述第一导电孔靠近所述功能面的一端电连接,所述再布线层与所述第二导电孔绝缘;
移除所述载板;
将包含所述芯片的第一封装体设置于位于非显示区的衬底上的通孔位置处,至少部分所述第一封装体位于所述通孔内;
在所述衬底的一侧设置电路板,使所述功能面一侧朝向所述电路板,并使所述第二导电孔靠近所述功能面的一端和所述再布线层的另一侧分别与对应位置处的所述电路板电连接,以及使所述第一导电孔靠近所述芯片的非功能面的一端与所述衬底另一侧的至少部分电路电连接,使所述第二导电孔靠近所述非功能面的一端与所述衬底另一侧的其余部分电路电连接。
CN202010532004.XA 2020-06-11 2020-06-11 一种显示装置及其制备方法 Active CN111524467B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010532004.XA CN111524467B (zh) 2020-06-11 2020-06-11 一种显示装置及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010532004.XA CN111524467B (zh) 2020-06-11 2020-06-11 一种显示装置及其制备方法

Publications (2)

Publication Number Publication Date
CN111524467A CN111524467A (zh) 2020-08-11
CN111524467B true CN111524467B (zh) 2022-06-21

Family

ID=71909802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010532004.XA Active CN111524467B (zh) 2020-06-11 2020-06-11 一种显示装置及其制备方法

Country Status (1)

Country Link
CN (1) CN111524467B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489591A (zh) * 2014-10-01 2016-04-13 Nepes株式会社 半导体封装及其制造方法
CN108336037A (zh) * 2017-09-30 2018-07-27 中芯集成电路(宁波)有限公司 一种晶圆级系统封装结构和电子装置
CN109300837A (zh) * 2017-07-25 2019-02-01 华天科技(昆山)电子有限公司 薄型3d扇出封装结构及晶圆级封装方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256354B2 (en) * 2000-06-19 2007-08-14 Wyrzykowska Aneta O Technique for reducing the number of layers in a multilayer circuit board
CN101281901A (zh) * 2007-04-04 2008-10-08 欣相光电股份有限公司 多芯片整合式影像感测芯片模块及其封装方法
CN101937881B (zh) * 2009-06-29 2013-01-02 日月光半导体制造股份有限公司 半导体封装结构及其封装方法
CN103021278B (zh) * 2012-12-07 2015-08-19 京东方科技集团股份有限公司 一种显示面板及显示装置
KR20150055188A (ko) * 2013-11-12 2015-05-21 삼성디스플레이 주식회사 표시장치 및 그 제조 방법
CN104615979A (zh) * 2015-01-27 2015-05-13 华进半导体封装先导技术研发中心有限公司 指纹识别模块及封装方法、指纹识别模组及封装方法
CN104658972B (zh) * 2015-02-12 2018-12-25 京东方科技集团股份有限公司 一种柔性显示面板的制造方法、柔性显示面板及贴合设备
CN105575913B (zh) * 2016-02-23 2019-02-01 华天科技(昆山)电子有限公司 埋入硅基板扇出型3d封装结构
CN108206196A (zh) * 2016-12-16 2018-06-26 京东方科技集团股份有限公司 一种有机电致发光显示装置
CN107040626A (zh) * 2017-05-09 2017-08-11 广东欧珀移动通信有限公司 显示器及移动终端
CN106973520A (zh) * 2017-05-27 2017-07-21 京东方科技集团股份有限公司 一种显示面板、显示装置及显示面板的制作方法
CN107564880A (zh) * 2017-08-24 2018-01-09 通富微电子股份有限公司 一种扇出型封装器件
CN207541604U (zh) * 2017-12-12 2018-06-26 南昌欧菲光科技有限公司 触摸屏及触控显示器
CN209418490U (zh) * 2018-12-29 2019-09-20 华进半导体封装先导技术研发中心有限公司 一种扇出型封装结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489591A (zh) * 2014-10-01 2016-04-13 Nepes株式会社 半导体封装及其制造方法
CN109300837A (zh) * 2017-07-25 2019-02-01 华天科技(昆山)电子有限公司 薄型3d扇出封装结构及晶圆级封装方法
CN108336037A (zh) * 2017-09-30 2018-07-27 中芯集成电路(宁波)有限公司 一种晶圆级系统封装结构和电子装置

Also Published As

Publication number Publication date
CN111524467A (zh) 2020-08-11

Similar Documents

Publication Publication Date Title
KR101634067B1 (ko) 반도체 패키지 및 그 제조방법
CN210006732U (zh) 芯片封装结构
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
JP4998268B2 (ja) 半導体装置及びその製造方法
KR101734882B1 (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
US7129572B2 (en) Submember mounted on a chip of electrical device for electrical connection
US7863717B2 (en) Package structure of integrated circuit device and manufacturing method thereof
US7944043B1 (en) Semiconductor device having improved contact interface reliability and method therefor
CN107424973B (zh) 封装基板及其制法
KR100926002B1 (ko) 반도체 패키지 디바이스와 그의 형성 및 테스트 방법
CN109755202B (zh) 电子封装件及其制法
CN112736031A (zh) 转接板及其制作方法,半导体器件及其制作方法
US9576873B2 (en) Integrated circuit packaging system with routable trace and method of manufacture thereof
TWI331371B (en) Semiconductor device and manufacturing method thereof
CN208767298U (zh) 传感器封装
CN112713098A (zh) 天线封装结构及封装方法
CN112713097A (zh) 天线封装结构及封装方法
CN115312487A (zh) 电子封装件及其制法
CN113299613A (zh) 半导体封装结构及其制造方法
TWI712149B (zh) 電子封裝件及其製法
CN111524467B (zh) 一种显示装置及其制备方法
CN111490025B (zh) 电子封装件及其封装基板与制法
CN111554629A (zh) 一种芯片封装方法
US11887916B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
CN210692486U (zh) 天线封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant