CN109300837A - 薄型3d扇出封装结构及晶圆级封装方法 - Google Patents

薄型3d扇出封装结构及晶圆级封装方法 Download PDF

Info

Publication number
CN109300837A
CN109300837A CN201710608974.1A CN201710608974A CN109300837A CN 109300837 A CN109300837 A CN 109300837A CN 201710608974 A CN201710608974 A CN 201710608974A CN 109300837 A CN109300837 A CN 109300837A
Authority
CN
China
Prior art keywords
chip
blind hole
metal
support plate
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710608974.1A
Other languages
English (en)
Other versions
CN109300837B (zh
Inventor
王腾
于大全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Kunshan Electronics Co Ltd
Original Assignee
Huatian Technology Kunshan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Kunshan Electronics Co Ltd filed Critical Huatian Technology Kunshan Electronics Co Ltd
Priority to CN201710608974.1A priority Critical patent/CN109300837B/zh
Publication of CN109300837A publication Critical patent/CN109300837A/zh
Application granted granted Critical
Publication of CN109300837B publication Critical patent/CN109300837B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种薄型3D扇出封装结构及晶圆级封装方法，在载板上制作凹槽及深度小于凹槽的盲孔，在盲孔内壁沉积衬里，及凹槽至少底部沉积介质层，金属材料填充盲孔，并将芯片埋入凹槽中，通过金属重布线连接芯片焊垫或者盲孔金属材料；减薄载板第二表面，暴露盲孔中金属材料。金属重布线或金属材料上制备电性导出点，堆叠芯片或者印刷电路板通过载板第一表面和第二表面的电性导出点与芯片焊垫的电性相连，实现3D扇出封装。本发明先制作TSV及衬里，解决了TSV衬里沉积质量问题，更好实现超高密度互联；凹槽底部沉积介质层，保护芯片不被刻蚀，载板减薄后，介质层与TSV孔的高度差容纳部分第二电性导出点，降低了堆叠厚度。

Description

薄型3D扇出封装结构及晶圆级封装方法
技术领域
本发明涉及3D扇出型晶圆级封装技术领域，具体是涉及一种薄型3D扇出封装结构及晶圆级封装方法。
背景技术
3D扇出晶圆级封装是在晶圆尺寸级实现芯片的扇出封装，也是一种I/O数较多、集成灵活性好的先进封装工艺，可实现一个封装体内垂直和水平方向多芯片集成。这样，扇出型晶圆级封装目前正在发展成为下一代封装技术，如多芯片、低轮廓封装和3D SiP。随着电子产品向更薄、更轻、更高引脚密度、更低成本方向发展，3D扇出晶圆级封装技术的出现为封装行业向多功能小尺寸封装发展提供了契机。
现有基于台积电的INFO或类似的三维集成技术中，采用塑封料作为扇出载板，贯穿载板的互连结构为预先制作的铜柱，或者穿塑孔TMV，尺寸较大，难以小型化。
基于华天的eSIFO技术的三维集成技术，如专利CN201610098740.2，在硅载板上制作凹槽，将芯片贴入凹槽，再制作硅通孔(TSV)。由于制作硅通孔前，硅载板上已有多种材料结构，对制程中的温度有较大限制，从而对TSV的衬里(通常为高于200℃PECVD的氧化硅)的制作有较大影响，衬里制备质量难以保证，另外，TSV刻蚀也存在底部过刻等工艺问题，较难提高良率。平面堆叠，堆叠封装高度也无法进一步缩小。
发明内容
为了解决上述技术问题，本发明提出一种薄型3D扇出封装结构及晶圆级封装方法，在载板上先制作凹槽及深度小于凹槽的互连孔，在凹槽底部至少沉积介质层，将芯片焊垫面朝上黏结至槽底，之后进行金属重布线等，背部减薄露互连孔，完成芯片、互连孔及电性导出点的互连工艺。
本发明的技术方案是这样实现的：
一种薄型3D扇出晶圆级封装方法，至少包括如下步骤：
A.提供一载板，所述载板具有第一表面和与其相对的第二表面，在所述载板的第一表面形成至少一个向第二表面延伸的凹槽及至少一不深于凹槽的盲孔，在凹槽至少底部铺设介质层，在盲孔至少侧壁铺设衬里，在所述盲孔内填充金属材料；
B.取至少一芯片粘结至凹槽底，其中芯片的焊垫面朝上，且芯片的焊垫面与载板第一表面高度差不大于20μm；
C.用绝缘介质层填充芯片侧壁与凹槽之间的间隙，并在载板第一表面制作连接焊垫或/和盲孔内金属材料的第一金属重布线；
D.对所述载板第二表面进行减薄，钝化，并暴露凹槽底部的介质层和盲孔底部的金属材料。
进一步的，所述载板为硅晶圆。
进一步的，所述盲孔深度低于凹槽深度10μm或以上。
进一步的，所述衬里或者凹槽底部的介质层，采用高温等离子体增强化学气相沉积或高温热氧化法制作。
进一步的，步骤B中，粘贴芯片到凹槽底的对位方式包括：使用形成的盲孔或者制作的其他特定的盲孔作为标记对位，或使用红外对准芯片表面的标记，或对准芯片背面预先制作的标记对位。
进一步的，步骤C中，第一金属重布线从设计上分为三类：连接芯片的焊垫和盲孔内金属材料至电性导出点焊盘，或直接连接芯片的焊垫至电性导出点焊盘，或直接连接盲孔金属材料至电性导出点焊盘。
进一步的，步骤C具体方法为，用绝缘介质层填充芯片侧壁与凹槽之间的间隙，并覆盖芯片第一表面，在对应芯片的焊垫和盲孔内金属材料位置的绝缘介质层上开口，并于绝缘介质层上制作第一金属重布线，其中第一金属重布线连接焊垫或/和盲孔内金属材料，在所述第一金属重布线上面制作一层第一保护层，在第一金属重布线预设焊盘位置打开第一保护层，制备电性导出点焊盘。
进一步的，步骤D中，在载板第二表面上制作第二金属重布线，连接盲孔露出的金属材料。
进一步的，载板第一表面或/和第二表面连接至少一个堆叠芯片，或者连接系统电路板。
进一步的，载板上的堆叠芯片由塑封料包裹。
一种薄型3D扇出封装结构，包括一硅基板，所述硅基板具有第一表面和与其相对的第二表面，所述硅基板含有至少一硅通孔和至少一垂直的贯通槽，所述硅通孔中填充金属材料，所述贯通槽内嵌入至少一焊垫面与硅基板第一表面齐平的芯片，芯片侧面与贯通槽之间的间隙由绝缘介质层填充，硅基板第一表面设有第一金属重布线，第一金属重布线连接芯片焊垫、硅通孔内金属材料；芯片背部凸起于硅基板第二表面，且芯片至少背面覆盖有介质层，硅通孔内金属材料低于介质层平面，且金属材料连接一第二电性导出点。
进一步的，所述硅基板第二表面金属材料通过第二金属重布线连接至所述第二电性导出点。
进一步的，所述第二金属重布线或/和所述属材料连接堆叠芯片，或者连接系统电路板。
本发明的有益效果是：本发明提供一种薄型3D扇出封装结构及晶圆级封装方法，先制作TSV及衬里，这样，载板上的材料单一，可采用便宜又高质量的热氧化硅，且对孔深宽比限制较小，还有利于TSV的小型化，更好实现超高密度互联，解决TSV衬里沉积质量问题，凹槽底部沉积介质层，在背部减薄时，保护芯片不被刻蚀，载板减薄后，介质层与TSV孔的高度差可容纳部分第二电性导出点，从而降低了堆叠厚度。TSV中填满金属材料，无需再用其他聚合物填满，有利于整个封装可靠性的提高。凹槽光刻和贴片中可使用TSV作为标记或其他标记进行对准，实现最高的TSV和芯片的相对对准精度，相对于以凹槽顶角作为标记的传统对准方式，对准更精确，操作更简单。且TSV形成中没有孔底过刻等工艺难点。
附图说明
图1a为本发明载板上制作盲孔和凹槽的剖面示意图；
图1b为本发明盲孔沉积衬里和凹槽沉积介质层的剖面示意图；
图1c为本发明盲孔填充金属材料的剖面示意图；
图2为本发明将芯片黏贴至凹槽底的结构示意图；
图3a为本发明在载板第一表面形成第一金属重布线的结构示意图；
图3b为本发明盲孔衬里与第一金属重布线的第一绝缘层之间界面的结构示意图；
图4a为本发明减薄载板第二表面露出盲孔的结构示意图；
图4b为本发明对载板第二表面钝化，并暴露盲孔内金属材料，并制作连接金属材料的第二电性导出点的结构示意图；
图4c为本发明对载板第二表面钝化，暴露盲孔内金属材料，制作第二金属重布线，设置保护层，并制作连接第二金属重布线的第二电性导出点的结构示意图；
图5为本发明第二电性导出点连接堆叠芯片并被塑封料包裹的结构示意图；
图6为本发明堆叠多颗芯片，并裸露堆叠芯片的结构示意图。
具体实施方式
为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明，其目的仅在于更好理解本发明的内容而非限制本发明的保护范围。实施例附图的结构中各组成部分未按正常比例缩放，故不代表实施例中各结构的实际相对大小。
一种薄型3D扇出晶圆级封装方法，包括如下步骤：
A.参见图1a，提供一载板100，所述载板具有第一表面101和与其相对的第二表面102，在所述载板的第一表面101形成至少一个向第二表面102延伸的凹槽104，和多个深度不大于凹槽的盲孔103。
载板一般使用硅晶圆，使用干法刻蚀或湿法刻蚀形成凹槽和盲孔。也可以使用玻璃圆片，相应地改变凹槽盲孔形成的方式，例如激光烧刻、化学蚀刻、机械加工等。盲孔为垂直孔，或者开口上大下小/上小下大的微斜孔。垂直盲孔深宽比大于5:1，盲孔直径可为10-80μm，深度为80-300μm。较优的，盲孔直径可为15-20μm，深度为80-150μm。
制作的盲孔深度小于凹槽深度10μm或以上。这样，在堆叠其他芯片时，可减少三维堆叠封装结构的尺寸，优选的，盲孔直径可为15-20μm，深度为80-130μm。凹槽深度100-150μm。若干凹槽成阵列排布，盲孔与凹槽的相对位置，依据不同需求做相应设计，凹槽制作可以与盲孔同时制作，也可以分开制作。若先做盲孔，后做凹槽，凹槽工艺的光刻，可以使用形成的盲孔，或者特定的盲孔作为标记，进行对位，解决凹槽位置精度问题。
参见图1b，在盲孔内壁及凹槽内壁沉积衬里201和介质层105。参见图1c，在所述盲孔103内填充金属材料202。
该金属材料用于电性导通盲孔首末两端。如载板为硅等半导体材质的晶圆，在填充金属材料前，需在盲孔内壁制作绝缘的衬里201，隔离金属材料与载板。盲孔内绝缘的衬里如氧化硅、氮化硅、聚合物或它们的组合的多层结构。氧化硅可采用高温等离子体增强化学气相沉积(PECVD)工艺保证质量，也可采用高温热氧化法(Thermal oxidation)制作较厚的高质量氧化硅，该方法可批量制作，工艺简单，也是生产中较为便宜的工艺。凹槽内至少底部要形成介质层，该介质层可与盲孔的衬里同时形成，材料相同，也可与盲孔衬里分开形成。优选的，凹槽内介质层与盲孔衬里通过热氧化法同时形成，工艺步骤简单，制程成本降低。
金属材料填充方式为电镀或化镀，可为单层或多层。多层金属材料如紧贴盲孔内壁衬里的阻挡层，一般为钛、氮化钛、钛钨或钽，和阻挡层外填充盲孔的导电金属，一般为铜。金属材料还可以为钛、铬、钨、铝、靶、金、锡、锡合金中的一种或多种。
盲孔内衬里及金属材料制备完成后，可用CMP将载板第一表面平坦化，使金属材料与载板表面齐平，便于其上制作绝缘层及金属重布线。
B.参见图2，取至少一芯片300通过粘结胶302粘结至凹槽底，其中芯片300的焊垫301面朝上，且芯片300的焊垫面与载板第一表面高度差不大于20μm；
芯片如电源管理芯片，微控制芯片，处理器芯片，功率放大器芯片，射频芯片，MEMS及传感器芯片，音频解码器，汽车电子等。粘结胶302可直接贴至芯片背面，或者贴至凹槽底部，或者整面覆盖凹槽内壁及载板第一表面。粘结胶材料可视实际应用需求灵活采用。既可以使用芯片粘结膜(DAF)，也可以使用点胶。如随后堆叠的芯片对温度不敏感，为改善芯片散热，可采用热传导率高的材料。如堆叠的芯片对温度敏感，为减少芯片对其的热影响，可采用较绝热的材料。
贴合时的精度，同样可以使用步骤A中形成的盲孔，或者特定的盲孔组成的标记，进行对位。同时在较先进制程中，为保证最高对准精度，可使用红外对准芯片表面的标记或对准于芯片背面预先制作的标记。贴合后的芯片与载板表面基本齐平，表面高度差不大于20μm。
C.参见图3a，用绝缘介质层填充芯片侧壁与凹槽之间的间隙，并制作连接焊垫或盲孔内金属材料的第一金属重布线501。
填充芯片侧壁与凹槽之间的间隙的绝缘介质层，可以使用压膜材料，也可以使用旋涂材料,进行真空填充。第一金属重布线从设计上可以分为三类：1)连接芯片焊垫和盲孔内金属材料(随后与堆叠芯片相连)，如图5所示；2)直接连接芯片焊垫至电性导出点焊盘；3)直接连接盲孔金属材料至电性导出点焊盘(随后与堆叠芯片相连)。
第一金属重布线制作的具体方法为，用第一绝缘层401覆盖芯片第一表面，在对应焊垫和盲孔内金属材料位置的第一绝缘层401上开口，并于第一绝缘层上制作第一金属重布线501，其中第一金属重布线连接焊垫和盲孔内金属材料，在所述第一金属重布线上面制作一层第一保护层601，在第一金属重布线预设电性导出点位置打开第一保护层，制备电性导出点焊盘；
参见图3b，由于衬里201和第一绝缘层401不是同时制作，两者连接处有一连接界面，可避免衬里和第一绝缘层同时制作，其连接拐角处，工艺质量差引起的可靠性降低。
D.参见图4a，对所述载板100第二表面102进行减薄，钝化，并暴露凹槽底部的介质层105和盲孔底部的金属材料202。
步骤D及其后工艺中，视载板厚度与翘曲程度而定，既可在独立载板上进行，也可先将载板临时键合至硅或玻璃或其他材料的载体上。载板减薄可为机械研磨、干法腐蚀、湿法腐蚀、或其组合。载板减薄至盲孔露出。随后使用不同方法和工序制作背面钝化层并使盲孔露出金属材料。至此，盲孔形成贯穿载板的硅通孔(TSV)。由于芯片位置覆盖有介质层，如氧化硅，氮化硅等，在背部减薄时，该介质层保护芯片不被刻蚀，盲孔平面低于介质平面，故介质层和盲孔平面形成台阶，为第二电性导出点提供部分容纳空间。
参见图4b，钝化层和金属材料的位置关系可以是钝化层高于金属材料，也可以是金属材料高于钝化层表面，也可以金属材料与钝化层齐平(未示出)。
之后，可以根据产品或设计需要，既可在TSV上直接制作第二电性导出点702，参见图4b；也可制作第二金属重布线502及第二保护层602后再在第二金属重布线上制作第二电性导出点702，参加图4c，第二电性导出点702如焊球或金属凸点。
系统设计中，部分TSV提供芯片与堆叠芯片之间的互联，部分TSV提供堆叠芯片与系统之间的互联。
在载板第一表面堆叠芯片时，将堆叠芯片的凸点与载板第一表面的第一电性导出点701对应放置，可使用热压键合，也可使用回流焊工艺，将两者键合互连。电性互连后，为增加可靠性，可配合点涂的非流动性底部填料(noflow underfill)或晶圆级底部填料(wafer-level underfill)，将第一电性导出点与凸点连接处、或者堆叠芯片与载板之间部分间隙填充。
堆叠完成后，在载板第一表面，对应第一电性导出点焊盘上设置第一电性导出点701。然后划片，将载板分离成单颗封装体，该封装体为直接裸露堆叠芯片的封装形式。
在其他实施例中，堆叠完成后，还可以分别对堆叠芯片进行底部填充(underfilling)和塑封(molding)，也可在一步工艺中使用塑封底部填料(moldableunderfill)，将载板上堆叠芯片包裹，参见图5。其中塑封料应选用CTE合适的材料，以平衡整个载板的翘曲。之后再在对应第一电性导出点焊盘上设置第一电性导出点，参见图5。然后划片，形成塑封堆叠芯片的封装体。
在其他实施例中，可堆叠多颗芯片，载板第二表面上形成有第二绝缘层402，第二绝缘层上形成有电连接硅通孔内金属材料的第二金属重布线502，参见图6，第二金属重布线上铺设有暴露其焊盘的第二保护层602；焊盘上形成有第二电性导出点702a,702b；第二电性导出点与两个堆叠芯片800a、800b的堆叠芯片电性导出点801a、801b电性连接。由于位于TSV平面的第二电性导出点702a与位于芯片背部的第二电性导出点702b不在同平面，第二电性导出点702b可为微凸点、焊料、导电胶等能连接电性的材料，连接堆叠芯片，以平衡第二电性导出点的高度差，实现堆叠芯片的水平放置。优选的，堆叠芯片800a、800b由塑封料900包裹。
如图5所示，一种薄型3D扇出封装结构，包括一硅基板100，所述硅基板具有第一表面和与其相对的第二表面，所述硅基板含有至少一硅通孔和至少一垂直的贯通槽，所述硅通孔中填充金属材料202，所述贯通槽内嵌入一焊垫面与硅基板第一表面齐平的芯片300，其他实施例中还可以为嵌入多个功能芯片。芯片侧面与贯通槽之间间隙由绝缘介质填充，芯片顶面上、载板第一表面上铺设绝缘介质，绝缘介质与衬里有一界面，参见图3b，硅基板第一表面设有第一金属重布线，第一金属重布线连接芯片焊垫、硅通孔内金属材料202；芯片背部凸起于硅基板第二表面，且芯片背面至少覆盖有介质层，硅通孔内金属材料低于介质层平面，且金属材料连接一第二电性导出点702，或者通过第二金属重布线连接一第二电性导出点702。所述第二电性导出点与至少一个堆叠芯片800连接，优选的堆叠芯片由塑封料900包裹。图5和图6中，为了区别，将所述芯片侧面与所述凹槽的侧壁之间、所述芯片顶面上、所述第一表面上形成的绝缘介质标记为第一绝缘层401，其上形成的金属重布线为第一金属重布线501，第一金属重布线上铺设有暴露其焊盘的第一保护层601，焊盘上形成有第一电性导出点701；将所述第二表面上形成的绝缘层标记为第二绝缘层402，其上形成的金属重布线为第二金属重布线502，参见图6，第二金属重布线上铺设有暴露其焊盘的第二保护层602；硅通孔内金属材料或焊盘上形成有第二电性导出点702；第二电性导出点与至少一个堆叠芯片800的堆叠芯片电性导出点801电性连接，比如，第二电性导出点702与堆叠芯片电性导出点801之间通过连接料连接在一起，堆叠芯片800由塑封料900包裹。
综上，本发明首先提供一载板，在载板上制作凹槽及深度小于凹槽的盲孔，在盲孔内壁沉积衬里，及凹槽至少底部沉积介质层，金属材料填充盲孔，并将芯片埋入该凹槽中，通过金属重布线连接芯片焊垫或者盲孔金属材料；然后，通过减薄载板第二表面，并暴露硅盲孔中的金属材料，以便形成贯通载板并导通外电路的硅通孔。金属重布线或金属材料上制备电性导出点，如焊球或金属凸点。堆叠芯片或者印刷电路板通过硅基板第一表面和第二表面的电性导出点与硅基板中埋入芯片焊垫的电性相连，实现3D封装中所需实现的特定功能。本发明先制作TSV及衬里，这样，载板上的材料单一，并且可采用便宜又高质量的热氧化硅，对孔深宽比限制较小，还有利于TSV的小型化，更好实现超高密度互联，解决了TSV衬里沉积质量问题，凹槽底部沉积介质层，可在背部减薄时，保护芯片不被刻蚀，载板减薄后，介质层与TSV孔的高度差可容纳部分第二电性导出点，从而降低了堆叠厚度。TSV中填满金属材料，无需再用其他聚合物填满，有利于整个封装可靠性的提高。凹槽光刻和贴片中都可使用TSV或TSV组成的标记进行对准，实现最高的TSV和芯片的相对对准精度。TSV形成中没有孔底过刻等工艺难点。
以上实施例是参照附图，对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本发明的实质的情况下，都落在本发明的保护范围之内。

Claims (13)

1.一种薄型3D扇出晶圆级封装方法，其特征在于，至少包括如下步骤：
A.提供一载板(1)，所述载板具有第一表面(101)和与其相对的第二表面(102)，在所述载板的第一表面(101)形成至少一个向第二表面(102)延伸的凹槽及至少一不深于凹槽的盲孔(103)，在凹槽至少底部铺设介质层(105)，在盲孔至少侧壁铺设衬里(201)，在所述盲孔(103)内填充金属材料(202)；
B.取至少一芯片(300)粘结至凹槽底，其中芯片(300)的焊垫(301)面朝上，且芯片(300)的焊垫面与载板第一表面高度差不大于20μm；
C.用绝缘介质层填充芯片侧壁与凹槽之间的间隙，并在载板第一表面制作连接焊垫或/和盲孔内金属材料的第一金属重布线(501)；
D.对所述载板(100)第二表面(102)进行减薄，钝化，并暴露凹槽底部的介质层和盲孔底部的金属材料。
2.根据权利要求1所述的薄型3D扇出晶圆级封装方法，其特征在于，所述载板为硅晶圆。
3.根据权利要求1所述的薄型3D扇出晶圆级封装方法，其特征在于，所述盲孔深度低于凹槽深度10μm或以上。
4.根据权利要求1或2所述的薄型3D扇出晶圆级封装方法，其特征在于，所述衬里或者凹槽底部的介质层，采用高温等离子体增强化学气相沉积或高温热氧化法制作。
5.根据权利要求1所述的薄型3D扇出晶圆级封装方法，其特征在于，步骤B中，粘贴芯片到凹槽底的对位方式包括：使用形成的盲孔或者制作的其他特定的盲孔作为标记对位，或使用红外对准芯片表面的标记，或对准芯片背面预先制作的标记对位。
6.根据权利要求1所述的薄型3D扇出晶圆级封装方法，其特征在于，步骤C中，第一金属重布线从设计上分为三类：连接芯片的焊垫和盲孔内金属材料至电性导出点焊盘，或直接连接芯片的焊垫至电性导出点焊盘，或直接连接盲孔金属材料至电性导出点焊盘。
7.根据权利要求1或2所述的薄型3D扇出晶圆级封装方法，其特征在于，步骤C具体方法为，用绝缘介质层填充芯片侧壁与凹槽之间的间隙，并覆盖芯片第一表面，在对应芯片的焊垫和盲孔内金属材料位置的绝缘介质层上开口，并于绝缘介质层上制作第一金属重布线(501)，其中第一金属重布线连接焊垫或/和盲孔内金属材料，在所述第一金属重布线上面制作一层第一保护层(601)，在第一金属重布线预设焊盘位置打开第一保护层，制备电性导出点焊盘。
8.根据权利要求1所述的薄型3D扇出晶圆级封装方法，其特征在于，步骤D中，在载板第二表面上制作第二金属重布线，连接盲孔露出的金属材料。
9.根据权利要求1所述的薄型3D扇出晶圆级封装方法，其特征在于，载板第一表面或/和第二表面连接至少一个堆叠芯片，或者连接系统电路板。
10.根据权利要求9所述的薄型3D扇出晶圆级封装方法，其特征在于，载板上的堆叠芯片由塑封料包裹。
11.一种薄型3D扇出封装结构，其特征在于，包括一硅基板，所述硅基板具有第一表面和与其相对的第二表面，所述硅基板含有至少一硅通孔和至少一垂直的贯通槽，所述硅通孔中填充金属材料，所述贯通槽内嵌入至少一焊垫面与硅基板第一表面齐平的芯片，芯片侧面与贯通槽之间的间隙由绝缘介质层填充，硅基板第一表面设有第一金属重布线，第一金属重布线连接芯片焊垫、硅通孔内金属材料；芯片背部凸起于硅基板第二表面，且芯片至少背面覆盖有介质层，硅通孔内金属材料低于介质层平面，且金属材料连接一第二电性导出点。
12.根据权利要求11所述的薄型3D扇出封装结构，其特征在于，所述硅基板第二表面金属材料通过第二金属重布线连接至所述第二电性导出点。
13.根据权利要求12所述的薄型3D扇出封装结构，其特征在于，所述第二金属重布线或/和所述属材料连接堆叠芯片，或者连接系统电路板。
CN201710608974.1A 2017-07-25 2017-07-25 薄型3d扇出封装结构及晶圆级封装方法 Active CN109300837B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710608974.1A CN109300837B (zh) 2017-07-25 2017-07-25 薄型3d扇出封装结构及晶圆级封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710608974.1A CN109300837B (zh) 2017-07-25 2017-07-25 薄型3d扇出封装结构及晶圆级封装方法

Publications (2)

Publication Number Publication Date
CN109300837A true CN109300837A (zh) 2019-02-01
CN109300837B CN109300837B (zh) 2023-10-20

Family

ID=65167677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710608974.1A Active CN109300837B (zh) 2017-07-25 2017-07-25 薄型3d扇出封装结构及晶圆级封装方法

Country Status (1)

Country Link
CN (1) CN109300837B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019179184A1 (zh) * 2018-03-21 2019-09-26 华为技术有限公司 一种封装结构及其制作方法、电子设备
CN110600383A (zh) * 2019-09-27 2019-12-20 中国电子科技集团公司第五十八研究所 一种2.5d硅基转接板封装方法及结构
CN110634848A (zh) * 2019-08-29 2019-12-31 上海先方半导体有限公司 一种多芯片堆叠封装结构及其制作方法
CN111081646A (zh) * 2019-12-25 2020-04-28 华进半导体封装先导技术研发中心有限公司 一种堆叠封装结构及其制造方法
CN111524467A (zh) * 2020-06-11 2020-08-11 厦门通富微电子有限公司 一种显示装置及其制备方法
CN111819689A (zh) * 2020-01-20 2020-10-23 深圳市汇顶科技股份有限公司 堆叠式的芯片、制造方法、图像传感器和电子设备
CN111952244A (zh) * 2020-08-24 2020-11-17 浙江集迈科微电子有限公司 一种柔性电路板侧壁互联工艺
CN111968942A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种转接板侧壁互联射频模组的互联工艺
CN112670278A (zh) * 2020-12-23 2021-04-16 成都海光集成电路设计有限公司 一种芯片封装结构及芯片封装方法
WO2022251986A1 (zh) * 2021-05-29 2022-12-08 华为技术有限公司 芯片封装结构、其制备方法及终端设备
WO2023104095A1 (en) * 2021-12-08 2023-06-15 Tongfu Microelectronics Co., Ltd. Fan-out packaging method and packaging structure of stacked chips thereof
WO2024040565A1 (zh) * 2022-08-26 2024-02-29 京东方科技集团股份有限公司 封装基板及其制备方法和功能基板及其制备方法
CN111819689B (zh) * 2020-01-20 2024-05-31 深圳市汇顶科技股份有限公司 堆叠式的芯片、制造方法、图像传感器和电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783796A (zh) * 2016-12-07 2017-05-31 华进半导体封装先导技术研发中心有限公司 一种芯片封装结构及其制备方法
CN207149555U (zh) * 2017-07-25 2018-03-27 华天科技（昆山）电子有限公司 薄型3d扇出封装结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783796A (zh) * 2016-12-07 2017-05-31 华进半导体封装先导技术研发中心有限公司 一种芯片封装结构及其制备方法
CN207149555U (zh) * 2017-07-25 2018-03-27 华天科技（昆山）电子有限公司 薄型3d扇出封装结构

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019179184A1 (zh) * 2018-03-21 2019-09-26 华为技术有限公司 一种封装结构及其制作方法、电子设备
CN110634848A (zh) * 2019-08-29 2019-12-31 上海先方半导体有限公司 一种多芯片堆叠封装结构及其制作方法
CN110600383A (zh) * 2019-09-27 2019-12-20 中国电子科技集团公司第五十八研究所 一种2.5d硅基转接板封装方法及结构
CN111081646A (zh) * 2019-12-25 2020-04-28 华进半导体封装先导技术研发中心有限公司 一种堆叠封装结构及其制造方法
CN111081646B (zh) * 2019-12-25 2021-08-10 华进半导体封装先导技术研发中心有限公司 一种堆叠封装结构及其制造方法
CN111819689A (zh) * 2020-01-20 2020-10-23 深圳市汇顶科技股份有限公司 堆叠式的芯片、制造方法、图像传感器和电子设备
CN111819689B (zh) * 2020-01-20 2024-05-31 深圳市汇顶科技股份有限公司 堆叠式的芯片、制造方法、图像传感器和电子设备
CN111524467A (zh) * 2020-06-11 2020-08-11 厦门通富微电子有限公司 一种显示装置及其制备方法
CN111524467B (zh) * 2020-06-11 2022-06-21 厦门通富微电子有限公司 一种显示装置及其制备方法
CN111968942B (zh) * 2020-08-24 2023-08-04 浙江集迈科微电子有限公司 一种转接板侧壁互联射频模组的互联工艺
CN111952244A (zh) * 2020-08-24 2020-11-17 浙江集迈科微电子有限公司 一种柔性电路板侧壁互联工艺
CN111968942A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种转接板侧壁互联射频模组的互联工艺
CN112670278A (zh) * 2020-12-23 2021-04-16 成都海光集成电路设计有限公司 一种芯片封装结构及芯片封装方法
WO2022251986A1 (zh) * 2021-05-29 2022-12-08 华为技术有限公司 芯片封装结构、其制备方法及终端设备
WO2023104095A1 (en) * 2021-12-08 2023-06-15 Tongfu Microelectronics Co., Ltd. Fan-out packaging method and packaging structure of stacked chips thereof
WO2024040565A1 (zh) * 2022-08-26 2024-02-29 京东方科技集团股份有限公司 封装基板及其制备方法和功能基板及其制备方法

Also Published As

Publication number Publication date
CN109300837B (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
CN109300837A (zh) 薄型3d扇出封装结构及晶圆级封装方法
CN207149555U (zh) 薄型3d扇出封装结构
US8466542B2 (en) Stacked microelectronic assemblies having vias extending through bond pads
US20180182727A1 (en) Embedded silicon substrate fan-out type packaging structure and manufacturing method therefor
US7354798B2 (en) Three-dimensional device fabrication method
TW504798B (en) Process for making fine pitch connections between devices and structure made by the process
EP1573799B1 (en) Three-dimensional device fabrication method
US8253229B2 (en) Semiconductor package and stacked layer type semiconductor package
US8461691B2 (en) Chip-packaging module for a chip and a method for forming a chip-packaging module
US10446526B2 (en) Face-to-face semiconductor assembly having semiconductor device in dielectric recess
CN106356339A (zh) 晶片封装体及其制造方法
KR20110048733A (ko) 재배선 및 ｔｓｖ를 이용한 적층 칩 패키지
WO2021018014A1 (zh) 一种基于tsv的多芯片的封装结构及其制备方法
TW201803018A (zh) 半導體裝置及製造半導體裝置之方法
CN111128914A (zh) 一种低翘曲的多芯片封装结构及其制造方法
US9093456B2 (en) Stack of semiconductor structures and corresponding manufacturing method
CN104538416A (zh) 高可靠性全封闭cmos影像传感器结构及其制作方法
CN110970397A (zh) 一种堆叠封装结构及其制备方法
CN110867429A (zh) 一种tsv转接板互连结构
WO2024021356A1 (zh) 高深宽比tsv电联通结构及其制造方法
CN111081646A (zh) 一种堆叠封装结构及其制造方法
CN115527961A (zh) 带有散热板的多芯片互连封装结构及其制备方法
CN106373939B (zh) 一种封装基板的结构及其封装方法
CN114883251A (zh) 一种直孔硅通孔的介质层填充方法
US7851256B2 (en) Method of manufacturing chip-on-chip semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant