CN114883251A - 一种直孔硅通孔的介质层填充方法 - Google Patents
一种直孔硅通孔的介质层填充方法 Download PDFInfo
- Publication number
- CN114883251A CN114883251A CN202210464883.6A CN202210464883A CN114883251A CN 114883251 A CN114883251 A CN 114883251A CN 202210464883 A CN202210464883 A CN 202210464883A CN 114883251 A CN114883251 A CN 114883251A
- Authority
- CN
- China
- Prior art keywords
- silicon
- dielectric layer
- hole
- wafer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
Abstract
本发明涉及一种直孔硅通孔的介质层填充方法,包括:将晶圆的背面减薄,并制作硅通孔;在晶圆的背面以及硅通孔内形成绝缘层,并去除位于硅通孔的底部的绝缘层;在硅通孔内和绝缘层上形成金属布线;以及通过真空压膜或真空涂胶工艺在硅通孔内和晶圆上形成介质层。通过该方法,可以有效保护直孔硅通孔内壁的金属层,增强芯片的可靠性,同时由于硅通孔内有介质层填充,晶圆表面相对平整,容易实现多层再布线结构,而不会出现线路不连续的问题。
Description
技术领域
本发明涉及半导体封装技术领域,尤其涉及一种直孔硅通孔的介质层填充方法。
背景技术
图像传感器、MEMS和指纹类芯片等多类相关产品广泛应用于消费类电子产品上。随着消费类电子产品性能的提升,要求这类电子产品越来越小,厚度越来越薄,这就驱动芯片封装尺寸越来越小,厚度越来越薄,使传统的单芯片打线封装形式在很大程度上受到了制约。基于晶圆级硅通孔技术的封装,具有成本低、封装尺寸小、封装高度低、可靠性高等优势。
在有源晶圆的背面制作TSV(Through-Silicon-Via,硅通孔),并引出线路,被称为后通孔(Via-last TSV)技术。该方案的明显优势是可以不改变现有的集成电路设计,相比晶圆厂的中通孔(Via-middle TSV)工艺,其成本可以下降约10%。
目前常用的Via-last TSV技术,一般刻蚀倾斜的硅通孔,倾斜角度从60°到85°之间,然后通过TSV引出线路互连。图1示出了根据现有技术的滤波器中的倾斜硅通孔的截面图。图2示出了根据现有技术的指纹识别芯片中的倾斜硅通孔的截面图。
但是这种常用的Via-last TSV方案有一个显著的缺点,倾斜孔占用一定的空间,如果电极之间间距不足,无法实现线路引出。
使用直孔硅通孔进行封装,可以提高封装密度,但是在硅通孔内部金属填充后,由于硅通孔角度过大,金属表面很难使用介质层进行保护。图3示出了根据现有技术的直孔硅通孔的截面图。介质层采用常规的旋涂方法制作,由于硅通孔孔内存在空气,介质层无法彻底进入硅通孔孔内。经过烘烤后,硅通孔孔内的空气会冲破表面的介质层,导致硅通孔内金属和外部空气直接接触,从而可能发生腐蚀等问题。
发明内容
本发明的任务是提供一种直孔硅通孔的介质层填充方法,通过该方法,可以有效保护直孔硅通孔内壁的金属层,增强芯片的可靠性,同时由于硅通孔内有介质层填充,晶圆表面相对平整,容易实现多层再布线结构,而不会出现线路不连续的问题。
针对现有技术中存在的问题,本发明提供一种直孔硅通孔的介质层填充方法来解决,包括:
将晶圆的背面减薄,并制作硅通孔;
在晶圆的背面以及硅通孔内形成绝缘层,并去除位于硅通孔的底部的绝缘层;
在硅通孔内和绝缘层上形成金属布线;以及
通过真空压膜或真空涂胶工艺在硅通孔内和晶圆上形成介质层。
进一步地,还包括:光刻介质层形成线路图形;以及
在线路图形电镀金属形成凸点下金属化层,并在凸点下金属化层上布置焊球。
进一步地,通过真空压膜工艺形成所述介质层时,使用真空压膜机,将晶圆固定在真空压膜机的机台上,然后抽真空,加热晶圆表面的介质层材料,使介质层材料的流动性增加,并对气囊施加压力,介质层材料保留在晶圆的表面,同时介质层材料填充入硅通孔内。
进一步地,通过真空涂胶工艺形成所述介质层时,将晶圆固定在机台上,抽真空,然后旋涂介质层材料,介质层材料保留在晶圆的表面,同时介质层材料填充入硅通孔内。
进一步地,通过等离子体增强化学气相沉积在所述晶圆的背面以及所述硅通孔内沉积无机材料以形成绝缘层,然后通过刻蚀去除位于硅通孔的底部的绝缘层,露出管脚。
进一步地,形成所述金属布线时,先在所述硅通孔的内壁和底部以及位于所述晶圆的背面的绝缘层上电镀金属层,然后刻蚀金属层形成所述金属布线。
进一步地,所述金属布线与所述管脚电连接。
进一步地,所述凸点下金属化层与所述金属布线电连接。
进一步地,所述硅通孔为直孔。
本发明至少具有下列有益效果:本发明公开的一种直孔硅通孔的介质层填充方法,通过真空压膜工艺或真空涂胶工艺在直孔硅通孔内填充介质层,可以有效解决直孔硅通孔内壁的金属层的保护问题,增强芯片的可靠性,同时由于硅通孔内有介质层填充,晶圆表面相对平整,不存在巨大的孔洞,容易实现多层再布线结构,而不会出现线路不连续的问题。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征,将参考附图来呈现本发明的各实施例的更具体的描述。可以理解,这些附图只描绘本发明的典型实施例,因此将不被认为是对其范围的限制。在附图中,为了清楚明了,相同或相应的部件将用相同或类似的标记表示。
图1示出了根据现有技术的滤波器中的倾斜硅通孔的截面图;
图2示出了根据现有技术的指纹识别芯片中的倾斜硅通孔的截面图;
图3示出了根据现有技术的直孔硅通孔的截面图;
图4示出了根据本发明的一个实施例的一种直孔硅通孔的介质层填充方法的流程图;
图5A至图5F示出了根据本发明一个实施例的一种介质层填充的直孔硅通孔的形成过程示意图;
图6示出了根据本发明一个实施例的采用直孔硅通孔的介质层填充方法填充后的硅通孔的截面图;以及
图7示出了根据本发明一个实施例的具有直孔硅通孔的介质层填充方法填充的硅通孔的晶圆的俯视图。
具体实施方式
应当指出,各附图中的各组件可能为了图解说明而被夸大地示出,而不一定是比例正确的。
在本发明中,各实施例仅仅旨在说明本发明的方案,而不应被理解为限制性的。
在本发明中,除非特别指出,量词“一个”、“一”并未排除多个元素的场景。
在此还应当指出,在本发明的实施例中,为清楚、简单起见,可能示出了仅仅一部分部件或组件,但是本领域的普通技术人员能够理解,在本发明的教导下,可根据具体场景需要添加所需的部件或组件。
在此还应当指出,在本发明的范围内,“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等,而是允许一定的合理误差,也就是说,所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。
在此还应当指出,在本发明的描述中,术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是明示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为明示或暗示相对重要性。
另外,本发明的实施例以特定顺序对工艺步骤进行描述,然而这只是为了方便区分各步骤,而并不是限定各步骤的先后顺序,在本发明的不同实施例中,可根据工艺的调节来调整各步骤的先后顺序。
图4示出了根据本发明的一个实施例的一种直孔硅通孔的介质层填充方法的流程图;图5A至图5F示出了根据本发明一个实施例的一种介质层填充的直孔硅通孔的形成过程示意图。
如图4所示,一种直孔硅通孔的介质层填充方法包括:
在步骤S1,如图5A所示,在晶圆101的正面键合载片102。载片一般为单晶硅片,载片还可选择其他材料,如玻璃载片、有机基板、金属基板、陶瓷基板、有机基板与金属基板复合的基板,或者其他类似材料也可以。本领域的技术人员应该理解,只要具有特定强度的平整表面,即可作为本发明的载片。
在步骤S2,如图5B所示,将晶圆101的背面减薄,并制作硅通孔103。在本发明的一个实施例中,通过刻蚀在晶圆101的背面制作硅通孔103,露出管脚104。在此,硅通孔103为直孔。硅通孔103的直径在5微米到1毫米的范围内。
在步骤S3,如图5C所示,在晶圆101的背面以及硅通孔103内形成绝缘层105,并去除位于硅通孔101的底部的绝缘层。在本发明的一个实施例中,通过等离子体增强化学气相沉积方法在晶圆101的背面以及硅通孔103内沉积无机材料形成绝缘层105,然后通过刻蚀去除位于硅通孔103的底部的绝缘层,露出管脚104。绝缘层105可以是二氧化硅等无机材料,还可以是有机材料。
在步骤S4,如图5D所示,在硅通孔103内和绝缘层105上形成金属布线106。金属布线层106与管脚104电连接。形成金属布线106时,先在硅通孔103的内壁和底部以及位于晶圆101的背面的绝缘层105上电镀一定厚度的金属层,然后刻蚀金属层形成金属布线106。
在步骤S5,如图5E所示,在硅通孔103内和晶圆101上形成介质层107,并光刻介质层107形成线路图形108。介质层107将硅通孔103填满。具体的,通过真空压膜或真空涂胶工艺在硅通孔103内和晶圆101上形成介质层107,并通过光刻去除位于部分金属布线106上的介质层,露出部分金属布线106,形成线路图形108。
采用真空压膜工艺形成介质层107时,使用真空压膜机,把晶圆101固定在真空压膜机的机台上,然后抽真空,加热晶圆101表面的介质材料,介质材料的流动性增加。对气囊施加压力,介质材料保留在晶圆101表面,同时介质材料填充入硅通孔103内。
采用真空涂胶工艺形成介质层107时,把晶圆101固定在机台上,抽真空,然后旋涂介质层材料,介质层材料保留在晶圆101表面,同时介质层材料填充入硅通孔103内。
可选的,在步骤S6,如图5F所示,在线路图形108电镀金属形成凸点下金属化层109,并在凸点下金属化层109上布置焊球110。通过植球工艺在凸点下金属化层109上布置BGA球110。凸点下金属化层109与金属布线106电连接。
图6示出了根据本发明一个实施例的采用直孔硅通孔的介质层填充方法填充后的硅通孔的截面图;图7示出了根据本发明一个实施例的具有直孔硅通孔的介质层填充方法填充的硅通孔的晶圆的俯视图。
如图6所示,采用该直孔硅通孔的介质层填充方法填充硅通孔后,硅通孔内不存在空气,介质层能够充满硅通孔,保护了硅通孔内的金属,防止硅通孔内的金属与外界空气接触。
如图7所示,采用该直孔硅通孔的介质层填充方法填充硅通孔后,由于硅通孔内有介质层填充,晶圆200的表面相对平整,没有巨大的孔洞,能够在晶圆表面布置多层金属再布线结构201,而且金属再布线结构201的线路连续,不会出现线路断裂的问题。
本发明至少具有下列有益效果:本发明公开的一种直孔硅通孔的介质层填充方法,通过真空压膜工艺或真空涂胶工艺在直孔硅通孔内填充介质层,可以有效解决直孔硅通孔内壁的金属层的保护问题,增强芯片的可靠性,同时由于硅通孔孔内有介质层填充,晶圆表面相对平整,不存在巨大的孔洞,容易实现多层再布线结构,而不会出现线路不连续的问题。
虽然本发明的一些实施方式已经在本申请文件中予以了描述,但是本领域技术人员能够理解,这些实施方式仅仅是作为示例示出的。本领域技术人员在本发明的教导下可以想到众多的变型方案、替代方案和改进方案而不超出本发明的范围。所附权利要求书旨在限定本发明的范围,并藉此涵盖这些权利要求本身及其等同变换的范围内的方法和结构。
Claims (9)
1.一种直孔硅通孔的介质层填充方法,包括:
将晶圆的背面减薄,并制作硅通孔;
在晶圆的背面以及硅通孔内形成绝缘层,并去除位于硅通孔的底部的绝缘层;
在硅通孔内和绝缘层上形成金属布线;以及
通过真空压膜或真空涂胶工艺在硅通孔内和晶圆上形成介质层。
2.根据权利要求1所述的直孔硅通孔的介质层填充方法,其特征在于,还包括:光刻介质层形成线路图形;以及
在线路图形电镀金属形成凸点下金属化层,并在凸点下金属化层上布置焊球。
3.根据权利要求1所述的直孔硅通孔的介质层填充方法,其特征在于,通过真空压膜工艺形成所述介质层时,使用真空压膜机,将晶圆固定在真空压膜机的机台上,然后抽真空,加热晶圆表面的介质层材料,使介质层材料的流动性增加,并对气囊施加压力,使得介质层材料保留在晶圆的表面,同时介质层材料填充入硅通孔内。
4.根据权利要求1所述的直孔硅通孔的介质层填充方法,其特征在于,通过真空涂胶工艺形成所述介质层时,将晶圆固定在机台上,抽真空,然后旋涂介质层材料,使得介质层材料保留在晶圆的表面,同时介质层材料填充入硅通孔内。
5.根据权利要求1所述的直孔硅通孔的介质层填充方法,其特征在于,通过等离子体增强化学气相沉积在所述晶圆的背面以及所述硅通孔内沉积无机材料以形成绝缘层,然后通过刻蚀去除位于硅通孔的底部的绝缘层,露出管脚。
6.根据权利要求1所述的直孔硅通孔的介质层填充方法,其特征在于,形成所述金属布线时,先在所述硅通孔的内壁和底部以及位于所述晶圆的背面的绝缘层上电镀金属层,然后刻蚀金属层形成所述金属布线。
7.根据权利要求5所述的直孔硅通孔的介质层填充方法,其特征在于,所述金属布线与所述管脚电连接。
8.根据权利要求1所述的直孔硅通孔的介质层填充方法,其特征在于,所述凸点下金属化层与所述金属布线电连接。
9.根据权利要求1所述的直孔硅通孔的介质层填充方法,其特征在于,所述硅通孔为直孔。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210464883.6A CN114883251A (zh) | 2022-04-29 | 2022-04-29 | 一种直孔硅通孔的介质层填充方法 |
PCT/CN2023/081818 WO2023207399A1 (zh) | 2022-04-29 | 2023-03-16 | 一种直孔硅通孔的介质层填充方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210464883.6A CN114883251A (zh) | 2022-04-29 | 2022-04-29 | 一种直孔硅通孔的介质层填充方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114883251A true CN114883251A (zh) | 2022-08-09 |
Family
ID=82674550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210464883.6A Pending CN114883251A (zh) | 2022-04-29 | 2022-04-29 | 一种直孔硅通孔的介质层填充方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN114883251A (zh) |
WO (1) | WO2023207399A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023207399A1 (zh) * | 2022-04-29 | 2023-11-02 | 华进半导体封装先导技术研发中心有限公司 | 一种直孔硅通孔的介质层填充方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101483149B (zh) * | 2009-02-13 | 2010-08-04 | 华中科技大学 | 一种硅通孔互连结构的制备方法 |
CN102270603B (zh) * | 2011-08-11 | 2013-12-04 | 北京大学 | 一种硅通孔互连结构的制作方法 |
CN103441097B (zh) * | 2013-08-28 | 2015-08-05 | 华进半导体封装先导技术研发中心有限公司 | 一种深孔底部氧化硅绝缘层的刻蚀方法 |
CN105489550B (zh) * | 2016-01-11 | 2018-08-31 | 华天科技(昆山)电子有限公司 | 低成本晶圆级芯片尺寸硅通孔互连结构及其制备方法 |
CN105655320B (zh) * | 2016-01-11 | 2019-08-02 | 华天科技(昆山)电子有限公司 | 低成本芯片背部硅通孔互连结构及其制备方法 |
CN114883251A (zh) * | 2022-04-29 | 2022-08-09 | 华进半导体封装先导技术研发中心有限公司 | 一种直孔硅通孔的介质层填充方法 |
-
2022
- 2022-04-29 CN CN202210464883.6A patent/CN114883251A/zh active Pending
-
2023
- 2023-03-16 WO PCT/CN2023/081818 patent/WO2023207399A1/zh unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023207399A1 (zh) * | 2022-04-29 | 2023-11-02 | 华进半导体封装先导技术研发中心有限公司 | 一种直孔硅通孔的介质层填充方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2023207399A1 (zh) | 2023-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11302616B2 (en) | Integrated interposer solutions for 2D and 3D IC packaging | |
US8709865B2 (en) | Fabrication method of packaging substrate having through-holed interposer embedded therein | |
US10475726B2 (en) | Low CTE component with wire bond interconnects | |
US7550835B2 (en) | Chip stack package utilizing a dummy pattern die between stacked chips for reducing package size | |
KR20080038035A (ko) | 반도체 패키지 및 적층형 반도체 패키지 | |
US20070249153A1 (en) | Chip structure with half-tunneling electrical contact to have one electrical contact formed on inactive side thereof and method for producing the same | |
US7071569B2 (en) | Electrical package capable of increasing the density of bonding pads and fine circuit lines inside a interconnection | |
US20120146216A1 (en) | Semiconductor package and fabrication method thereof | |
JP2013098526A (ja) | ビアホール中間層が埋め込まれたパッケージ基板及びその製造方法 | |
WO2021018014A1 (zh) | 一种基于tsv的多芯片的封装结构及其制备方法 | |
US20230033515A1 (en) | Semiconductor device package and method for manufacturing the same | |
TWI781101B (zh) | 包括互連結構之半導體系統及裝置封裝 | |
US10403570B2 (en) | Method for fabricating electronic package | |
KR20010018694A (ko) | 3차원 적층 칩 패키지 제조 방법 | |
US20140157593A1 (en) | Method of making hybrid wiring board with built-in stopper, interposer and build-up circuitry | |
US20220359355A1 (en) | Giga interposer integration through chip-on-wafer-on-substrate | |
CN114883251A (zh) | 一种直孔硅通孔的介质层填充方法 | |
US20130256915A1 (en) | Packaging substrate, semiconductor package and fabrication method thereof | |
CN111799188B (zh) | 一种利用tsv和tgv的减薄晶圆封装工艺 | |
US20230352467A1 (en) | Packaging structure and packaging method | |
JP5171726B2 (ja) | 半導体装置 | |
TWI773400B (zh) | 半導體元件及其製造方法 | |
US20240030187A1 (en) | Semiconductor package and method of manufacturing semiconductor package | |
CN116525463A (zh) | 一种多层堆叠垂直互连结构及其形成方法 | |
CN112687618A (zh) | 一种晶圆的封装方法及晶圆封装组件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |