CN107564880A - 一种扇出型封装器件 - Google Patents
一种扇出型封装器件 Download PDFInfo
- Publication number
- CN107564880A CN107564880A CN201710740418.XA CN201710740418A CN107564880A CN 107564880 A CN107564880 A CN 107564880A CN 201710740418 A CN201710740418 A CN 201710740418A CN 107564880 A CN107564880 A CN 107564880A
- Authority
- CN
- China
- Prior art keywords
- layer
- wiring layer
- pad
- basic unit
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
本发明公开了一种扇出型封装器件,所述器件包括:中介板,所述中介板包括基底、位于基底一侧的布线区,其中,所述基底形成有孔洞,所述孔洞内包括导电层,所述布线区与所述孔洞内的所述导电层一端电连接;封装基板,所述封装基板包括硅晶圆基层、焊盘及第一再布线层,所述焊盘设置于所述硅晶圆基层一侧,所述第一再布线层设置于所述硅晶圆基层的另一侧,其中,所述焊盘和所述第一再布线层电连接;芯片;其中,所述芯片和所述中介板的所述布线区电连接,所述封装基板与所述导电层的另一端电连接,进而使得所述芯片与所述封装基板的所述焊盘电连接。通过上述方式,本发明所提供的实施方式能够提高扇形封装精度,防止芯片发生偏移。
Description
技术领域
本发明涉及半导体封装技术领域,特别是涉及一种扇出型封装器件。
背景技术
随着半导体技术的发展,芯片的尺寸越来越小,芯片表面的I/O(输入/输出)引脚密度也越来越高,扇出型封装应运而生,扇出型封装将芯片高密度的I/O引脚扇出为低密度的封装引脚。
目前,现有的扇出型封装方法包括如下流程:提供载板,在载板上贴附一层双面胶膜,将芯片的正面贴附在胶膜上,将芯片进行塑封后,剥离胶膜和载板,在芯片的正面形成再布线层、植球、切割。
本发明的发明人在长期研究过程中发现,上述扇出型封装方法将芯片直接连接在封装基板上,封装基板节点间距较大,不能契合高精度的芯片;其次,扇出型封装方法中由于采用了胶膜,在芯片塑封时温度变化使得胶膜发生伸缩、塑封时由于塑封材料、芯片和载板的热膨胀系数(CTE)不同发生翘曲等情况,导致芯片在塑封时产生偏移,芯片的偏移导致后续制程如光刻对位发生困难。
发明内容
本发明主要解决的技术问题是提供一种扇出型封装器件,能够提高扇形封装精度,防止芯片发生偏移。
为解决上述技术问题,本发明采用的一个技术方案是:提供一种扇出型封装器件,所述器件包括:中介板,所述中介板包括基底、位于基底一侧的布线区,其中,所述基底形成有孔洞,所述孔洞内包括导电层,所述布线区与所述孔洞内的所述导电层一端电连接;封装基板,所述封装基板包括硅晶圆基层、焊盘及第一再布线层,所述焊盘设置于所述硅晶圆基层一侧,所述第一再布线层设置于所述硅晶圆基层的另一侧,其中,所述焊盘和所述第一再布线层电连接;芯片;其中,所述芯片和所述中介板的所述布线区电连接,所述封装基板与所述导电层的另一端电连接,进而使得所述芯片与所述封装基板的所述焊盘电连接。
本发明的有益效果是:区别于现有技术的情况,本发明所采用的扇出型封装器件中包括芯片、中介板和封装基板,芯片和封装基板之间通过一中介板连接,芯片与中介板的布线区连接,中介板的布线区节点间距较窄,可以提高封装精度;另一方面,芯片与中介板的布线区电连接,从而避免采用胶膜的封装方法导致的芯片在塑封时温度变化导致的胶膜伸缩、塑封时由于塑封材料、芯片和载板的热膨胀系数(CTE)不同发生翘曲等情况,导致芯片在塑封时产生偏移的情况;再一方面,封装基板包括硅晶圆基层,硅晶圆基层的导热性较好,从而有利于扇出型封装器件的散热。
附图说明
图1是本发明扇出型封装方法一实施方式的流程示意图;
图2是图1中中介板一实施方式的结构示意图;
图3是半导体封装领域晶圆一实施方式的俯视图;
图4是图1中封装基板的硅晶圆基层形成硅通孔一实施方式的结构示意图;
图5是图1中提供封装基板一实施方式的流程示意图;
图6是图5中S201-S214对应的封装基板一实施方式的结构示意图;
图7是图1中提供封装基板另一实施方式的流程示意图;
图8是图7中S301-S307对应的封装基板一实施方式的结构示意图;
图9是图1中提供封装基板另一实施方式的流程示意图;
图10是图9中S407-S419对应的封装基板一实施方式的结构示意图;
图11是本发明扇出型封装一实施方式的流程示意图;
图12是图11中S502-S506对应的封装器件一实施方式的结构示意图;
图13是图11中步骤S506对应的封装器件另一实施方式的结构示意图;
图14是本发明扇出型封装方法一实施方式的结构示意图;
图15是图14中步骤S602-5606对应的封装器件一实施方式的结构示意图;
图16是图14中步骤S606对应的封装器件另一实施方式的结构示意图;
图17是本发明扇出型封装器件一实施方式的结构示意图;
图18是本发明扇出型封装器件另一实施方式的结构示意图;
图19是本发明扇出型封装器件另一实施方式的结构示意图;
图20为本发明扇出型封装器件另一实施方式的结构示意图。
具体实施方式
请参阅图1,图1为本发明扇出型封装方法一实施方式的流程示意图,该方法包括:
S101:提供中介板、封装基板,中介板包括基底、位于基底一侧的布线区,其中,基底形成有孔洞,孔洞内包括导电层,布线区与孔洞内的导电层一端电连接;封装基板包括硅晶圆基层、焊盘及第一再布线层,焊盘设置于硅晶圆基层一侧,第一再布线层设置于硅晶圆基层的另一侧,其中,焊盘和第一再布线层电连接;
在一个应用场景中,如图2所示,图2为图1中介板一实施方式的结构示意图。本发明所采用的中介板可为市面上直接售卖的。中介板1包括基底10和位于基底10一侧的布线区12;基底10的材质为为硅、玻璃、陶瓷等;基底10包括孔洞100,在本实施例中,孔洞100贯穿基底10(如图2a所示),在其他实施例中,孔洞也可不贯穿基底(如图2b所示);孔洞100内包括导电层1000,导电层1000的材质为金属,例如,金、铜、铂等,可通过化学气相沉积的方式形成;在其他实施例中,孔洞100内可能还包括一绝缘层1002和种子层1004,绝缘层1002的材质为氧化物、氮化物或者氮氧化物,种子层1004的材质为铝、金、铜、铂等;在另一个实施例中,孔洞100与布线区12接触的一端还包括第一金属垫1006,第一金属垫1006与孔洞100内的导电层1000电连接。布线区12包括绝缘层120和位于绝缘层120内的再布线层122;绝缘层12的材质为氧化物、氮化物或者氮氧化物;再布线层122的材质为金属,再布线层122与孔洞100内的导电层电连接,其材质为铜、钛等;在其他实施例中,布线区12还包括第二金属垫124,第二金属垫124可以比第一金属垫1006或孔洞100更密集的布置,第二金属垫124后期可以与芯片电连接,当芯片与第二金属垫124电连接时,可以提高其封装精度。
在一个应用场景中,封装基板的硅晶圆基层可以直接设置有焊盘,如图3所示,图3为半导体封装领域晶圆一实施方式的俯视图。该晶圆20包括基层220和焊盘200,基层220设有正面及背面,焊盘200形成于基层220的正面,相对地,后续第一再布线层形成于基层120的背面;在本实施例中,基层120的材质为硅,由于硅的导热性较好,因此可以增强后续扇出型封装器件的散热性能。
具体地,上述步骤S101中提供封装基板包括:提供设有焊盘的硅晶圆基层,即提供如图3中的晶圆20;在硅晶圆基层相对设置的两侧分别形成第一再布线层和第二再布线层,第二再布线层形成于焊盘之上且电连接焊盘,即在如图3所示的基层220的正面的焊盘200上形成第二再布线层,在基层220的背面形成第一再布线层。
由于硅晶圆基层本身导电性较差,因此为达到焊盘与第一再布线层电连接的目的,在一个实施方式中,在形成第一再布线层之前包括设置硅晶圆基层的状态使其具有焊盘的一侧位于下方;在硅晶圆基层的背对焊盘的位置形成硅通孔。请参阅图4,硅晶圆基层30具有焊盘33的一面朝下,利用等离子刻蚀的方式在硅晶圆基层30背对焊盘33的一侧的对应焊盘33的位置形成硅通孔34,在其他实施例中,也可采用其他方式形成硅通孔或采用其他方式将焊盘与第一再布线层电连接;在一个应用场景中,硅通孔34的侧边a与硅晶圆基层30的一侧边b之间的夹角为60-80°(例如,60°、70°、80°等),硅通孔34的深宽比小于10:1,即h/d<10(例如,h/d=0.5、3、5、8、9等)。
S102:将芯片与中介板的布线区电连接,将封装基板与导电层的另一端电连接,以使得芯片与封装基板的焊盘电连接;
具体地,在一个实施方式中,上述步骤S102包括:芯片和封装基板位于中介板的相背两侧,将芯片与中介板的布线区电连接,将封装基板的第二再布线层与中介板的孔洞内的导电层的另一端电连接,以使得芯片与封装基板的焊盘电连接;在一个应用场景中,芯片表面设置有金属凸点,芯片通过金属凸点与布线区回流焊接,例如,芯片可以通过金属凸点与布线区12的第二金属垫124(如图2所示)回流焊接。
在另一个实施方式中,步骤S101中所提供的中介板的孔洞贯穿基底(如图2a所示),步骤S102中将封装基板与导电层的另一端电连接包括:在孔洞背向布线区的一侧植第一焊球,将第一焊球与封装基板电连接,在一个应用场景中,第一焊球与封装基板的第二再布线层电连接。
在又一个实施方式中,步骤S101中所提供的中介板的孔洞非贯穿基底(如图2a所示),步骤S102中将封装基板与导电层的另一端电连接包括:研磨中介板的基底,以使得孔洞露出;在露出的孔洞背向布线区的一侧植第一焊球,将第一焊球与封装基板电连接,在一个应用场景中,第一焊球与封装基板的第二再布线层电连接。
下面,首先以几个具体的实施例就上述封装方法中提供封装基板作详细描述。
在第一个实施例中,请参阅图5,图5为图1中提供封装基板一实施方式的流程示意图;该方法包括:
S201:提供设置有焊盘的硅晶圆基层;具体地,请结合图6a,在一个应用场景中,封装基板包括直接设置有焊盘42的硅晶圆基层40,即一般封测厂直接可以拿到的晶圆;
S202:在硅晶圆基层设置有焊盘的一侧形成第一钝化层,并在第一钝化层对应焊盘的位置设置第一开口;具体地,请结合图6b,在一个实施方式中,首先在硅晶圆基层40的表面涂覆一层钝化层44,接着通过曝光显影或者其他手段将钝化层44对应焊盘42的位置形成第一开口440,使得焊盘42露出;在另一个实施方式中,在第一钝化层44背对硅晶圆基层40的表面还可形成一介电层(图未示),介电层上对应焊盘44的位置也设置有开口(图未示),以使得焊盘42露出。
S203:在第一钝化层背对硅晶圆基层的表面形成第一种子层;具体地,请结合图6c,在一个实施方式中,第一种子层46的材料为钛、铝、铜、金、银其中的一种或几种的混合物,形成第一种子层46的工艺为溅射工艺或物理气相沉积工艺。
S204:在第一种子层背对硅晶圆基层的表面形成第一掩膜层,并在第一掩膜层对应焊盘的位置设置第二开口;具体地,请结合图6d,第一掩膜层48的材料为光刻胶、氧化硅、氮化硅、无定形碳其中的一种或几种,在本实施例中,第一掩膜层48的材料为光刻胶,利用光刻工艺在第一掩膜层48内形成贯穿第一掩膜层48的第二开口480,第二开口480位于焊盘42上方。
S205:在第二开口内形成第二再布线层;具体地,请参阅图6e,在一个实施例中,利用电镀工艺在第二开口480内形成第二再布线层41,第二再布线层41的材料为铜或其他合适的金属。在本实施方式中第二再布线层41的高度低于第二开口480的深度,在其他实施方式中第二再布线层41的高度也可以与第二开口480的深度相同。
S206:去除第一掩膜层以及第二再布线层以外的第一种子层;具体地,请参阅图6f,在一个实施方式中,利用光刻工艺将第一掩膜层48去除,暴露出部分第一种子层46;然后利用湿法刻蚀工艺或干法刻蚀工艺去除暴露出的部分第一种子层46,仅保留位于第二再布线层41下方的第一种子层46;其中,焊盘42、第一种子层46、第二再布线层41电连接;
S207:研磨硅晶圆基层背对焊盘的一侧,以使得硅晶圆基层的厚度小于或等于预定厚度;具体地,请参阅图6g,在一个应用场景中,一般从封测厂直接拿取的晶圆的硅晶圆基层40的厚度较大,因此在本实施例中,需要将硅晶圆基层40的背对焊盘42的一侧进行研磨,以使得其厚度小于等于预定厚度,例如预定厚度为100um,研磨后硅晶圆基层40的厚度为60、60、80um等。
S208:设置硅晶圆基层的状态使其具有焊盘的一侧位于下方,在硅晶圆基层的背对焊盘的位置形成硅通孔;具体地,可参见图6h,形成硅通孔400的方式上述实施例中已经提及,在此不再赘述。
S209:在硅晶圆基层背对焊盘的一侧形成第三掩膜层,并在第三掩膜层对应焊盘的位置形成第五开口;具体地,请参见图6i,第三掩膜层43的材料为光刻胶、氧化硅、氮化硅、无定形碳其中的一种或几种,在本实施例中,第三掩膜层43的材料为光刻胶,利用光刻工艺在第三掩膜层43内形成贯穿第三掩膜层43的第五开口430,以使得焊盘42露出。
S210:在第三掩膜层背对硅晶圆基层的表面形成第三种子层;具体地,请参见图6j,在一个实施方式中,第三种子层45的材料为钛、铝、铜、金、银其中的一种或几种的混合物,形成第三种子层45的工艺为溅射工艺或物理气相沉积工艺。
S211:在第三种子层背对硅晶圆基层的表面形成第四掩膜层,并在第四掩膜层上形成第六开口;具体地,请参见图6k,第四掩膜层47的材料为光刻胶、氧化硅、氮化硅、无定形碳其中的一种或几种,在本实施例中,第四掩膜层47的材料为光刻胶,利用光刻工艺在第四掩膜层47内形成贯穿第四掩膜层47的第六开口470。
S212:在第六开口内形成第一再布线层;具体地,请参见图6l,在一个实施方式中,利用电镀工艺在第六开口470内形成第一再布线层49,第一再布线层49的材料为铜或其他金属。图6l中第一再布线层49填满第六开口470,在其他实施例中,第一再布线层49也可在第六开口470内铺满一层,其厚度可根据实际情况进行设计,本发明对此不作限定。
S213:去除第四掩膜层以及第一再布线层以外的第三种子层;具体地,请参见图6m,在一个实施方式中,利用光刻工艺将第四掩膜层47去除,暴露出部分第三种子层45;然后利用湿法刻蚀工艺或干法刻蚀工艺去除暴露出的部分第三种子层45,仅保留位于第一再布线层49下方的第三种子层45;其中,第一再布线层49、第三种子层45与焊盘42电连接。
S214:在第一再布线层背对硅晶圆基层的表面设置第一阻挡层,并在第一阻挡层上形成第七开口;具体地,请参见图6n,第一阻挡层411的材质具有绝缘特性,在一个实施方式中,利用光刻或者其他刻蚀的方式在第一阻挡层411上形成第七开口4110。
在第二个实施例中,请参阅图7,图7为图1中提供封装基板另一实施方式的流程示意图,该方法与第一个实施例的主要区别在于,提供封装基板包括:在硅晶圆基层背对焊盘的一侧贴合加强板,其具体流程如下所示:
S301:提供设置有焊盘的硅晶圆基层,并在硅晶圆基层背对焊盘的一侧贴合加强板;具体地,可参见图8a,可根据实际需求在开始时选择厚度小于等于预定厚度的硅晶圆基层50,例如,当预定厚度为80um时,可直接选择厚度为50、60、80um等的硅晶圆基层50;为防止在后续制备过程中硅晶圆基层50的强度不够,在本实施例中,在硅晶圆基层50背对焊盘52的一侧贴合加强板54,加强板54的材质可以为玻璃、金属、硅片等,加强板54和硅晶圆基层50之间可以通过一双面胶膜贴合固定。
S302-S306与上述实施例中S202-S206相同,在此不再赘述,其结构可参见图8b-8f。
S307:撤去加强板;具体地,如图8g所示,在一个实施方式中,加强板54和硅晶圆基层50通过一双面胶膜粘贴,可直接撕去双面胶膜,进而达到撤去加强板54的目的。
S308-S314与上述实施例中S208-S214相同,在此不再赘述,其结构可参见图6中6h-6n。
在第三个实施例中,请参阅图9,图9为图1中提供封装基板另一实施方式的流程示意图,该方法与第一个实施例的主要区别在于,硅晶圆基层具有焊盘的一侧可进行多次布线,即在第二再布线层背对硅晶圆基层的一侧至少再形成一再布线层,在本实施例中,硅晶圆基层具有焊盘的一侧包括两次布线层,其具体流程如下所示:
S401-S406与上述实施例中S201-S206相同,在此不再赘述,其结构可参见图6a-6f。
S407:在第二再布线层背对硅晶圆基层的表面形成第一介电层,并在第一介电层上设置第三开口;具体地,请参见图10a,在一个实施方式中,第一介电层60的材质为光刻胶,第二再布线层41的表面涂覆一层光刻胶后,利用光刻的工艺在第一介电层60上形成第三开口600。
S408:在第一介电层背对硅晶圆基层的表面形成第二种子层;具体地,请参见图10b,在一个实施方式中,可以利用溅射工艺在第一介电层60背对硅晶圆基层40的表面形成第二种子层62,第二种子层62的材质为铜、钛等金属。
S409:在第二种子层背对硅晶圆基层的表面形成第二掩膜层,并在第二掩膜层设置第四开口;具体地,请参阅图10c,在一个实施方式中,第二掩膜层64的材质为光刻胶,利用光刻的工艺形成第四开口640。
S410:在第四开口内形成第三再布线层;具体地,请参阅图10d,可以利用电镀的工艺在第四开口640内形成第三再布线层66,第三再布线层66的材质可以为铜等金属;图10d中第三再布线层66填满整个第四开口640,在其他实施例中,第三再布线层66也可只在第四开口640内铺满一层,其厚度可根据实际情况进行设定。
S411:去除第二掩膜层以及第三再布线层以外的第二种子层;具体地,请参阅图10e,将第二掩膜层64去除后,接着将露出的第二种子层62刻蚀掉;其中,第二再布线层41、第二种子层62、第三再布线层66电连接。
步骤S412-S419上第一个实施例中步骤S207-S214相同,在此不再赘述,其结构可参见图10f-10m。
上述仅示意给出三个具体实施例,只要是涉及硅晶圆基层背对焊盘一侧有再布线的扇出型封装方法均在本发明的保护范围之内。
下面,将上述任一实施例中制备所得的封装基板与中介板和芯片进行封装。
请参阅图11,图11为本发明扇出型封装方法一实施方式的流程示意图,该方法包括:
S501:提供中介板和封装基板;具体地,在本实施例中,中介板的结构如图2a所示,中介板的孔洞贯穿基底,可直接从市场上购买;在其他实施例中,中介板的结构也可如图2b所示,即中介板的孔洞非贯穿基底,则上述提供中介板步骤包括:研磨中介板的基底,使得基底内的孔洞露出;封装基板的结构可以参见上述任一实施例中的,在本实施例中,封装基板的结构以上述第一个实施例中的结构为例说明。
S502:将芯片和中介板的布线区电连接;具体地,可参见图12a,芯片70表面设置有金属凸点700,芯片70通过金属凸点700与中介板72的布线区720回流焊接。
S503:将芯片和中介板形成有布线区一侧进行塑封,以使得芯片位于塑封层内;具体地,可参见图12b;在一个实施方式中,在中介板72设置有布线区720的一面填充液态或者粉末态树脂,使芯片40和布线区720在树脂材料内,固化后形成塑封层74。
S504:在孔洞背对布线区的一侧植第一焊球;具体地,可参见图12c,可利用植球机在露出的孔洞722上植第一焊球76,第一焊球76的材质可以为锡等。
S505:将第一焊球与封装基板的第二再布线层电连接;具体地,可参见图12d,在本实施例中,封装基板78的结构与上述第一个实施例中相同,即第一焊球76与封装基板78的第二再布线层780电连接;在其他实施例中,封装基板78的结构也可为其他,本发明对此不作限定。
S506:在封装基板的第一再布线层一侧设置第二焊球;具体地,可参见图12e,可在封装基板78的第一再布线层782一侧的第一阻挡层784的第七开口处直接设置第二焊球71;在另一个实施例中,请参见图13,设置第二焊球的方式还可为形成球下金属层的方式;具体地,在第一阻挡层784背对封装基板78的表面形成第四种子层80(如图13a所示),第四种子层80可以采用溅射的方法形成先形成一层钛层,再在钛层上溅射一层铜层形成;在第四种子层背80对封装基板78的表面形成第五掩膜层82,并在第五掩膜层82上对应第一阻挡层784的第七开口(图未标)的位置形成第八开口820(如图13b所示);在第八开口820内形成球下金属层84(如图13c所示),球下金属层84的材质可以是金属铜,可以采用电镀的方式形成;去除第五掩膜层82及第五掩膜层82下方对应的第四种子层80(如图13d所示);在球下金属层84对应位置上形成第二焊球86,可以通过植球机将第二焊球86落到对应的球下金属层84的位置,再经过回流形成(如图13e所示);其中,第二焊球86、球下金属层84、第四种子层80、第一再布线层782电连接。
请参阅图14,图14为本发明扇出型封装方法一实施方式的结构示意图,该方法包括:
S601:提供中介板和封装基板;该步骤与上述步骤S501相同,在此不再赘述。
S602:在孔洞背对布线区植第一焊球;具体地,该步骤与上述实施例中步骤S504相同,其结构可参见图15a。
S603:将第一焊球与封装基板的第二再布线层电连接;具体地,该步骤与上述步骤S505相同,其结构可参见图15b。
S604:将芯片和中介板的布线区电连接;具体地,该步骤与上述步骤S502相同,其结构可参见图15c。
S605:将芯片和封装基板形成有第二再布线层一侧塑封,以使得芯片和中介板位于塑封层内;具体地,可参见图15d,在一个实施方式中,在封装基板94形成有第二再布线层940的一面填充液态或者粉末态树脂,使芯片40和第二再布线层940在树脂材料内,固化后形成塑封层96,芯片98和中介板90均位于该塑封层96内部。
S606:在封装基板的第一再布线层上设置第二焊球;具体地,该步骤与上述步骤S507相同,其结构可参见图15e或者图16。
请参阅图17,图17为本发明扇出型封装器件一实施方式的结构示意图,该器件11包括中介板110、封装基板112和芯片114,其中,中介板110包括基底1100、位于基底1100一侧的布线区1102,基底1100形成有孔洞1104,孔洞1104内包括导电层1106,布线区1102与孔洞1104内的导电层1106一端电连接;封装基板112包括硅晶圆基层1120、焊盘1122及第一再布线层1124,焊盘1122设置于硅晶圆基层1120一侧,第一再布线层1124设置于硅晶圆基层1120的另一侧,其中,焊盘1122和第一再布线层1124电连接;在一个实施方式中,芯片114和中介板110的布线区1102电连接,封装基板112与导电层1106的另一端电连接,进而使得芯片114与封装基板112的焊盘1122电连接。
在一个应用场景中,上述芯片114表面设置有金属凸点1140,芯片114通过金属凸点1140与布线区1102电连接;上述封装基板112还包括第二再布线层1126,第二再布线层1126设置在焊盘1122上且电连接焊盘1122。在本实施例中,封装基板112的第二再布线层1126与中介板110的孔洞1104内的导电层1106电连接;在一个实施方式中,中介板110的孔洞1104贯穿整个基底1100,孔洞1104面向第二再布线层1126的一侧与第一焊球116连接,孔洞1104内的导电层1106通过第一焊球116与第二再布线层1126电连接。
在一个应用场景中,硅晶圆基层1120的厚度小于等于预定厚度,例如预定厚度为100um,硅晶圆基层1120的厚度可以是50、70、80um等。硅晶圆基层1120可直接设置有焊盘1122,例如封测厂一般可以直接拿到的晶圆;直接拿到的晶圆的硅晶圆基层的厚度可能直接小于等于预定厚度,也可能超过预定厚度,当晶圆的硅晶圆基层厚度超过预定厚度时,需要对硅晶圆基层1120的背面进行研磨,以使得在本发明所提供的扇出型封装器件中硅晶圆基层的厚度小于等于预定厚度。
在另一个应用场景中,由于硅晶圆基层1120的导电性较差,为实现位于硅晶圆基层1120相对两侧的焊盘1122和第一再布线层1124电连接,在上述硅晶圆基层1120背对焊盘1122的一侧形成有硅通孔(未标示),且硅通孔的位置对应焊盘1122的位置,以使得第一再布线层1124通过硅通孔与焊盘1122电连接。
下面,将就几个具体的实施例对本发明所提供的扇出型封装器件的结构作进一步说明。
请继续参阅图17,在一个实施方式中,硅晶圆基层1120背对焊盘1122的一侧除包括第一再布线层1124外,该器件11还包括:第三掩膜层1128,设置于硅晶圆基层1120背对焊盘1122的一侧和第一再布线层1124之间,且对应焊盘1122的位置设置有第五开口(未标示);第三种子层1121,设置于第三掩膜层1128与第一再布线层1124之间;其中,第一再布线层1124、第三种子层1121、焊盘1122电连接;第一阻挡层1123,设置于第一再布线层1124背对硅晶圆基层1120的一侧,且在第一阻挡层1123上形成第七开口(未标示);第二焊球1125,设置于第七开口(未标示)内,且与第一再布线层1124电连接。硅晶圆基层1120设置有焊盘1122的一侧除包括第二再布线层1126之外,该器件11还包括:第一钝化层1127,设置于硅晶圆基层1120的焊盘1122一侧和第二再布线层1126之间,且第一钝化层1127对应焊盘1122的位置设置有第一开口(未标示);第一种子层1129,设置于第一钝化层1127与第二再布线层1126之间;其中,焊盘1122、第一种子层1129、第二再布线层1126电连接。塑封层116,塑封层116覆盖芯片114及中介板110设置有布线区1102一侧。
请参阅图18,图18为本发明扇出型封装器件另一实施方式的结构示意图;在本实施例中,该封装器件与上述图17中封装器件的差异在于塑封层130,在本实施例中,塑封层130覆盖芯片132、中介板134及封装基板136设置有第二再布线层1360一侧。
请参阅图19,图19为本发明扇出型封装器件另一实施方式的结构示意图;在本实施例中,该封装器件与上述图17中封装器件的差异在于硅晶圆基层背对焊盘的一侧设置焊球的方式,本实施例中采取设置球下金属层的方式。具体地,该封装器件除包括上述图17中的结构外,还包括:第四种子层150,覆盖第一阻挡层152的第七开口(未标示),且设置在第一阻挡层152背对硅晶圆基层156的一侧;球下金属层158,设置于第四种子层150背对硅晶圆基层156的一侧;第二焊球151,设置于球下金属层158背对硅晶圆基层156的一侧;其中,第二焊球151、球下金属层158、第四种子层150、第一再布线层153电连接。
请参阅图20,图20为本发明扇出型封装器件又一实施方式的结构示意图;在本实施例中,该封装器件与上图17中封装器件的差异在于,可以在硅晶圆基层设置焊盘的一侧进行多次再布线,以在硅晶圆基层设置有焊盘的一侧进行两次布线为例,即第二再布线层170背对硅晶圆基层172的一侧还包括第三再布线层174。具体地,该封装器件与上述图17中相同的结构在此不再赘述,本实施例中封装器件还包括:第一介电层176,设置于第二再布线层170与第三再布线层174之间,且第一介电层176上设置有第三开口(未标示);第二种子层178,设置于第一介电层176与第三再布线层174之间;其中,第二再布线层170、第二种子层178、第三再布线层174电连接;中介板171的孔洞1710表面设置有第一焊球173,中介板171孔洞1710内的导电层(未标示)通过第一焊球173与第三再布线层174回流焊接。
在其他实施例中,也可为其他结构形式的封装器件,本发明对此不作限定。
总而言之,区别于现有技术的情况,本发明所采用的扇出型封装方法中包括芯片、中介板和封装基板,芯片和封装基板之间通过一中介板连接,芯片与中介板的布线区连接,中介板的布线区节点间距较窄,可以提高封装精度;另一方面,芯片与中介板的布线区电连接,从而避免采用胶膜的封装方法导致的芯片在塑封时温度变化导致的胶膜伸缩、塑封时由于塑封材料、芯片和载板的热膨胀系数(CTE)不同发生翘曲等情况,导致芯片在塑封时产生偏移的情况;再一方面,封装基板包括硅晶圆基层,硅晶圆基层的导热性较好,从而有利于扇出型封装器件的散热。
以上所述仅为本发明的实施方式,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围。
Claims (10)
1.一种扇出型封装器件,其特征在于,所述器件包括:
中介板,所述中介板包括基底、位于基底一侧的布线区,其中,所述基底形成有孔洞,所述孔洞内包括导电层,所述布线区与所述孔洞内的所述导电层一端电连接;
封装基板,所述封装基板包括硅晶圆基层、焊盘及第一再布线层,所述焊盘设置于所述硅晶圆基层一侧,所述第一再布线层设置于所述硅晶圆基层的另一侧,其中,所述焊盘和所述第一再布线层电连接;
芯片;
其中,所述芯片和所述中介板的所述布线区电连接,所述封装基板与所述导电层的另一端电连接,进而使得所述芯片与所述封装基板的所述焊盘电连接。
2.根据权利要求1所述的器件,其特征在于,
所述封装基板还包括第二再布线层,所述第二再布线层设置于所述焊盘之上且电连接所述焊盘。
3.根据权利要求2所述的器件,其特征在于,
所述芯片和所述封装基板位于所述中介板的相背两侧,所述芯片与所述中介板的所述布线区电连接,所述封装基板的所述第二再布线层与所述中介板的所述孔洞内的所述导电层的另一端电连接。
4.根据权利要求3所述的器件,其特征在于,
所述芯片表面设置有金属凸点,所述芯片通过所述金属凸点与所述布线区电连接;和/或,
所述孔洞贯通所述中介板的所述基底;所述孔洞面向所述第二再布线层的一侧与第一焊球连接,所述孔洞内的所述导电层通过所述第一焊球与所述第二再布线层电连接。
5.根据权利要求1所述的器件,其特征在于,
所述硅晶圆基层背对所述焊盘的一侧形成有硅通孔,所述硅通孔的位置对应所述焊盘的位置,以使得所述第一再布线层通过所述硅通孔与所述焊盘电连接;和/或,
所述硅晶圆基层的厚度小于等于预定厚度。
6.根据权利要求1所述器件,其特征在于,所述硅晶圆基层的所述焊盘的一侧除包括第二再布线层,所述器件还包括:
第一钝化层,设置于所述硅晶圆基层的所述焊盘一侧和所述第二再布线层之间,且所述第一钝化层对应所述焊盘的位置形成有第一开口;
第一种子层,设置于所述第一钝化层与所述第二再布线层之间;
其中,所述焊盘、所述第一种子层、所述第二再布线层电连接。
7.根据权利要求6所述的器件,其特征在于,
所述硅晶圆基层的所述焊盘的一侧除包括第二再布线层外,所述第二再布线层背对所述硅晶圆基层的一侧还包括第三再布线层,所述器件进一步包括:第一介电层,设置于所述第二再布线层与所述第三再布线层之间,且所述第一介电层上形成有第三开口;第二种子层,设置于所述第一介电层与所述第三再布线层之间;其中,所述第二再布线层、所述第二种子层、所述第三再布线层电连接;
所述孔洞贯通所述中介板的基底,所述孔洞面向所述第三再布线层的一侧与第一焊球连接,所述孔洞内的所述导电层通过所述第一焊球、所述第三再布线层与所述第二再布线层电连接。
8.根据权利要求2所述的器件,其特征在于,所述器件还包括:
塑封层,所述塑封层覆盖所述芯片及所述中介板设置有所述布线区一侧;或者,所述塑封层覆盖所述芯片、所述中介板及所述封装基板设置有所述第二再布线层一侧。
9.根据权利要求1所述的器件,其特征在于,所述硅晶圆基层背对所述焊盘的一侧除包括第一再布线层,所述器件还包括:
第三掩膜层,设置于所述硅晶圆基层背对所述焊盘的一侧和所述第一再布线层之间,且对应所述焊盘的位置形成有第五开口;
第三种子层,设置于所述第三掩膜层与所述第一再布线层之间;
其中,第一再布线层、所述第三种子层、所述焊盘电连接。
10.根据权利要求9所述的器件,其特征在于,所述器件还包括:
第一阻挡层,设置于所述第一再布线层背对所述硅晶圆基层的一侧,且在所述第一阻挡层上形成第七开口;第二焊球,设置于所述第七开口内,且与所述第一再布线层电连接;或者,
第一阻挡层,设置于所述第一再布线层背对所述硅晶圆基层的一侧,且在所述第一阻挡层上形成第七开口;第四种子层,覆盖所述第七开口,且设置在所述第一阻挡层背对所述硅晶圆基层的一侧;球下金属层,设置于所述第四种子层背对所述硅晶圆基层的一侧;焊球,设置于所述球下金属层背对所述硅晶圆基层的一侧;其中,所述焊球、所述球下金属层、所述第四种子层、所述第一再布线层电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710740418.XA CN107564880A (zh) | 2017-08-24 | 2017-08-24 | 一种扇出型封装器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710740418.XA CN107564880A (zh) | 2017-08-24 | 2017-08-24 | 一种扇出型封装器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107564880A true CN107564880A (zh) | 2018-01-09 |
Family
ID=60977003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710740418.XA Pending CN107564880A (zh) | 2017-08-24 | 2017-08-24 | 一种扇出型封装器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107564880A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111524467A (zh) * | 2020-06-11 | 2020-08-11 | 厦门通富微电子有限公司 | 一种显示装置及其制备方法 |
CN116169037A (zh) * | 2023-04-24 | 2023-05-26 | 长电集成电路(绍兴)有限公司 | 一种芯片封装结构的制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130210198A1 (en) * | 2012-02-10 | 2013-08-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process for forming semiconductor structure |
CN103258803A (zh) * | 2012-02-15 | 2013-08-21 | 日月光半导体制造股份有限公司 | 半导体元件及其制造方法 |
CN103606542A (zh) * | 2013-11-30 | 2014-02-26 | 华进半导体封装先导技术研发中心有限公司 | 穿透硅通孔金属互连结构及其制造方法 |
US20140150258A1 (en) * | 2012-12-04 | 2014-06-05 | Shinko Electric Industries Co., Ltd. | Method of Manufacturing Wiring Substrate |
US20170229380A1 (en) * | 2016-02-08 | 2017-08-10 | Mitsubishi Electric Corporation | Semiconductor device |
-
2017
- 2017-08-24 CN CN201710740418.XA patent/CN107564880A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130210198A1 (en) * | 2012-02-10 | 2013-08-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process for forming semiconductor structure |
CN103258803A (zh) * | 2012-02-15 | 2013-08-21 | 日月光半导体制造股份有限公司 | 半导体元件及其制造方法 |
US20140150258A1 (en) * | 2012-12-04 | 2014-06-05 | Shinko Electric Industries Co., Ltd. | Method of Manufacturing Wiring Substrate |
CN103606542A (zh) * | 2013-11-30 | 2014-02-26 | 华进半导体封装先导技术研发中心有限公司 | 穿透硅通孔金属互连结构及其制造方法 |
US20170229380A1 (en) * | 2016-02-08 | 2017-08-10 | Mitsubishi Electric Corporation | Semiconductor device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111524467A (zh) * | 2020-06-11 | 2020-08-11 | 厦门通富微电子有限公司 | 一种显示装置及其制备方法 |
CN116169037A (zh) * | 2023-04-24 | 2023-05-26 | 长电集成电路(绍兴)有限公司 | 一种芯片封装结构的制备方法 |
CN116169037B (zh) * | 2023-04-24 | 2023-08-04 | 长电集成电路(绍兴)有限公司 | 一种芯片封装结构的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3908148B2 (ja) | 積層型半導体装置 | |
TWI261329B (en) | Conductive bump structure of circuit board and method for fabricating the same | |
TWI402939B (zh) | 包含一矽貫通電極之積體電路結構及形成該積體電路結構之方法 | |
TWI460845B (zh) | 具有區域陣列單元連接器之可堆疊模製微電子封裝 | |
JP5714026B2 (ja) | 半田拡散保護を伴う半導体チップデバイス | |
CN102969305B (zh) | 用于半导体结构的管芯对管芯间隙控制及其方法 | |
TWI517273B (zh) | 具有支撐終端墊的半導體晶片 | |
TWI360188B (en) | A semiconductor package assembly and methods of fo | |
CN104347528B (zh) | 半导体封装件及其制法 | |
JP2004152810A (ja) | 半導体装置及び積層型半導体装置 | |
TWI551199B (zh) | 具電性連接結構之基板及其製法 | |
CN108389823A (zh) | 用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺 | |
TW201405735A (zh) | 柵格扇出晶圓級封裝和製造柵格扇出晶圓級封裝的方法 | |
CN103794569A (zh) | 封装结构及其制法 | |
TW201640590A (zh) | 電子封裝件及其製法 | |
CN103779351B (zh) | 三维封装结构及其制造方法 | |
CN114551385B (zh) | 含有微流道散热结构的三维堆叠封装结构及其封装方法 | |
CN104167353A (zh) | 键合衬底表面的处理方法 | |
CN107564880A (zh) | 一种扇出型封装器件 | |
CN103258791A (zh) | 通过制备超细间距微凸点实现金属互连的方法及相应器件 | |
CN102683309B (zh) | 晶圆级植球印刷填充通孔的转接板结构及其制作方法 | |
CN104701288A (zh) | 用于晶圆级封装件中的球栅阵列的焊料接合结构 | |
Li et al. | 3D Microelectronic Packaging: From Architectures to Applications | |
CN107611042A (zh) | 一种扇出型封装方法 | |
CN107611043A (zh) | 一种扇出型封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180109 |
|
RJ01 | Rejection of invention patent application after publication |