CN206225350U - 一种芯片封装结构 - Google Patents

一种芯片封装结构 Download PDF

Info

Publication number
CN206225350U
CN206225350U CN201621327697.4U CN201621327697U CN206225350U CN 206225350 U CN206225350 U CN 206225350U CN 201621327697 U CN201621327697 U CN 201621327697U CN 206225350 U CN206225350 U CN 206225350U
Authority
CN
China
Prior art keywords
layer
chip
silicon substrate
substrate body
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201621327697.4U
Other languages
English (en)
Inventor
张黎
徐虹
陈栋
陈锦辉
赖志明
陈启才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangyin Changdian Advanced Packaging Co Ltd
Original Assignee
Jiangyin Changdian Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangyin Changdian Advanced Packaging Co Ltd filed Critical Jiangyin Changdian Advanced Packaging Co Ltd
Priority to CN201621327697.4U priority Critical patent/CN206225350U/zh
Application granted granted Critical
Publication of CN206225350U publication Critical patent/CN206225350U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本实用新型涉及一种芯片封装结构，属于半导体封装技术领域。其包括硅基本体和芯片电极，所述硅基本体的正面设置钝化层并开设钝化层开口，所述芯片电极由背面嵌入于硅基本体的正面，所述钝化层开口露出芯片电极的正面，所述钝化层的上表面设置介电层并开设介电层开口，所述芯片电极的正面设置金属凸块结构；所述硅基本体的侧壁和背面设置包封层。本实用新型提供了一种侧壁绝缘保护、不易漏电或短路、提高可靠性、改善芯片贴装良率的芯片封装结构，这种封装结构避免了晶圆重构，对于较小芯片来说，有效地提高了产能，进一步降低成本。

Description

一种芯片封装结构
技术领域
本实用新型涉及一种芯片封装结构，属于半导体封装技术领域。
背景技术
随着半导体硅工艺的发展，芯片的尺寸越来越小，芯片尺寸封装是主流，但部分封装结构并不采用BGA阵列结构，而是采用与传统QFN或LGA相类似地平面焊盘结构。由于硅基体本身是半导体材料，其芯片四周的硅基本体1裸露在组装环境中，如图1所示，在贴装回流工艺中，电极区域11容易因为焊锡膏2印刷量过多而导致部分焊锡爬升到硅基本体1的侧壁裸露的硅上面，造成芯片漏电或短路；或者由于芯片间距比较近，加热或回流后，导致芯片的侧壁接触到了其他芯片的金属凸块而导致失效。
发明内容
本实用新型的目的在于克服上述不足，提供一种侧壁绝缘保护、不易漏电或短路、提高可靠性、改善芯片贴装良率的芯片封装结构。
本实用新型的目的是这样实现的：
本实用新型一种芯片封装结构，其包括硅基本体和芯片电极，所述硅基本体的正面设置钝化层并开设钝化层开口，所述芯片电极由背面嵌入于硅基本体的正面，所述钝化层开口露出芯片电极的正面，
所述钝化层的上表面设置介电层并开设介电层开口，所述介电层开口也露出芯片电极的正面，所述钝化层或介电层的延展面积大于硅基本体的延展面积；
所述芯片电极的正面设置金属凸块结构，并与芯片电极固连，所述金属凸块结构由下而上依次包括金属种子层、金属柱、焊料层；
所述硅基本体的侧壁与芯片电极所在的水平面的夹角为α，夹角α取值范围为60°≤α≤120°，所述硅基本体的背面设置导电加强层和包封层，所述导电加强层附着于硅基本体的背面，所述包封层包覆导电加强层并覆盖硅基本体的裸露的背面和侧壁，所述包封层为一体结构，其与介电层或钝化层于两者的交界处密闭连接；
所述芯片封装结构的总厚度H为50~300微米。
进一步地，所述包封层与介电层于两者的交界处设置密闭连接结构，所述密闭连接结构在介电层和\或硅基本体上呈点状、锯齿状、阶梯状。
进一步地，所述包封层与钝化层于两者的交界处设置密闭连接结构，所述密闭连接结构在钝化层和\或硅基本体上呈点状、锯齿状、阶梯状。
进一步地，所述导电加强层由上而下依次包括金属种子层、导电金属层。
进一步地，所述导电加强层为高分子导电材料或导电纳米材料。
进一步地，所述导电加强层完全覆盖硅基本体的背面。
进一步地，所述导电加强层部分覆盖硅基本体的背面，其呈复数个同心环状、复数个条形状。
本实用新型的有益效果是：
1）、本实用新型封装的芯片封装结构侧壁设置绝缘保护，避免了因焊锡爬升到硅基本体的侧壁裸露的硅上面而造成的漏电或短路，提高可靠性，改善了芯片的良率；
2）、本实用新型实现的芯片封装结构的金属柱高度尺寸进一步减薄，且采用裸露设计，而硅基本体的四周和背面设置的包封层为一体结构，结构简洁，降低了设计难度，节约了制造成本；
3）、本实用新型采用在晶圆背面设置沟槽，将晶圆分割成芯片单体，并实施芯片单体四周和背面保护技术，这种方法避免了晶圆重构，对于较小芯片来说，有效地提高了产能，进一步降低成本；
4）、本实用新型采用的临时键合技术，解决了薄片的取放问题，有利于便携式电子设备的集成发展，同时实现了封装结构的小型化、薄型化和轻量化。
附图说明
图1为现有芯片封装结构的剖面示意图；
图2为本实用新型一种芯片封装结构的实施例的正面示意图；
图3、4为图2的A-A剖面示意图；
图5、6为导电加强层的示意图；
图中：
硅基本体1
芯片电极11
钝化层12
钝化层开口121
导电加强层13
包封层3
介电层4
介电层开口41
金属凸块结构5
金属种子层51
金属柱53
焊料层55
背面保护层8。
具体实施方式
现在将在下文中参照附图更加充分地描述本实用新型，在附图中示出了本实用新型的示例性实施例，从而本公开将本实用新型的范围充分地传达给本领域的技术人员。然而，本实用新型可以以许多不同的形式实现，并且不应被解释为限制于这里阐述的实施例。
具体实施例，参见图2和图3。
其中，图2为本实用新型一种芯片封装结构的实施例的正面示意图、图3为图2的实施例的A-A剖面示意图。其硅基本体1的正面设置钝化层12并开设钝化层开口121。芯片电极11至少为两个，其中一个为负极，如图2所示，并规则排布。芯片电极11由背面嵌入硅基本体1的正面，钝化层开口121露出芯片电极11的正面。
钝化层12的上表面设置介电层4并开设介电层开口41，介电层开口41略小于钝化层开口121，介电层开口41也露出芯片电极11的正面。
在芯片电极11的正面设置金属凸块结构5，该金属凸块结构5由下而上依次包括金属种子层51、金属柱53、焊料层55。其中，金属柱53采用裸露设计，一般地，金属柱53的厚度范围为3~10微米。为了在贴装回流工艺中避免电极区域的爬锡现象，起连接固定作用的金属凸块结构5的高度只需略高于介电层4的高度即可，其中以金属柱53的厚度范围3~5微米为佳。如图3所示，金属凸块结构5的高度尺寸尽可能地减薄，节约了制造成本，其简洁的封装结构，也降低了工艺难度，提高了封装的可靠性。
硅基本体1的侧壁与芯片电极11所在的水平面的夹角为α，夹角α取值范围为60°≤α≤120°，如图3所示为α=90°。优选地，当90°＜α≤120°时，硅基本体1呈梯台，以有助于提高封装结构的整体稳定性和电性能的可靠性。硅基本体1的四个侧壁和背面设置包封层3，该包封层3由可以起到防水、防潮、防震、防尘、散热、绝缘等作用的包封料形成的。该包封层3以一体结构为佳。介电层4的延展面积大于硅基本体1的延展面积。在包封层3与介电层4的交界处，包封层3与介电层4密闭连接。一般地，在包封层3与介电层4于两者的交界处、在包封层3与硅基本体1于两者的交界处设置密闭连接结构，见图3之I区域，该密闭连接结构呈点状、锯齿状、阶梯状等，以增强交界处的连接强度。或者钝化层12和介电层4的延展面积均大于硅基本体1的延展面积。在包封层3与钝化层12的交界处，包封层3与钝化层12密闭连接。一般地，在包封层3与钝化层12于两者的交界处、在包封层3与硅基本体1于两者的交界处设置密闭连接结构，见图4，该密闭连接结构也可以呈点状、锯齿状、阶梯状等，以增强交界处的连接强度。
包封层3使硅基本体1的前后左右四个侧壁及背面均得到物理和电气保护，防止芯片的侧壁接触到了其他芯片的金属凸块而导致失效，避免了外界干扰，提高了其可靠性；同时为侧壁提供绝缘保护，使其不易漏电或短路，改善了芯片贴装良率。
为了使封装结构的整体的电场均匀，还可以在硅基本体1的背面设置导电加强层13，该导电加强层13由上而下依次包括金属种子层、导电金属层，金属种子层可以增强导电金属层与硅基本体1的牢固性。当然，导电加强层13也可以使用密度小、易加工、耐腐蚀、可大面积成膜的高分子导电材料或纳米导电材料，其电导率的范围以10-2 S/cm～1S/cm为佳。
另外，导电加强层13可以完全覆盖硅基本体1的背面，使整体的电场充分均匀。导电加强层13也可以部分覆盖硅基本体1的背面，根据实际需要，通过设计，使其呈复数个同心环状、复数个条形状等结构，如图5和图6所示，在设计满足需要的同时获得满意的功能，提高可靠性能，同时节约材料成本。
本实用新型一种芯片封装结构采用先进的圆片级工艺，可以得到整体厚度50～300微米的封装结构，远比传统的封装结构更薄、更轻、更小。
本实用新型一种芯片封装结构不限于上述优选实施例，这种封装的应用也可以扩展到许多不同的领域，如无线、光学等等，但不局限于此，任何本领域技术人员在不脱离本实用新型的精神和范围内，依据本实用新型的技术实质对以上实施例所作的任何修改、等同变化及修饰，均落入本实用新型权利要求所界定的保护范围内。

Claims (7)

1.一种芯片封装结构，其包括硅基本体（1）和芯片电极（11），所述硅基本体（1）的正面设置钝化层（12）并开设钝化层开口（121），所述芯片电极（11）由背面嵌入于硅基本体（1）的正面，所述钝化层开口（121）露出芯片电极（11）的正面，
其特征在于：所述钝化层（12）的上表面设置介电层（4）并开设介电层开口（41），所述介电层开口（41）也露出芯片电极（11）的正面，所述钝化层（12）或介电层（4）的延展面积大于硅基本体（1）的延展面积；
所述芯片电极（11）的正面设置金属凸块结构（5），并与芯片电极（11）固连，所述金属凸块结构（5）由下而上依次包括金属种子层（51）、金属柱（53）、焊料层（55）；
所述硅基本体（1）的侧壁与芯片电极（11）所在的水平面的夹角为α，夹角α取值范围为60°≤α≤120°，所述硅基本体（1）的背面设置导电加强层（13）和包封层（3），所述导电加强层（13）附着于硅基本体（1）的背面，所述包封层（3）包覆导电加强层（13）并覆盖硅基本体（1）的裸露的背面和侧壁，所述包封层（3）为一体结构，其与介电层（4）或钝化层（12）于两者的交界处密闭连接；
所述芯片封装结构的总厚度H为50~300微米。
2.根据权利要求1所述的一种芯片封装结构，其特征在于：所述包封层（3）与介电层（4）于两者的交界处设置密闭连接结构，所述密闭连接结构在介电层（4）和\或硅基本体（1）上呈点状、锯齿状、阶梯状。
3.根据权利要求1所述的一种芯片封装结构，其特征在于：所述包封层（3）与钝化层（12）于两者的交界处设置密闭连接结构，所述密闭连接结构在钝化层（12）和\或硅基本体（1）上呈点状、锯齿状、阶梯状。
4.根据权利要求1所述的一种芯片封装结构，其特征在于：所述导电加强层（13）由上而下依次包括金属种子层、导电金属层。
5.根据权利要求1所述的一种芯片封装结构，其特征在于：所述导电加强层（13）为高分子导电材料或导电纳米材料。
6.根据权利要求1至5中任一项所述的一种芯片封装结构，其特征在于：所述导电加强层（13）完全覆盖硅基本体（1）的背面。
7.根据权利要求1至5中任一项所述的一种芯片封装结构，其特征在于：所述导电加强层（13）部分覆盖硅基本体（1）的背面，其呈复数个同心环状、复数个条形状。
CN201621327697.4U 2016-12-06 2016-12-06 一种芯片封装结构 Active CN206225350U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201621327697.4U CN206225350U (zh) 2016-12-06 2016-12-06 一种芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201621327697.4U CN206225350U (zh) 2016-12-06 2016-12-06 一种芯片封装结构

Publications (1)

Publication Number Publication Date
CN206225350U true CN206225350U (zh) 2017-06-06

Family

ID=58784523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201621327697.4U Active CN206225350U (zh) 2016-12-06 2016-12-06 一种芯片封装结构

Country Status (1)

Country Link
CN (1) CN206225350U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910305A (zh) * 2017-12-28 2018-04-13 江阴长电先进封装有限公司 一种圆片级背金芯片的封装结构及其封装方法
CN107910295A (zh) * 2017-12-27 2018-04-13 江阴长电先进封装有限公司 一种晶圆级芯片封装结构及其封装方法
CN109461823A (zh) * 2018-08-30 2019-03-12 昆山国显光电有限公司 封装结构及封装器件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910295A (zh) * 2017-12-27 2018-04-13 江阴长电先进封装有限公司 一种晶圆级芯片封装结构及其封装方法
CN107910295B (zh) * 2017-12-27 2023-12-05 江阴长电先进封装有限公司 一种晶圆级芯片封装结构及其封装方法
CN107910305A (zh) * 2017-12-28 2018-04-13 江阴长电先进封装有限公司 一种圆片级背金芯片的封装结构及其封装方法
CN107910305B (zh) * 2017-12-28 2023-08-29 江阴长电先进封装有限公司 一种圆片级背金芯片的封装结构及其封装方法
CN109461823A (zh) * 2018-08-30 2019-03-12 昆山国显光电有限公司 封装结构及封装器件

Similar Documents

Publication Publication Date Title
CN106531700B (zh) 一种芯片封装结构及其封装方法
CN206225350U (zh) 一种芯片封装结构
CN206282838U (zh) 无源器件与有源器件的集成封装结构
CN209544312U (zh) 一种集成电路抗静电装置
CN201752013U (zh) 芯片与无源器件直接置放多圈引脚方式封装结构
CN205303448U (zh) 一种芯片封装结构
CN207517664U (zh) 封装结构及半导体元件
CN208433405U (zh) 电路组件
CN206584961U (zh) 一种led支架、led支架阵列、led器件及led显示屏
CN108183096A (zh) 封装结构及其制备方法
CN216563094U (zh) 一种芯片封装结构
CN114121684B (zh) 一种半导体封装及其制备方法
CN207021253U (zh) 一种超薄集成化封装结构
CN203339147U (zh) 金属板多层线路基板芯片直放封装结构
CN201681908U (zh) 基岛露出及多凸点基岛露出型多圈引脚无源器件封装结构
CN201752011U (zh) 无基岛多圈脚封装结构
CN201681893U (zh) 有基岛引线框结构
CN201752006U (zh) 有基岛多圈脚封装结构
CN207199599U (zh) 一种超薄小体积封装结构
TW200926380A (en) Semiconductor package and substrate for the same
CN201681915U (zh) 下沉基岛露出型及多凸点基岛露出型多圈引脚封装结构
CN201681930U (zh) 多个基岛埋入型多圈引脚无源器件封装结构
CN205828367U (zh) 一种半导体器件金属外壳
CN101656240B (zh) 单一晶粒尺寸半导体元件绝缘被覆工艺
CN201752007U (zh) 有基岛多圈脚引线框结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant