KR101805114B1 - 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법 - Google Patents

이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법 Download PDF

Info

Publication number
KR101805114B1
KR101805114B1 KR1020110048661A KR20110048661A KR101805114B1 KR 101805114 B1 KR101805114 B1 KR 101805114B1 KR 1020110048661 A KR1020110048661 A KR 1020110048661A KR 20110048661 A KR20110048661 A KR 20110048661A KR 101805114 B1 KR101805114 B1 KR 101805114B1
Authority
KR
South Korea
Prior art keywords
terminal
integrated circuit
packaging system
horizontal portion
vertical conductive
Prior art date
Application number
KR1020110048661A
Other languages
English (en)
Other versions
KR20110128748A (ko
Inventor
희조 지
수정 박
준우 명
Original Assignee
스태츠 칩팩 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 피티이. 엘티디. filed Critical 스태츠 칩팩 피티이. 엘티디.
Publication of KR20110128748A publication Critical patent/KR20110128748A/ko
Application granted granted Critical
Publication of KR101805114B1 publication Critical patent/KR101805114B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

집적회로 패키징 시스템의 제조 방법은, 제1 단자를 형성하는 단계; 집적회로를 제1 단자에 연결하는 단계; 수직 도전성 포스트로 제1 단자와 집적회로 위로 연결되는 제2 단자를 형성하는 단계로서 수직 도전성 포스트는 제1 단자 또는 제2 단자와 일체로 형성된 단계; 및 제1 단자와 제2 단자의 일부분들이 노출된 상태로 집적회로와 수직 도전성 포스트를 감싸는 단계를 포함한다.

Description

이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법{INTEGRATED CIRCUIT PACKAGING SYSTEM WITH DUAL SIDE CONNECTION AND METHOD OF MANUFACTURE THEREOF}
본 발명은 대체로 집적회로 패키징 시스템에 관한 것이고, 특히 이중 측부 연결부를 구비한 집적회로 패키징 시스템에 관한 것이다.
컴포넌트들의 소형화, 집적회로("IC")들의 고밀도 패키징, 고성능화, 및 저비용화는 컴퓨터 산업에서 계속적으로 추구되는 목표이다. 반도체 패키지 구조는 지속적으로 소형화되고 있어, 상기 패키지 구조 내에 패키징되는 컴포넌트들의 밀도는 증가되고 상기 패키지 구조로부터 제조되는 제품들의 크기는 감소되고 있다. 이는 지속적인 성능 향상과 함께 크기, 두께 및 비용의 지속적인 감소를 위해 전자 장치 설계자들과 제조자들에 대한 지속적으로 증가되는 요구에 따른 응답이다 .
이러한 소형화에 대한 필요성의 증가는 예를 들어 휴대폰, 휴대폰용 핸즈프리 헤드셋, 개인용 휴대 단말기("PDA"), 캠코더, 노트북 컴퓨터 등과 같은 휴대용 정보통신 디바이스들에서 특히 두드러진다. 이 디바이스들은 모두 그 휴대성 향상을 위해 지속적으로 소형화되고 그리고 박형화되고 있다. 따라서, 이 디바이스들에 내장된 대규모 집적회로("LSI") 패키지들은 소형화되고 박형화될 필요가 있다. LSI를 수용하고 보호하는 패키지 구성들 역시 소형화되고 박형화될 필요가 있다.
가전 제품들에 필요한 요건은 집적회로 패키지 내에 더 많은 집적회로들이 있을 것을 요구하는 한편, 역설적으로 집적회로의 양의 증가에도 불구하고 시스템 내에 다 작은 물리적 공간을 제공할 것을 요구한다. 지속적인 저비용화는 또 다른 요건이다. 어떤 기술들은 기본적으로 각 집적회로에 더 많은 기능을 집적하는 데 초점을 맞추고 있다. 다른 기술들은 이러한 집적회로들을 단일 패키지로 적층시키는 데 초점을 맞추고 있다. 이러한 접근 방법들은 집적회로 내에 더 많은 기능을 제공하지만, 성능, 집적도 및 저비용화에 대한 요건을 충분히 처리하고 있지 못하다.
따라서 칩의 상호접속을 개선하고 공간을 절약할 수 있는 집적회로 패키징 시스템에 대한 요구는 여전하다. 점점 커지는 소비자 기대와 시장에서 의미 있는 제품 차별화를 위한 기회의 감소와 함께 계속 증가되는 상업적 경쟁 압력의 관점에서, 이러한 문제들에 대한 해답을 알아내는 것은 매우 중요하다. 또한, 경쟁 압력에 응하도록 비용을 감소시키고 신뢰성과 제품 수율을 개선할 필요성은 이러한 문제들에 대한 해답을 알아낼 필요성을 더욱 시급하게 만든다.
이러한 문제들에 대한 해결책이 오랫동안 탐구되어 왔지만, 본 발명 이전의 개발품들은 어떠한 해결책도 교시하거나 제시하지 않았으며, 따라서 당업자들은 이러한 문제점에 대한 해결책을 오랫동안 발견할 수 없었다.
본 발명의 목적은 칩의 상호접속을 개선하고 공간을 절약할 수 있는 집적회로 패키징 시스템을 제공하는 데 있다.
본 발명은 제1 단자를 형성하는 단계; 집적회로를 제1 단자에 연결하는 단계; 수직 도전성 포스트로 제1 단자와 집적회로 위로 연결되는 제2 단자를 형성하는 단계로서 수직 도전성 포스트는 제1 단자 또는 제2 단자와 일체로 형성된 단계; 및 제1 단자와 제2 단자의 일부분들이 노출된 상태로 집적회로와 수직 도전성 포스트를 감싸는 단계를 포함하는 집적회로 패키징 시스템의 제조 방법을 제공한다.
본 발명은 제1 단자; 제1 단자에 연결된 집적회로; 제1 단자와 집적회로 위의 제2 단자; 제1 단자와 제2 단자에 연결되고, 제1 단자 또는 제2 단자와 일체인 수직 도전성 포스트; 및 제1 단자와 제2 단자의 일부분들이 노출된 상태로 집적회로와 수직 도전성 포스트를 감싸는 봉지를 포함하는 집적회로 패키징 시스템을 제공한다.
본 발명의 어떤 실시예는 상술한 것에 더하여 또는 그를 대체하여 다른 단계 또는 요소를 구비한다. 그러한 단계나 요소는 첨부 도면을 참조하여 하기의 상세한 설명을 읽으면 당업자에게 자명해질 것이다.
본 발명에 따르면, 칩의 상호접속을 개선하고 공간을 절약할 수 있는 집적회로 패키징 시스템을 제공할 수 있다.
도 1은 본 발명의 제1 실시예의 집적회로 패키징 시스템을 도시한 저면도이다.
도 2는 도 1의 2-2선을 따라 취한 집적회로 패키징 시스템을 도시한 단면도이다.
도 3은 제조 과정의 집적회로 부착 단계에 있는 집적회로 패키징 시스템을 도시한 단면도이다.
도 4a는 도 3의 구조물의 일부분이 제1 리드 형성 공정에 있는 것을 도시한 도면이다.
도 4b는 도 3의 구조물의 일부분이 제2 리드 형성 공정에 있는 것을 도시한 도면이다.
도 5는 도 3의 구조물이 제2 단자 부착 단계에 있는 것을 도시한 도면이다.
도 6은 도 5의 구조물이 몰딩 단계에 있는 것을 도시한 도면이다.
도 7은 도 6의 구조물이 개별화 단계에 있는 것을 도시한 도면이다.
도 8은 도 1의 저면도로 예시된 바와 같은 본 발명의 제2 실시예의 집적회로 패키징 시스템을 도시한 단면도이다.
도 9는 도 1의 저면도로 예시된 바와 같은 본 발명의 제3 실시예의 집적회로 패키징 시스템을 도시한 단면도이다.
도 10은 도 1의 저면도로 예시된 바와 같은 본 발명의 제4 실시예의 집적회로 패키징 시스템을 도시한 단면도이다.
도 11은 본 발명의 제5 실시예의 집적회로 패키징 시스템을 도시한 저면도이다.
도 12는 도 11의 12-12선을 따라 취한 집적회로 패키징 시스템을 도시한 단면도이다.
도 13은 본 발명의 제6 실시예의 집적회로 패키징 시스템을 도시한 저면도이다.
도 14는 도 13의 14-14선을 따라 취한 집적회로 패키징 시스템을 도시한 단면도이다.
도 15는 도 1의 저면도로 예시된 바와 같은 본 발명의 제7 실시예의 집적회로 패키징 시스템을 도시한 단면도이다.
도 16은 도 13의 저면도로 예시된 바와 같은 본 발명의 제8 실시예의 집적회로 패키징 시스템을 도시한 단면도이다.
도 17은 도 1의 저면도로 예시된 바와 같은 본 발명의 제9 실시예의 집적회로 패키징 시스템을 도시한 단면도이다.
도 18은 도 1의 저면도로 예시된 바와 같은 본 발명의 제1 응용례를 도시한 단면도이다.
도 19는 도 1의 저면도로 예시된 바와 같은 본 발명의 제2 응용례를 도시한 단면도이다.
도 20은 도 13의 저면도로 예시된 바와 같은 본 발명의 제3 응용례를 도시한 단면도이다.
도 21은 도 11의 저면도로 예시된 바와 같은 본 발명의 제4 응용례를 도시한 단면도이다.
도 22는 도 1의 저면도로 예시된 바와 같은 본 발명의 제5 응용례를 도시한 단면도이다.
도 23은 본 발명의 또 다른 실시예에 따른 집적회로 패키징 시스템의 제조 방법을 도시한 흐름도이다.
당업자들이 본 발명을 사용하고 실시할 수 있도록, 본 발명의 실시예들을 상세하게 기재하였다. 본 명세서의 기재 사항을 기초로 하여 다른 실시예들이 이루어질 수 있다는 점을 이해해야 하며, 본 발명의 범위를 일탈하지 않으면서도 시스템, 공정 또는 기계적 구성의 변경이 이루어질 수 있다는 것도 이해해야 한다.
이하에서, 본 발명을 완전하게 이해할 수 있도록 많은 특정의 세부 사항들을 기재하였다. 그러나 이러한 특정의 세부 사항들이 없더라도 본 발명이 실시될 수 있다는 점은 명백하다. 본 발명이 불명료해지는 것을 방지하기 위해, 일부 공지되어 있는 회로, 시스템 구성 및 공정 단계들에 대해서는 상세하게 기재하지 않았다.
본 시스템의 실시예들을 나타내는 도면들은 개략적으로 도시되어 있으며, 축척에 따라 도시된 것이 아니고, 특히 표현을 명료하게 할 목적으로 일부 치수들은 도면 내에서 과장되게 표현되어 있다. 이와 유사하게, 도면의 개시를 용이하게 하기 위해 일반적으로 동일한 방향으로 개시하였지만, 도면 내의 이러한 도시는 대부분이 임의적이다. 일반적으로 본 발명은 임의의 방향에서 작동할 수 있다.
몇몇 특징부들을 공통적으로 갖는 다수의 실시예들을 기재하고 설명하는 경우, 예시, 설명 및 이해의 명료함과 용이함을 위하여 서로 유사하고 동일한 특징부들은 대체로 유사한 도면 부호로 나타낼 것이다. 실시예들에 제1 실시예, 제2 실시예 등과 같이 번호를 매긴 것은 기재의 편의를 위한 것으로, 이것이 별다른 의미를 갖는 것은 아니며 또한 본 발명을 제한하기 위한 것도 아니다.
설명을 목적으로, 본 명세서에서는 그 방향과는 무관하게, "수평"이라는 용어를 사용하여 베이스 패키지의 표면 또는 평면과 평행한 평면을 규정한다. "수직"이란 용어는 위와 같이 규정된 수평과 직교하는 방향을 나타낸다. "위"(above), "아래"(below), "저부"(bottom), "상단"(top), "측부"(side)("측벽"으로도 사용), "높은"(higher), "낮은"(lower), "상부"(upper), "위"(over) 및 "아래"(under)와 같은 용어들은, 도면에 도시한 바와 같이, 수평면과 관련되어 규정된다. "상"(on)란 용어는 구성요소들이 중간에 개재되는 다른 구성 요소 없이 직접 접촉하고 있음을 의미한다.
"활성 측부"(active side)란 용어는 다이, 모듈, 패키지 또는 전자 구조물의 측부 중에서 그 위에 활성 회로가 구비되어 있거나 또는 다이, 모듈, 패키지 또는 전자 구조물 내의 활성 회로망에 접속하기 위한 구성 요소들을 구비한 측부를 말한다. 본 명세서에 사용되고 있는 "공정"(processing)이란 용어는, 전술한 구조물들을 형성하는 데에 필요로 하는, 재료 또는 포토레지스트의 적층, 패터닝, 노출, 현상, 에칭, 세척 및/또는 상기 재료 또는 포토레지스트의 제거를 포함한다.
이제 도 1을 참조하면, 여기에는 본 발명의 제1 실시예의 집적회로 패키징 시스템(100)의 저면도가 도시되어 있다. 집적회로 패키징 시스템(100)은 비라미네이트 베이스 기판으로서의 스트립-식각 리드프레임들 및 금속 포스트를 구비한 인터포저(interposer)를 구비한 양면 전극 패키지온패키지(dual face Package-on-Package(PoP)) 시스템을 포함할 수 있는 패키징 시스템의 구성에 해당한다. 예시적인 목적으로, 저면도는 외부 시스템들에 대한 전기적 연결을 제공하기 위한 커넥터 없이 도시되었다.
집적회로 패키징 시스템(100)은 외부 시스템들에 대한 전기적 연결을 제공하는 상호접속부로 정해진 제1 단자(106)를 포함할 수 있다. 제1 단자(106)는 제1 리드(108), 구체적으로는 본드 핑거, 리드 핑거 또는 콘택 패드를 포함할 수 있다.
제1 단자(106)는 제1 리드(108)에 연결되는 제1 패드(110), 구체적으로는 콘택 패드, 리드 또는 전기 콘택을 포함할 수 있다. 제1 패드(110)는 영역 어레이(area array)에 형성될 수 있다.
예시적인 목적으로 제1 패드(110)는 전 영역 어레이(full area array)에 있는 것으로 도시되어 있지만, 제1 패드(110)는 다른 구성으로 형성될 수도 있다. 예를 들어, 제1 패드(110)는 제1 리드(108)에 인접한 주변 어레이에 형성될 수 있다.
제1 단자(106)는 제1 리드(108)와 제1 패드(110)에 연결되는 제1 트레이스(trace)(112), 구체적으로는 신호 트레이스 또는 와이어를 포함할 수 있다. 제1 트레이스(112)는 제1 리드(108)와 제1 패드(110) 간의 전기적 연결을 제공하도록 형성될 수 있다.
제1 트레이스(112)는 다른 구성들로 형성될 수 있다. 예를 들어, 제1 트레이스(112)는 각기 다른 길이로 형성될 수 있다. 제1 트레이스(112)의 길이는 제1 리드(108)와 제1 패드(110)의 위치들, 제1 리드(108)와 제1 패드(110) 간의 거리, 제1 트레이스(112)를 형성하는 데 사용되는 라우팅 영역(routing area) 또는 그 조합에 기초하여 미리 정해진다.
집적회로 패키징 시스템(100)은 부착 층(116), 구체적으로는 접착 필름, 에폭시, 또는 접착제를 포함할 수 있다. 예를 들어, 부착층(116)은 와이어인필름(WIF: wire in film)과 유사한 재료로 형성될 수 있다. 제1 패드(110)와 제1 트레이스(112)는 부착 층(116)으로부터 부분적으로 노출될 수 있다.
집적 회로 패키징 시스템(100)은 봉지(142), 구체적으로는 에폭시 수지 조성물(EMC: epoxy molding compound) 또는 몰딩 재료를 포함하는 커버를 포함할 수 있다. 제1 리드(108), 제1 패드 및 제1 트레이스(112)는 봉지(142)로부터 부분적으로 노출될 수 있다.
제1 리드(108)는 열 지어 형성될 수 있다. 예시적인 목적으로, 제1 리드(108)는 봉지(142)의 측부들을 따라 2열로 도시되어 있지만, 제1 리드(108)는 다른 구성으로 형성될 수 있다. 예를 들어, 제1 리드(108)는 측부들을 따라 4열로 형성될 수 있다.
도 2를 참조하면, 여기에는 도 1의 2-2선을 따라 취한 집적회로 패키징 시스템(100)의 단면도가 도시되어 있다. 제1 단자(106)는 제1 수평부(208)를 포함할 수 있다. 제1 수평부(208)는 도 1의 제1 리드(108), 제1 패드(110) 및 도 1의 제1 트레이스(112)를 포함할 수 있다.
제1 수평부(208)는 제1 비노출 측부(210)와 제1 비노출 측부(210)와 반대쪽에 있는 제1 노출 측부(212)를 포함할 수 있다. 제1 비노출 측부(210)는 봉지(142)에 의해 덮이거나 봉지 내에 있다. 제1 노출 측부(212)는 봉지(142)로부터 노출되어 있다.
제1 노출 측부(212)는 봉지(142)와 동일 평면에 있을 수 있다. 부착 층(116)은 제1 비노출 측부(210) 위에 형성될 수 있다.
집적회로(218), 구체적으로 집적회로 다이, 와이어본드 집적회로 또는 칩이 제1 비노출 측부(210) 위에 실장될 수 있다. 집적회로(218)는 제1 비노출 측부(210)의 평면 위에 있을 수 있다.
집적회로(218)는 부착 층(116)으로 제1 비노출 측부(210)에 부착될 수 있다. 집적회로(218)는 제1 패드(110)와 제1 트레이스(112)의 일 부분 위에 있을 수 있다.
내부 커넥터(220), 구체적으로는 본드 와이어, 리본 본드 와이어 또는 도전성 와이어가 제1 수평부(208) 및 집적회로(218)에 연결될 수 있다. 이 내부 커넥터(220)는 제1 비노출 측부(210)에 연결될 수 있다.
집적회로 패키징 시스템(100)은 외부 시스템들에 대한 전기적 연결을 제공하는 상호접속부로 정해진 제2 단자(230)를 포함할 수 있다. 제2 단자(230)는 제2 수평부(232)를 포함할 수 있다.
제2 수평부(232)는 제2 트레이스로 제2 패드(233)에 전기적으로 연결되는 제2 리드를 포함할 수 있다. 예시적인 목적으로, 제2 수평부(232)는 다른 제2 수평부(232)의 제2 패드(233)에 인접한 것으로 도시되었다.
제2 리드는 구체적으로 본드 핑거, 리드 핑거 또는 콘택 패드이다. 제2 패드(233)는 구체적으로 콘택 패드, 리드 또는 전기 콘택이다. 제2 패드(233)는 영역 어레이 또는 제2 리드에 인접한 주변 어레이에 형성될 수 있다.
제2 트레이스는 구체적으로 신호 트레이스 또는 와이어이다. 제2 트레이스는 다른 구성들로 형성될 수 있다.
예를 들어, 제2 트레이스는 다른 길이들로 형성될 수 있다. 제2 트레이스의 길이는 제2 리드와 제2 패드(233)의 위치들, 제2 리드와 제2 패드(233) 간의 거리, 제2 트레이스를 형성하는 데 사용되는 라우팅 영역 또는 그 조합에 기초하여 미리 정해진다.
제2 수평부(232)는 제2 비노출 측부(234)와 제1 비노출 측부(234)와 반대쪽에 있는 제2 노출 측부(236)를 포함할 수 있다. 제2 비노출 측부(232)는 봉지(142)에 의해 덮인다. 제2 노출 측부(236)는 봉지(142)로부터 노출되어 있다. 제2 노출 측부(236)는 봉지(142)와 동일 평면에 있을 수 있다.
제2 단자(230)는 제2 수직 도전성 포스트(238), 구체적으로는 금속 포스트, 수직 상호접속부(제트(z)-상호접속부라고도 함), 필라(pillar), 칼럼(column) 또는 도전성 커넥터를 포함할 수 있다. 제2 수직 도전성 포스트(238)는 제2 수평부(232)에 연결될 수 있다.
제2 수직 도전성 포스트(238)는 제2 수평부(232)와 일체일 수 있다. 즉, 제2 수직 도전성 포스트(238)와 제2 수평부(232)는 단일의 일체형 구조 또는 고형 구조로 형성되는 특징을 갖는 공통의 재료로 형성될 수 있다.
제2 단자(230)는 집적회로(218)에 인접한 제2 수직 도전성 포스트(238)에 의해 제1 단자(106)와 집적회로(218) 위에 실장될 수 있다. 제2 수직 도전성 포스트(238)는 제1 수평부(208) 위에 실장될 수 있다. 제2 패드(233)와 제2 트레이스의 일 부분은 집적회로(218) 위에 있을 수 있다.
제2 수직 도전성 포스트(238)는 조인트(joint)를 형성하는 데 사용되는 도전성 재료(240), 구체적으로는 페이스트 또는 접착제로 제1 수평부(208)에 부착될 수 있다. 예를 들어, 도전성 재료(240)는 솔더 페이스트, 금속 페이스트 또는 도전성 접착제일 수 있다.
도전성 재료(240)는 제1 수평부(208)와 제2 수직 도전성 포스트(238) 사이에 전기적 연결을 제공하도록 형성될 수 있다. 도전성 재료(240)는 제1 비노출 측부(210)와 제2 수직 도전성 포스트(238)에 연결될 수 있다.
봉지(142)는 제1 단자(106) 위에 형성되어 제1 단자(106)와 제2 단자(230)의 노출된 부분들만 남기고 집적회로(218)와 제2 수직 도전성 포스트(238)를 감싸거나 덮을 수 있다. 제1 수평부(208)와 제2 수평부(232)는 봉지(142)로부터 부분적으로 노출될 수 있다.
집적회로 패키징 시스템(100)은 외부 상호접속부(252), 구체적으로는 볼, 범프 또는 커넥터를 선택적으로 포함할 수 있다. 외부 상호접속부(252)는 제1 노출 측부(212)에 부착되어 외부 시스템들(미도시)과의 연결을 제공할 수 있다.
또 다른 제1 단자(106)가 제1 단자(106)에 인접하게 형성될 수 있다. 집적회로(218)는 제1 단자(106)의 제1 수평부(208)와 또 다른 제1 단자(106)의 제1 수평부(208) 위에 부분적으로 실장될 수 있다. 집적회로(218)는 또 다른 내부 커넥터(220)로 또 다른 제1 단자(106)의 제1 수평부(208)의 제1 비노출 측부(210)에 연결될 수 있다.
또 다른 제2 단자(230)가 제2 단자(230)에 인접하게 형성될 수 있다. 제2 단자(230)의 제2 수평부(232)와 또 다른 제2 단자(230)의 제2 수평부(232)는 집적회로(218) 위에 부분적으로 실장될 수 있다.
집적회로 패키징 시스템(100)이 신뢰성을 개선시킨다는 것이 밝혀졌다. 일체형 유닛으로 일체화된 제2 수평부(232)와 제2 수직 도전성 포스트(238)를 구비한 제2 단자(230)는 분리된 부품들로 만들어진 구조보다 기계적 파손이 덜 되는 튼튼한 구조를 제공한다. 이러한 튼튼한 구조로, 제2 단자(230)는 제1 단자(106) 위에 신뢰성 있게 실장될 수 있고, 이에 따라 신뢰성을 개선시킬 수 있다.
삭제
이에 도 3을 참조하면, 여기에는 제조 과정의 집적회로 부착 단계에 있는 집적회로 패키징 시스템의 단면도가 도시되어 있다. 인쇄회로 패키징 시스템(100)은 제1 베이스부(302), 구체적으로는 리드 프레임 베이스, 스트립, 패널, 웨이퍼 또는 플레이트를 포함할 수 있다. 제1 베이스부(302)는 금속 또는 금속 합금으로 형성될 수 있다.
제1 단자(106)는 제1 베이스부(302) 상에 형성될 수 있다. 예를 들어, 제1 단자(106)는 리드 프레임 하부구조(infrastructure)로 형성될 수 있다. 또한 예를 들어, 제1 단자(106)는 식각, 스탬핑(stamping), 절단, 화학 밀링으로 또는 이들을 임의로 조합하여 형성될 수 있다.
제1 수평부(208)는 제1 베이스부(302) 상에 형성될 수 있다. 부착 층(116)은 제1 수평부(208) 위에 형성될 수 있다.
도시되지는 않았지만, 제1 수평부(208)는 다수의 층들로 형성될 수 있다. 예를 들어, 제1 수평부(208)는 식각 보호 층, 접착 층, 확산 방지 층, 젖음성 개선 층(wet-enhancing layer) 또는 이들의 조합으로 형성될 수 있다.
집적회로(218)는 부착층(116)으로 제1 단자(106)에 부착될 수 있다. 집적회로(218)는 내부 커넥터(220)로 제1 수평부(208)에 연결될 수 있다.
예시적인 목적으로, 단면도에서는 제1 단자(106)가 형성된 것을 도시했지만, 도 2의 제2 단자(230)와 제1 단자(106)가 함께 형성될 수 있다. 예를 들어, 제2 단자(230)와 제1 단자(106)는 제2 단자(230)가 후속 공정에서 실장되기 전에 식각 공정에서 동시에 형성될 수 있다.
이제 도 4a를 참조하면, 여기에는 도 3의 구조물의 일부분이 제1 리드 형성 공정에 있는 것이 도시되어 있다. 제1 단자(106)는 후속 제조 단계들에서의 문제들을 방지할 수 있는 구조가 형성될 수 있다. 예를 들어, 문제점들은 납땜 또는 에폭시 토출과 함께 발생될 수 있는 유출(bleed out) 문제들을 포함한다.
제1 리드 형성 공정은 제1 단자(106)의 부착 구역(404) 둘레에 공동 링(cavity ring)(402), 구체적으로는 함몰부(dent) 또는 홈(groove)이 형성되어 도전성 재료(240)가 부착 구역(404) 밖으로 유출 또는 누출되는 것을 방지할 수 있게 형성된 제1 단자(106)를 포함한다. 부착 구역은 구체적으로는, 제1 수평부(208)의 제1 비노출 측부(210)에 있는, 제2 단자(230)가 제1 단자(106)에 부착되는 부분이다.
제2 수직 도전성 포스트(238)는 공동 링(402)으로 둘러싸일 수 있다. 설명의 편의를 위해, 제1 리드 형성 공정에서 제2 수직 도전성 포스트(238)가 도전성 재료(240)를 구비한 부착 구역(404)에 부착되는 것을 도시하였지만, 제2 단자(230)를 부착하는 공정에 대해서는 나중에 후속 제조 단계에서 설명한다.
이제 도 4b를 참조하면, 여기에는 도 3의 구조물의 일부분이 제2 리드 형성 공정에 있는 것이 도시되어 있다. 제2 리드 형성 공정은 부착 구역(404)에 오목부(406), 구체적으로는 홀로(hollow) 또는 압입부(indentation)가 형성되어 도전성 재료(240)가 부착 구역(404) 밖으로 유출 또는 누출되는 것을 방지할 수 있게 형성된 제1 단자(106)를 포함한다.
제2 수직 도전성 포스트(238)는 오목부(406)에서 제1 단자(106)에 연결될 수 있다. 설명의 편의를 위해, 제2 리드 형성 공정에서 제2 수직 도전성 포스트(238)가 도전성 재료(240)를 구비한 부착 구역(404)에 부착되는 것을 도시하였지만, 제2 단자(230)를 부착하는 공정은 나중의 후속 제조 단계까지 설명하지는 않는다.
이제 도 5를 참조하면, 여기에는 도 3의 구조물이 제2 단자 부착 단계에 있는 것이 도시되어 있다. 집적회로 패키징 시스템(100)은 제2 베이스부(502), 구체적으로 리드 프레임 베이스, 스트립, 패널, 웨이퍼 또는 플레이트를 포함할 수 있다. 제2 베이스부(502)는 금속 또는 금속 합금으로 형성될 수 있다.
제2 단자(230)는 제2 베이스부(502) 상에 형성될 수 있다. 예를 들어, 제2 단자(230)는 리드 프레임 하부구조로 형성될 수 있다. 또한 예를 들어, 제2 단자(230)는 식각, 스탬핑(stamping), 절단, 화학 밀링으로 또는 이들을 임의로 조합하여 형성될 수 있다.
제2 단자(230)는 제1 단자(106) 및 집적 회로(218) 위에 실장될 수 있다. 도전성 재료(240)는 제2 단자(230)와 제1 단자(106)에 부착될 수 있다. 제2 수직 도전성 포스트(238)와 제1 단자는 도전성 재료(240)로 부착될 수 있다.
도전성 재료(240)는 인쇄, 침지, 토출 또는 임의의 부착 방법을 포함하는 방법으로 형성될 수 있다. 예를 들어, 방법은 솔더 페이스트 인쇄, 솔더 사전 침지(예컨대, 핫/웨이브 팟(hot/wave pot)) 또는 주사기를 이용한 에폭시 토출을 포함할 수 있다.
제2 수평부(232)는 제2 베이스부(502) 상에 제1 단자(106)로부터 떨어져 있을 수 있다. 도시되지는 않았지만, 제2 수평부(232)는 다수의 층으로 형성될 수 있다. 예를 들어, 제2 수평부(232)는 식각 보호 층, 접착 층, 확산 방지 층, 젖음성 개선 층 또는 이들의 조합으로 형성될 수 있다.
제2 수직 도전성 포스트(238)는 내부 커넥터(220)에 인접할 수 있다. 제2 수직 도전성 포스트(238)와 내부 커넥터(220)가 제1 단자(106)에 연결됨으로써, 제2 수직 도전성 포스트는 내부 커넥터(220)에 전기적으로 연결될 수 있다.
이제 도 6을 참조하면, 여기에는 도 5의 구조물이 몰딩 단계에 있는 것이 도시되어 있다. 봉지(142)는 제1 베이스부(302)와 제2 베이스부(502) 사이에 형성될 수 있다.
봉지(142)는 부착 층(116), 집적회로(218), 내부 커넥터(220), 제2 수직 도전성 포스트(238) 및 도전성 재료(240)를 감싸거나 덮도록 형성될 수 있다. 봉지(142)는 제1 수평부(208)와 제2 수평부(232)를 부분적으로 덮을 수 있다.
이제 도 7을 참조하면, 여기에는 도 6의 구조물이 개별화 단계에 있는 것이 도시되어 있다. 도 3의 제1 베이스부(302)와 도 5의 제2 베이스부(502)가 제거될 수 있다. 제1 베이스부(302)와 제2 베이스부(502)는 식각, 연삭(grinding), 연마(sanding) 또는 임의의 기계적 또는 화학적 수단에 의해 제거될 수 있다.
제1 단자(106), 봉지(142) 및 제2 단자(230)는 제거된 제1 베이스부(302)와 도 5의 제2 베이스부(502)의 특징들을 포함할 수 있다. 이 특징들은 식각된 표면, 연삭 표식, 연마 표식, 다른 제거 공구 표식, 화학 잔류물 또는 화학적으로 처리된 표면을 포함할 수 있다.
집적회로 패키징 시스템(100)의 패키지 조립체를 완성하도록 패키지 개별화가 행해질 수 있다. 개별화는 집적회로 패키징 시스템(100)의 개개의 패키지 유닛을 생산하도록 절단, 절삭(sawing), 레이저 스크라이빙(laser scribing) 또는 임의의 다른 개별화 공정과 같은 기계적 또는 광학적 수단을 포함할 수 있다.
집적회로 패키징 시스템(100)은 선택적으로 외부 상호접속부(252) 및 솔더 볼 실장 품질을 향상시키기 위한 표면 실장 처리부를 포함할 수 있다. 외부 상호접속부(252)는 솔더, 합금 또는 도전성 재료로 형성될 수 있다.
이제 도 8을 참조하면, 여기에는 도 1의 저면도로 예시된 바와 같은 본 발명의 제2 실시예의 집적회로 패키징 시스템(800)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(800)은 저부 리드프레임 베이스에 이중 스트립-식각 리드프레임들 및 금속 포스트를 구비한 양면 전극 패키지온패키지(PoP) 시스템을 포함할 수 있는 패키징 시스템의 구성에 해당한다.
집적회로 패키징 시스템(800)은, 도 1의 제1 단자(106), 도 2의 제2 단자(230), 도 2의 도전성 재료(240) 및 도 1의 봉지(142)의 형성 방법을 제외하면 도 1의 집적회로 패키징 시스템(100)과 유사한 방식으로 형성될 수 있다.
집적회로 패키징 시스템(800)은 제1 수평부(808)를 구비한 제1 단자(806)를 포함할 수 있다. 제1 수평부(808)는 제1 비노출 측부(810)와 제1 노출 측부(812)를 포함할 수 있다. 제1 수평부(808)는 도2의 제1 수평부(208)와 유사한 방식으로 형성될 수 있다.
제1 단자(806)는 제1 수직 도전성 포스트(814), 구체적으로는 금속 포스트, 수직 상호접속부(z-상호접속부라고도 함), 필라, 칼럼 또는 도전성 커넥터를 포함할 수 있다. 제1 수직 도전성 포스트(814)는 제1 수평부(808)에 연결될 수 있다.
제1 수직 도전성 포스트(814)는 제1 수평부(808)와 일체일 수 있다. 즉, 제1 수직 도전성 포스트(814)와 제1 수평부(808)는 단일의 일체형 구조 또는 고형 구조로 형성되는 특징을 갖는 공통의 재료로 형성될 수 있다.
집적회로 패키징 시스템(800)은 부착 층(816), 집적회로(818) 및 내부 커넥터(820)를 포함할 수 있다. 부착 층(816), 집적회로(818) 및 내부 커넥터(820)는 각각 도 1의 부착 층(116), 도 2의 집적회로(218) 및 도 2의 내부 커넥터(220)와 유사한 방식으로 형성될 수 있다.
집적회로 패키징 시스템(800)은 제2 수평부(832)를 구비한 제2 단자(830)를 포함할 수 있다. 제2 수평부(832)는 제2 리드, 제2 패드(833) 및 제2 트레이스를 포함할 수 있다.
제2 수평부(832)는 제2 비노출 측부(834)와 제2 노출 측부(836)를 포함할 수 있다. 제2 수평부(832)는 도 2의 제2 수평부(232)와 유사한 방식으로 형성될 수 있다.
제2 단자(830)는 제1 단자(806)와 집적회로(818) 위에 실장될 수 있다. 제2 단자(830)는 집적회로(818)에 인접한 제1 수직 도전성 포스트(814) 위에 실장될 수 있다.
제2 단자(830)는 조인트를 형성하는 데 사용되는 도전성 재료(840), 구체적으로는 페이스트 또는 접착제로 제1 단자(806)에 부착될 수 있다. 예를 들어, 도전성 재료(840)는 솔더 페이스트, 금속 페이스트 또는 도전성 접착제일 수 있다.
도전성 재료(840)는 제1 단자(806)와 제2 단자(830) 사이에 전기적 연결을 제공하도록 형성될 수 있다. 도전성 재료(840)는 제1 수직 도전성 포스트(814)와 제2 수평부(832)에 연결될 수 있다.
제1 수직 도전성 포스트(814)는 내부 커넥터(820)에 인접할 수 있다. 제2 단자(830)와 내부 커넥터(820)가 제1 단자(806)에 연결됨으로써, 제2 단자(830)는 내부 커넥터(820)에 전기적으로 연결될 수 있다.
집적회로 패키징 시스템(800)은 봉지(842), 구체적으로는 에폭시 수지 조성물(EMC) 또는 몰딩 재료를 포함하는 커버를 포함할 수 있다. 봉지(842)는 제1 단자(860) 위에 형성될 수 있다. 봉지(842)는 제1 수직 도전성 포스트(814), 부착 층(816), 집적회로(818), 내부 커넥터(820) 및 도전성 재료(840)를 감싸거나 덮을 수 있다.
봉지(842)는 제1 단자(806)와 제2 단자(830)의 일부분들을 노출한 상태로 형성될 수 있다. 제1 수평부(808)와 제2 수평부(832)가 봉지(842)로부터 부분적으로 노출될 수 있다.
집적회로 패키징 시스템(800)은 선택적으로 외부 상호접속부(852)를 포함할 수 있다. 외부 상호접속부(852)는 도 2의 외부 상호접속부(252)와 유사한 방식으로 형성될 수 있다.
또 다른 제1 단자(806)가 제1 단자(806)에 인접하게 형성될 수 있다. 집적회로(818)는 제1 단자(806)의 제1 수평부(808)와 또 다른 제1 단자(806)의 제1 수평부(808) 위에 부분적으로 실장될 수 있다. 집적회로(818)는 또 다른 내부 커넥터(820)로 또 다른 제1 단자(806)의 제1 수평부(808)의 제1 비노출 측부(810)에 연결될 수 있다.
또 다른 제2 단자(830)가 제2 단자(830)에 인접하게 형성될 수 있다. 제2 단자(830)의 제2 수평부(832)와 또 다른 제2 단자(830)의 제2 수평부(832)는 집적회로(818) 위에 부분적으로 실장될 수 있다.
이제 도 9를 참조하면, 여기에는 도 1의 저면도로 예시된 바와 같은 본 발명의 제3 실시예의 집적회로 패키징 시스템(900)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(900)은 상단 리드프레임 베이스와 저부 리드프레임 베이스에 이중 스트립-식각 리드프레임들 및 금속 포스트들을 구비한 양면 전극 패키지온패키지(PoP) 시스템을 포함할 수 있는 패키징 시스템의 구성에 해당한다.
집적회로 패키징 시스템(900)은, 도 1의 제1 단자(106), 도 2의 제2 단자(230), 도 2의 도전성 재료(240) 및 도 1의 봉지(142)의 형성 방법을 제외하면 도 1의 집적회로 패키징 시스템(100)과 유사한 방식으로 형성될 수 있다.
집적회로 패키징 시스템(900)은 제1 수평부(908)를 구비한 제1 단자(906)를 포함할 수 있다. 제1 수평부(908)는 제1 비노출 측부(910)와 제1 노출 측부(912)를 포함할 수 있다. 제1 수평부(908)는 도2의 제1 수평부(208)와 유사한 방식으로 형성될 수 있다.
제1 단자(906)는 제1 수직 도전성 포스트(914), 구체적으로는 금속 포스트, 수직 상호접속부(z-상호접속부라고도 함), 필라, 칼럼 또는 도전성 커넥터를 포함할 수 있다. 제1 수직 도전성 포스트(914)는 제1 수평부(908)에 연결될 수 있다.
제1 수직 도전성 포스트(914)는 제1 수평부(908)와 일체일 수 있다. 즉, 제1 수직 도전성 포스트(914)와 제1 수평부(908)는 단일의 일체형 구조 또는 고형 구조로 형성되는 특징을 갖는 공통의 재료로 형성될 수 있다.
집적회로 패키징 시스템(900)은 부착 층(916), 집적회로(918) 및 내부 커넥터(920)를 포함할 수 있다. 부착 층(916), 집적회로(918) 및 내부 커넥터(920)는 각각 도 1의 부착 층(116), 도 2의 집적회로(218) 및 도 2의 내부 커넥터(220)와 유사한 방식으로 형성될 수 있다.
집적회로 패키징 시스템(900)은 제2 수평부(932)를 구비한 제2 단자(930)를 포함할 수 있다. 제2 수평부(932)는 제2 리드, 제2 패드(933) 및 제2 트레이스를 포함할 수 있다.
제2 수평부(932)는 제2 비노출 측부(934)와 제2 노출 측부(936)를 포함할 수 있다. 제2 단자(930)는 제2 수직 도전성 포스트(938)를 포함할 수 있다.
제2 단자(930)는 도 2의 제2 단자(230)와 유사한 방식으로 형성될 수 있다. 제2 단자(930)는 제1 단자(906) 위에 실장될 수 있다. 제2 수직 도전성 포스트(938)는 집적회로(918)에 인접한 제1 도전성 포스트(914) 위에 실장될 수 있다.
제2 단자(930)는 조인트를 형성하는 데 사용되는 도전성 재료(940), 구체적으로는 페이스트 또는 접착제로 제1 단자(906)에 부착될 수 있다. 예를 들어, 도전성 재료(940)는 솔더 페이스트, 금속 페이스트 또는 도전성 접착제일 수 있다.
도전성 재료(940)는 제1 단자(906)와 제2 단자(930) 사이에 전기적 연결을 제공하도록 형성될 수 있다. 도전성 재료(940)는 제1 수직 도전성 포스트(914)와 제2 수직 도전성 포스트(938)에 부착될 수 있다.
제1 수직 도전성 포스트(914)와 제2 수직 도전성 포스트(938)는 내부 커넥터(920)에 인접할 수 있다. 제2 단자(930)와 내부 커넥터(920)가 제1 단자(906)에 연결됨으로써, 제2 단자(930)는 내부 커넥터(920)에 전기적으로 연결될 수 있다.
집적회로 패키징 시스템(900)은 봉지(942), 구체적으로는 에폭시 수지 조성물(EMC) 또는 몰딩 재료를 포함하는 커버를 포함할 수 있다. 봉지(942)는 제1 단자(906) 위에 형성될 수 있다. 봉지(942)는 제1 수직 도전성 포스트(914), 부착 층(916), 집적회로(918), 내부 커넥터(920), 제2 수직 도전성 포스트(938) 및 도전성 재료(940)를 감싸거나 덮을 수 있다.
봉지(942)는 제1 단자(906)와 제2 단자(930)의 일부분들을 노출한 상태로 형성될 수 있다. 제1 수평부(908)와 제2 수평부(932)가 봉지(942)로부터 부분적으로 노출될 수 있다.
집적회로 패키징 시스템(900)은 선택적으로 외부 상호접속부(952)를 포함할 수 있다. 외부 상호접속부(952)는 도 2의 외부 상호접속부(252)와 유사한 방식으로 형성될 수 있다.
또 다른 제1 단자(906)가 제1 단자(906)에 인접하게 형성될 수 있다. 집적회로(918)는 제1 단자(906)의 제1 수평부(908)와 또 다른 제1 단자(906)의 제1 수평부(908) 위에 부분적으로 실장될 수 있다. 집적회로(918)는 또 다른 내부 커넥터(920)로 또 다른 제1 단자(906)의 제1 수평부(908)의 제1 비노출 측부(910)에 연결될 수 있다.
또 다른 제2 단자(930)가 제2 단자(930)에 인접하게 형성될 수 있다. 제2 단자(930)의 제2 수평부(932)와 또 다른 제2 단자(930)의 제2 수평부(932)는 집적회로(918) 위에 부분적으로 실장될 수 있다.
이제 도 10을 참조하면, 여기에는 도 1의 저면도로 예시된 바와 같은 본 발명의 제4 실시예의 집적회로 패키징 시스템(1000)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(1000)은 이중 스트립-식각 리드프레임들 및 다중 칩 적층체를 구비한 양면 전극 패키지온패키지(PoP) 시스템을 포함할 수 있는 패키징 시스템의 구성에 해당한다. 집적회로 패키징 시스템(1000)은, 도 1의 제1 단자(106), 도 2의 도전성 재료(240), 도 1의 봉지(142)의 형성 방법 및 또 다른 집적회로가 추가된 것을 제외하면 도 1의 집적회로 패키징 시스템(100)과 유사한 방식으로 형성될 수 있다.
집적회로 패키징 시스템(1000)은 제1 수평부(1008)를 구비한 제1 단자(1006)를 포함할 수 있다. 제1 수평부(1008)는 제1 비노출 측부(1010)와 제1 노출 측부(1012)를 포함할 수 있다. 제1 수평부(1008)는 도2의 제1 수평부(208)와 유사한 방식으로 형성될 수 있다.
제1 단자(1006)는 제1 수직 도전성 포스트(1014), 구체적으로는 금속 포스트, 수직 상호접속부(z-상호접속부라고도 함), 필라, 칼럼 또는 도전성 커넥터를 포함할 수 있다. 제1 수직 도전성 포스트(1014)는 제1 수평부(1008)에 연결될 수 있다.
제1 수직 도전성 포스트(1014)는 제1 수평부(1008)와 일체일 수 있다. 즉, 제1 수직 도전성 포스트(1014)와 제1 수평부(1008)는 단일의 일체형 구조 또는 고형 구조로 형성되는 특징을 갖는 공통의 재료로 형성될 수 있다.
집적회로 패키징 시스템(1000)은 부착 층(1016), 집적회로(1018) 및 내부 커넥터(1020)를 포함할 수 있다. 부착 층(1016), 집적회로(1018) 및 내부 커넥터(1020)는 각각 도 1의 부착 층(116), 도 2의 집적회로(218) 및 도 2의 내부 커넥터(220)와 유사한 방식으로 형성될 수 있다.
집적회로 패키징 시스템(1000)은 집적회로(1018) 위에 형성된 제2 부착 층(1022), 구체적으로는 필름, 에폭시 또는 접착제를 포함할 수 있다. 제2 집적회로(1024), 구체적으로는 집적회로 다이, 와이어본드 집적회로, 또는 칩이 집적회로(1018) 위에 실장될 수 있다. 제2 집적회로(1024)는 제2 부착 층(1022)으로 집적회로(1018)에 부착될 수 있다.
제2 내부 커넥터(1026), 구체적으로는 본드 와이어, 리본 본드 와이어 또는 도전성 와이어가 제1 단자(1006)와 제2 집적회로(1024)에 연결될 수 있다. 제2 내부 커넥터(1026)는 제1 수평부(1008)에 연결될 수 있다.
집적회로 패키징 시스템(1000)은 제2 수평부(1032)를 구비한 제2 단자(1030)를 포함할 수 있다. 제2 수평부(1032)는 제2 리드, 제2 패드 및 제2 트레이스를 포함할 수 있다.
제2 수평부(1032)는 제2 비노출 측부(1034)와 제2 노출 측부(1036)를 포함할 수 있다. 제2 단자(1030)는 제2 수직 도전성 포스트(1038)를 포함할 수 있다.
제2 단자(1030)는 도 2의 제2 단자(230)와 유사한 방식으로 형성될 수 있다. 제2 단자(1030)는 제1 단자(1006) 위에 실장될 수 있다. 제2 수직 도전성 포스트(1038)는 집적회로(1018)에 인접한 제1 도전성 포스트(1014) 위에 실장될 수 있다.
제2 단자(1030)는 조인트를 형성하는 데 사용되는 도전성 재료(1040), 구체적으로는 페이스트 또는 접착제로 제1 단자(1006)에 부착될 수 있다. 예를 들어, 도전성 재료(1040)는 솔더 페이스트, 금속 페이스트 또는 도전성 접착제일 수 있다.
도전성 재료(1040)는 제1 단자(1006)와 제2 단자(1030) 사이에 전기적 연결을 제공하도록 형성될 수 있다. 도전성 재료(1040)는 제1 수직 도전성 포스트(1014)와 제2 수직 도전성 포스트(1038)에 부착될 수 있다.
제1 수직 도전성 포스트(1014)는 내부 커넥터(1020)와 제2 내부 커넥터(1026)에 인접할 수 있다. 제2 수직 도전성 포스트(1038)는 제2 내부 커넥터(1026)에 인접할 수 있다. 제2 단자(1030), 내부 커넥터(1020) 및 제2 내부 커넥터(1026)가 제1 단자(1006)에 연결됨으로써, 제2 단자(1030)는 내부 커넥터(1020)와 제2 내부 커넥터(1026)에 전기적으로 연결될 수 있다.
집적회로 패키징 시스템(1000)은 봉지(1042), 구체적으로는 에폭시 수지 조성물(EMC) 또는 몰딩 재료를 포함하는 커버를 포함할 수 있다. 봉지(1042)는 제1 단자(1006) 위에 형성될 수 있다. 봉지(1042)는 제1 수직 도전성 포스트(1014), 부착 층(1016), 집적회로(1018), 내부 커넥터(1020), 제2 부착층(1022), 제2 집적회로(1024), 제2 내부 커넥터(1026), 제2 수직 도전성 포스트(1038) 및 도전성 재료(1040)를 감싸거나 덮도록 형성될 수 있다.
봉지(1042)는 제1 단자(1006)와 제2 단자(1030)의 일부분들을 노출한 상태로 형성될 수 있다. 제1 수평부(1008)와 제2 수평부(1032)가 봉지(1042)로부터 부분적으로 노출될 수 있다.
집적회로 패키징 시스템(1000)은 선택적으로 외부 상호접속부(1052)를 포함할 수 있다. 외부 상호접속부(1052)는 도 2의 외부 상호접속부(252)와 유사한 방식으로 형성될 수 있다.
또 다른 제1 단자(1006)가 제1 단자(1006)에 인접하게 형성될 수 있다. 집적회로(1018)는 제1 단자(1006)의 제1 수평부(1008)와 또 다른 제1 단자(1006)의 제1 수평부(1008) 위에 부분적으로 실장될 수 있다. 집적회로(1018)는 또 다른 내부 커넥터(1020)로 또 다른 제1 단자(1006)의 제1 수평부(1008)의 제1 비노출 측부(1010)에 연결될 수 있다.
또 다른 제2 단자(1030)가 제2 단자(1030)에 인접하게 형성될 수 있다. 제2 단자(1030)의 제2 수평부(1032)와 또 다른 제2 단자(1030)의 제2 수평부(1032)는 집적회로(1018) 위에 부분적으로 실장될 수 있다.
이제 도 11을 참조하면, 여기에는 본 발명의 제5 실시예의 집적회로 패키징 시스템(1100)의 저면도가 도시되어 있다. 집적회로 패키징 시스템(1100)은 이중 스트립-식각 리드프레임들 및 플립 칩(flip-chip)을 구비한 양면 전극 패키지온패키지(PoP) 시스템을 포함할 수 있는 패키징 시스템의 구성에 해당한다. 예시적인 목적으로, 저면도는 외부 시스템들에 대한 전기적 연결을 제공하기 위한 커넥터 없이 도시되었다.
집적회로 패키징 시스템(1100)은 외부 시스템들에 대한 전기적 연결을 제공하는 상호접속부로 정해진 제1 단자(1106)를 포함할 수 있다. 제1 단자(1106)는 제1 리드(1108), 구체적으로는 본드 핑거, 리드 핑거 또는 콘택 패드를 포함할 수 있다.
제1 단자(1106)는 제1 리드(1108)에 연결되는 제1 패드(1110), 구체적으로는 콘택 패드, 리드 또는 전기 콘택을 포함할 수 있다. 제1 패드(1110)는 영역 어레이에 형성될 수 있다.
예시적인 목적으로 제1 패드(1110)는 전 영역 어레이에 있는 것으로 도시되어 있지만, 제1 패드(1110)는 다른 구성으로 형성될 수도 있다. 예를 들어, 제1 패드(1110)는 제1 리드(1108)에 인접한 주변 어레이에 형성될 수도 있다.
제1 단자(1106)는 제1 리드(1108) 및 제1 패드(1110)에 연결되는 제1 트레이스(1112), 구체적으로는 신호 트레이스 또는 와이어를 포함할 수 있다. 제1 트레이스(1112)는 제1 리드(1108)와 제1 패드(1110)의 전기적 연결을 제공하도록 형성될 수 있다.
집적회로 패키징 시스템(1100)은 봉지(1142), 구체적으로는 에폭시 수지 조성물(EMC) 또는 몰딩 재료를 포함하는 커버를 포함할 수 있다. 제1 단자(1106)는 봉지(1142)로부터 부분적으로 노출될 수 있다.
제1 리드(1108)는 열 지어 형성될 수 있다. 예시적인 목적으로, 제1 리드(1108)는 봉지(1142)의 측부들을 따라 2열로 도시되어 있지만, 제1 리드(1108)는 다른 구성으로 형성될 수 있다. 예를 들어, 제1 리드(1108)는 측부들을 따라 4열로 형성될 수 있다.
도 12를 참조하면, 여기에는 도 11의 12-12선을 따라 취한 집적회로 패키징 시스템의 단면도가 도시되어 있다. 제1 단자(1106)는 제1 수평부(1208)를 포함할 수 있다. 제1 수평부(1208)는 도11의 제1 리드(1108), 제1 패드(1110) 및 도 11의 제1 트레이스(1112)를 포함할 수 있다.
제1 수평부(1208)는 봉지(1142)로부터 부분적으로 노출될 수 있다. 제1 수평부(1208)는 제1 비노출 측부(1210)와 제1 비노출 측부(1210)와 반대쪽에 있는 제1 노출 측부(1210)를 포함할 수 있다.
제1 비노출 측부(1210)는 봉지(1142)에 의해 덮이거나 봉지 내에 있다. 제1 노출 측부(1212)는 봉지(1142)로부터 노출된다. 제1 노출 측부(1212)는 봉지(1142)와 동일 평면에 있을 수 있다.
집적회로(1218), 구체적으로는 플립 칩, 집적회로 다이, 또는 반도체 디바이스가 제1 비노출 측부(1210) 위에 실장될 수 있다. 집적회로(1218)는 제1 비노출 측부(1210)의 평면 위에 있을 수 있다. 집적회로(1218)는 내부 커넥터(1220), 구체적으로는 볼, 범프 또는 커넥터로 제1 비노출 측부(1210)에 부착될 수 있다.
내부 커넥터(1220)는 제1 수평부(1208)와 집적회로(1218)에 연결될 수 있다. 내부 커넥터(1220)는 제1 비노출 측부(1210)에 연결될 수 있다.
집적회로 패키징 시스템(1100)은 외부 시스템들에 대한 전기적 연결을 제공하는 제2 단자(1230)를 포함할 수 있다. 제2 단자(1230)는 제2 수평부(1232)를 포함할 수 있다.
제2 수평부(1232)는 제2 트레이스로 제2 패드(1233)에 전기적으로 연결되는 제2 리드를 포함할 수 있다. 예시적인 목적으로, 제2 수평부(1232)는 또 다른 제2 수평부(1232)의 제2 패드(1233)에 인접한 것으로 도시되어 있다.
제2 리드는 구체적으로 본드 핑거, 리드 핑거 또는 콘택 패드이다. 제2 패드(1233)는 구체적으로 콘택 패드, 리드 또는 전기 콘택이다. 제2 패드(1233)는 영역 어레이 또는 제2 리드에 인접한 주변 어레이에 형성될 수 있다.
제2 트레이스는 구체적으로 신호 트레이스 또는 와이어다. 제2 트레이스는 다른 구성들로 형성될 수 있다.
예를 들어, 제2 트레이스는 각기 다른 길이로 형성될 수 있다. 제2 트레이스의 길이는 제2 리드와 제2 패드(1233)의 위치들, 제2 리드와 제2 패드(1233) 간의 거리, 제2 트레이스를 형성하는 데 사용되는 라우팅 영역 또는 그 조합에 기초하여 미리 정해진다.
제2 수평부(1232)는 제2 비노출 측부(1234)와 제2 노출 측부(1236)를 구비할 수 있다. 제2 비노출 측부(1234)는 봉지(1142)에 의해 덮이거나 봉지 내에 있을 수 있다. 제2 노출 측부(1236)는 봉지(1142)로부터 노출될 수 있다. 제2 노출 측부(1236)는 봉지(1142)와 동일 평면에 있을 수 있다.
제2 단자(1230)는 제2 수직 도전성 포스트(1238), 구체적으로는 금속 포스트, 수직 상호접속부(z-상호접속부라고도 함), 필라, 칼럼 또는 도전성 커넥터를 포함할 수 있다. 제2 수직 도전성 포스트(1238)는 제2 수평부(1232)에 연결될 수 있다.
제2 수직 도전성 포스트(1238)는 제2 수평부(1232)와 일체일 수 있다. 즉, 제2 수직 도전성 포스트(1238)와 제2 수평부(1232)는 단일의 일체형 구조 또는 고형 구조로 형성되는 특징을 갖는 공통의 재료로 형성될 수 있다.
제2 단자(1230)는 제1 단자(1106)와 집적회로(1218) 위에 실장될 수 있다. 집적회로(1218)에 인접한 제2 수직 도전성 포스트(1238)는 제1 수직부(1208) 위에 실장될 수 있다.
제2 단자(1230)는 조인트를 형성하는 데 사용되는 도전성 재료(1240), 구체적으로는 페이스트 또는 접착제로 제1 수평부(1208)에 부착될 수 있다. 예를 들어, 도전성 재료(1240)는 솔더 페이스트, 금속 페이스트 또는 도전성 접착제일 수 있다.
도전성 재료(1240)는 제1 수평부(1208)와 제2 단자(1230) 사이에 전기적 연결을 제공하도록 형성될 수 있다. 도전성 재료(1240)는 제1 비노출 측부(1210)와 제2 수직 도전성 포스트(1238)에 연결될 수 있다.
봉지(1142)는 제1 단자(1106) 위에 형성될 수 있다. 봉지(1142)는 집적회로(1218), 내부 커넥터(1220), 제2 수직 도전성 포스트(1238) 및 도전성 재료(1240)를 감싸거나 덮도록 형성될 수 있다.
봉지(1142)는 제1 단자(1106)와 제2 단자(1230)의 일부분들을 노출한 상태로 형성될 수 있다. 제1 수평부(1208)와 제2 수평부(1232)는 봉지(1142)로부터 부분적으로 노출될 수 있다.
집적회로 패키징 시스템(1100)은 선택적으로 외부 상호접속부(1252), 구체적으로는 볼, 범프 또는 커넥터를 포함할 수 있다. 외부 상호접속부(1252)는 외부 시스템들(미도시)에 대한 연결을 제공하도록 제1 노출 측부(1212)에 부착될 수 있다.
또 다른 제1 단자(1106)가 제1 단자(1106)에 인접하게 형성될 수 있다. 집적회로(1218)는 제1 단자(1106)의 제1 수평부(1208)와 또 다른 제1 단자(1106)의 수평부(1208) 위에 부분적으로 실장될 수 있다. 집적회로(1218)는 또 다른 내부 커넥터(1220)로 또 다른 제1 단자(1106)의 제1 수평부(1208)의 제1 비노출 측부(1210)에 연결될 수 있다.
또 다른 제2 단자(1230)가 제2 단자(1230)에 인접하게 형성될 수 있다. 제2 단자의 제2 수평부(1232)와 또 다른 제2 단자(1230)의 제2 수평부(1232)는 집적회로(1218) 위에 부분적으로 실장될 수 있다.
이제 도 13을 참조하면, 여기에는 본 발명의 제6 실시예의 집적회로 패키징 시스템(1300)의 저면도가 도시되어 있다. 집적회로 패키징 시스템(1300)은 이중 스트립-식각 리드프레임들, 저부 팬아웃 콘택 패드(bottom fan-out contact pad)들 및 상단 팬아웃 콘택 패드들을 구비한 양면 전극 패키지온패키지(PoP) 시스템을 포함할 수 있는 패키징 시스템의 구성에 해당한다. 예시적인 목적으로, 저면도는 외부 시스템들에 대한 전기적 연결을 제공하기 위한 커넥터 없이 도시되었다.
집적회로 패키징 시스템(1300)은 패키지 패들(1304), 구체적으로는 다이 패들, 다이 부착 패들((DAP: die-attach paddle) 또는 다이 패드를 포함할 수 있다. 집적회로 패키징 시스템(1300)은 외부 시스템들에 대한 전기적 연결을 제공하는 상호접속부로 정해진 제1 단자(1306)를 포함할 수 있다. 제1 단자(1306)는 리드, 본드 핑거, 리드 핑거 또는 콘택 패드를 포함할 수 있다.
집적회로 패키징 시스템(1300)은 봉지(1342), 구체적으로는 에폭시 수지 조성물(EMC) 또는 몰딩 재료를 포함하는 커버를 포함할 수 있다. 제1 단자(1306)와 패키지 패들(1304)은 봉지(1342)로부터 부분적으로 노출될 수 있다.
제1 단자(1306)는 열 지어서 형성될 수 있다. 예시적인 목적으로 제1 단자(1306)는 봉지(1342)의 측부들을 따라 2열로 도시되어 있지만, 제1 단자(1306)는 다른 구성으로 형성될 수 있다. 예를 들어, 제1 단자(1306)는 측부들을 따라 4열로 형성될 수 있다.
이제 도 14를 참조하면, 여기에는 도 13의 14-14선을 따라 취한 집적회로 패키징 시스템의 단면도가 도시되어 있다. 패키지 패들(1304)은 제1 단자(1306)에 인접하게 형성될 수 있다. 제1 단자(1306)는 제1 수평부(1408)를 포함할 수 있다.
제1 수평부(1408)는 제1 비노출 측부(1410)와 제1 비노출 측부(1410)와 반대쪽에 있는 제1 노출 측부(1412)를 포함할 수 있다. 제1 비노출 측부(1410)는 봉지(1342)에 의해 덮이거나 봉지 내에 있다. 제1 노출 측부(1412)는 봉지(1342)로부터 노출된다. 제1 노출 측부(1412)는 봉지(1342)와 동일 평면에 있을 수 있다.
집적회로(1418), 구체적으로는 집적회로 다이, 와이어본드 집적회로 또는 칩이 패키지 패들(1304) 위에 실장될 수 있다. 집적회로(1418)는 제1 비노출 측부(1410)의 평면 위에 있을 수 있다. 집적회로(1418)는 패키지 패들(1304)에 부착될 수 있다.
내부 커넥터(1420), 구체적으로는 본드 와이어, 리본 본드 와이어 또는 도전성 와이어가 제1 수평부(1408)와 집적회로(1418)에 연결될 수 있다. 내부 커넥터(1420)는 제1 비노출 측부(1410)에 연결될 수 있다.
집적회로 패키징 시스템(1300)은 외부 시스템들에 대한 전기적 연결을 제공하는 상호접속부로 정해진 제2 단자(1430)를 포함할 수 있다. 제2 단자(1430)는 제2 수평부(1432)를 포함할 수 있다. 제2 수평부(1432)는 제2 리드, 구체적으로는 본드 핑거, 리드 핑거, 또는 콘택 패드를 포함할 수 있다.
제2 수평부(1432)는 제2 비노출 측부(1434)와 제2 비노출 측부(1434)와 반대쪽에 있는 제2 노출 측부(1436)를 포함할 수 있다. 제2 비노출 측부(1434)는 봉지(1342)에 의해 덮이거나 봉지 내에 있다. 제2 노출 측부(1436)는 봉지(1342)로부터 노출된다. 제2 노출 측부(1436)는 봉지(1342)와 동일 평면에 있을 수 있다.
제2 단자(1430)는 제2 수직 도전성 포스트(1438), 구체적으로는 금속 포스트, 수직 상호접속부(z-상호접속부라고도 함), 필라, 칼럼 또는 도전성 커넥터를 포함할 수 있다. 제2 수직 도전성 포스트(1438)는 제2 수평부(1432)에 연결될 수 있다.
제2 수직 도전성 포스트(1438)는 제2 수평부(1432)와 일체일 수 있다. 즉, 제2 수직 도전성 포스트(1438)와 제2 수평부(1432)는 단일의 일체형 구조 또는 고형 구조로 형성되는 특징을 갖는 공통의 재료로 형성될 수 있다.
제2 단자(1430)는 제1 수평부(1408) 위에 실장될 수 있다. 제2 단자(1430)는 조인트를 형성하는 데 사용되는 도전성 재료(1440), 구체적으로는 페이스트 또는 접착제로 제1 수평부(1408)에 부착될 수 있다. 예를 들어, 도전성 재료(1440)는 솔더 페이스트, 금속 페이스트 또는 도전성 접착제일 수 있다.
도전성 재료(1440)는 제1 단자(1306)와 제2 단자(1430) 사이에 전기적 연결을 제공하도록 형성될 수 있다. 도전성 재료(1440)는 제1 수평부(1408)와 제2 수직 도전성 포스트(1438)에 연결될 수 있다.
봉지(1342)는 제1 단자(1306) 위에 형성될 수 있다. 봉지(1342)는 집적회로(1418), 내부 커넥터(1420), 제2 수직 도전성 포스트(1438) 및 도전성 재료(1440)를 감싸거나 덮도록 형성될 수 있다.
봉지(1342)는 패키지 패들(1304), 제1 단자(1306) 및 제2 단자(1430)의 일부분들을 노출한 상태로 형성될 수 있다. 제1 수평부(1408)와 제2 수평부(1432)는 봉지(1342)로부터 부분적으로 노출될 수 있다.
집적회로 패키징 시스템(1300)은 선택적으로 외부 상호접속부(1452), 구체적으로는 볼, 범프 또는 커넥터를 포함할 수 있다. 외부 상호접속부(1452)는 외부 시스템들(미도시)에 대한 연결을 제공하도록 제1 노출 측부(1412)에 부착될 수 있다.
제1 수평부(1408)는 집적회로(1418)에 인접하게 형성될 수 있다. 제2 수평부는 제1 수평부(1408) 위에 그리고 집적회로(1418) 둘레에 형성될 수 있다.
이제 도 15를 참조하면, 여기에는 도 1의 저면도로 예시된 바와 같은 본 발명의 제7 실시예의 집적회로 패키징 시스템(1500)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(1500)은 이중 스트립-식각 리드프레임들과 저부 팬아웃 콘택 패드들을 구비한 양면 전극 패키지온패키지(PoP) 시스템을 포함할 수 있는 패키징 시스템의 구성에 해당한다. 집적회로 패키징 시스템(1500)은 도 2의 제2 단자(230)의 형성을 제외하면 도 1의 집적회로 패키징 시스템(100)과 유사한 방식으로 형성될 수 있다.
집적회로 패키징 시스템(1500)은 제1 수평부(1508)를 구비한 제1 단자(1506)를 포함할 수 있다. 제1 수평부(1508)는 제1 비노출 측부(1510)와 제1 노출 측부(1512)를 구비할 수 있다. 제1 단자(1506)는 도 1의 제1 단자(106)와 유사한 방식으로 형성될 수 있다.
집적회로 패키징 시스템(1500)은 부착 층(1516), 집적회로(1518) 및 내부 커넥터(1520)를 포함할 수 있다. 부착 층(1516), 집적회로(1518) 및 내부 커넥터(1520)는 각각 도 1의 부착 층(116), 도 2의 집적회로(218) 및 도 2의 내부 커넥터(220)와 유사한 방식으로 형성될 수 있다.
집적회로 패키징 시스템(1500)은 제2 단자(1530)를 포함할 수 있다. 제2 단자(1530)는 제2 리드(미도시), 구체적으로는 본드 핑거, 리드 핑거 또는 콘택 패드를 구비한 제2 수평부(1532)를 포함할 수 있다. 제2 수평부(1532)는 제2 비노출 측부(1534)와 제2 비노출 측부(1534)와 반대쪽에 있는 제2 노출 측부(1536)를 구비할 수 있다.
제2 단자(1530)는 제2 수직 도전성 포스트(1538), 구체적으로는 금속 포스트, 수직 상호접속부(z-상호접속부라고도 함), 필라, 칼럼 또는 도전성 커넥터를 포함할 수 있다. 제2 수직 도전성 포스트(1538)는 제2 수평부(1532)에 연결될 수 있다.
제2 수직 도전성 포스트(1538)는 제2 수평부(1532)와 일체일 수 있다. 즉, 제2 수직 도전성 포스트(1538)와 제2 수평부(1532)는 단일의 일체형 구조 또는 고형 구조로 형성되는 특징을 갖는 공통의 재료로 형성될 수 있다.
집적회로(1518)에 인접한 제2 수직 도전성 포스트(1538)는 제1 수평부(1508) 위에 실장될 수 있다. 제2 수직 도전성 포스트(1538)는 도전성 재료(1540)로 제1 수평부(1508)에 부착될 수 있다. 도전성 재료(1540)는 도 2의 도전성 재료(240)와 유사한 방식으로 형성될 수 있다.
제2 단자(1530)와 내부 커넥터(1520)가 제1 수평부(1508)에 연결됨으로써, 제2 단자(1530)가 내부 커넥터(1520)에 전기적으로 연결될 수 있다.
집적회로 패키징 시스템(1500)은 봉지(1542)를 포함할 수 있다. 봉지(1542)는 도 1의 봉지(142)와 유사한 방식으로 형성될 수 있다.
제2 비노출 측부(1534)는 봉지(1542)에 의해 덮이거나 봉지 내에 있다. 제2 노출 측부(1536)는 봉지(1542)로부터 노출된다. 제2 노출 측부(1536)는 봉지(1542)와 동일 평면에 있을 수 있다.
봉지(1542)는 제1 단자(1506)와 제2 단자(1530)의 일부분들을 노출한 상태로 형성될 수 있다. 제2 수평부(1532)는 봉지(1542)로부터 부분적으로 노출될 수 있다.
집적회로 패키징 시스템(1500)은 선택적으로 외부 상호접속부(1552)를 포함할 수 있다. 외부 상호접속부(1552)는 도 2의 외부 상호접속부(252)와 유사한 방식으로 형성될 수 있다.
또 다른 제1 단자(1506)가 제1 단자(1506)에 인접하게 형성될 수 있다. 집적회로(1518)는 제1 단자(1506)의 제1 수평부(1508)와 또 다른 제1 단자(1506)의 수평부(1508) 위에 부분적으로 실장될 수 있다.
집적회로(1518)는 또 다른 내부 커넥터(1520)로 또 다른 제1 단자(1506)의 제1 수평부(1508)의 제1 비노출 측부(1510)에 연결될 수 있다. 제2 수평부(1532)는 제1 수평부(1508) 위에 그리고 집적회로(1518) 둘레에 형성될 수 있다.
이제 도 16을 참조하면, 여기에는 도 13의 저면도로 예시된 바와 같은 본 발명의 제8 실시예의 집적회로 패키징 시스템(1600)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(1600)은 이중 스트립-식각 리드프레임들과 상단 팬아웃 콘택 패드들을 구비한 양면 전극 패키지온패키지(PoP) 시스템을 포함할 수 있는 패키징 시스템의 구성에 해당한다. 집적회로 패키징 시스템(1600)은 도 14의 제2 단자(1430)의 형성을 제외하면 도 13의 집적회로 패키징 시스템(1300)과 유사한 방식으로 형성될 수 있다.
집적회로 패키징 시스템(1600)은 패키징 패들(1604) 및 제1 수평부(1608)를 구비한 제1 단자(1606)를 포함할 수 있다. 제1 수평부(1608)는 제1 비노출 측부(1610)와 제1 비노출 측부(1610)와 반대쪽에 있는 제1 노출 측부(1612)를 구비할 수 있다.
집적회로 패키징 시스템(1600)은 집적회로(1618) 및 내부 커넥터(1620)를 포함할 수 있다. 패키징 패들(1604), 제1 단자(1606), 집적회로(1618) 및 내부 커넥터(1620)는 각각 도 13의 패키징 패들(1304), 도 13의 제1 단자(1306), 도 14의 집적회로(1418) 및 도 14의 내부 커넥터(1420)와 유사한 방식으로 형성될 수 있다.
집적회로 패키징 시스템(1600)은 제2 단자(1630)를 포함할 수 있다. 제2 단자(1630)는 제2 수평부(1632)를 포함할 수 있다.
제2 수평부(1632)는 제2 트레이스로 제2 패드(1633)에 전기적으로 연결되는 제2 리드를 포함할 수 있다. 예시적인 목적으로, 제2 수평부(1632)는 또 다른 제2 수평부(1632)의 제2 패드(1633)에 인접하게 도시되어 있다.
제2 리드는 구체적으로는 본드 핑거, 리드 핑거 또는 콘택 패드이다. 제2 패드(1633)는 구체적으로 콘택 패드, 리드 또는 전기 콘택이다. 제2 패드(1633)는 영역 어레이 또는 제2 리드에 인접한 주변 어레이에 형성될 수 있다.
제2 트레이스는 구체적으로 신호 트레이스 또는 와이어이다. 제2 트레이스는 다른 구성들로 형성될 수 있다.
예를 들어, 제2 트레이스는 각기 다른 길이로 형성될 수 있다. 제2 트레이스의 길이는 제2 리드와 제2 패드(1633)의 위치들, 제2 리드와 제2 패드(1633) 간의 거리, 제2 트레이스를 형성하는 데 사용되는 라우팅 영역 또는 그 조합에 기초하여 미리 정해진다.
제2 수평부(1632)는 제2 비노출 측부(1634)와 제2 비노출 측부(1634)와 반대쪽에 있는 제2 노출 측부(1636)를 구비할 수 있다.
제2 단자(1630)는 제2 수직 도전성 포스트(1638), 구체적으로는 금속 포스트, 수직 상호접속부(z-상호접속부라고도 함), 필라, 칼럼 또는 도전성 커넥터를 포함할 수 있다. 제2 수직 도전성 포스트(1638)는 제2 수평부(1632)에 연결될 수 있다.
제2 수직 도전성 포스트(1638)는 제2 수평부(1632)와 일체일 수 있다. 즉, 제2 수직 도전성 포스트(1638)와 제2 수평부(1632)는 단일의 일체형 구조 또는 고형 구조로 형성되는 특징을 갖는 공통의 재료로 형성될 수 있다.
제2 단자(1630)는 제1 수평부(1608)와 집적회로(1618) 위에 실장될 수 있다. 제2 단자(1630)는 도전성 재료(1640)로 제1 수평부(1608)에 연결될 수 있다.
도전성 재료(1640)는 도 14의 도전성 재료(1440)와 유사한 방식으로 형성될 수 있다. 도전성 재료(1640)가 제2 수직 도전성 포스트(1638)와 제1 수평부(1608)에 부착됨으로써, 제2 수평부(1632)는 집적회로(1618) 위에 있는 제1 단자(1606)에 연결될 수 있다.
집적회로 패키징 시스템(1600)은 봉지(1642)를 포함할 수 있다. 집적회로 패키징 시스템(1600)은 선택적으로 외부 상호접속부(1652)를 포함할 수 있다. 봉지(16423)와 외부 상호접속부(1652)는 각각 도 13의 봉지(1342) 및 도 14의 외부 상호접속부(1452)와 유사한 방식으로 형성될 수 있다.
제2 비노출 측부(1634)는 봉지(1642)에 의해 덮이거나 봉지 내에 있다. 제2 노출 측부(1636)는 봉지(1642)로부터 노출된다. 제2 노출 측부(1636)는 봉지(1642)와 동일 평면에 있을 수 있다.
제1 수평부(1608)는 집적회로(1618)에 인접하게 형성될 수 있다. 또 다른 제2 단자(1630)가 제2 단자(1630)에 인접하게 형성될 수 있다. 제2 단자(1630)의 제2 수평부(1632)와 또 다른 제2 단자(1630)의 제2 수평부(1632)는 집적회로(1618) 위에 부분적으로 실장될 수 있다.
이제 도 17을 참조하면, 여기에는 도 1의 저면도로 예시된 바와 같은 본 발명의 제9 실시예의 집적회로 패키징 시스템(1700)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(1700)은 이중 스트립-식각 리드프레임들과 이중 몰드들을 구비한 양면 전극 패키지온패키지(PoP) 시스템을 포함할 수 있는 패키징 시스템의 구성에 해당한다. 집적회로 패키징 시스템(1700)은 또 다른 집적회로가 추가된다는 점을 제외하면 도 1의 집적회로 패키징 시스템(100)과 유사한 방식으로 형성될 수 있다.
집적회로 패키징 시스템(1700)은 제1 수평부(1708)를 구비한 제1 단자(1706)를 포함할 수 있다. 제1 수평부(1708)는 제1 비노출 측부(1710)와 제1 노출 측부(1712)를 구비할 수 있다. 제1 단자(1706)는 도 1의 제1 단자(106)와 유사한 방식으로 형성될 수 있다.
집적회로 패키징 시스템(1700)은 부착 층(1716), 집적회로(1718) 및 내부 커넥터(1720)를 포함할 수 있다. 부착 층(1716), 집적회로(1718) 및 내부 커넥터(1720)는 각각 도 1의 부착 층(116), 도 2의 집적회로(218) 및 도 2의 내부 커넥터(220)와 유사한 방식으로 형성될 수 있다.
집적회로 패키징 시스템(1700)은 제2 수평부(1732)를 구비한 제2 단자(1730)를 포함할 수 있다. 제2 수평부(1732)는 제2 리드, 제2 패드(1733) 및 제2 트레이스를 포함할 수 있다. 제2 수평부(1732)는 제2 비노출 측부(1734)와 제2 노출 측부(1736)를 구비할 수 있다.
제2 단자(1730)는 제2 수직 도전성 포스트(1738)를 포함할 수 있다. 제2 단자(1730)는 도 2의 제2 단자(230)와 유사한 방식으로 형성될 수 있다.
집적회로 패키징 시스템(1700)은 도전성 재료(1740)와 봉지(1742)를 포함할 수 있다. 도전성 재료(1740)와 봉지(1742)는 각각 도 2의 도전성 재료(240) 및 도 1의 봉지(142)와 유사한 방식으로 형성될 수 있다.
집적회로 패키징 시스템(1700)은 제2 단자(1730)와 봉지(1742) 위에 형성된 적층체 부착 층(1744), 구체적으로는 필름, 에폭시 또는 접착제를 포함할 수 있다. 적층체 집적회로(1746), 구체적으로는 집적회로 다이, 와이어본드 집적회로 또는 칩이 적층체 부착 층(1744)으로 제2 단자(1730) 위에 실장될 수 있다. 적층체 집적회로(1746)는 제2 수평부(1732) 위에 실장될 수 있다.
적층체 내부 커넥터(1748), 구체적으로는 본드 와이어, 리본 본드 와이어 또는 도전성 와이어가 제2 단자(1730)와 적층체 집적회로(1746)에 연결될 수 있다. 적층체 내부 커넥터(1748)는 제2 수평부(1732)에 연결될 수 있다.
집적회로 패키징 시스템(1700)은 적층체 봉지(1750), 구체적으로는 에폭시 수지 조성물(EMC) 또는 몰딩 재료를 포함하는 커버를 포함할 수 있다. 적층체 봉지(1750)는 제2 단자(1730) 위에 형성되어 적층체 부착 층(1744), 적층체 집적회로(1746) 및 적층체 내부 커넥터(1748)를 감싸거나 덮을 수 있다.
집적회로 패키징 시스템(1700)은 외부 상호접속부(1752)를 포함할 수 있다. 외부 상호접속부(1752)는 도 2의 외부 상호접속부(252)와 유사한 방식으로 형성될 수 있다.
또 다른 제1 단자(1706)가 제1 단자(1706)에 인접하게 형성될 수 있다. 집적회로(1718)는 제1 단자(1706)의 제1 수평부(1708)와 또 다른 제1 단자(1706)의 제1 수평부(1708) 위에 부분적으로 실장될 수 있다. 집적회로(1718)는 또 다른 내부 커넥터(1720)로 또 다른 제1 단자(1706)의 제1 수평부(1708)의 제1 비노출 측부(1710)에 연결될 수 있다.
또 다른 제2 단자(1730)가 제2 단자(1730)에 인접하게 형성될 수 있다. 제2 단자(1730)의 제2 수평부(1732)와 또 다른 제2 단자(1730)의 제2 수평부(1732)는 집적회로(1718) 위에 부분적으로 실장될 수 있다.
이제 도 18을 참조하면, 여기에는 도 1의 저면도로 예시된 바와 같은 본 발명의 제1 응용례의 단면도가 도시되어 있다. 제1 응용례는 집적회로 패키징 시스템(100) 위에 실장된 적층체 집적회로 패키징 시스템(1802)을 포함할 수 있다.
적층체 집적회로 패키징 시스템(1802)은 집적회로 패키징 시스템(100)의 제2 단자(230) 위에 실장될 수 있다. 적층체 집적회로 패키징 시스템(1802)은 제2 단자(230)의 제2 수직부(232) 위에 실장될 수 있다.
일례로서, 적층체 집적회로 패키징 시스템(1802)은 다수의 집적회로들이 실장되고 연결된 기판을 포함할 수 있다. 또 다른 예로서, 적층체 집적회로 패키징 시스템(1802)은 솔더, 합금 또는 도전성 재료로 형성될 수 있는 볼, 범프 또는 커넥터와 같은 상호접속부로 집적회로 패키징 시스템(100)에 연결될 수 있다.
이제 도 19를 참조하면, 여기에는 도 1의 저면도로 예시된 바와 같은 본 발명의 제2 응용례의 단면도가 도시되어 있다. 제2 응용례는 집적회로 패키징 시스템(800) 위에 실장된 집적회로 패키징 시스템(900)을 포함할 수 있다.
집적회로 패키징 시스템(900)은 집적회로 패키징 시스템(800)의 제2 단자(83) 위에 실장될 수 있다. 집적회로 패키징 시스템(900)의 외부 상호접속부(952)는 제2 단자(830)의 제2 수평부(832)에 연결될 수 있다.
이제 도 20을 참조하면, 여기에는 도 13의 저면도로 예시된 바와 같은 본 발명의 제3 응용례의 단면도가 도시되어 있다. 제3 응용례는 집적회로 패키징 시스템(1300) 위에 실장된 집적회로 패키징 시스템(1600)을 포함할 수 있다.
집적회로 패키징 시스템(1600)은 집적회로 패키징 시스템(1300)의 제2 단자(1430) 위에 실장될 수 있다. 집적회로 패키징 시스템(1600)의 외부 상호접속부(1652)는 제2 단자(1430)의 제2 수평부(1432)에 연결될 수 있다.
제3 응용례는 집적회로 패키징 시스템(1600) 위에 실장된 적층체 집적회로 패키징 시스템(2002)을 포함할 수 있다. 적층체 집적회로 패키징 시스템(2002)은 집적회로 패키징 시스템(1600)의 제2 단자(1630) 위에 실장될 수 있다. 적층체 집적회로 패키징 시스템(2002)은 제2 단자(1630)의 제2 수평부(1632) 위에 실장될 수 있다.
일례로서, 적층체 집적회로 패키징 시스템(2002)은 플립 칩, 수동 컴포넌트(passive component), 반도체 디바이스 또는 집적회로 패키지와 같은 다수의 디바이스들이 실장되고 연결된 기판을 포함할 수 있다. 또 다른 예로서, 적층체 집적회로 패키징 시스템(2002)은 솔더, 합금 또는 도전성 재료로 형성될 수 있는 볼, 범프 또는 커넥터와 같은 상호접속부로 집적회로 패키징 시스템(1600)에 연결될 수 있다.
이제 도 21을 참조하면, 여기에는 도 11의 저면도로 예시된 바와 같은 본 발명의 제4 응용례의 단면도가 도시되어 있다. 제4 응용례는 집적회로 패키징 시스템(1100) 위에 실장된 적층체 집적회로 패키징 시스템(2102)과 컴포넌트(2104)를 포함할 수 있다.
적층체 집적회로 패키징 시스템(2102)과 컴포넌트(2104)는 집적회로 패키징 시스템(1100)의 제2 단자(1230) 위에 실장될 수 있다. 적층체 집적회로 패키징 시스템(2102)과 컴포넌트(2104)는 제2 단자(1230)의 제2 수평부(1232) 위에 실장될 수 있다.
일례로서, 적층체 집적회로 패키징 시스템(2102)은 플립 칩, 반도체 디바이스 또는 집적회로 패키지와 같은 디바이스를 포함할 수 있다. 또 다른 예로서, 컴포넌트(2104)는 패시브 컴포넌트 또는 개별 컴포넌트(discrete component)를 포함할 수 있다. 또 다른 예로서, 적층체 집적회로 패키징 시스템(2102)과 컴포넌트(2104)는 솔더, 합금 또는 도전성 재료로 형성될 수 있는 볼, 범프 또는 커넥터와 같은 상호접속부로 집적회로 패키징 시스템(1100)에 연결될 수 있다.
이제 도 22를 참조하면, 여기에는 도 1의 저면도로 예시된 바와 같은 본 발명의 제5 응용례의 단면도가 도시되어 있다. 제5 응용례는 집적회로 패키징 시스템(1500) 위에 실장된 집적회로 패키징 시스템(1300)을 포함할 수 있다.
집적회로 패키징 시스템(1300)은 집적회로 패키징 시스템(1500)의 제2 단자(1530) 위에 실장될 수 있다. 집적회로 패키징 시스템(1300)의 외부 상호접속부(1452)는 제2 단자(1530)의 제2 수평부(1532)에 연결될 수 있다.
제5 응용례는 집적회로 패키징 시스템(1300) 위에 실장된 적층체 집적회로 패키징 시스템(2202)을 포함할 수 있다. 적층체 집적회로 패키징 시스템(2202)은 집적회로 패키징 시스템(1300)의 제2 단자(1430) 위에 실장될 수 있다. 적층체 집적회로 패키징 시스템(2202)은 제2 단자(1430)의 제2 수평부(1432) 위에 실장될 수 있다.
일례로서, 적층체 집적회로 패키징 시스템(2202)은 다이 부착 패들, 리드들 및 다이 부착 패들 위에 실장되고 리드들에 연결된 다수의 집적회로들을 포함할 수 있다. E 다른 예로서, 적층체 집적회로 패키징 시스템(2202)은 솔더, 합금 또는 도전성 재료로 형성될 수 있는 볼, 범프 또는 커넥터와 같은 상호접속부로 집적회로 패키징 시스템(1300)에 연결될 수 있다.
이제 도 23을 참조하면, 여기에는 본 발명의 또 다른 실시예에 따른 집적회로 패키징 시스템(100)의 제조 방법의 흐름도가 도시되어 있다. 상기 방법(2300)은 블록(2302)의 제1 단자를 형성하는 단계; 블록(2304)의 집적회로를 제1 단자에 연결하는 단계; 블록(2306)의 수직 도전성 포스트로 제1 단자와 집적회로 위로 연결되는 제2 단자를 형성하는 단계로서 수직 도전성 포스트는 제1 단자 또는 제2 단자와 일체로 형성된 단계; 및 블록(2308)의 제1 단자와 제2 단자의 일부분들이 노출된 상태로 집적회로와 수직 도전성 포스트를 감싸는 단계를 포함한다.
본 발명은 앞에서 설명한 핵심 특징들 또는 실시예들을 조합한 구조를 구비한 집적회로 패키징 시스템을 포함할 수 있다. 본 발명은 팬아웃 패키지온패키지(PoP) 시스템 또는 팬인 패키지온패키지(PoP) 시스템 위에 실장되는 실시예들 중 한 실시예를 포함할 수 있다.
방법, 공정, 장치, 디바이스, 제품 및/또는 시스템은 간단하고, 비용 효과가 크고, 복잡하지 않으며, 범용성이 높고 효과적이고, 공지된 기술들을 부가하는 것에 의해 놀랍고도 비자명하게 실시될 수 있으며, 이에 따라 통상의 제조 방법 또는 공정 및 기술과 완전히 병용 가능한 패키지 시스템의 패키지를 효율적이고 경제적으로 제조하기 위하여 용이하게 구성된다.
본 발명의 다른 중요한 측면은 본 발명이 비용을 저감하고, 시스템을 단순화하고 성능을 증가시키는 역사적인 트렌드를 지원하고 제공하는 데 유용하다는 점이다.
본 발명의 이러한 측면 및 다른 유용한 측면들은 결과적으로 현재의 기술을 적어도 다음 레벨까지 발전시킨다.
본 발명을 특정한 최선의 실시예와 관련하여 설명하였지만, 상술한 본 발명의 상세한 설명을 고려하여 당업자가 여러 가지로 변경, 개조 및 변형을 행할 수 있다는 점을 이해할 수 있을 것이다. 따라서 본 발명은 첨부된 청구범위의 기술적 범위 내에 속하는 이러한 모든 변경, 개조 및 변형을 포함하는 것으로 이해되어야 한다. 본 명세서에서 개시되고 첨부 도면에 도시된 모든 사항들은 예시적이고 비제한적인 의미로 해석되어야 한다.

Claims (10)

  1. 집적회로 패키징 시스템 제조 방법으로서,
    공동 링(cavity ring)에 의해 둘러싸이는 부착 구역을 구비한 제1 단자를 형성하는 단계, 상기 공동 링은 상기 부착 구역 주위의 홈을 가지며;
    상기 제1 단자 위에 제2 단자를 형성하는 단계, 상기 제1 단자와 상기 제2 단자 사이에 집적회로가 구비되며;
    상기 제2 단자와 일체인 수직 도전성 포스트를 상기 제1 단자의 부착 구역에 부착하는 단계; 및
    상기 집적회로와 상기 수직 도전성 포스트를 봉지재로 둘러싸되, 상기 봉지재의 저면(bottom side)에서 상기 제1 단자의 제1 노출면이 노출되고 그리고 상기 봉지재의 상면(top side)에서 상기 제2 단자의 제2 노출면이 노출되도록, 상기 집적회로와 상기 수직 도전성 포스트를 봉지재로 둘러싸는 단계
    를 포함하는 것을 특징으로 하는 집적회로 패키징 시스템 제조 방법.
  2. 제1항에 있어서,
    제1 단자를 형성하는 단계는 상기 제1 단자 위에 상기 집적회로를 실장하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키징 시스템 제조 방법.
  3. 제1항에 있어서,
    상기 제2 단자를 형성하는 단계는, 상기 집적회로와 상기 제1 단자 사이에 내부 커넥터를 형성하는 단계를 포함하고 상기 내부 커넥터는 상기 제1 단자와 제2 단자 사이에 있는 것을 특징으로 하는 집적회로 패키징 시스템 제조 방법.
  4. 제1항에 있어서,
    상기 제1 단자 위에 제2 단자를 형성하는 단계는 도전성 재료를 제1 단자와 수직 도전성 포스트에 연결하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키징 시스템 제조 방법.
  5. 제1항에 있어서,
    상기 제1 단자 위에 제2 단자를 형성하는 단계는 제1 수직 도전성 포스트와 제2 수직 도전성 포스트를 연결하는 단계를 포함하되, 상기 제1 수직 도전성 포스트는 제1 단자와 일체이고 상기 제2 수직 도전성 포스트는 제2 단자와 일체인 것을 특징으로 하는 집적회로 패키징 시스템 제조 방법.
  6. 집적회로 패키징 시스템으로서,
    공동 링에 의해 둘러싸이는 부착 구역을 구비한 제1 단자, 상기 공동 링은 상기 부착 구역 주위의 홈을 가지며;
    상기 제1 단자 위의 제2 단자;
    상기 제1 단자와 상기 제2 단자 사이의 집적회로;
    상기 제2 단자와 일체이며 상기 제1 단자의 상기 부착 구역에 부착되는 수직 도전성 포스트; 및
    상기 집적회로와 상기 수직 도전성 포스트를 둘러싸는 봉지재
    를 포함하며,
    상기 제1 단자의 제1 노출면은 상기 봉지재의 저면(bottom side)에서 노출되고 그리고 상기 제2 단자의 제2 노출면은 상기 봉지재의 상면(top side)에서 노출되는 것을 특징으로 하는 집적회로 패키징 시스템.
  7. 제6항에 있어서,
    상기 집적회로는 상기 제1 단자에 부착되는 것을 특징으로 하는 집적회로 패키징 시스템.
  8. 제6항에 있어서,
    상기 집적회로와 상기 제1 단자 사이에 연결된 내부 커넥터를 더 포함하며, 상기 내부 커넥터는 상기 제1 단자와 제2 단자 사이에 있는 것을 특징으로 하는 집적회로 패키징 시스템.
  9. 제6항에 있어서,
    상기 제1 단자와 제2 단자에 연결된 수직 도전성 포스트는 상기 제1 단자와 수직 도전성 포스트에 연결된 도전성 재료를 포함하는 것을 특징으로 하는 집적회로 패키징 시스템.
  10. 제6항에 있어서,
    상기 제1 단자와 제2 단자에 연결된 수직 도전성 포스트는,
    상기 제1 단자와 일체인 제1 수직 도전성 포스트; 및
    상기 제1 수직 도전성 포스트에 연결되고 상기 제2 단자와 일체인 제2 수직 도전성 포스트를 포함하는 것을 특징으로 하는 집적회로 패키징 시스템.
KR1020110048661A 2010-05-24 2011-05-23 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법 KR101805114B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/785,951 US8421210B2 (en) 2010-05-24 2010-05-24 Integrated circuit packaging system with dual side connection and method of manufacture thereof
US12/785,951 2010-05-24

Publications (2)

Publication Number Publication Date
KR20110128748A KR20110128748A (ko) 2011-11-30
KR101805114B1 true KR101805114B1 (ko) 2017-12-05

Family

ID=44971833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110048661A KR101805114B1 (ko) 2010-05-24 2011-05-23 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US8421210B2 (ko)
KR (1) KR101805114B1 (ko)
TW (1) TWI518871B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009136495A1 (ja) 2008-05-09 2009-11-12 国立大学法人九州工業大学 チップサイズ両面接続パッケージ及びその製造方法
US8716873B2 (en) * 2010-07-01 2014-05-06 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
KR101238159B1 (ko) * 2011-06-08 2013-02-28 에스티에스반도체통신 주식회사 반도체 패키지, 적층 반도체 패키지 및 그 제조 방법
US9824958B2 (en) * 2013-03-05 2017-11-21 Infineon Technologies Austria Ag Chip carrier structure, chip package and method of manufacturing the same
US9209047B1 (en) * 2013-04-04 2015-12-08 American Semiconductor, Inc. Method of producing encapsulated IC devices on a wafer
CN104425425B (zh) * 2013-09-09 2018-02-06 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN103700639B (zh) * 2013-12-31 2017-09-01 矽力杰半导体技术(杭州)有限公司 封装组件及其制造方法
MY171261A (en) * 2014-02-19 2019-10-07 Carsem M Sdn Bhd Stacked electronic packages
US9214454B2 (en) * 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
KR102337876B1 (ko) 2014-06-10 2021-12-10 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102194722B1 (ko) * 2014-09-17 2020-12-23 삼성전기주식회사 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
TWI591796B (zh) * 2014-10-09 2017-07-11 恆勁科技股份有限公司 封裝裝置及其製作方法
US10679866B2 (en) * 2015-02-13 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor package and method of fabricating the interconnect structure
TWI627694B (zh) * 2015-10-07 2018-06-21 力成科技股份有限公司 模封互連基板之面板組合構造及其製造方法
US10050024B2 (en) * 2016-06-17 2018-08-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and manufacturing method of the same
US20180114786A1 (en) * 2016-10-21 2018-04-26 Powertech Technology Inc. Method of forming package-on-package structure
US9917041B1 (en) * 2016-10-28 2018-03-13 Intel Corporation 3D chip assemblies using stacked leadframes
US10181447B2 (en) 2017-04-21 2019-01-15 Invensas Corporation 3D-interconnect
TWI635587B (zh) * 2017-04-26 2018-09-11 力成科技股份有限公司 封裝結構及其製作方法
US10679929B2 (en) * 2017-07-28 2020-06-09 Advanced Semiconductor Engineering Korea, Inc. Semiconductor package device and method of manufacturing the same
US20190279924A1 (en) * 2018-03-09 2019-09-12 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
JP7268988B2 (ja) * 2018-11-08 2023-05-08 新光電気工業株式会社 電子部品及び電子部品の製造方法
JP7271337B2 (ja) * 2019-06-27 2023-05-11 新光電気工業株式会社 電子部品装置及び電子部品装置の製造方法
JP7286450B2 (ja) 2019-07-10 2023-06-05 新光電気工業株式会社 電子装置及び電子装置の製造方法
US11581233B2 (en) 2021-05-04 2023-02-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical circuit pattern within encapsulant of SIP module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730544B1 (en) 1999-12-20 2004-05-04 Amkor Technology, Inc. Stackable semiconductor package and method for manufacturing same
JP2008016729A (ja) * 2006-07-07 2008-01-24 Kyushu Institute Of Technology 両面電極構造の半導体装置の製造方法
US7425755B2 (en) 2003-10-29 2008-09-16 Advanced Semiconductor Engineering Inc. Semiconductor package, method for manufacturing the same and lead frame for use in the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3941877B2 (ja) 2005-11-16 2007-07-04 国立大学法人九州工業大学 両面電極パッケージ及びその製造方法
JP3942190B1 (ja) 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
US7495323B2 (en) * 2006-08-30 2009-02-24 Semiconductor Components Industries, L.L.C. Semiconductor package structure having multiple heat dissipation paths and method of manufacture
WO2008065896A1 (fr) 2006-11-28 2008-06-05 Kyushu Institute Of Technology Procédé de fabrication d'un dispositif semi-conducteur ayant une structure d'électrode à double face et dispositif semi-conducteur fabriqué par le procédé
KR100914977B1 (ko) * 2007-06-18 2009-09-02 주식회사 하이닉스반도체 스택 패키지의 제조 방법
KR100885924B1 (ko) 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
US7741154B2 (en) 2008-03-26 2010-06-22 Stats Chippac Ltd. Integrated circuit package system with stacking module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730544B1 (en) 1999-12-20 2004-05-04 Amkor Technology, Inc. Stackable semiconductor package and method for manufacturing same
US7425755B2 (en) 2003-10-29 2008-09-16 Advanced Semiconductor Engineering Inc. Semiconductor package, method for manufacturing the same and lead frame for use in the same
JP2008016729A (ja) * 2006-07-07 2008-01-24 Kyushu Institute Of Technology 両面電極構造の半導体装置の製造方法

Also Published As

Publication number Publication date
US20110285009A1 (en) 2011-11-24
KR20110128748A (ko) 2011-11-30
TWI518871B (zh) 2016-01-21
US8421210B2 (en) 2013-04-16
TW201209989A (en) 2012-03-01

Similar Documents

Publication Publication Date Title
KR101805114B1 (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
KR101542216B1 (ko) 패키지가 집적된 집적회로 패키지 시스템
KR101874057B1 (ko) 패키지 적층체를 구비한 집적회로 패키지 시스템 및 그 제조 방법
US7989950B2 (en) Integrated circuit packaging system having a cavity
US7141886B2 (en) Air pocket resistant semiconductor package
US8309397B2 (en) Integrated circuit packaging system with a component in an encapsulant cavity and method of fabrication thereof
US8999754B2 (en) Integrated circuit package with molded cavity
TWI464812B (zh) 具有倒裝晶片之積體電路封裝件系統
US8633059B2 (en) Integrated circuit packaging system with interconnect and method of manufacture thereof
KR101863850B1 (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
TWI493632B (zh) 具有無彎曲晶片之積體電路封裝件系統
US8043894B2 (en) Integrated circuit package system with redistribution layer
TWI517333B (zh) 具雙重連接性之積體電路封裝系統
KR101964389B1 (ko) 수직 상호연결들을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
US8138590B2 (en) Integrated circuit package system with wire-in-film encapsulation
US7977802B2 (en) Integrated circuit packaging system with stacked die and method of manufacture thereof
KR101440933B1 (ko) 범프 기술을 이용하는 ｉｃ 패키지 시스템
KR101562314B1 (ko) 패키지 집적에 의한 집적회로 패키지 시스템
US20080315406A1 (en) Integrated circuit package system with cavity substrate
US7977779B2 (en) Mountable integrated circuit package-in-package system
US8981577B2 (en) Integrated circuit packaging system with interconnect and method of manufacture thereof
US8937393B2 (en) Integrated circuit package system with device cavity
TWI470703B (zh) 具高密度外部互連之積體電路封裝系統

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right