DE102013102857B4 - Klemmrahmen-Halbleitergehäuse und Verfahren zu ihrer Herstellung - Google Patents

Klemmrahmen-Halbleitergehäuse und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE102013102857B4
DE102013102857B4 DE102013102857.8A DE102013102857A DE102013102857B4 DE 102013102857 B4 DE102013102857 B4 DE 102013102857B4 DE 102013102857 A DE102013102857 A DE 102013102857A DE 102013102857 B4 DE102013102857 B4 DE 102013102857B4
Authority
DE
Germany
Prior art keywords
support structure
chip
terminal
semiconductor package
contact portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102013102857.8A
Other languages
English (en)
Other versions
DE102013102857A1 (de
Inventor
Mei Ching Melissa NG
Mei Chin Ng
Peng Soon Lim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013102857A1 publication Critical patent/DE102013102857A1/de
Application granted granted Critical
Publication of DE102013102857B4 publication Critical patent/DE102013102857B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20104—Temperature range 100 C=<T<150 C, 373.15 K =< T < 423.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20107—Temperature range 250 C=<T<300 C, 523.15K =<T< 573.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20108—Temperature range 300 C=<T<350 C, 573.15K =<T< 623.15K

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Halbleitergehäuse, umfassend: einen Klemmrahmen (5), der eine erste Klemme (10) mit einer ersten Tragstruktur (51), einem ersten Hebel (52) und einem ersten Kontaktabschnitt (15) umfasst, wobei der erste Hebel (52) den ersten Kontaktabschnitt (15) und die erste Tragstruktur (51) miteinander verbindet, der erste Kontaktabschnitt (15) auf einer Vorderseite des Halbleitergehäuses angeordnet ist und die erste Tragstruktur (51) an eine entgegengesetzte Rückseite des Halbleitergehäuses angrenzt, einen ersten Chip (50), der über der ersten Tragstruktur (51) der ersten Klemme (10) angeordnet ist, wobei der erste Chip (50) erste Einzelchipkontakte (60) auf der Vorderseite des Halbleitergehäuses umfasst, einen zweiten Chip, der über einer zweiten Tragstruktur einer zweiten Klemme des Klemmrahmens (5) angeordnet ist, wobei die zweite Klemme ferner einen zweiten Hebel und einen zweiten Kontaktabschnitt umfasst, die zweite Tragstruktur an die Rückseite des Halbleitergehäuses angrenzt, der zweite Kontaktabschnitt auf der Vorderseite des Halbleitergehäuses angeordnet ist und der zweite Hebel den zweiten Kontaktabschnitt und die zweite Tragstruktur miteinander verbindet, wobei die erste Klemme und die zweite Klemme parallel zueinander orientiert sind und durch einen Tragausleger (20) miteinander verbunden sind und ein Verkapselungsmaterial (80), das den ersten Chip, den zweiten Chip, die erste Klemme, die zweite Klemme und den Tragausleger (20) umgibt, wobei der erste Kontaktabschnitt, der zweite Kontaktabschnitt und die ersten Einzelchipkontakte (60) auf der Vorderseite des Halbleitergehäuses von dem Verkapselungsmaterial frei sind und die erste Tragstruktur und die zweite Tragstruktur auf der Rückseite des Halbleitergehäuses von dem Verkapselungsmaterial bedeckt sind, ferner umfassend ein Loch (170), welches sich durch den Tragausleger (20) und wenigstens teilweise durch das Verkapselungsmaterial (80) erstreckt, wobei das Loch (170) die erste Klemme von der zweiten Klemme isoliert.

Description

  • Die vorliegende Erfindung betrifft allgemein Halbleitervorrichtungen und insbesondere Klemmrahmen-Halbleitergehäuse (engl. clip frame semiconductor packages) und Verfahren zu ihrer Herstellung.
  • Halbleitervorrichtungen werden bei vielen elektronischen und anderen Anwendungen verwendet. Halbleitervorrichtungen umfassen integrierte Schaltungen oder diskrete Vorrichtungen, die auf Halbleiterwafern durch Abscheiden vieler Typen von Dünnfilmmaterialien über den Halbleiterwafern und Strukturieren der Dünnfilmmaterialien zur Bildung der integrierten Schaltungen gebildet werden.
  • Die Halbleitervorrichtungen werden typischerweise in einem keramischen oder einem Kunststoffkörper gekapselt oder gehäust (engl. packaged), um sie vor physikalischen Schäden und Korrosion zu schützen. Die Kapselung (oder Häusung, engl. packaging) unterstützt auch die elektrischen Kontakte, die zur Verbindung mit den Vorrichtungen erforderlich sind. Abhängig vom Typ und der vorgesehenen Verwendung des gekapselten Einzelchips (oder Chips oder Halbleiterchips, engl. die) sind viele verschiedene Kapselungstypen verfügbar. Eine typische Kapselung, beispielsweise die Abmessungen des Gehäuses und die Stiftanzahl, kann mit offenen Standards, beispielsweise vom Joint Electron Devices Engineering Council (JEDEC), übereinstimmen. Die Kapselung kann auch als Halbleitervorrichtungsmontage oder einfach Montage (engl. assembly) bezeichnet werden.
  • Die Kapselung kann wegen der Komplexität des Verbindens mehrerer elektrischer Verbindungen mit äußeren Kontaktstellen, während diese elektrischen Verbindungen und die darunter liegenden Chips geschützt werden, ein kostenintensiver Prozess sein.
  • DE 10 2010 060 798 A1 offenbart ein Halbleitergehäuse, das eine Klemme aufweist. Die Klemme kontaktiert eine Oberfläche eines Halbleiterchips sowie eine Vorderseite eines Halbleitergehäuses.
  • US 6 081 031 A und JP 2000-243 887 A zeigen beide ein Halbleitergehäuse mit einem Klemmrahmen, der einen Kontaktabschnitt und einen Chipträger aufweist. Ein Chip ist auf dem Chipträger montiert. Der Kontaktabschnitt ist über einen Hebel mit dem Chipträger verbunden. Ein Verkapselungsmaterial umhüllt den Klemmrahmen und den Chip und lässt eine Oberseite des Chips mit einer Kontaktfläche und den Kontaktabschnitt frei.
  • US 2010/0308454 A1 zeigt ein Leistungshalbleitergehäuse mit einem Träger, auf dem zwei Leistungshalbleiter angeordnet sind. Zwischen den zwei Halbleitern befindet sich eine leitende Struktur.
  • Diese und andere Probleme werden durch veranschaulichende Ausführungsformen der vorliegenden Erfindung im Allgemeinen gelöst oder umgangen, und es werden dadurch im Allgemeinen technische Vorteile erreicht.
  • Bei einer Ausführungsform mit den Merkmalen des Anspruchs 1 weist ein Halbleitergehäuse unter Anderem einen Klemmrahmen (engl. clip frame) mit einer ersten Klemme (engl. clip) auf, die eine erste Tragstruktur (oder Trägerstruktur), einen ersten Hebel und einen ersten Kontaktabschnitt, der auf der Vorderseite des Halbleitergehäuses angeordnet ist, aufweist. Der erste Hebel verbindet den ersten Kontaktabschnitt und die erste Tragstruktur miteinander. Ein erster Einzelchip ist über der ersten Tragstruktur der ersten Klemme angeordnet. Der erste Einzelchip hat Einzelchipkontakte auf der Vorderseite des Halbleitergehäuses. Ein Verkapselungsmaterial umgibt den ersten Einzelchip und die erste Klemme. Der erste Kontaktabschnitt weist eine Seitenfläche auf, die mit einer Seitenfläche des Halbleitergehäuses im Wesentlichen eine Ebene bildet.
  • Bei einer Ausführungsform mit den Merkmalen des Anspruchs 4 umfasst ein Verfahren zum Bilden eines Halbleitergehäuses unter Anderem das Anbringen eines ersten Einzelchips über einer ersten Klemme eines Klemmrahmens. Die erste Klemme hat eine erste Tragstruktur, einen ersten Hebel und einen ersten Kontaktabschnitt. Der erste Hebel verbindet den ersten Kontaktabschnitt und die erste Tragstruktur. Ein zweiter Chip wird über der ersten Klemme über einer zweiten Tragstruktur angebracht. Die erste Klemme, der erste Einzelchip und der zweite Einzelchip werden mit einem verkapselnden Material verkapselt. Der Klemmrahmen wird vereinzelt, wobei der erste Kontaktabschnitt durchtrennt wird, um das Halbleitergehäuse zu bilden. Nachdem das Halbleitergehäuse vereinzelt wurde, ist der erste Kontaktabschnitt auf einer Vorderseite des Halbleitergehäuses angeordnet.
  • Bei einem nicht erfindungsgemäßen Beispiel umfasst ein Verfahren zum Bilden eines Halbleitergehäuses das Bereitstellen eines ersten Einzelchips mit einer Unterseite und einer entgegengesetzten Vorderseite mit ersten Einzelchipkontakten. Die Unterseite des ersten Einzelchips wird über einer ersten Klemme eines Klemmrahmens angebracht. Die erste Klemme hat eine erste Tragstruktur, einen ersten Hebel und einen ersten Kontaktabschnitt. Der erste Hebel verbindet den ersten Kontaktabschnitt mit der ersten Tragstruktur. Der Klemmrahmen mit dem Einzelchip wird über einem Träger angeordnet, so dass die Vorderseite des ersten Einzelchips und der erste Kontaktabschnitt den Träger physikalisch berühren. Die erste Klemme und der erste Einzelchip werden mit einem verkapselnden Material verkapselt, das sich von der Vorderseite des ersten Einzelchips erstreckt und die erste Tragstruktur bedeckt. Das verkapselnde Material wird gehärtet, um einen Gehäusekörper zu bilden. Der Gehäusekörper wird von dem Träger getrennt, um eine Fläche des ersten Kontaktabschnitts und eine Fläche der ersten Einzelchipkontakte des ersten Einzelchips freizulegen.
  • Für ein vollständigeres Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgende Beschreibung in Zusammenhang mit der anliegenden Zeichnung Bezug genommen. Es zeigen:
  • 1, welche die 1A und 1B einschließt, eine Schnittansicht einer nicht erfindungsgemäßen Halbleitervorrichtung,
  • 2, welche die 2A bis 2D einschließt, einen Klemmrahmen, der beim Herstellen des Halbleitergehäuses gemäß einer Ausführungsform der Erfindung verwendet wird, wobei 2A eine Projektionsansicht zeigt, 2B eine Schnittansicht zeigt, 2C eine vergrößerte Draufsicht zeigt und 2D eine Draufsicht des Klemmrahmens zeigt,
  • 3, welche die 3A und 3B einschließt, die Bildung der Einzelchips nach dem Zersägen des Wafers oder der Vereinzelung,
  • 4 eine Schnittansicht eines Halbleitergehäuses während der Herstellung, nachdem Einzelchips über einem Klemmrahmen angeordnet wurden,
  • 5 eine Schnittansicht eines Halbleitergehäuses während der Herstellung, nachdem der Klemmrahmen mit den Einzelchips über einem Träger angeordnet wurde,
  • 6 eine Schnittansicht eines Halbleitergehäuses während der Herstellung nach der Verkapselung des Klemmrahmens und der Einzelchips,
  • 7, welche die 7A und 7B einschließt, ein Halbleitergehäuse während der Herstellung nach dem Härten des verkapselnden Materials und dem Entfernen des Trägers, wobei 7A eine Schnittansicht zeigt und 7B eine Draufsicht zeigt,
  • 8 eine Schnittansicht eines Halbleitergehäuses während der Herstellung nach dem Metallisieren (engl. plating) des freiliegenden Kontaktstellenabschnitts des Klemmrahmens gemäß einer Ausführungsform der Erfindung,
  • 9, welche die 9A und 9B einschließt, das Halbleitergehäuse während der Herstellung nach der Vereinzelung des Klemmrahmens, wobei 9A eine Schnittansicht zeigt und 9B eine Draufsicht zeigt,
  • 10, welche die 10A und 10B einschließt, ein Halbleitergehäuse während der Herstellung nach der Bildung eines verkapselnden Materials, wobei 10A eine Schnittansicht zeigt und 10B eine Draufsicht zeigt,
  • 11, welche die 11A und 11B einschließt, ein Halbleitergehäuse während der Herstellung nach der Vereinzelung, wobei 11A eine Schnittansicht zeigt und 11B eine Draufsicht zeigt,
  • 12, welche die 12A und 12B einschließt, ein über einem Klemmrahmen montiertes Halbleitergehäuse, wobei 12A eine Schnittansicht zeigt und 12B eine Draufsicht zeigt,
  • 13 ein Halbleitergehäuse mit mehreren Einzelchips, die über einem Klemmrahmen montiert sind, jedoch elektrisch voneinander isoliert sind, gemäß einer Ausführungsform der vorliegenden Erfindung,
  • 14, welche die 14A und 14B einschließt, ein Halbleitergehäuse mit mehreren während der Herstellung über einem Klemmrahmen montierten Einzelchips gemäß einer alternativen Ausführungsform der vorliegenden Erfindung, wobei 14A eine Schnittansicht zeigt und 14B eine Draufsicht zeigt,
  • 15, welche die 15A bis 15C einschließt, Schnittansichten verschiedener Entwürfe (oder Designs) des Klemmrahmens, die bei Ausführungsformen der Erfindung verwendet werden können, und
  • 16, welche die 16A bis 16C einschließt, eine Draufsicht des Klemmrahmens mit verschiedenen Konfigurationen der Tragausleger (engl. support beams) gemäß Ausführungsformen der Erfindung.
  • Entsprechende Zahlen und Symbole in den verschiedenen Figuren beziehen sich im Allgemeinen auf entsprechende Teile, sofern nichts anderes angegeben wird. Die Figuren sind gezeichnet, um die relevanten Aspekte der Ausführungsformen klar zu veranschaulichen, und sie sind nicht notwendigerweise maßstabsgerecht gezeichnet.
  • Die Herstellung und Verwendung verschiedener Ausführungsformen werden nachstehend detailliert erörtert.
  • Die vorliegende Erfindung lehrt in verschiedenen Ausführungsformen die Herstellung von Halbleitergehäusen unter Verwendung sehr kostengünstiger Prozesse, wodurch die Kosten für die Kapselung von Halbleitervorrichtungen drastisch verringert werden. Wie detailliert beschrieben wird, werden bei verschiedenen Ausführungsformen mehrere Prozessschritte so weit wie möglich kombiniert, um die Herstellungskosten zu verringern. Demgemäß verwenden Ausführungsformen der Erfindung einen Klemmrahmen, wodurch ein Drahtbonden, ein Ätzen eines dicken Kupferleiterrahmens und andere Prozesse unnötig werden.
  • Ein strukturelles Beispiel eines Halbleitergehäuses wird unter Verwendung von 1 beschrieben. Weitere strukturelle Ausführungsformen werden unter Verwendung der 12 bis 14 beschrieben. Eine strukturelle Ausführungsform eines zur Bildung des Halbleitergehäuses verwendeten Klemmrahmens wird unter Verwendung der 1, 15 und 16 beschrieben. Ein Verfahren zum Herstellen des Halbleitergehäuses wird unter Verwendung der 2 bis 9 beschrieben. Ausführungsformen der Herstellung des Halbleitergehäuses werden unter Verwendung der 13 und 14 beschrieben.
  • 1 zeigt eine Schnittansicht einer Halbleitervorrichtung.
  • Mit Bezug auf 1A sei bemerkt, dass das Halbleitergehäuse mindestens einen Einzelchip 50 aufweist, der in ein verkapselndes Material 80 eingebettet ist. Der Einzelchip 50 ist über einer Klemme 10 angeordnet, die auch Kontaktstellen 90 für das Halbleitergehäuse bildet. Die Klemme 10 hat eine gewinkelte Struktur (Hebel 52), die sich vom Unterteil des Gehäuses, wo sie eine Tragstruktur 51 für den Einzelchip 50 bildet, zu einem oberen Abschnitt, der die Kontaktstellen 90 bildet, erstreckt. Bei verschiedenen Ausführungsformen kann der Einzelchip 50 unter Verwendung eines Klebstoffs 40, der ein beliebiges geeignetes Material sein kann, welches den Einzelchip 50 an der Klemme 10 befestigt, an der Tragstruktur 51 der Klemme 10 angebracht sein. Der Klebstoff 40 kann ein leitender Klebstoff sein, der einen Kontakt mit der Rückseite des Einzelchips 50 ermöglicht. Der Einzelchip 50 weist auf der Vorderseite Einzelchipkontakte 60 auf. Die Einzelchipkontakte 60 können ein leitendes Material aufweisen und Gold, Zinn, Kupfer, Aluminium, Silber, Nickel, Platin und Kombinationen davon aufweisen.
  • Eine obere Schnittansicht des Halbleitergehäuses ist in 1B dargestellt. Wie in 1B dargestellt ist, ist die Klemme auf der oberen Fläche der Kontaktstellen 90 sichtbar. Das Gehäuse kann auch einen Teiltragausleger (engl. partial support beam) 20 aufweisen, der mit der Klemme 10 gekoppelt ist. Der Tragausleger 20 wird während der Herstellung verwendet und kann während der Vereinzelung abgebrochen werden, wie später in weiteren Einzelheiten beschrieben wird.
  • 2, welche die 2A bis 2D einschließt, zeigt einen Klemmrahmen, der beim Herstellen des Halbleitergehäuses gemäß einer Ausführungsform der Erfindung verwendet wird, wobei 2A eine Projektionsansicht zeigt, 2B eine Schnittansicht zeigt, 2C eine vergrößerte Draufsicht zeigt und 2D eine Draufsicht des Klemmrahmens zeigt.
  • Mit Bezug auf 2 sei bemerkt, dass ein Klemmrahmen 5 für die Herstellung des Halbleitergehäuses gemäß verschiedenen Ausführungsformen der Erfindung verwendet wird. Die Verwendung des Klemmrahmens 5 hat viele Vorteile. Beispielsweise werden Drahtbondprozesse unter Verwendung von Ausführungsformen der Erfindung vermieden. Ferner können die Klemmen als Teil der elektrischen Schaltungsanordnung wirken und eine Masseebene bereitstellen. Ähnlich können die Klemmen die Funktionalität einer Wärmesenke bereitstellen. Der Klemmrahmen umfasst mehrere Klemmen 10, die parallel zueinander orientiert sind. Die Klemmen 10 sind durch Tragausleger 20 miteinander verbunden, wodurch ein Klemmrahmen 5 gebildet ist. Bei verschiedenen Ausführungsformen kann der Klemmrahmen 5 eine beliebige geeignete Form aufweisen, wie beispielsweise in 15 dargestellt ist. Ferner können die Tragausleger 20 bei verschiedenen Ausführungsformen an einem beliebigen geeigneten Ort angeordnet werden. Gemäß einer Ausführungsform können die Tragausleger 20 zentral angeordnet oder versetzt sein, wie in 16 beschrieben ist.
  • Die Klemmen 10 weisen bei verschiedenen Ausführungsformen ein leitendes Material auf. Bei einer oder mehreren Ausführungsformen weisen die Klemmen 10 Kupfer auf, wobei dies reines Kupfer, das in Spuren Verunreinigungen enthalten kann, oder Kupferlegierungen einschließen kann. Beispiele des Klemmrahmenmaterials umfassen Kupfer, Kupfer-Aluminium, mit Nickel, Eisen, Zink, Silizium und anderen legiertes Kupfer, wie C19400, C70250, C19210. Bei manchen Ausführungsformen kann der Klemmrahmen 5 aus mehreren Schichten verschiedener Materialien, beispielsweise einer Außenschicht mit einer hohen Leitfähigkeit, die verhältnismäßig reines Kupfer aufweist, und einer Innenschicht aus einer Kupferlegierung oder anderen Materialien, die eine mechanische Stabilität bereitstellen sollen, bestehen. Reine Metalle, wie reines Kupfer, können bei verschiedenen Ausführungsformen Spuren von Verunreinigungen aufweisen. Bei verschiedenen Ausführungsformen ist das Material des Klemmrahmens das gleiche Material wie das Material eines Leadframes.
  • Wie in 2D dargestellt ist, kann der Klemmrahmen 5 eine große Rahmenstruktur sein, die durch Verbinden einer Anzahl von Klemmen 10 durch die Tragausleger 20 gebildet ist. Die Darstellungen in den 2A bis 2C und den 3 bis 11 zeigen einen Abschnitt des Klemmrahmens 5 während der Verarbeitung. In der Praxis kann eine große Anzahl von Einzelchips gleichzeitig gekapselt werden, um die Kapselungskosten zu verringern.
  • 3, welche die 3A und 3B einschließt, zeigt die Bildung der Einzelchips nach dem Zersägen des Wafers oder der Vereinzelung.
  • Nach Abschluss aller Verarbeitungen kann der fertig gestellte Wafer vereinzelt werden, um Einzelchips zu bilden. Der Wafer 100 kann mit einer Schutzschicht 110 beschichtet werden, wie in 3A dargestellt ist. Als nächstes kann der Wafer 100, wie in 3B dargestellt ist, beispielsweise unter Verwendung einer Säge 120 vereinzelt werden, um Einzelchips zu bilden. Die Chips können einen beliebigen Typ einer Halbleitervorrichtung darstellen und bei einer oder mehreren Ausführungsformen diskrete Vorrichtungen oder integrierte Schaltungen aufweisen.
  • 4 zeigt eine Schnittansicht eines Halbleitergehäuses während der Herstellung nach der Anordnung von Einzelchips über einem Klemmrahmen.
  • Mit Bezug auf 4 sei bemerkt, dass der Einzelchip 50 über der Tragstruktur 51 der Klemme 10 angeordnet wird. Ähnlich können andere Einzelchips über anderen Klemmen des Klemmrahmens angeordnet werden, wenngleich dies nicht spezifisch dargestellt ist. Der Einzelchip 50 kann unter Verwendung eines Klebstoffs 40 an der Klemme 10 angebracht werden. Der Klebstoff 40 kann ein beliebiger geeigneter Klebstoff sein. Gemäß einer Ausführungsform kann der Klebstoff 40 eine elektrisch leitende Klebstoffschicht sein. Bei anderen Ausführungsformen kann der Klebstoff 40 ein isolierender Klebstoff, ein Weichlot oder eine Nano-Chip-Befestigung sein.
  • Bei einer Ausführungsform umfasst der Klebstoff 40 ein Polymer in der Art eines Cyanidesters oder ein Epoxidmaterial, und er kann Silberteilchen aufweisen. Bei einer Ausführungsform kann der Klebstoff 40 in Form leitender Teilchen in einer Polymermatrix aufgebracht werden, um nach dem Härten ein Verbundmaterial zu bilden. Bei einer alternativen Ausführungsform kann eine leitende Nanopaste in der Art einer Silber-Nanopaste aufgebracht werden. Alternativ kann der Klebstoff 40 bei einer anderen Ausführungsform ein Lötmaterial in der Art eines Blei-Zinn-Materials aufweisen. Bei verschiedenen Ausführungsformen kann ein beliebiges geeignetes leitendes Klebematerial, einschließlich Metallen oder Metalllegierungen, wie Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder Nickelvanadium, verwendet werden, um den Klebstoff 40 zu bilden.
  • Der Klebstoff 40 kann unter dem Einzelchip 50 in gesteuerten Mengen verteilt (engl. dispensing) werden. Ein Klebstoff 40 mit einem Polymer kann bei etwa 125°C bis etwa 200°C gehärtet werden, während ein Klebstoff 40 auf der Grundlage eines Lötmaterials bei 250°C bis etwa 350°C gehärtet werden kann. Der Einzelchip 50 wird unter Verwendung des Klebstoffs 40 an der Tragstruktur 51 der Klemme 10 angebracht.
  • Die Vorderseite des Einzelchips 50 wird mit einer metallischen Schicht 45 beschichtet, um Einzelchipkontakte 60 zu bilden. Die metallische Schicht 45 weist bei einer Ausführungsform eine Aluminiumzinnlegierung auf. Bei einer Ausführungsform kann die metallische Schicht 45 ein geeignetes Material zum eutektischen Bonden aufweisen. Bei anderen Ausführungsformen weist die metallische Schicht 45 Al-Ge, Au-Ge, Au-In und/oder Cu-Sn auf. Die metallische Schicht 45 kann für die nachfolgende Montage auf einer Leiterplatte, beispielsweise zur Bildung von Lötkügelchen, verwendet werden.
  • 5 zeigt eine Schnittansicht eines Halbleitergehäuses während der Herstellung nach der Anordnung des Klemmrahmens mit den Einzelchips über einem Träger.
  • Mit Bezug auf 5 sei bemerkt, dass der Einzelchip mit dem Klemmrahmen über einem Träger 70 angeordnet wird, so dass die Vorderseite des Einzelchips 50 mit der metallischen Schicht 45 dem Träger 70 gegenübersteht und diesen berührt. Ähnlich berührt ein Abschnitt der Klemme 10 den Träger 70. Der Träger 70 stellt während der anschließenden Verarbeitung eine mechanische Unterstützung bereit. Der Träger 70 kann mindestens eine flache Fläche aufweisen, über der Halbleiterchips angeordnet werden können. Bei einer oder mehreren Ausführungsformen kann der Träger 70 rund oder quadratisch sein, wenngleich er bei verschiedenen Ausführungsformen eine beliebige geeignete Form haben kann. Der Träger 70 kann bei verschiedenen Ausführungsformen eine beliebige geeignete Größe haben. Bei manchen Ausführungsformen kann der Träger 70 ein Klebeband, beispielsweise ein doppelseitiges Klebeband, das auf den Träger 70 laminiert ist, einschließen. Der Träger 70 kann einen Rahmen aufweisen, der bei einer Ausführungsform eine ringförmige Struktur mit einer Klebefolie ist. Die Klebefolie kann bei einer oder mehreren Ausführungsformen entlang den Außenkanten durch den Rahmen getragen werden. Bei alternativen Ausführungsformen kann der Träger 70 eine Platte aus einem steifen Material, einschließlich Metallen, beispielsweise einem Metall wie Nickel, Stahl oder Edelstahl, ein Laminat, ein Film oder ein Materialstapel sein.
  • 6 zeigt eine Schnittansicht eines Halbleitergehäuses während der Herstellung nach dem Kapseln des Klemmrahmens und der Einzelchips.
  • Mit Bezug auf 6 sei bemerkt, dass ein verkapselndes Material 80 über dem Klemmrahmen 5 abgeschieden wird. Bei verschiedenen Ausführungsformen wird das verkapselnde Material 80 aber dem gesamten Klemmrahmen 5 aufgebracht. Die Einzelchips 50 werden dabei in das verkapselnde Material 80 eingebettet. Bei einer Ausführungsform wird das verkapselnde Material 80 unter Verwendung eines Kompressionsformprozesses (engl. compression molding) aufgebracht. Beim Kompressionsformen kann das verkapselnde Material 80 in einen Formhohlraum eingebracht werden, und der Formhohlraum wird dann geschlossen, um das verkapselnde Material 80 zu komprimieren. Das Kompressionsformen kann verwendet werden, wenn ein einziges Muster geformt wird. Bei einer alternativen Ausführungsform wird das verkapselnde Material 80 unter Verwendung eines Druckformungsprozesses (engl. transfer molding) aufgebracht.
  • Bei anderen Ausführungsformen kann das verkapselnde Material 80 unter Verwendung eines Spritzgießens (engl. injection molding), eines Granulatformens (engl. granulate molding), eines Pulverformens (engl. powder molding) oder eines Flüssigkeitsformens (engl. liquid molding) aufgebracht werden. Alternativ kann das verkapselnde Material 80 unter Verwendung von Druckprozessen in der Art eines Stempel- oder Siebdrucks aufgebracht werden.
  • Bei verschiedenen Ausführungsformen umfasst das verkapselnde Material 80 ein dielektrisches Material und kann bei einer Ausführungsform eine Formmasse (engl. mold compound) umfassen. Bei anderen Ausführungsformen kann das verkapselnde Material 80 ein Polymer, ein Biopolymer, ein faserimprägniertes Polymer (beispielsweise Kohle- oder Glasfasern in einem Harz), ein teilchengefülltes Polymer und andere organische Materialien umfassen. Bei einer oder mehreren Ausführungsformen umfasst das verkapselnde Material 80 ein Dichtungsmittel, das nicht unter Verwendung einer Formmischung und Materialien, wie Epoxidharzen und/oder Silikonen, gebildet ist. Bei verschiedenen Ausführungsformen kann das verkapselnde Material 80 aus einem geeigneten duroplastischen, thermoplastischen oder thermisch aushärtenden Material oder einem Laminat bestehen. Das verkapselnde Material 80 kann bei manchen Ausführungsformen Füllmaterialien aufweisen. Bei einer Ausführungsform kann das verkapselnde Material 80 ein Epoxidmaterial und ein Füllmaterial umfassen, das kleine Teilchen von Glas oder anderen elektrisch isolierenden mineralischen Füllmaterialien, wie Aluminiumoxid oder organischen Füllmaterialien aufweist.
  • Das verkapselnde Material 80 kann gehärtet werden, d. h. einem thermischen Härteprozess unterzogen werden, um auf diese Weise eine hermetische Dichtung zu bilden, welche die Einzelchips 50, den Klebstoff 40 und die Klemme 10 schützt.
  • 7, welche die 7A und 7B einschließt, zeigt ein Halbleitergehäuse während der Herstellung nach dem Härten des verkapselnden Materials und dem Entfernen des Trägers, wobei 7A eine Schnittansicht zeigt und 7B eine Draufsicht zeigt.
  • Mit Bezug auf 7 sei bemerkt, dass die Klemme 10 des Klemmrahmens mit dem gehärteten verkapselnden Material 80 von dem Träger 70 getrennt werden kann. Wie in den 7A und 7B dargestellt ist, wird ein Abschnitt (Klemmenkontakt 15) der Klemme 10, der den Träger 70 zuvor berührt hat, freigelegt. Ähnlich werden auch die Einzelchipkontakte 60 freigelegt.
  • Wie in 7B dargestellt ist, kann das verkapselnde Material 80 bei einer Ausführungsform die gesamte Oberfläche des Klemmrahmens 5 bedecken, so dass ein verkapselter Klemmrahmen gebildet wird. Bei manchen Ausführungsformen kann das verkapselnde Material 80 als ein Deckmaterial gebildet sein und dabei einem künstlichen oder rekonstituierten Wafer ähneln.
  • Markierungen können an dieser Verarbeitungsstufe beispielsweise unter Verwendung eines Lasermarkierprozesses an dem verkapselnden Material 80 gebildet werden. Die Markierungen können zur künftigen Identifikation der Einzelchips verwendet werden.
  • 8 zeigt eine Schnittansicht des Halbleitergehäuses während der Herstellung nach dem Metallisieren des freigelegten Kontaktstellenabschnitts des Klemmrahmens gemäß einer Ausführungsform der Erfindung.
  • Mit Bezug auf 8 wird die freigelegte Oberfläche der Klemme 10 (Klemmenkontakt 15) zur Bildung von Kontaktstellen 90 metallisiert (engl. plating). Bei manchen Ausführungsformen können die freigelegten Einzelchipkontakte 60 auch metallisiert werden. Bei einer oder mehreren Ausführungsformen wird die freigelegte Oberfläche der Klemme 10 (der Klemmenkontakt 15) in einem elektrolytischen oder nicht elektrolytischen Prozess mit Silber metallisiert. Bei alternativen Ausführungsformen wird die freigelegte Oberfläche der Klemme 10 (der Klemmenkontakt 15) mit Sn, Ni-Pd-Au, Ni-P-Au, Ag oder einem anderen lötbaren Metallisierungsmaterial metallisiert.
  • Bei einer Ausführungsform wird eine Sperrschicht abgeschieden, um eine Diffusion von Metallatomen aus der Klemme 10 zu verhindern, woraufhin eine Goldschicht abgeschieden wird. Die Sperrschicht kann bei einer oder mehreren Ausführungsformen Nickel oder Kobalt aufweisen. Sowohl die Sperrschicht als auch die Goldschicht können unter Verwendung eines elektrolytischen oder nicht elektrolytischen Abscheidungsprozesses abgeschieden werden. Bei einer Ausführungsform wird zuerst Nickel aufmetallisiert, woraufhin Gold oder Gold-Nickel aufmetallisiert wird. Bei verschiedenen Ausführungsformen können andere Metalle und Metalllegierungen, einschließlich Silber, Zinn, Blei, Nickel, Gold, Silber, Kupfer, Zink, Kombinationen davon, und andere aufmetallisiert werden. Die Kontaktstellen 90 können bei manchen Ausführungsformen mehrere Schichten aufweisen.
  • Bei verschiedenen Ausführungsformen werden in dem Metallisierungsprozess gleichzeitig alle Kontaktstellen 90 auf dem Klemmrahmen 5 metallisiert, wodurch eine sequenzielle Verarbeitung jedes Gehäuses vermieden wird.
  • 9, welche die 9A und 9B einschließt, zeigt das Halbleitergehäuse während der Herstellung nach der Vereinzelung des Klemmrahmens gemäß einer Ausführungsform der Erfindung, wobei 9A eine Schnittansicht zeigt und 9B eine Draufsicht zeigt.
  • Der den Klemmrahmen 5 und die Einzelchips 50 aufweisende gekapselte Klemmrahmen (beispielsweise ein rekonstituierter Wafer) kann zur Bildung mehrerer Halbleitergehäuse vereinzelt werden. Bei einer Ausführungsform kann eine Wafersäge 150 verwendet werden, um mechanisch durch das verkapselnde Material 80 und die Klemmen 10 zu schneiden. Die Wafersäge 150 kann in einer ersten Richtung verwendet werden, um durch die Klemme 10 zu schneiden, und in einer zweiten Richtung verwendet werden, um durch die Tragausleger 20 zu schneiden, wie in 9B dargestellt ist.
  • Die 10 bis 11 zeigen ein Beispiel der Herstellung des Halbleitergehäuses.
  • Anders als bei der vorhergehenden Ausführungsform wird das verkapselnde Material 80 bei dieser Ausführungsform nicht auf den gesamten Klemmrahmen aufgebracht. Das verkapselnde Material 80 wird vielmehr in Form von Mustern gebildet.
  • 10, welche die 10A und 10B einschließt, zeigt ein Halbleitergehäuse während der Herstellung nach dem Bilden eines verkapselnden Materials, wobei 10A eine Schnittansicht zeigt und 10B eine Draufsicht zeigt.
  • Die Verarbeitung beginnt wie in den 2 bis 5 beschrieben. Mit Bezug auf 10B sei bemerkt, dass das verkapselnde Material 80 als mehrere Inseln oder Mesas über den Einzelchips 50 gebildet wird. Dies kann erreicht werden, indem das verkapselnde Material 80 unter Verwendung eines Formens, Druckens oder Laminierens aufgebracht wird. Bei verschiedenen Ausführungsformen kann das verkapselnde Material 80 unter Verwendung eines Druckformungsprozesses aufgebracht werden. Beim Druckformen ist der Formhohlraum mit dem Muster bereits geschlossen, und das verkapselnde Material 80 wird geschmolzen und entlang dem Einlaufkanal unter Druck in den Formhohlraum überführt. Bei einer alternativen Ausführungsform wird das verkapselnde Material 80 unter Verwendung eines Kompressionsformungsprozesses aufgebracht.
  • Bei verschiedenen Ausführungsformen kann, wenn viele Klemmen 10 gemeinsam verkapselt werden, entweder ein Kompressionsformen oder ein Druckformen verwendet werden. Wenn ein einzelner Hohlraum gefüllt wird (d. h. eine einzige Klemme verkapselt wird, wie bei dieser Ausführungsform erläutert), ist es jedoch vorteilhaft, einen Druckformungsprozess statt eines Kompressionsformungsprozesses zu verwenden, weil es beim Kompressionsformen erforderlich ist, dass sich zu viele Hohlräume bewegen.
  • Wie in 10B dargestellt ist, bedeckt das verkapselnde Material 80 den Einzelchip 50, während benachbarte Klemmen 10 durch das verkapselnde Material 80 nicht miteinander verbunden werden. Mit anderen Worten werden benachbarte Klemmen 10 nur durch die Tragausleger 20 miteinander verbunden. Bei manchen Beispielen kann das strukturierte verkapselnde Material 80 durch einen unstrukturierten Abscheidungs- und Härteprozess, gefolgt von einem Photolithographie- und Ätzprozess, gebildet werden. Dies kann jedoch zu einer stärkeren Verschwendung des verkapselnden Materials 80 führen, und ein Formungsprozess kann bevorzugt sein.
  • 11, welche die 11A und 11B einschließt, zeigt ein Halbleitergehäuse während der Herstellung nach der Vereinzelung, wobei 11A eine Schnittansicht zeigt und 11B eine Draufsicht zeigt.
  • Wie bei vorhergehenden Ausführungsformen beschrieben, werden die Kontaktstellen 90 nach dem Härten des verkapselnden Materials 80 gebildet. Mit Bezug auf die 11A und 11B sei bemerkt, dass die freigelegte Klemme 10 und die Tragausleger 20, die benachbarte Gehäuse miteinander verbinden, abgeschnitten werden können, wodurch der Klemmrahmen zu den mehreren Gehäusen vereinzelt wird. Beispielsweise kann bei einer Ausführungsform ein mechanischer Stempel- oder Stanzprozess unter Verwendung eines Stempels 160 für den Vereinzelungsschritt verwendet werden. Das Stempelwerkzeug 160 kann eine beliebige geeignete Form aufweisen, welche beispielsweise mechanische Probleme, wie eine Schichtablösung, minimiert.
  • 12, welche die 12A und 12B einschließt, zeigt ein über einem Klemmrahmen montiertes Halbleitergehäuse, wobei 12A eine Schnittansicht zeigt und 12B eine Draufsicht zeigt.
  • Dieses Beispiel zeigt ein Halbleitergehäuse mit mehr als einem Einzelchip 50, das über mehreren Klemmen 10 gebildet ist. An Stelle des Vereinzelns benachbarter Tragausleger 20 kann bei manchen Ausführungsformen ein größeres Gehäuse mit mehr als einem Chip hergestellt werden. Ferner können die Tragausleger 20 verwendet werden, um die Einzelchips auf benachbarten Klemmen 10 elektrisch miteinander zu verbinden. Beispielsweise kann die Rückseite der Einzelchips 50 bei manchen Ausführungsformen mit einer Masseebene gekoppelt werden. Ähnlich können die Einzelchips 50 bei manchen Ausführungsformen vertikale Vorrichtungen in der Art vertikaler Leistungstransistoren umfassen, die unter Verwendung der Tragausleger 20 miteinander gekoppelt werden können. Demgemäß können die Tragausleger 20 einen Teil der Schaltungsanordnung des Halbleitergehäuses bilden.
  • 13 zeigt ein Halbleitergehäuse mit mehreren über einem Klemmrahmen montierten Einzelchips, die jedoch elektrisch voneinander isoliert sind, gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Erfindungsgemäß können Einzelchips 50 in benachbarten Klemmen 10 durch Stanzen eines Lochs 170, beispielsweise während oder unmittelbar vor der Vereinzelung, isoliert werden (9). Bei verschiedenen Ausführungsformen kann das Loch 170 ein Durchgangsloch sein. Alternativ kann das Loch 170 eine Teilöffnung sein, die sich durch die Klemme 10, jedoch nicht durch das gesamte Gehäuse, erstreckt. Weil die Tragausleger 20 nun abgetrennt sind, sind die benachbarten Klemmen 10 elektrisch voneinander isoliert.
  • 14, welche die 14A und 14B einschließt, zeigt ein Halbleitergehäuse mit mehreren während der Herstellung über einem Klemmrahmen montierten Einzelchips gemäß einer alternativen Ausführungsform der vorliegenden Erfindung, wobei 14A eine Schnittansicht zeigt und 148 eine Draufsicht zeigt.
  • Diese Ausführungsform ähnelt der in den 10 bis 11 beschriebenen Ausführungsform. Anders als bei dieser früheren Ausführungsform bedeckt das verkapselnde Material 80 jedoch die Einzelchips 50 auf beiden Seiten der Klemme 10. Während der Vereinzelung werden die Tragausleger 20 unter Verwendung eines Stempelwerkzeugs 160, wie in 14B dargestellt ist, gestanzt oder gestempelt. Demgemäß wird ein Halbleitergehäuse mit zwei oder mehr auf einer einzigen Klemme 10 montierten Einzelchips gebildet. Die Einzelchips 50 können durch die Klemme 10 miteinander gekoppelt sein, wie in 14A dargestellt ist.
  • 15, welche die 15A bis 15C einschließt, zeigt Schnittansichten verschiedener Entwürfe des Klemmrahmens, die bei Ausführungsformen der Erfindung verwendet werden können.
  • Bei einer Ausführungsform können der Klemmenkontakt 15 und die Tragstruktur 51 durch einen orthogonalen Abschnitt miteinander gekoppelt sein, wie in 15A dargestellt ist. Bei einer alternativen Ausführungsform können der Klemmenkontakt 15 und die Tragstruktur 51 durch einen orthogonalen Abschnitt und einen geneigten Abschnitt miteinander gekoppelt sein, wie in 15B dargestellt ist. Bei einer anderen Ausführungsform kann der Klemmenkontakt 15 durch den Schnitt zweier geneigter Abschnitte gebildet sein, wie in 15C dargestellt ist.
  • 16A, welche die 16A bis 16C einschließt, zeigt eine Draufsicht des Klemmrahmens mit verschiedenen Konfigurationen der Tragausleger gemäß Ausführungsformen der Erfindung.
  • 16A zeigt eine Ausführungsform, bei der die Tragausleger 20 zentral angeordnet sind. Demgemäß kann ein einziger Säge- oder Vereinzelungsvorgang verwendet werden, um ein Einzelgehäuse zu bilden. Das Sägen kann beispielsweise vorteilhaft in einer einzigen Orientierung und in einem Vorgang, der zwei benachbarte Klemmen 10 trennt, um vier Halbleitergehäuse zu bilden, ausgeführt werden.
  • 16B zeigt eine Ausführungsform, bei der die Tragausleger 20 versetzt angeordnet sind. Mit anderen Worten sind die Tragausleger 20 nur zwischen alternierenden Klemmen 10 ausgebildet, wodurch die Anzahl der Stanzvorgänge um die Hälfte reduziert ist.
  • 16C zeigt eine alternative Ausführungsform der Erfindung, bei der Hebel 52, der die Tragstruktur 51 mit dem Kontaktabschnitt 15 verbindet, eine geringere Breite aufweist. Dies ermöglicht es, dass der Hebel 52 während der Herstellung des Klemmrahmens flexibler ist.
  • Ferner kann der Kontaktabschnitt 15 bei verschiedenen Ausführungsformen eine Breite haben, die von jener der Tragstruktur 51 verschieden ist.

Claims (11)

  1. Halbleitergehäuse, umfassend: einen Klemmrahmen (5), der eine erste Klemme (10) mit einer ersten Tragstruktur (51), einem ersten Hebel (52) und einem ersten Kontaktabschnitt (15) umfasst, wobei der erste Hebel (52) den ersten Kontaktabschnitt (15) und die erste Tragstruktur (51) miteinander verbindet, der erste Kontaktabschnitt (15) auf einer Vorderseite des Halbleitergehäuses angeordnet ist und die erste Tragstruktur (51) an eine entgegengesetzte Rückseite des Halbleitergehäuses angrenzt, einen ersten Chip (50), der über der ersten Tragstruktur (51) der ersten Klemme (10) angeordnet ist, wobei der erste Chip (50) erste Einzelchipkontakte (60) auf der Vorderseite des Halbleitergehäuses umfasst, einen zweiten Chip, der über einer zweiten Tragstruktur einer zweiten Klemme des Klemmrahmens (5) angeordnet ist, wobei die zweite Klemme ferner einen zweiten Hebel und einen zweiten Kontaktabschnitt umfasst, die zweite Tragstruktur an die Rückseite des Halbleitergehäuses angrenzt, der zweite Kontaktabschnitt auf der Vorderseite des Halbleitergehäuses angeordnet ist und der zweite Hebel den zweiten Kontaktabschnitt und die zweite Tragstruktur miteinander verbindet, wobei die erste Klemme und die zweite Klemme parallel zueinander orientiert sind und durch einen Tragausleger (20) miteinander verbunden sind und ein Verkapselungsmaterial (80), das den ersten Chip, den zweiten Chip, die erste Klemme, die zweite Klemme und den Tragausleger (20) umgibt, wobei der erste Kontaktabschnitt, der zweite Kontaktabschnitt und die ersten Einzelchipkontakte (60) auf der Vorderseite des Halbleitergehäuses von dem Verkapselungsmaterial frei sind und die erste Tragstruktur und die zweite Tragstruktur auf der Rückseite des Halbleitergehäuses von dem Verkapselungsmaterial bedeckt sind, ferner umfassend ein Loch (170), welches sich durch den Tragausleger (20) und wenigstens teilweise durch das Verkapselungsmaterial (80) erstreckt, wobei das Loch (170) die erste Klemme von der zweiten Klemme isoliert.
  2. Halbleitergehäuse nach Anspruch 1, ferner umfassend: einen dritten Chip, der über einer weiteren Tragstruktur der ersten Klemme angeordnet ist und in das Verkapselungsmaterial (80) eingebettet ist, wobei die erste Klemme ferner einen weiteren Hebel umfasst, die weitere Tragstruktur an die Rückseite des Halbleitergehäuses angrenzt und auf der Rückseite des Halbleitergehäuses von dem Verkapselungsmaterial bedeckt ist, und der weitere Hebel den ersten Kontaktabschnitt und die weitere Tragstruktur miteinander verbindet.
  3. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, ferner umfassend einen weiteren gesägten Tragausleger, der senkrecht zur ersten Klemme orientiert ist.
  4. Verfahren zum Bilden eines Halbleitergehäuses, wobei das Verfahren umfasst: Bereitstellen eines Klemmrahmens (5), wobei der Klemmrahmen eine erste Klemme (10) und eine zweite Klemme umfasst, wobei die erste Klemme eine erste Tragstruktur (51), einen ersten Hebel (52) und einen ersten Kontaktabschnitt (15) umfasst und der erste Hebel (52) den ersten Kontaktabschnitt (15) und die erste Tragstruktur (51) miteinander verbindet und wobei die zweite Klemme eine zweite Tragstruktur, einen zweiten Hebel und einen zweiten Kontaktabschnitt umfasst und der zweite Hebel den zweiten Kontaktabschnitt und die zweite Tragstruktur miteinander verbindet, wobei die erste Klemme und die zweite Klemme parallel zueinander orientiert sind und durch einen Tragausleger (20) miteinander verbunden sind; Anbringen eines ersten Chips über der ersten Klemme und eines zweiten Chips über der zweiten Klemme, wobei der erste Chip (50) erste Einzelchipkontakte (60) umfasst; Verkapseln der ersten Klemme und des ersten Chips und der zweiten Klemme und des zweiten Chips und des Tragauslegers mit einem Verkapselungsmaterial (80), wobei der erste und der zweite Kontaktabschnitt auf einer Vorderseite des Halbleitergehäuses angeordnet sind und die erste und die zweite Tragstruktur an eine entgegengesetzte Rückseite des Halbleitergehäuses angrenzen, wobei der erste Kontaktabschnitt, der zweite Kontaktabschnitt und die ersten Einzelchipkontakte (60) auf der Vorderseite des Halbleitergehäuses von dem Verkapselungsmaterial (80) frei sind und die erste Tragstruktur und die zweite Tragstruktur auf der Rückseite des Halbleitergehäuses von dem Verkapselungsmaterial bedeckt sind, Vereinzeln des Klemmrahmens (5) zur Bildung des Halbleitergehäuses, wobei nach der Vereinzelung der erste Chip und der zweite Chip Teil des Halbleitergehäuses sind; und Stanzen eines Lochs (170) durch den Tragausleger (20) und wenigstens eines Teils des Verkapselungsmaterials (80), wobei das Loch die erste Klemme von der zweiten Klemme isoliert.
  5. Verfahren nach Anspruch 4, wobei das Vereinzeln ein Stempeln umfasst.
  6. Verfahren nach Anspruch 4 oder 5, wobei das Vereinzeln ein Sägen umfasst.
  7. Verfahren nach einem der Ansprüche 4 bis 6, ferner umfassend: Anbringen eines dritten Chips über der ersten Klemme, wobei die erste Klemme ferner eine weitere Tragstruktur und einen weiteren Hebel umfasst und der weitere Hebel den ersten Kontaktabschnitt mit der weiteren Tragstruktur verbindet.
  8. Verfahren nach Anspruch 7, wobei der erste Chip, der zweite Chip und der dritte Chip nach der Vereinzelung Teil des Halbleitergehäuses sind.
  9. Verfahren nach einem der Ansprüche 4 bis 8, ferner umfassend ein Metallisieren des ersten Kontaktabschnitts nach dem Verkapseln der ersten Klemme und des ersten Chips.
  10. Verfahren nach einem der Ansprüche 4 bis 9, wobei der Klemmrahmen Kupfer umfasst.
  11. Verfahren nach einem der Ansprüche 4 bis 9, wobei der Klemmrahmen ein leitendes Material umfasst.
DE102013102857.8A 2012-03-20 2013-03-20 Klemmrahmen-Halbleitergehäuse und Verfahren zu ihrer Herstellung Expired - Fee Related DE102013102857B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/425,071 US8951841B2 (en) 2012-03-20 2012-03-20 Clip frame semiconductor packages and methods of formation thereof
US13/425,071 2012-03-20

Publications (2)

Publication Number Publication Date
DE102013102857A1 DE102013102857A1 (de) 2013-10-10
DE102013102857B4 true DE102013102857B4 (de) 2017-03-30

Family

ID=49194415

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013102857.8A Expired - Fee Related DE102013102857B4 (de) 2012-03-20 2013-03-20 Klemmrahmen-Halbleitergehäuse und Verfahren zu ihrer Herstellung

Country Status (3)

Country Link
US (1) US8951841B2 (de)
CN (1) CN103325746B (de)
DE (1) DE102013102857B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6300682B2 (ja) * 2014-08-04 2018-03-28 株式会社東芝 半導体装置、および半導体モジュール
US11211353B2 (en) * 2019-07-09 2021-12-28 Infineon Technologies Ag Clips for semiconductor packages
DE102022000750A1 (de) 2022-02-19 2023-08-24 René Bangratz Basisprofil mit Mehrfachnutenprofil

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075289A (en) 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
US6081031A (en) 1998-06-29 2000-06-27 Semiconductor Components Industries, Llc Semiconductor package consisting of multiple conductive layers
JP2000243887A (ja) 1999-02-23 2000-09-08 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP2002110862A (ja) 2000-09-29 2002-04-12 Oki Electric Ind Co Ltd 半導体装置とその製造方法
US20040065953A1 (en) 2002-07-02 2004-04-08 Nec Electronics Corporation Semiconductor device and process of manufacture
WO2006034393A2 (en) 2004-09-23 2006-03-30 International Rectifier Corporation Redistributed solder pads using etched lead frame
US20100308454A1 (en) 2009-06-08 2010-12-09 Jun Lu Power semiconductor device package and fabrication method
DE102010060798A1 (de) 2009-11-25 2011-06-01 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Verpacken einer Halbleitervorrichtung mit einer Klemme

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100782A (ja) * 2001-09-20 2003-04-04 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
US8093694B2 (en) * 2005-02-14 2012-01-10 Stats Chippac Ltd. Method of manufacturing non-leaded integrated circuit package system having etched differential height lead structures
US7663216B2 (en) * 2005-11-02 2010-02-16 Sandisk Corporation High density three dimensional semiconductor die package
US7498646B2 (en) * 2006-07-19 2009-03-03 Advanced Chip Engineering Technology Inc. Structure of image sensor module and a method for manufacturing of wafer level package
US20100193920A1 (en) * 2009-01-30 2010-08-05 Infineon Technologies Ag Semiconductor device, leadframe and method of encapsulating
JP5136458B2 (ja) * 2009-02-20 2013-02-06 ヤマハ株式会社 半導体パッケージ及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075289A (en) 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
US6081031A (en) 1998-06-29 2000-06-27 Semiconductor Components Industries, Llc Semiconductor package consisting of multiple conductive layers
JP2000243887A (ja) 1999-02-23 2000-09-08 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP2002110862A (ja) 2000-09-29 2002-04-12 Oki Electric Ind Co Ltd 半導体装置とその製造方法
US20040065953A1 (en) 2002-07-02 2004-04-08 Nec Electronics Corporation Semiconductor device and process of manufacture
WO2006034393A2 (en) 2004-09-23 2006-03-30 International Rectifier Corporation Redistributed solder pads using etched lead frame
US20100308454A1 (en) 2009-06-08 2010-12-09 Jun Lu Power semiconductor device package and fabrication method
DE102010060798A1 (de) 2009-11-25 2011-06-01 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Verpacken einer Halbleitervorrichtung mit einer Klemme

Also Published As

Publication number Publication date
CN103325746B (zh) 2017-03-01
US20130249067A1 (en) 2013-09-26
DE102013102857A1 (de) 2013-10-10
US8951841B2 (en) 2015-02-10
CN103325746A (zh) 2013-09-25

Similar Documents

Publication Publication Date Title
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102014102006B4 (de) Halbleitermodul
DE102013104337B4 (de) Verfahren zum Herstellen eines Halbleitergehäuses
DE102011000751B4 (de) Halbleiter-Bauelement mit einem einen Hohlraum aufweisenden Träger und Herstellungsverfahren
DE102016108060B4 (de) Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102015121044B4 (de) Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend
DE102015115999B4 (de) Elektronische Komponente
DE102008063633A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102006037538A1 (de) Elektronisches Bauteil bzw. Bauteilstapel und Verfahren zum Herstellen eines Bauteils
DE102013102230A1 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102013205138A1 (de) Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
DE102016107031B4 (de) Laminatpackung von Chip auf Träger und in Kavität, Anordnung diese umfassend und Verfahren zur Herstellung
DE102013102857B4 (de) Klemmrahmen-Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE102019119371A1 (de) Bauteil und verfahren zur herstellung eines bauteils
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
EP2452547B1 (de) Elektronisches bauteil
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
DE102015122294B4 (de) Isolierter Die
DE102013102893B4 (de) Verfahren zum Verkapseln eines elektronischen Schaltkreises
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102006033701B4 (de) Herstellungsverfahren für ein elektronisches Bauelement in VQFN-Bauweise
DE102007002807B4 (de) Chipanordnung
DE102019121012B4 (de) Package und Verfahren zum Herstellen eines Packages

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee