JP5751236B2 - スイッチング制御回路 - Google Patents

スイッチング制御回路 Download PDF

Info

Publication number
JP5751236B2
JP5751236B2 JP2012234815A JP2012234815A JP5751236B2 JP 5751236 B2 JP5751236 B2 JP 5751236B2 JP 2012234815 A JP2012234815 A JP 2012234815A JP 2012234815 A JP2012234815 A JP 2012234815A JP 5751236 B2 JP5751236 B2 JP 5751236B2
Authority
JP
Japan
Prior art keywords
gate
power element
period
switching
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012234815A
Other languages
English (en)
Other versions
JP2014087180A (ja
Inventor
肇 小杉
肇 小杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2012234815A priority Critical patent/JP5751236B2/ja
Priority to US14/033,905 priority patent/US9300207B2/en
Publication of JP2014087180A publication Critical patent/JP2014087180A/ja
Application granted granted Critical
Publication of JP5751236B2 publication Critical patent/JP5751236B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/505—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/51—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using discharge tubes only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Electronic Switches (AREA)

Description

本明細書に開示の技術は、パワー素子のオン／オフを制御するスイッチング制御回路に関する。
インバータ等は、通常、複数のパワー素子と、これらパワー素子のオン／オフを制御するスイッチング制御回路を有している。この種のスイッチング制御回路では、上下のアームが短絡した際に短絡電流から装置を保護するための保護回路を備えていることがある。例えば、上下のアームの一方のパワー素子がオープン故障してアームが短絡した場合には、オープン故障していない方のパワー素子に流れる短絡電流を検知し、そのパワー素子をオフする。特許文献１のインバータの保護回路は、一方のアームの短絡が検知されると、他方のアームのパワー素子のゲート電位を小さい速度で低下させる。これにより、パワー素子を流れる電流をゆっくり遮断し、サージ電圧によるパワー素子の破壊を防止する。
特開平７−２５５１８２号公報
スイッチング制御回路の保護回路では、パワー素子のターンオン時から一定の期間（マスク期間）の間、保護回路の機能が停止されることがある。これにより、保護回路がターンオン時の突入電流を誤検知して、パワー素子をオフすることが防止される。しかしながら、このスイッチング制御回路において、マスク期間中に短絡が発生した場合には、短絡の発生時からマスク期間終了時までの間は保護回路の機能が停止されるため、パワー素子に短絡電流が流れ続ける。このため、パワー素子に大きなエネルギーが蓄積される。
特許文献１のインバータの保護回路では、パワー素子を低速でオフするためオフ損失が大きく、ターンオフ時にパワー素子に大きなエネルギーが印加される。従って、保護回路にマスク期間が設けられている場合において、マスク期間中に短絡が発生したときは、マスク期間中にエネルギーが蓄積されたパワー素子に、さらにターンオフ時の大きなエネルギーが印加されてしまう。その結果、印加されるエネルギーの総量がパワー素子のエネルギー耐量を超え、パワー素子が破壊する虞がある。
本明細書は、上記の課題を解決する技術を提供する。本明細書は、マスク期間を有する保護回路を備えたスイッチング制御回路において、エネルギー耐量超過によるパワー素子の破壊を抑制でき、かつ、サージ電圧によるパワー素子の破壊を抑制できる技術を提供する。
本明細書に開示するスイッチング制御回路は、絶縁ゲートを有するパワー素子のオンとオフとを切り替える。そのスイッチング制御回路は、パワー素子をオフからオンに切り替える時から第１期間が経過するまで、パワー素子のゲートに第１ゲート電圧を印加するように構成されている。そのスイッチング制御回路は、第１期間が経過してからパワー素子をオフするまでの第２期間では、パワー素子のゲートに第２ゲート電圧を印加するように構成されている。そのスイッチング制御回路では、パワー素子のゲートに印加されているゲート電圧は、第２期間の開始から始まる過渡期間において、第１ゲート電圧から第２ゲート電圧まで上昇するように構成されている。スイッチング制御回路は、さらに、パワー素子をオフからオンに切り替える時から第１検知期間が経過するまでは、パワー素子を流れる電流の電流値が予め設定した閾値を超えてもパワー素子のゲート電圧を低下させないように構成されている。そのスイッチング制御回路は、第１検知期間が経過した後の第２検知期間では、パワー素子を流れる電流の電流値が閾値を超えると、ゲート電圧を第１の速度で低下させるように構成されている。そのスイッチング制御回路は、第２検知期間が経過した後の第３検知期間では、パワー素子を流れる電流の電流値が閾値を超えると、ゲート電圧を第１の速度よりも小さい第２の速度で低下させるように構成されている。そのスイッチング制御回路では、第２検知期間の終期は、過渡期間の終期よりも早い。
上記のスイッチング制御回路は、第１検知期間では、パワー素子を流れる電流値が閾値を超えてもパワー素子をオフしない。このため、電流値が閾値を超えたことが第２検知期間に検知された場合では、パワー素子をオフする時点で既に大きなエネルギーが蓄積されているときがある。
上記のスイッチング制御回路は、第２検知期間では、電流値が閾値を超えたことが検知されると、大きな速度の第１速度でパワー素子をオフする。これにより、ターンオフ時の、エネルギー損失が抑制される。つまり、ターンオフ時にパワー素子に印加されるエネルギー量が抑制される。これにより、パワー素子に印加されるエネルギーがエネルギー耐量を超え、パワー素子が破壊することを抑制することができる。
一方、上記のスイッチング制御回路では、第２検知期間の終期は、過渡期間の終期よりも早い。過渡期間は、ゲートの電圧が、第１ゲート電圧から第２ゲート電圧に変化している途中である。このため、過渡期間中には、ゲートに第２ゲート電圧が印加されておらず、パワー素子に流れている電流は比較的小さい。これにより、第２検知期間に第１速度でパワー素子をオフしてもサージ電圧により破壊する可能性が抑制される。
第３検知期間ではゲートに電圧値の大きな第２ゲート電圧が印加されている可能性が高く、パワー素子には比較的大きな電流が流れている可能性が高い。しかし、第３検知期間では、第１速度より小さい速度である第２速度でパワー素子をオフする。このため、パワー素子をオフした際に、パワー素子に印加されるサージ電圧を抑制することができる。
一方、第３検知期間は、第２検知期間の後の期間である。第３検知期間では、第２検知期間とは異なり、パワー素子を流れる電流の電流値が閾値を超えたことを検知した時点で、パワー素子に大きなエネルギーが蓄積されている可能性は比較的低い。このため、小さい速度である第２速度でオフしても、パワー素子に印加されるエネルギーがエネルギー耐量を超えることが抑制される。
以上により、上記のスイッチング制御回路では、パワー素子のエネルギー耐量超過による破壊を抑制でき、かつ、サージ電圧による破壊を抑制できる。
実施例のスイッチング制御回路１０の回路構成を示す図である。 実施例のスイッチング制御回路１０の、時刻ｔmとゲート電圧Ｖg及びコレクタ電流Ｉceとの関係を示す図である。 実施例のスイッチング制御回路１０の動作を示すフローチャート図である。
以下、本明細書で開示する実施例の技術的特徴の幾つかを記す。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（特徴１）
本明細書で開示するスイッチング制御回路は、第１期間において、パワー素子のゲートに第１ゲート電圧を印加し、第２期間において、パワー素子のゲートに第２ゲート電圧を印加する電圧印加手段を有していてもよい。そのスイッチング制御回路は、パワー素子を流れる電流の電流値が閾値を超えたか否かを検知する電流検知手段を有していてもよい。そのスイッチング制御回路は、第２検知期間において、電流検知手段でパワー素子を流れる電流の電流値が閾値を超えたことが検知されたときに、パワー素子のゲート電圧を第１の速度で低下させ、第３検知期間において、電流検知手段でパワー素子を流れる電流の電流値が閾値を超えたことが検知されたときに、ゲート電圧を第１の速度よりも小さい第２の速度で低下させる電圧低下手段を有していてもよい。そのスイッチング制御回路では、電圧低下手段は、さらに、第１検知期間においては、電流検知手段でパワー素子を流れる電流の電流値が閾値を超えたことが検知されても、パワー素子のゲート電圧を低下させなくてもよい。
（特徴２）
本明細書で開示するスイッチング制御回路では、電圧低下手段は、パワー素子のゲートと接地電位とを接続する第１ゲートオフ配線と、パワー素子のゲートと接地電位とを接続する第２ゲートオフ配線と、第１ゲートオフ配線を導通状態と非導通状態との間で切り替える第１スイッチング素子と、第２ゲートオフ配線を導通状態と非導通状態との間で切り替える第２スイッチング素子と、第１スイッチング素子及び第２スイッチング素子をオン／オフする駆動回路と、を備えていてもよい。そのスイッチング制御回路では、第２ゲートオフ配線の抵抗値は、第１ゲートオフ配線の抵抗値よりも大きくてもよい。そのスイッチング制御回路では、駆動回路は、第１検知期間では、電流検知手段でパワー素子を流れる電流の電流値が閾値を超えたことが検知されても、第１スイッチング素子及び第２スイッチング素子をオフし、第２検知期間では、電流検知手段でパワー素子を流れる電流の電流値が閾値を超えたことが検知されると、第１スイッチング素子をオンする一方で第２スイッチング素子をオフし、第３検知期間では、電流検知手段でパワー素子を流れる電流の電流値が閾値を超えたことが検知されると、第１スイッチング素子をオフする一方で第２スイッチング素子をオンしてもよい。
本実施例のスイッチング制御回路１０は、パワー素子６のオンとオフとを切り替える。図１に示すように、パワー素子６は、インバータ６０の上下アーム６１、６２のいずれかに配置されている。（本実施例では下アーム６２に配置されている（図１））。インバータ６０は、３相インバータである。なお、インバータ６０の上下アーム６１、６２以外の部分は、従来公知であるので図示を省略している。
インバータ６０の上アーム６１の上端３は電源の正極（不図示）に接続されている。下ア―ム６２の下端４は接地電位（不図示）に接続されている。上アーム６１の下端と、下ア―ム６２の上端とは接続点７において互いに接続され、接続点７は端子８に接続されている。端子８は負荷（例えばモータ（不図示））の一つの端子と接続される。上アーム６１にはパワー素子５が配置されている。すなわち、パワー素子６とパワー素子５とは直列に接続されている。
インバータ６０の通常の使用時には、パワー素子６とパワー素子５とは交互にオン／オフされる。しかし、パワー素子の故障等により、パワー素子５とパワー素子６とが同時に導通状態となると上下アーム６１、６２が短絡する。例えば、パワー素子５がオープン故障した状態でパワー素子６がオンされると、上下アーム６１、６２が短絡する。あるいは、パワー素子６がオンされている状態でパワー素子５がオープン故障した場合にも上下アーム６１、６２は短絡する。
パワー素子６は、絶縁ゲート式のトランジスタであり、具体的にはＩＧＢＴである。パワー素子６はＭＯＳＦＥＴ等であってもよい。パワー素子６は、ゲート２１にゲートオン電圧が印加された状態ではコレクタ２２とエミッタ２３との間が導通状態となり、ゲート２１にゲートオン電圧が印加されていない状態ではコレクタ２２とエミッタ２３との間が非導通状態となる。パワー素子６のコレクタ２２とエミッタ２３の間には、コレクタ電流Ｉceが流れる。なお、パワー素子６は、パワー素子６に流れる電流Ｉceを検知するためのセンス領域２４（以下、センスＩＧＢＴ２４という）を備えている。本実施例では、センスＩＧＢＴ２４を流れる電流（センス電流）を検知することで、パワー素子６を流れる電流を検知する。
スイッチング制御回路１０は、制御装置１２と、電流検知回路１３とを備えている。制御装置１２は、入力端子（不図示）からゲートオン指令が入力されるとパワー素子６をオンし、ゲートオフ指令が入力されるとパワー素子６をオフする（図３）。また、制御装置１２は、パワー素子６に流れる電流が閾値１０８（図２）を超えたときときにもパワー素子６をオフする（後に詳述する）。なお、制御装置１２と、後に述べるスイッチング素子４１、３３、３４、３５と、コンパレータ４７とは、基板１１上に実装されている。
パワー素子６のゲート２１には、ゲート駆動配線６５、６６、６７、６８が接続されている。ゲート駆動配線６５、６６、６７、６８にはそれぞれ、スイッチング素子４１、３３、３４、３５が設けられている。スイッチング素子４１、３３、３４、３５には、例えばＭＯＳＦＥＴが使用できる。制御装置１２は、スイッチング素子４１、３３、３４、３５の各ゲートに制御信号を出力し、スイッチング素子４１、３３、３４、３５のオン／オフを切り替える。スイッチング素子４１、３３、３４、３５のオン／オフが切り替えられることによって、ゲート駆動配線６５、６６、６７、６８の導通／非導通が切り替えられる。以下に、各ゲート駆動配線６５、６６、６７、６８について詳しく説明する。
ゲート駆動配線６５の一端はゲート２１に接続され、他端は基準電位４０に接続されている。ゲート駆動配線６５には、スイッチング素子４１が配置されている。スイッチング素子４１のゲートには、制御装置１２の出力端子４２からの制御信号が入力される。ゲート駆動配線６５には抵抗１５が設けられており、抵抗１５はゲート２１とスイッチング素子４１との間に配置されている。
ゲート駆動配線６６の一端はゲート２１に接続され、他端は接地電位３７に接続されている。ゲート駆動配線６６には、スイッチング素子３３が配置されている。スイッチング素子３３のゲートには、制御装置１２の出力端子４３からの制御信号が入力される。ゲート駆動配線６６には抵抗１６が設けられており、抵抗１６はゲート２１とスイッチング素子３３との間に配置されている。
ゲート駆動配線６７の一端はゲート２１に接続され、他端は接地電位３８に接続されている。ゲート駆動配線６７には、スイッチング素子３４が配置されている。スイッチング素子３４のゲートには、制御装置１２の出力端子４４からの制御信号が入力される。ゲート駆動配線６７には抵抗１７が設けられており、抵抗１７はゲート２１とスイッチング素子３４との間に配置されている。
ゲート駆動配線６８の一端はゲート２１に接続され、他端は接地電位３９に接続されている。ゲート駆動配線６８には、スイッチング素子３５が配置されている。スイッチング素子３５のゲートには、制御装置１２の出力端子４５からの制御信号が入力される。ゲート駆動配線６８には抵抗１８が設けられており、抵抗１８はゲート２１とスイッチング素子３５との間に配置されている。
抵抗１８の抵抗値Ｒ18は、抵抗１７の抵抗値Ｒ17よりも大きい。抵抗１７の抵抗値Ｒ17は、抵抗１６の抵抗値Ｒ16よりも大きい。
スイッチング制御回路１０は、電流検知回路１３を備える。電流検知回路１３は、抵抗５２、コンパレータ４７、及び比較電位４８を有する。
センスＩＧＢＴ２４のコレクタ端子は、分岐点５３を介して接地電位５４に接続されている。分岐点５３と接地電位５４の間には抵抗５２が配されている。また、分岐点５４は、コンパレータ４７の反転入力端子７２に接続されている。このため、センスＩＧＢＴ２４からのセンス電流Ｉｓは、分岐点５３を経て、抵抗５２を通って接地電位５４に流れる。分岐点５３の電位は、コンパレータ４７の反転入力端子７２に入力される。コンパレータ４７の非反転入力端子７３には、比較電位４８の電位が入力されている。コンパレータ４７は、反転入力端子７２に入力される電位が非反転入力端子７３に入力される比較電位４８より大きくなると、出力端子７１より出力される信号のレベルがＨＩＧＨからＬＯＷに切替わる。これによって、制御装置１２は、分岐点５３の電位が比較電位４８を超えたか否か（即ち、パワー素子６を流れる電流の電流値が閾値１０８（図２参照）を超えたか否か）を判定することができる。
なお、閾値１０８（図２）は、例えば、上下アーム６１、６２が短絡した場合に、パワー素子６を流れる電流値に基づいて設定される。例えば、パワー素子６の通常使用時に流れるコレクタ電流Ｉceの最大値に一定の余裕値を加えた値を閾値１０８とすることができる。
次に、図２、図３を用いて本実施例のスイッチング制御回路１０の動作を説明する。オフ期間１３０では、パワー素子６はオフされている（図２）。オフ期間１３０では、ゲート２１にはゲート２１をオンする電圧は印加されていない。具体的には、オフ期間１３０では、スイッチング素子３３がオンされる一方、スイッチング素子４１、３４、３５はオフされる。これにより、ゲート２１には接地電位３７の電圧が印加される。
制御装置１２は、ゲートオン指令が入力されるとパワー素子６をオンする。具体的には、制御装置１２は、ゲートオン指令が入力されると、パワー素子６のゲート２１に第１ゲート電圧Ｖg1を印加する（Ｓ２）。具体的には、制御装置１２は、スイッチング素子４１とスイッチング素子３３をオンする（ステップＳ２）。これにより、基準電位４０、ゲート駆動配線６５、ゲート駆動配線６６、接地電位３７、を順に結んだ経路が導通する。これにより、基準電位４０から、ゲート駆動配線６５、ゲート駆動配線６６を通って接地電位３７へと電流が流れる。これによって、ゲート２１には第１ゲート電圧Ｖg1が印加される。ここで、第１ゲート電圧をＶg1、基準電位４０の電位をＶcc、接地電位３７の電位をＶ37、抵抗１５の抵抗値をＲ15、抵抗１６の抵抗値をＲ16としたとき、Ｖg1＝（Ｖcc−Ｖ37）・Ｒ16／（Ｒ15＋Ｒ16）となる。
次に、制御装置１２は、スイッチング素子４１とスイッチング素子３３をオンしてから第１ターンオン期間１３１が経過するまで待機する（Ｓ４）。本実施例では、第１ターンオン期間１３１は、ステップＳ２によりスイッチング素子４１、３３がオンされたときに開始される。なお、第１ターンオン期間１３１が経過するまでは、制御装置１２は、コンパレータ４７から入力される信号に基づいて、パワー素子６を流れる電流の電流値が閾値１０８（図２参照）を超えたか否かを判定しない。したがって、第１ターンオン期間１３１が、請求項でいう「第１期間」の一例であり、また、請求項でいう「第１検知期間」の一例である。即ち、本実施例では、「第１期間」と「第１検知期間」が同一の期間として設定されている。
制御装置１２は、第１ターンオン期間１４１が経過すると、パワー素子６のゲート２１に第２ゲート電圧Ｖg2を印加する（Ｓ６）。具体的には、制御装置１２は、スイッチング素子４１をオンしたままスイッチング素子３３をオフする。これにより、ゲート２１に基準電位４０の電位Ｖccが印加される状態となる。なお、第２ゲート電圧Ｖg2は、基準電位４０の電位Ｖccと等しい。
ただし、本実施例のスイッチング制御回路１０では、制御装置１２がパワー素子６のゲート２１に第２ゲート電圧Ｖg2を印加してから、パワー素子６のゲート２１の電圧が第２ゲート電圧Ｖg2となるまで時間を要する。即ち、ゲート２１の電位が第２ゲート電圧Ｖg2に達するまでには、ゲート容量及び抵抗値Ｒ15に対応した長さの時間がかかる。以下の説明では、ゲート２１の電位が第１ゲート電圧Ｖg1から第２ゲート電圧Ｖg2となるまでの期間を第２ターンオン期間１３２（請求項でいう過渡期間の一例）といい、ゲート２１の電位が第２ゲート電圧Ｖｇ２で維持される期間を第３ターンオン期間１３３という。したがって、第２ターンオン期間１３２では、ゲート２１の電位が、第１ゲート電圧Ｖg1から第２ゲート電圧Ｖg2に変化している途中の状態となる。これに対して、第３ターンオン期間１３３は、ゲート２１に第２ゲート電圧Ｖg2が印加された後の期間である。したがって、第２ターンオン期間１３２と第３ターンオン期間１３３とを合わせた期間が、請求項でいう「第２期間」の一例となる。
パワー素子６には、ゲート電圧の大きさに略比例する大きさのコレクタ電流Ｉceが流れる（図２）。本実施例のスイッチング制御回路１０では、パワー素子６のゲート２１にまず第１ゲート電圧Ｖg1を印加し、次に第１ゲート電圧Ｖg1より大きい電圧値である第２ゲート電圧Ｖg2を印加する。つまり、本実施例のスイッチング制御回路１０では、ゲート２１に段階的にゲート電圧を印加する。このため、パワー素子６のターンオン時に発生する電気的ノイズを抑制することができる。
次に、制御装置１２は、コンパレータ４７から入力される信号に基づいて、パワー素子６を流れる電流の電流値が閾値１０８（図２参照）を超えたか否かを判定する（Ｓ８）。パワー素子６を流れる電流の電流値が閾値１０８を超えていない場合（Ｓ８でＮＯ）は、ステップＳ１６に進んで、ゲートオフ指令が入力されたか否かを判定する（Ｓ１６）。ゲートオフ指令が入力されていない場合（Ｓ１６でＮＯ）は、制御装置１２は、ステップＳ８に戻って、ステップＳ８からの処理を繰り返す。一方、ゲートオフ指令が入力された場合（Ｓ１６でＹＥＳ）は、制御装置１２は、ゲート２１にゲート電圧を印加しない状態とする。具体的には、制御装置１２は、スイッチング素子３３のみをオンし、スイッチング素子４１、３４、３５をオフする。これにより、ゲート２１には接地電位３８の電位が印加され、パワー素子６がオフされる。
一方、パワー素子６を流れる電流の電流値が閾値１０８を超えた場合（Ｓ８でＹＥＳ）は、制御装置１２は、第２検知期間１４２内か否かを判定し（Ｓ１０）、第２検知期間１４２内であればステップＳ１２を実行し、第２検知期間１４２内でなければステップＳ１４を実行する。
ここで、上述した第１検知期間１４１、第２検知期間１４２、第３検知期間１４３は、制御装置１２にコンパレータ４７からの信号が入力されたときの、制御装置１２の動作によって分類した期間である。第１検知期間１４１は、制御装置１２がパワー素子６をオンしている期間を開始した時から開始する。第１検知期間１４１は、いわゆるマスク期間である。本実施例では、第１検知期間１４１の始期は、第１ターンオン期間１３１の始期と一致する（図２）。また、本実施例のスイッチング制御回路１０では、第１検知期間１４１の終期は、第１ターンオン期間１３１の終期と一致する。ただし、第１検知期間１４１の終期が、第１ターンオン期間１３１の終期と一致することは必須ではない。制御装置１２は、第１検知期間１４１（ステップＳ２を行った後ステップＳ６を行う前までの間）では、パワー素子６を流れる電流の電流値が閾値１０８を超えても、パワー素子６をオフしない（ゲート２１の電圧を低下させない）。具体的には、制御装置１２は、電流検知回路１３から比較情報信号が入力されても、パワー素子６をオフしない。
スイッチング制御回路１０では、パワー素子６のターンオン時の突入電流によってコレクタ電流が閾値１０８を超えてしまうことがある。しかし、通常、この場合はパワー素子６をオフする必要は無い。本実施例の制御装置１２は、第１検知期間１４１では、パワー素子６を流れる電流の電流値が閾値１０８を超えてもパワー素子６をオフしない。このため、閾値１０８を超える突入電流が流れたことによりパワー素子６が誤ってオフされることが防止される。
なお、短絡が発生した場合にパワー素子６に流れる短絡電流の大きさは、その時にゲート２１に印加されているゲート電圧の大きさに略比例する。本実施例のスイッチング制御回路１０では、第１検知期間１４１の間はゲート２１に第２ゲート電圧Ｖg2が印加されず、第１ゲート電圧Ｖg1が印加される。このため、第１検知期間１４１では、短絡が発生した場合にパワー素子６に流れる短絡電流の大きさが抑制されている。これにより、パワー素子６がオフされない第１検知期間１４１に大きな短絡電流が流れてパワー素子６が破壊することが抑制されている。
第２検知期間１４２は、第１検知期間１４１の後の期間である。本実施例のスイッチング制御回路１０では、第２検知期間１４２は、図３のステップＳ６が開始されたときに開始する。すなわち、第２検知期間１４２の始期は、第２ターンオン期間１３２の始期と一致する。ただし、第２検知期間１４２の始期が、第２ターンオン期間１３２の始期と一致することは必須ではない。すなわち、第２検知期間１４２の始期は、第２ターンオン期間１３２の始期よりも早くてもよい。また、第２検知期間１４２の始期は、第２ターンオン期間１３２の始期よりも遅くてもよい。
スイッチング制御回路１０は、第２検知期間１４２では、第１検知期間１４１と異なりパワー素子６を流れる電流の電流値が閾値１０８を超えたことの検知を行う。そして、第２検知期間１４２において、パワー素子６を流れる電流の電流値が閾値１０８を超えたことを検知すると、制御装置１２は第１速度でゲート電圧を低下させる（図３のＳ１２）。第１速度は、後述の第２速度よりも大きい速度である。具体的には、制御装置１２は、スイッチング素子３４をオンする。スイッチング素子３４がオンされることで、ゲート駆動配線６７が導通状態とされる。ゲート駆動配線６７に設けられている抵抗１７の抵抗値Ｒ17は、後述の抵抗１８の抵抗値Ｒ18よりも小さい。このため、パワー素子６のゲート電位は、後述する第２速度よりも大きな速度である第１速度で低下する。
本実施例のスイッチング制御回路１０は、第１検知期間１４１では、パワー素子６を流れる電流の電流値が閾値１０８を超えてもパワー素子６をオフしない。このため、第１検知期間１４１に閾値１０８を超えた場合は、その電流がパワー素子６にそのまま流れ続ける。そして、第１検知期間１４１の後の第２検知期間１４２が開始された時点において検知され、パワー素子６の電流が遮断される。従って、電流値が閾値１０８を超えたことが制御装置１２に検知された時には、パワー素子６に大きなエネルギーが蓄積されている可能性が比較的高い。
本実施例のスイッチング制御回路１０では、第２検知期間１４２では、電流値が閾値１０８を超えたことが検知されると、大きな速度の第１速度でパワー素子６をオフする。第１速度でパワー素子６をオフすることにより、オフ損失が抑制される。これにより、ターンオフ時にパワー素子６に印加されるエネルギー量が抑制される。その結果、既に蓄積されたエネルギーにターンオフで印加されるエネルギーが加わってパワー素子６のエネルギー耐量を超え、パワー素子６が破壊することを抑制することができる。
一方、第２検知期間１４２の終期は、第２ターンオン期間１３２の終期よりも早い時期に設定されている。ここで、第２ターンオン期間１３２は、ゲート２１の電圧が、第１ゲート電圧Ｖg1から第２ゲート電圧Ｖg2に変化している途中の状態である。このため、第２検知期間１４２中には、ゲート２１に第２ゲート電圧Ｖg2が印加されない。従って、第２検知期間１４２ではパワー素子６に流れている電流は比較的小さい。これにより、第２検知期間１４２に第１速度でパワー素子６をオフしても、サージ電圧によりパワー素子６が破壊することが抑制される。
第３検知期間１４３は第２検知期間１４２の後の期間である（図２）。第３検知期間１４３では、パワー素子６を流れる電流値が閾値１０８を超えたことが検知されると、制御装置１２は、ゲート電圧を第２速度で低下させる（図３のステップＳ１４）。第２速度は、第１速度よりも小さい速度である。具体的には、制御装置１２は、スイッチング素子３５をオンする。スイッチング素子３５がオンされることで、ゲート駆動配線６８が導通状態とされる。ゲート駆動配線６８に設けられている抵抗１８の抵抗値Ｒ18は、先述の抵抗１７の抵抗値Ｒ17よりも大きい。このため、第２速度は第１速度（小さい抵抗値Ｒ17に対応する速度）よりも小さくなる。
第３検知期間１４３では、ゲート２１に、第２ゲート電圧Ｖg2が印加されている可能性が比較的高い。従って、パワー素子６に流れている電流は比較的大きい可能性が高い。本実施例のスイッチング制御回路１０は、第３検知期間１４３では、パワー素子６を流れる電流値が閾値１０８を超えたことが検知されると、小さい速度の第２速度でオフする。このため、パワー素子６に大きい電流が流れている場合であっても、オフする際に、パワー素子６に大きなサージ電圧が印加されることが抑制される。これにより、パワー素子６のサージ電圧による破壊を抑制することができる。
一方、第１速度よりも小さい速度である第２速度でオフすると、オフ損失が大きい。このため、ターンオフ時にパワー素子６に比較的大きいエネルギーが印加される。しかし、第３検知期間１４３は、第２検知期間１４２と異なり、電流値を検知しない第１検知期間１４１の後の期間ではない。このため、第３検知期間１４３に電流値が閾値１０８を超えたことが検知された場合は、パワー素子６に大きなエネルギーが蓄積されている可能性は比較的低い。従って、既に蓄積されたエネルギーにターンオフで印加されるエネルギーが加わったとしても、パワー素子６に印加されるエネルギーの総量は比較的小さい。このため、パワー素子６に印加されるエネルギーの総量が、パワー素子６のエネルギー耐量を超える可能性は比較的低い。
以上により、上記のスイッチング制御回路１０では、エネルギー耐量超過による破壊が抑制され、かつ、サージ電圧による破壊が抑制されている。
なお、上記の実施例において、閾値１０８は、コレクタ電流の波形（図２）に合わせて設定してもよい。すなわち、閾値１０８の値は、第１ターンオン期間１３１では低く、第２ターンオン期間１３２では徐々に大きくされ、第３ターンオン期間１３３では第１ターンオン期間１３１よりも大きい値としてもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
５、６ パワー素子
１０ スイッチング制御回路
１１ 基板
１２ 制御装置
１３ 電流判定回路
１５、１６、１７、１８ 抵抗
２１ ゲート
２２ コレクタ
２３ エミッタ
３３、３４、３５、４１ スイッチング素子
３７、３８、３９、５４ 接地電位
４０ 基準電位
４２、４３、４４、４５、４６ 入力端子
６０ インバータ
６１ 上アーム
６２ 下アーム
６５、６６、６７、６８ ゲート駆動配線
１０８ 閾値
１３１ 第１ターンオン期間
１３２ 第２ターンオン期間
１３３ 第３ターンオン期間
１４１ 第１検知期間
１４２ 第２検知期間
１４３ 第３検知期間
Ｉce コレクタ電流
Ｖg1 第１ゲート電圧
Ｖg2 第２ゲート電圧

Claims (5)

  1. 絶縁ゲートを有するパワー素子のオンとオフとを切り替えるスイッチング制御回路であり、
    スイッチング制御回路は、
    第１ゲート電圧と、第１ゲート電圧よりも高い第２ゲート電圧と、を出力可能な電圧印加手段を備え、
    パワー素子をオフからオンに切り替える時から第１期間が経過するまで、パワー素子のゲートに第１ゲート電圧を印加し、
    第１期間が経過してからパワー素子をオフするまでの第２期間では、パワー素子のゲートに第２ゲート電圧を印加し、
    パワー素子のゲートに印加されているゲート電圧は、第２期間の開始から始まる過渡期間において、第１ゲート電圧から第２ゲート電圧まで上昇し、
    スイッチング制御回路は、さらに、
    パワー素子をオフからオンに切り替える時から第１検知期間が経過するまでは、パワー素子を流れる電流の電流値が予め設定した閾値を超えてもパワー素子のゲート電圧を低下させず、
    第１検知期間が経過した後の第２検知期間では、パワー素子を流れる電流の電流値が閾値を超えると、ゲート電圧を第１の速度で低下させ、
    第２検知期間が経過した後の第３検知期間では、パワー素子を流れる電流の電流値が閾値を超えると、ゲート電圧を第１の速度よりも小さい第２の速度で低下させ、
    第１検知期間の終期は、パワー素子のゲート電圧が第１ゲート電圧に到達するタイミングよりも遅く、
    第２検知期間の終期は、過渡期間の終期よりも早い、スイッチング制御回路。
  2. 第２検知期間の終期は、過渡期間の始期よりも遅い、請求項１に記載のスイッチング制御回路。
  3. スイッチング制御回路は、
    パワー素子を流れる電流の電流値が閾値を超えたか否かを検知する電流検知手段と、
    第２検知期間において、電流検知手段でパワー素子を流れる電流の電流値が閾値を超えたことが検知されたときに、パワー素子のゲート電圧を第１の速度で低下させ、
    第３検知期間において、電流検知手段でパワー素子を流れる電流の電流値が閾値を超えたことが検知されたときに、ゲート電圧を第１の速度よりも小さい第２の速度で低下させる電圧低下手段と、を有しており、
    電圧低下手段は、さらに、
    第１検知期間においては、電流検知手段でパワー素子を流れる電流の電流値が閾値を超えたことが検知されても、パワー素子のゲート電圧を低下させない、請求項１又は２に記載のスイッチング制御回路。
  4. 電圧低下手段は、
    パワー素子のゲートと接地電位とを接続する第１ゲートオフ配線と、
    パワー素子のゲートと接地電位とを接続する第２ゲートオフ配線と、
    パワー素子のゲートと接地電位とを接続する第３ゲートオフ配線と、
    第１ゲートオフ配線を導通状態と非導通状態との間で切り替える第１スイッチング素子と、
    第２ゲートオフ配線を導通状態と非導通状態との間で切り替える第２スイッチング素子と、
    第３ゲートオフ配線を導通状態と非導通状態との間で切り替える第３スイッチング素子と、
    第１スイッチング素子、第２スイッチング素子及び第３スイッチング素子をオン／オフする駆動回路と、を備え、
    第１ゲートオフ配線の抵抗値は、第２ゲートオフ配線の抵抗値よりも小さく、かつ、第３ゲートオフ配線の抵抗値よりも大きく、
    駆動回路は、
    第２検知期間では、電流検知手段でパワー素子を流れる電流の電流値が閾値を超えたことが検知されると、第１スイッチング素子をオンする一方で第２スイッチング素子及び第３スイッチング素子をオフし、
    第３検知期間では、電流検知手段でパワー素子を流れる電流の電流値が閾値を超えたことが検知されると、第１スイッチング素子及び第３スイッチング素子をオフする一方で第２スイッチング素子をオンし、
    パワー素子を流れる電流の電流値が閾値を超えることなくパワー素子をオンからオフに切り替えるときは、第１スイッチング素子及び第２スイッチング素子をオフする一方で第３スイッチング素子をオンする、請求項１〜３の何れか一項に記載のスイッチング制御回路。
  5. 電圧印加手段は、
    抵抗を介してパワー素子のゲートと接地電位とを接続する第４ゲートオフ配線と、
    抵抗を介してパワー素子のゲートと第２ゲート電圧を有する配線とを接続するゲートオン配線と、
    第４ゲートオフ配線を導通状態と非導通状態との間で切り替える第４スイッチング素子と、
    ゲートオン配線を導通状態と非導通状態との間で切り替える第５スイッチング素子と、を備え、
    電圧印加手段は、
    第４スイッチング素子及び第５スイッチング素子をオンすることで、パワー素子のゲートに第１ゲート電圧を印加し、
    第４スイッチング素子をオフする一方で第５スイッチング素子をオンすることで、パワー素子のゲートに第２ゲート電圧を印加する、請求項１〜４の何れか一項に記載のスイッチング制御回路。
JP2012234815A 2012-10-24 2012-10-24 スイッチング制御回路 Active JP5751236B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012234815A JP5751236B2 (ja) 2012-10-24 2012-10-24 スイッチング制御回路
US14/033,905 US9300207B2 (en) 2012-10-24 2013-09-23 Switching control circuit and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012234815A JP5751236B2 (ja) 2012-10-24 2012-10-24 スイッチング制御回路

Publications (2)

Publication Number Publication Date
JP2014087180A JP2014087180A (ja) 2014-05-12
JP5751236B2 true JP5751236B2 (ja) 2015-07-22

Family

ID=50484770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012234815A Active JP5751236B2 (ja) 2012-10-24 2012-10-24 スイッチング制御回路

Country Status (2)

Country Link
US (1) US9300207B2 (ja)
JP (1) JP5751236B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5846152B2 (ja) * 2013-04-15 2016-01-20 株式会社デンソー 駆動対象スイッチング素子の駆動回路
DE102014202611A1 (de) * 2014-02-13 2015-08-13 Robert Bosch Gmbh Schaltungsanordnung und Verfahren zur Strommessung
DE102014202610A1 (de) * 2014-02-13 2015-08-13 Robert Bosch Gmbh Stromdetektionseinrichtung und Verfahren zum Erfassen eines elektrischen Stroms
CN104836194A (zh) * 2015-06-01 2015-08-12 安徽禄讯电子科技有限公司 一种高效高速限流动作器
JP6350479B2 (ja) * 2015-10-02 2018-07-04 トヨタ自動車株式会社 ゲート電圧制御装置
KR102657320B1 (ko) * 2016-12-14 2024-04-15 현대자동차주식회사 컨버터 제어 장치
CN111527684B (zh) * 2018-07-17 2023-09-22 富士电机株式会社 驱动电路内置型功率模块
US11784639B2 (en) 2018-11-02 2023-10-10 Rohm Co., Ltd. Semiconductor device, semiconductor module, relay unit, battery unit, and vehicle
CN117039796A (zh) 2018-11-02 2023-11-10 罗姆股份有限公司 半导体单元、半导体装置、电池单元以及车辆

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07255182A (ja) 1994-03-11 1995-10-03 Nippon Electric Ind Co Ltd インバータにおける上下アーム短絡事故の検出・保護方法
JP4349398B2 (ja) * 2006-09-05 2009-10-21 トヨタ自動車株式会社 スイッチング素子駆動装置及びスイッチング素子駆動方法
JP5437199B2 (ja) 2010-08-24 2014-03-12 日本電信電話株式会社 半導体遮断回路
JP5621605B2 (ja) * 2011-01-14 2014-11-12 株式会社デンソー スイッチング素子の駆動回路

Also Published As

Publication number Publication date
US9300207B2 (en) 2016-03-29
US20140111171A1 (en) 2014-04-24
JP2014087180A (ja) 2014-05-12

Similar Documents

Publication Publication Date Title
JP5751236B2 (ja) スイッチング制御回路
JP6170119B2 (ja) 電源スイッチを駆動するためのシステムおよび方法
JP6329944B2 (ja) 絶縁ゲート型半導体素子の制御装置およびそれを用いた電力変換装置
JP5430608B2 (ja) 半導体スイッチング素子駆動回路
JP6822907B2 (ja) 半導体装置、電力変換装置、駆動装置、車両、及び、昇降機
JP5752234B2 (ja) 電力変換装置
JP6183460B2 (ja) インバータ装置
JP2009225506A (ja) 電力変換器
JP5606506B2 (ja) 駆動制御装置及び駆動制御方法
JP4779549B2 (ja) 電圧駆動型半導体素子のゲート駆動回路。
JP2018011467A (ja) 半導体スイッチング素子のゲート駆動回路
JP2017079534A (ja) ゲート制御回路
JP6314053B2 (ja) 電力変換装置及びその制御方法
CN103715971A (zh) 马达控制装置以及空调机
JP6164183B2 (ja) 電流制御回路
JP5915775B2 (ja) 半導体装置
CN111869068A (zh) 开关装置以及开关装置的控制方法
JP4506276B2 (ja) 自己消弧形半導体素子の駆動回路
JP2016149878A (ja) 電力変換装置
JP4946103B2 (ja) 電力変換装置
JP5251553B2 (ja) 半導体装置
JP2015029397A (ja) 半導体電力変換装置
CN112640276B (zh) 开关的驱动电路
JP6753348B2 (ja) スイッチング素子の駆動回路
JP7310530B2 (ja) スイッチング回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150504

R151 Written notification of patent or utility model registration

Ref document number: 5751236

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151