JPH07255182A - インバータにおける上下アーム短絡事故の検出・保護方法 - Google Patents
インバータにおける上下アーム短絡事故の検出・保護方法Info
- Publication number
- JPH07255182A JPH07255182A JP6067640A JP6764094A JPH07255182A JP H07255182 A JPH07255182 A JP H07255182A JP 6067640 A JP6067640 A JP 6067640A JP 6764094 A JP6764094 A JP 6764094A JP H07255182 A JPH07255182 A JP H07255182A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- parallel
- inverter
- switching element
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 インバータにおける上下アーム短絡を高速で
検出し、半導体スイッチング素子を破壊させないように
遮断させる。 【構成】 直流電源１と並列接続したコンデンサ２にフ
ィルム・コンデンサ３を並列接続し、半導体スイッチン
グ素子１１と１２を直列接続したスイッチング素子モジ
ュールと前記２つのコンデンサ２と３のプラス側とマイ
ナス側の入力端子間を２つの接続導体２１と２２によっ
て並列接続する。また、半導体スイッチング素子１１の
入力端子への配線１７にロゴウスキー・コイル４を取り
付け、この２次回路に直列抵抗１３と並列コンデンサ１
４より成る検出回路６を設けた。検出回路６の検出電圧
ＶC を比較回路７において基準電圧Ｖref と比較し、Ｖ
C ＞Ｖref によって上下アーム短絡を検出する。さら
に、比較回路７からの検出信号をソフト遮断回路８に入
力させることによってゲート駆動回路９から出力される
駆動信号を制御して半導体スイッチング素子１２をソフ
ト遮断させる。
検出し、半導体スイッチング素子を破壊させないように
遮断させる。 【構成】 直流電源１と並列接続したコンデンサ２にフ
ィルム・コンデンサ３を並列接続し、半導体スイッチン
グ素子１１と１２を直列接続したスイッチング素子モジ
ュールと前記２つのコンデンサ２と３のプラス側とマイ
ナス側の入力端子間を２つの接続導体２１と２２によっ
て並列接続する。また、半導体スイッチング素子１１の
入力端子への配線１７にロゴウスキー・コイル４を取り
付け、この２次回路に直列抵抗１３と並列コンデンサ１
４より成る検出回路６を設けた。検出回路６の検出電圧
ＶC を比較回路７において基準電圧Ｖref と比較し、Ｖ
C ＞Ｖref によって上下アーム短絡を検出する。さら
に、比較回路７からの検出信号をソフト遮断回路８に入
力させることによってゲート駆動回路９から出力される
駆動信号を制御して半導体スイッチング素子１２をソフ
ト遮断させる。
Description
【０００１】
【産業上の利用分野】本発明はインバータやコンバータ
等を構成する半導体スイッチング素子より成るブリッジ
回路における上下アーム短絡事故の検出・保護方法に関
する。
等を構成する半導体スイッチング素子より成るブリッジ
回路における上下アーム短絡事故の検出・保護方法に関
する。
【０００２】
【従来の技術】インバータやコンバータ等を構成する半
導体スイッチング素子より成るブリッジ回路における上
下アーム短絡は図５に示す方法によって検出されてい
た。図５において、直流電源１０１の両端に並列接続し
たコンデンサ１０２のマイナス側端子と、直列接続した
２つの半導体スイッチング素子１０４と１０５より成る
ブリッジ回路における半導体スイッチング素子１０５の
マイナス側入力端子との間にダイオード１０７を挿入し
ておき、抵抗１０６と直列接続したホールＣＴ１０３よ
り成る回路をダイオード１０７と並列に設けた。直列接
続した２つの半導体スイッチング素子１０４と１０５が
同時にオンとなるときが上下アーム間の短絡事故の発生
であるので、短絡電流が直流電源１０１からブリッジ回
路に供給される。この短絡電流をホールＣＴ１０３によ
って検出し、このホールＣＴ１０３を介して変換された
検出電圧を比較回路１０９に入力させ、比較回路１０９
において基準電圧１０８と比較することによって短絡事
故発生を検出する。比較回路１０９からの検出信号を遮
断回路１１０に入力させ、２つの半導体スイッチング素
子１０４と１０５をオン・オフ制御するゲート駆動回路
１１１から出力する駆動信号を遮断回路１１０により遮
断する。
導体スイッチング素子より成るブリッジ回路における上
下アーム短絡は図５に示す方法によって検出されてい
た。図５において、直流電源１０１の両端に並列接続し
たコンデンサ１０２のマイナス側端子と、直列接続した
２つの半導体スイッチング素子１０４と１０５より成る
ブリッジ回路における半導体スイッチング素子１０５の
マイナス側入力端子との間にダイオード１０７を挿入し
ておき、抵抗１０６と直列接続したホールＣＴ１０３よ
り成る回路をダイオード１０７と並列に設けた。直列接
続した２つの半導体スイッチング素子１０４と１０５が
同時にオンとなるときが上下アーム間の短絡事故の発生
であるので、短絡電流が直流電源１０１からブリッジ回
路に供給される。この短絡電流をホールＣＴ１０３によ
って検出し、このホールＣＴ１０３を介して変換された
検出電圧を比較回路１０９に入力させ、比較回路１０９
において基準電圧１０８と比較することによって短絡事
故発生を検出する。比較回路１０９からの検出信号を遮
断回路１１０に入力させ、２つの半導体スイッチング素
子１０４と１０５をオン・オフ制御するゲート駆動回路
１１１から出力する駆動信号を遮断回路１１０により遮
断する。
【０００３】
【発明が解決しようとする課題】上述したホールＣＴを
挿入した短絡電流の検出方法では、検出回路を構成する
ホールＣＴ１０３，抵抗１０６，ダイオード１０７およ
びこれら構成要素を接続する配線等によって回路インピ
ーダンスが増加するばかりでなく、検出回路の寸法も大
きくなった。また、半導体スイッチング素子を保護する
ために設けるスナバ回路の損失も大きくなっていた。な
お、インバータの入力部においては静電ノイズが発生し
易いが、ホールＣＴは静電ノイズに弱い欠点があるの
で、インバータを構成するブリッジ回路の短絡電流検出
にホールＣＴを使用するのは適切な方法ではなかった。
短絡電流の検出方法としてはコンデンサの放電電流を交
流ＣＴによって検出する方法等もあるが、検出回路の構
成が複雑になる欠点があった。本発明は上述した従来技
術の欠点を解消するためになされたものであって、ブリ
ッジ回路への入力回路のインピーダンスを低減させると
共に、ブリッジ回路を構成する上下アーム間の配線にロ
ゴウスキー・コイルを設けて短絡電流を高速で検出し、
かつ、ソフト遮断させようとするものである。
挿入した短絡電流の検出方法では、検出回路を構成する
ホールＣＴ１０３，抵抗１０６，ダイオード１０７およ
びこれら構成要素を接続する配線等によって回路インピ
ーダンスが増加するばかりでなく、検出回路の寸法も大
きくなった。また、半導体スイッチング素子を保護する
ために設けるスナバ回路の損失も大きくなっていた。な
お、インバータの入力部においては静電ノイズが発生し
易いが、ホールＣＴは静電ノイズに弱い欠点があるの
で、インバータを構成するブリッジ回路の短絡電流検出
にホールＣＴを使用するのは適切な方法ではなかった。
短絡電流の検出方法としてはコンデンサの放電電流を交
流ＣＴによって検出する方法等もあるが、検出回路の構
成が複雑になる欠点があった。本発明は上述した従来技
術の欠点を解消するためになされたものであって、ブリ
ッジ回路への入力回路のインピーダンスを低減させると
共に、ブリッジ回路を構成する上下アーム間の配線にロ
ゴウスキー・コイルを設けて短絡電流を高速で検出し、
かつ、ソフト遮断させようとするものである。
【０００４】
【課題を解決するための手段】上述した目的を達成する
ために、本発明に係るインバータにおける上下アーム短
絡事故の検出・保護方法は、直流電源に並列接続したコ
ンデンサ２、このコンデンサ２に並列接続したコンデン
サ３、２つの半導体スイッチング素子を直列接続して構
成したスイッチング素子モジュールのそれぞれの入力端
子間を２つの接続導体を介して並列接続し、スイッチン
グ素子モジュールのプラス側もしくはマイナス側の入力
端子への配線に１つもしくは２つのロゴウスキー・コイ
ルと直列抵抗と並列コンデンサより成る検出回路を設
け、この検出回路における並列コンデンサの両端電圧を
比較回路において基準電圧と比較することによってイン
バータの上下アーム短絡を検出し、比較回路からの検出
信号をソフト遮断回路に入力させて短絡事故が発生した
上下アームをソフト遮断させる。
ために、本発明に係るインバータにおける上下アーム短
絡事故の検出・保護方法は、直流電源に並列接続したコ
ンデンサ２、このコンデンサ２に並列接続したコンデン
サ３、２つの半導体スイッチング素子を直列接続して構
成したスイッチング素子モジュールのそれぞれの入力端
子間を２つの接続導体を介して並列接続し、スイッチン
グ素子モジュールのプラス側もしくはマイナス側の入力
端子への配線に１つもしくは２つのロゴウスキー・コイ
ルと直列抵抗と並列コンデンサより成る検出回路を設
け、この検出回路における並列コンデンサの両端電圧を
比較回路において基準電圧と比較することによってイン
バータの上下アーム短絡を検出し、比較回路からの検出
信号をソフト遮断回路に入力させて短絡事故が発生した
上下アームをソフト遮断させる。
【０００５】
【作用】ロゴウスキー・コイルを取り付けた配線に短絡
電流が流れると、ロゴウスキー・コイルに電圧が誘起さ
れる。この誘起電圧をＣＲ回路におけるコンデンサの両
端電圧ＶC として検出し、この検出電圧ＶC を基準電圧
Ｖref と比較して短絡電流を検出する。インバータを構
成するブリッジ回路の入力回路にはコンデンサ２と３が
並列接続してあり、また、これらのコンデンサと複数の
スイッチング素子モジュールにおけるプラス側とマイナ
ス側の入力端子間を重ね合わせた２枚の銅板によって並
列接続してあるので、入力回路のインピーダンスは低減
される。従って、インバータの保護回路の誤動作等によ
って１〜２μｓで急速遮断してもスパイク電圧ＶCEP は
余り大きくはならず、半導体スイッチング素子の絶縁破
壊とはならない。また、短絡電流を検出した比較回路か
らの信号がソフト遮断回路に入力すると、ゲート駆動回
路からソフト遮断回路へ入力するゲート駆動信号を制御
して短絡事故が発生したアームをソフト遮断させるの
で、ＶCEP は抑制される。
電流が流れると、ロゴウスキー・コイルに電圧が誘起さ
れる。この誘起電圧をＣＲ回路におけるコンデンサの両
端電圧ＶC として検出し、この検出電圧ＶC を基準電圧
Ｖref と比較して短絡電流を検出する。インバータを構
成するブリッジ回路の入力回路にはコンデンサ２と３が
並列接続してあり、また、これらのコンデンサと複数の
スイッチング素子モジュールにおけるプラス側とマイナ
ス側の入力端子間を重ね合わせた２枚の銅板によって並
列接続してあるので、入力回路のインピーダンスは低減
される。従って、インバータの保護回路の誤動作等によ
って１〜２μｓで急速遮断してもスパイク電圧ＶCEP は
余り大きくはならず、半導体スイッチング素子の絶縁破
壊とはならない。また、短絡電流を検出した比較回路か
らの信号がソフト遮断回路に入力すると、ゲート駆動回
路からソフト遮断回路へ入力するゲート駆動信号を制御
して短絡事故が発生したアームをソフト遮断させるの
で、ＶCEP は抑制される。
【０００６】
【実施例】以下、本発明による実施例を図面を参照しな
がら説明する。図１は本発明によるインバータにおける
上下アーム短絡事故の検出・保護方法を示すブロック図
である。図１において、直流電源１の両端には電解コン
デンサ２とフィルム・コンデンサ３、および直列接続し
た２つの半導体スイッチング素子１１と１２より成るス
イッチング素子モジュールが、それぞれのプラス側の入
力端子同士およびマイナス側の入力端子同士を２つの接
続導体２１と２２を介して並列接続してある。本実施例
においては、接続導体によるインダクタンスを低減させ
る１例として２枚の薄い偏平状の銅板２１と２２を重ね
合わせて使用しているが、これに限定されるものではな
い。（図示してない） 即ち、フィルム・コンデンサ３の並列接続とプラス側と
マイナス側の入力端子間を並列接続した２つの接続導体
によって入力回路のインピーダンスの低減を図ってい
る。
がら説明する。図１は本発明によるインバータにおける
上下アーム短絡事故の検出・保護方法を示すブロック図
である。図１において、直流電源１の両端には電解コン
デンサ２とフィルム・コンデンサ３、および直列接続し
た２つの半導体スイッチング素子１１と１２より成るス
イッチング素子モジュールが、それぞれのプラス側の入
力端子同士およびマイナス側の入力端子同士を２つの接
続導体２１と２２を介して並列接続してある。本実施例
においては、接続導体によるインダクタンスを低減させ
る１例として２枚の薄い偏平状の銅板２１と２２を重ね
合わせて使用しているが、これに限定されるものではな
い。（図示してない） 即ち、フィルム・コンデンサ３の並列接続とプラス側と
マイナス側の入力端子間を並列接続した２つの接続導体
によって入力回路のインピーダンスの低減を図ってい
る。
【０００７】また、半導体スイッチング素子１１のプラ
ス側入力端子への配線１７にロゴウスキー・コイル４が
取り付けてあり、このロゴウスキー・コイル４の２次回
路には直列抵抗１３と並列コンデンサ１４より成る検出
回路６が接続されている。並列コンデンサ１４の両端電
圧ＶC は比較回路７において基準電圧Ｖref と比較さ
れ、ＶC ＞Ｖref によって上下アーム短絡が検出され
る。ＶC ＞Ｖref のときは比較回路７からの検出信号が
ソフト遮断回路８に入力し、半導体スイッチング素子１
２をオン・オフ制御するゲート駆動回路９の駆動信号を
ソフト遮断する。
ス側入力端子への配線１７にロゴウスキー・コイル４が
取り付けてあり、このロゴウスキー・コイル４の２次回
路には直列抵抗１３と並列コンデンサ１４より成る検出
回路６が接続されている。並列コンデンサ１４の両端電
圧ＶC は比較回路７において基準電圧Ｖref と比較さ
れ、ＶC ＞Ｖref によって上下アーム短絡が検出され
る。ＶC ＞Ｖref のときは比較回路７からの検出信号が
ソフト遮断回路８に入力し、半導体スイッチング素子１
２をオン・オフ制御するゲート駆動回路９の駆動信号を
ソフト遮断する。
【０００８】図３は、本発明によるロゴウスキー・コイ
ルによる短絡電流検出方法を説明するための回路図であ
って、ロゴウスキー・コイル４を取り付けた配線１７を
流れる短絡電流をｉ、この短絡電流ｉによるロゴウスキ
ー・コイル４への誘起電圧をｅ、検出回路を構成するコ
ンデンサ１４の両端電圧をＶC とすると、（１）式が成
立する。
ルによる短絡電流検出方法を説明するための回路図であ
って、ロゴウスキー・コイル４を取り付けた配線１７を
流れる短絡電流をｉ、この短絡電流ｉによるロゴウスキ
ー・コイル４への誘起電圧をｅ、検出回路を構成するコ
ンデンサ１４の両端電圧をＶC とすると、（１）式が成
立する。
【０００９】
【数１】
【００１０】（１）式から ＶC ＝−Ｍ／ＲＣ・ｉ ……（２） ここで、Ｍは配線１７とロゴウスキー・コイル４との相
互インダクタンス、Ｒは直列抵抗１３の抵抗値、Ｃは並
列コンデンサ１４の静電容量である。よって、配線１７
に短絡電流ｉが流れると、（２）式によって定まるＶC
が比較回路７に入力される。この比較回路７においてＶ
C は基準電圧Ｖref と比較され、ＶC ＞Ｖref となると
比較回路７からの検出信号がソフト遮断回路８に出力さ
れる。半導体スイッチング素子１１はゲート駆動回路９
からのゲート駆動信号によって直接オン・オフ制御され
るが、半導体スイッチング素子１２はソフト遮断回路８
を介してオン・オフ制御される。従って、比較回路７か
らの検出信号がソフト遮断回路８に入力したときは、ゲ
ート駆動回路９から半導体スイッチング素子１２へのゲ
ート駆動信号はソフト遮断回路８によって制御され、半
導体スイッチング素子１２をソフト遮断させる。
互インダクタンス、Ｒは直列抵抗１３の抵抗値、Ｃは並
列コンデンサ１４の静電容量である。よって、配線１７
に短絡電流ｉが流れると、（２）式によって定まるＶC
が比較回路７に入力される。この比較回路７においてＶ
C は基準電圧Ｖref と比較され、ＶC ＞Ｖref となると
比較回路７からの検出信号がソフト遮断回路８に出力さ
れる。半導体スイッチング素子１１はゲート駆動回路９
からのゲート駆動信号によって直接オン・オフ制御され
るが、半導体スイッチング素子１２はソフト遮断回路８
を介してオン・オフ制御される。従って、比較回路７か
らの検出信号がソフト遮断回路８に入力したときは、ゲ
ート駆動回路９から半導体スイッチング素子１２へのゲ
ート駆動信号はソフト遮断回路８によって制御され、半
導体スイッチング素子１２をソフト遮断させる。
【００１１】図４は上下アームにおける短絡事故が発生
した場合における通常遮断とソフト遮断とによる短絡電
流のピーク値ＩCPとスパイク電圧ＶCEP の関係を示す波
形図である。半導体スイッチング素子１１と１２のゲー
ト駆動電圧をそれぞれＶGE1 およびＶGE2 とし、短絡電
流のピーク値をＩCP、スパイク電圧をＶCEP 、短絡継続
時間をｔS 、直流電源１の直流電圧をＥDCとする。図４
（ａ）は通常遮断の例であって、ゲート駆動電圧ＶGE1
が立上ってプラスとなると半導体スイッチング素子１１
はオンとなる。ゲート駆動電圧ＶGE2 がＶGE1 より遅れ
て立上ってプラスとなり、半導体スイッチング素子１２
もオンとなった時が上下アーム短絡事故の発生である。
この上下アーム短絡が検出され、遮断回路からの指令信
号によりＶGE2 が急速に低下すると半導体スイッチング
素子１２はオフとなり、アーム短絡は開放される。半導
体スイッチング素子１２がオンとなった時からオフとな
る迄の期間が短絡継続時間ｔS であり、この期間中にお
ける短絡電流のピーク値はＩCPである。ＶGE2 の低下が
急峻であると短絡継続時間ｔS は短縮されるがスパイク
電圧ＶCEP が増大し、この電圧が半導体スイッチング素
子の許容電圧を越えるとスイッチング素子の絶縁破壊と
なる。図４（ｂ）はソフト遮断の例であって、上下アー
ム短絡検出後におけるＶGE2 の低下する勾配を緩やかに
したものである。この場合においては、短絡継続時間ｔ
S は少し長くなるがスパイク電圧ＶCEP を抑制できるの
で、スイッチング素子破壊を防ぐことが可能となる。即
ち、本発明においては入力回路の低インピーダンス化と
ソフト遮断とによってＶCEP の抑制を図っている。
した場合における通常遮断とソフト遮断とによる短絡電
流のピーク値ＩCPとスパイク電圧ＶCEP の関係を示す波
形図である。半導体スイッチング素子１１と１２のゲー
ト駆動電圧をそれぞれＶGE1 およびＶGE2 とし、短絡電
流のピーク値をＩCP、スパイク電圧をＶCEP 、短絡継続
時間をｔS 、直流電源１の直流電圧をＥDCとする。図４
（ａ）は通常遮断の例であって、ゲート駆動電圧ＶGE1
が立上ってプラスとなると半導体スイッチング素子１１
はオンとなる。ゲート駆動電圧ＶGE2 がＶGE1 より遅れ
て立上ってプラスとなり、半導体スイッチング素子１２
もオンとなった時が上下アーム短絡事故の発生である。
この上下アーム短絡が検出され、遮断回路からの指令信
号によりＶGE2 が急速に低下すると半導体スイッチング
素子１２はオフとなり、アーム短絡は開放される。半導
体スイッチング素子１２がオンとなった時からオフとな
る迄の期間が短絡継続時間ｔS であり、この期間中にお
ける短絡電流のピーク値はＩCPである。ＶGE2 の低下が
急峻であると短絡継続時間ｔS は短縮されるがスパイク
電圧ＶCEP が増大し、この電圧が半導体スイッチング素
子の許容電圧を越えるとスイッチング素子の絶縁破壊と
なる。図４（ｂ）はソフト遮断の例であって、上下アー
ム短絡検出後におけるＶGE2 の低下する勾配を緩やかに
したものである。この場合においては、短絡継続時間ｔ
S は少し長くなるがスパイク電圧ＶCEP を抑制できるの
で、スイッチング素子破壊を防ぐことが可能となる。即
ち、本発明においては入力回路の低インピーダンス化と
ソフト遮断とによってＶCEP の抑制を図っている。
【００１２】図２は本発明によるもう１つの実施例を示
すブロック図であって、ロゴウスキー・コイル４の２次
回路にもう１つのロゴウスキー・コイル５を取り付け、
この２次回路に検出回路６を設けてある。一般に、スイ
ッチング素子モジュールの入力端子にロゴウスキー・コ
イルを取り付けるスペースは狭いので、コイル寸法（タ
ーン数）にも制限を受ける。ロゴウスキー・コイルによ
る検出電圧はターン数によって影響を受けるので、ロゴ
ウスキー・コイル５をロゴウスキー・コイル４の２次回
路に挿入することによって取り付けスペースの制限を補
い、検出感度を高めている。ロゴウスキー・コイルの取
り付けスペースが充分に確保できれば、ロゴウスキー・
コイルの取り付けは１つでよい。
すブロック図であって、ロゴウスキー・コイル４の２次
回路にもう１つのロゴウスキー・コイル５を取り付け、
この２次回路に検出回路６を設けてある。一般に、スイ
ッチング素子モジュールの入力端子にロゴウスキー・コ
イルを取り付けるスペースは狭いので、コイル寸法（タ
ーン数）にも制限を受ける。ロゴウスキー・コイルによ
る検出電圧はターン数によって影響を受けるので、ロゴ
ウスキー・コイル５をロゴウスキー・コイル４の２次回
路に挿入することによって取り付けスペースの制限を補
い、検出感度を高めている。ロゴウスキー・コイルの取
り付けスペースが充分に確保できれば、ロゴウスキー・
コイルの取り付けは１つでよい。
【００１３】図１および図２におけるロゴウスキー・コ
イルの取り付け場所は半導体スイッチング素子１１のプ
ラス側入力端子における配線１７の箇所であるが、半導
体スイッチング素子１２のマイナス側入力端子の配線１
８の箇所であってもよい。また、複数のスイッチング素
子モジュールによってブリッジ回路を構成している場合
には、それぞれのアームにおけるプラス側もしくはマイ
ナス側の入力端子への配線にロゴウスキー・コイルを取
り付けるか、並列接続したスイッチング素子モジュール
の入力端子間にロゴウスキー・コイルを挿入する方法も
ある。それぞれのアームにロゴウスキー・コイルを取り
付けた場合には、短絡事故が発生したアームのみを遮断
させるが、スイッチング素子モジュールの入力端子間に
ロゴウスキー・コイルを取り付けた場合には短絡事故の
発生したアームの位置が不明であるので、凡てのアーム
を一括遮断させる。
イルの取り付け場所は半導体スイッチング素子１１のプ
ラス側入力端子における配線１７の箇所であるが、半導
体スイッチング素子１２のマイナス側入力端子の配線１
８の箇所であってもよい。また、複数のスイッチング素
子モジュールによってブリッジ回路を構成している場合
には、それぞれのアームにおけるプラス側もしくはマイ
ナス側の入力端子への配線にロゴウスキー・コイルを取
り付けるか、並列接続したスイッチング素子モジュール
の入力端子間にロゴウスキー・コイルを挿入する方法も
ある。それぞれのアームにロゴウスキー・コイルを取り
付けた場合には、短絡事故が発生したアームのみを遮断
させるが、スイッチング素子モジュールの入力端子間に
ロゴウスキー・コイルを取り付けた場合には短絡事故の
発生したアームの位置が不明であるので、凡てのアーム
を一括遮断させる。
【００１４】
【発明の効果】以上説明したように、本発明によるイン
バータにおける上下アーム短絡事故の検出・保護方法
は、直流電源に並列接続したコンデンサにフィルム・コ
ンデンサを並列接続すると共に、これらコンデンサとス
イッチング素子モジュールのそれぞれの入力端子間を２
つの接続導体により並列接続することによって入力回路
インピーダンスを低減させ、さらに、スイッチング素子
モジュールの入力端子への配線に１つもしくは２つのロ
ゴウスキー・コイルと直列抵抗と並列コンデンサより成
る検出回路を設け、この検出回路の検出電圧を比較回路
において基準電圧と比較して上下アーム短絡事故を高速
に検出する。また比較回路からの検出信号をソフト遮断
回路に入力させ、ゲート駆動回路からソフト遮断回路へ
入力する駆動信号を制御してソフト遮断させる。従っ
て、上下アーム短絡事故の検出が高速かつ正確となるば
かりでなく静電ノイズによるトラブルも発生せず、検出
装置の寸法も小型化できるので経済性に優れたものとな
る。また、入力回路のインピーダンスの低減とソフト遮
断とによってスパイク電圧を低減出きるので、スナバ回
路なしでも半導体スイッチング素子の破壊を生ずること
なく短絡事故を保護できる。
バータにおける上下アーム短絡事故の検出・保護方法
は、直流電源に並列接続したコンデンサにフィルム・コ
ンデンサを並列接続すると共に、これらコンデンサとス
イッチング素子モジュールのそれぞれの入力端子間を２
つの接続導体により並列接続することによって入力回路
インピーダンスを低減させ、さらに、スイッチング素子
モジュールの入力端子への配線に１つもしくは２つのロ
ゴウスキー・コイルと直列抵抗と並列コンデンサより成
る検出回路を設け、この検出回路の検出電圧を比較回路
において基準電圧と比較して上下アーム短絡事故を高速
に検出する。また比較回路からの検出信号をソフト遮断
回路に入力させ、ゲート駆動回路からソフト遮断回路へ
入力する駆動信号を制御してソフト遮断させる。従っ
て、上下アーム短絡事故の検出が高速かつ正確となるば
かりでなく静電ノイズによるトラブルも発生せず、検出
装置の寸法も小型化できるので経済性に優れたものとな
る。また、入力回路のインピーダンスの低減とソフト遮
断とによってスパイク電圧を低減出きるので、スナバ回
路なしでも半導体スイッチング素子の破壊を生ずること
なく短絡事故を保護できる。
【図１】本発明による実施例を示すブロック図。
【図２】本発明によるもう１つの実施例を示すブロック
図。
図。
【図３】ロゴウスキー・コイルによる短絡事故検出方法
を説明するための回路図。
を説明するための回路図。
【図４】上下アーム短絡発生時における波形図。
【図５】従来の上下アーム短絡事故の検出方法を示すブ
ロック図。
ロック図。
１ 直流電源 ２，３，１４ コンデンサ ４，５ ロゴウスキー・コイル ６ 検出回路 ７ 比較回路 ８ ソフト遮断回路 ９ ゲート駆動回路 １１，１２ 半導体スイッチング素子 １７，１８ 配線 ２１，２２ 接続導体
Claims (2)
- 【請求項１】 直流電源と並列コンデンサ（２）より成
る入力回路を備え、直列接続した２つの半導体スイッチ
ング素子より成る複数のスイッチング素子モジュールを
並列接続してブリッジ回路を構成したインバータにおけ
る上下アーム短絡事故の検出・保護方法において、 前記並列コンデンサ（２）にコンデンサ（３）を並列接
続すると共に、これら２つのコンデンサ（２）と（３）
および複数のスイッチング素子モジュールとにおけるプ
ラス側とマイナス側の入力端子を２つの接続導体を介し
てそれぞれ並列接続し、 スイッチング素子モジュールの入力端子への配線にロゴ
ウスキー・コイル（４）を取り付けると共に、直列抵抗
と並列コンデンサより成る検出回路を前記ロゴウスキー
・コイル（４）の２次回路に設け、 前記検出回路における並列コンデンサの両端電圧を検出
して比較回路に入力させ、比較回路において基準電圧と
比較することによってインバータの上下アームにおける
短絡事故を検出し、 さらに、前記比較回路からの検出信号をソフト遮断回路
に入力させることによってゲート駆動回路から出力する
駆動信号を制御し、短絡事故が発生した上下アームをソ
フト遮断してインバータを保護することを特徴とするイ
ンバータにおける上下アーム短絡事故の検出・保護方
法。 - 【請求項２】 ロゴウスキー・コイル（４）の２次回路
にロゴウスキー・コイル（５）を設け、このロゴウスキ
ー・コイル（５）の２次回路に直列抵抗と並列コンデン
サより成る検出回路を設けたことを特徴とする請求項１
に記載のインバータにおける上下アーム短絡事故の検出
・保護方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6067640A JPH07255182A (ja) | 1994-03-11 | 1994-03-11 | インバータにおける上下アーム短絡事故の検出・保護方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6067640A JPH07255182A (ja) | 1994-03-11 | 1994-03-11 | インバータにおける上下アーム短絡事故の検出・保護方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07255182A true JPH07255182A (ja) | 1995-10-03 |
Family
ID=13350809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6067640A Pending JPH07255182A (ja) | 1994-03-11 | 1994-03-11 | インバータにおける上下アーム短絡事故の検出・保護方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07255182A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9300207B2 (en) | 2012-10-24 | 2016-03-29 | Toyota Jidosha Kabushiki Kaisha | Switching control circuit and control method thereof |
| WO2017150726A1 (ja) * | 2016-03-04 | 2017-09-08 | 国立大学法人九州工業大学 | 電流測定装置およびインバータ |
| US9788403B2 (en) | 2012-03-26 | 2017-10-10 | Koninklijke Philips N.V. | Medical imaging device |
| CN115051323A (zh) * | 2022-08-17 | 2022-09-13 | 杭州飞仕得科技有限公司 | 一种功率变换器的桥臂短路保护电路 |
-
1994
- 1994-03-11 JP JP6067640A patent/JPH07255182A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9788403B2 (en) | 2012-03-26 | 2017-10-10 | Koninklijke Philips N.V. | Medical imaging device |
| US9300207B2 (en) | 2012-10-24 | 2016-03-29 | Toyota Jidosha Kabushiki Kaisha | Switching control circuit and control method thereof |
| WO2017150726A1 (ja) * | 2016-03-04 | 2017-09-08 | 国立大学法人九州工業大学 | 電流測定装置およびインバータ |
| JPWO2017150726A1 (ja) * | 2016-03-04 | 2019-01-17 | 国立大学法人九州工業大学 | 電流測定装置およびインバータ |
| CN115051323A (zh) * | 2022-08-17 | 2022-09-13 | 杭州飞仕得科技有限公司 | 一种功率变换器的桥臂短路保护电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2071405C (en) | Fault detection apparatus for a transformer isolated transistor drive circuit for a power device | |
| EP2771956B1 (en) | Interface arrangement between ac and dc systems for reliable opening of the circuit breaker in time | |
| EP0467681A2 (en) | Drive circuit for current sense IGBT | |
| JP2009506736A (ja) | 分散配置されたエネルギー蓄積器を有する電力変換回路 | |
| EP3736964B1 (en) | Method for controlling shutdown wave blocking of multilevel inverter circuit and application apparatus thereof | |
| US20110128656A1 (en) | Output short circuit protection for electronic transformers | |
| EP2051359B1 (en) | Power supply circuit and earth leakage circuit breaker using the same | |
| JPH0437649B2 (ja) | ||
| JPH07255182A (ja) | インバータにおける上下アーム短絡事故の検出・保護方法 | |
| JPH06233454A (ja) | 電力変換装置の過電圧保護回路 | |
| JPH05219752A (ja) | 電力変換装置の短絡保護装置 | |
| JP2001169533A (ja) | 電力変換装置 | |
| JPH02179219A (ja) | 電源装置 | |
| JP3374952B2 (ja) | 直列形インバータ回路の保護方法 | |
| JP3317386B2 (ja) | 電源用ｃｔの二次電圧抑制回路 | |
| JPH07170758A (ja) | 電力変換装置におけるブリッジ回路の短絡検出方法 | |
| JPH05199737A (ja) | 交流入力の電源装置 | |
| US20030103305A1 (en) | Method and circuit for the protection of a thyristor | |
| JPH02114821A (ja) | スナバエネルギ回生回路の保護方法 | |
| JPH05252648A (ja) | 保護回路付き整流装置 | |
| JPH0231469A (ja) | 静電誘導型トランジスタ装置の保護回路 | |
| JPS60200769A (ja) | 電力変換装置 | |
| JPS60229624A (ja) | 素子故障検出回路 | |
| JPH06165529A (ja) | 直列接続ｇｔｏの過電流保護回路 | |
| JPH04364322A (ja) | 電源保護回路 |