JP2021525975A - トランジスタおよびダイオードを含む回路およびデバイス - Google Patents

トランジスタおよびダイオードを含む回路およびデバイス Download PDF

Info

Publication number
JP2021525975A
JP2021525975A JP2021517537A JP2021517537A JP2021525975A JP 2021525975 A JP2021525975 A JP 2021525975A JP 2021517537 A JP2021517537 A JP 2021517537A JP 2021517537 A JP2021517537 A JP 2021517537A JP 2021525975 A JP2021525975 A JP 2021525975A
Authority
JP
Japan
Prior art keywords
transistor
diode
region
type
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021517537A
Other languages
English (en)
Other versions
JP7395196B2 (ja
Inventor
サマーランド，デービッド
ライト，ロジャー
ナイト，ルーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Search For the Next Ltd
Original Assignee
Search For the Next Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB1808840.1A external-priority patent/GB201808840D0/en
Priority claimed from GBGB1808960.7A external-priority patent/GB201808960D0/en
Priority claimed from GBGB1816688.4A external-priority patent/GB201816688D0/en
Priority claimed from GBGB1817199.1A external-priority patent/GB201817199D0/en
Application filed by Search For the Next Ltd filed Critical Search For the Next Ltd
Publication of JP2021525975A publication Critical patent/JP2021525975A/ja
Application granted granted Critical
Publication of JP7395196B2 publication Critical patent/JP7395196B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0783—Lateral bipolar transistors in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/58—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being tunnel diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/084—Diode-transistor logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

トランジスタおよびダイオードを含む回路およびデバイス。バイポーラ接合トランジスタ及びツェナーダイオードから構成されるインバータ論理回路。ツェナーダイオードは、トランジスタのベースと接地（または他の基準電圧）との間に接続されている。ツェナーはダイオードを通る漏れ電流がベースへの外部信号がない場合にトランジスタをオンにするためにトランジスタのエミッタとベース端子との間に電圧が印加されるときに、トランジスタのエミッタ・ベース端子を通る十分な電流を可能にするように、逆バイアスされる。このように、トランジスタは、通常オントランジスタとして機能する。【選択図】 図１

Description

「通常オン（ノーマリーオン）」トランジスタの使用、すなわち、ベースに適用される信号がない状態でトランジスタがオン状態で機能するトランジスタは、相補型トランジスタ
を必要とせずにロジックゲートの構築を可能にし、トランジスタカウント（又は、トランジスタ数）を半分にするため、デジタルロジック回路の形成に望ましい。
ＮＰＮバイポーラ接合トランジスタ（ＢＪＴ）は、ＢＪＴのベースが抵抗を介してグラウンドに接続された回路構成を介して、通常通りトランジスタ上で動作させることができることが知られている。ＢＪＴのエミッタ端子とベース端子間に電圧が印加されると、エミッタがより正になると、電流がベース端子から流出して抵抗を通過することができる。これにより、トランジスタのエミッタ端子とコレクタ端子との間に電流が流れることが可能になり、言い換えれば、トランジスタはオンになる。トランジスタをオフにするために、トランジスタのベースはエミッタとコレクタとの間の電流の流れが止まるように、トランジスタを通る電流が十分に低下する（または停止する）ように、抵抗を通る十分な電流を提供することができる電流源に接続される。
抵抗器の温度係数は、典型的には大きい。これは、広範囲の温度にわたって、前述の回路に動作上の安定性を与えることを困難にする。さらに、抵抗器の抵抗値（オーム）は、トランジスタが電流源から利用可能な最大電流でスイッチオフされ得るのに十分な限流値となるように大きくなければならない。この要件を満たす値を有する抵抗器は、物理的に比較的大きい。これらの理由から、この回路設計を多くの集積回路（ＩＣ）で使用することは非現実的である。
本発明の第１の態様によれば、バイポーラトランジスタと、信号源にスイッチング可能に接続可能である前記バイポーラトランジスタのベース端子と、前記トランジスタの前記ベース端子に接続された第１端子と基準電圧に接続された第２端子とを有するダイオードを有し、前記回路は、前記信号源が前記トランジスタの前記ベース端子に接続されていないときに、前記バイポーラトランジスタのエミッタ端子に印加された電圧が前記トランジスタの前記ベース端子を通して前記ダイオードを通して電流を流し、前記トランジスタをオン状態にするよう構成されており、前記信号源のインピーダンスが前記エミッタ及びベース端子を通る前記トランジスタのインピーダンスよりも低く、前記信号源が前記トランジスタの前記ベース端子に接続されたときに、前記ベース端子を通る電流の流れが減少して前記トランジスタがオフ状態に切り替わるように電流制限機能を提供するように前記ダイオードが選択されることを特徴とする回路が提供される。
このダイオードは従来技術の回路の大きな抵抗器の電流制限機能を提供する。しかしながら、このダイオードは抵抗器とは異なり、比較的小さな電子部品であり、したがって、この回路を、デジタル論理回路を実装する際に使用するのに、より実現可能なものにする。
ダイオードの電流制限機能は、オン時にトランジスタのベース−エミッタ端子を通る電流の流れを制限して、トランジスタのエミッタ・ベースの両端の（又は、エミッタ・ベースにわたる）比較的小さな電位降下を可能にする便利な手段を提供する。これは、オフとオンとの間でスイッチされるトランジスタが半導体デバイス内に形成される隣接するトランジスタのベース間に寄生効果が形成される可能性の差を減少させるとき、ベーストランジスタの電圧の（基準電圧に対する）小さな変化をもたらす。
ダイオードは、１つまたは複数の方法で電流制限機能を提供することができる。ダイオードは必要な抵抗を提供する物理的なサイズで選択することができ、ダイオードが小さいほど、その通電容量が制限される。代替的に又は付加的に、ダイオードはトランジスタの両端及びエミッタ端子とダイオードの第２端子との間に電圧が印加されるとき、逆バイアスされるように回路内に配置されてもよい。この後者の方法は、特により大きなダイオードが使用される場合に好ましい。
ダイオード回路は、ダイオードがその降伏電圧を下回るダイオードの両端の電圧で逆バイアスされるように動作されてもよい。逆バイアスをかけると、ダイオードに電流が流れるが、これは量子トンネル効果による漏れ電流の結果であろう。
ダイオードは、ツェナーダイオードであってもよい。他の多くのタイプのダイオードと比較して、ツェナーダイオードは、そのツェナー電圧（降伏電圧）以下にバイアスされると、他のダイオードと比較して確実に動作する。それにもかかわらず、代替ダイオード、例えば、順方向バイアスで動作させることができるトンネルダイオードを使用することができる。
好ましくは、ダイオードの温度係数のモジュラスが摂氏１度あたり２ｍＶ以下である。より好ましくはダイオードが摂氏１度あたり約０ｍＶの温度係数を有し、これは温度の変化に伴って最大の動作安定度を提供するためである。
この温度係数を提供するために、ダイオードは、約５．６Ｖ以下およびより好ましくは約５．６Ｖ以上のツェナー電圧を示すように選択されたツェナーダイオードであることが好ましい。
バイポーラ接合トランジスタは、ＰＮＰまたはＮＰＮ形態であってもよい。ＰＮＰでは、通常の電流がエミッタから、トランジスタを通ってベース端子から出てダイオードに流れ込み、信号源が電流源になるように、ダイオードのエミッタと第２端子間の電圧が配置される。ＮＰＮ形態では、ダイオードのエミッタと第２端子間の電圧が従来の電流がダイオードの第２端子からダイオードを通ってベース端子に流れ込み、エミッタを通って出て行くように配置され、信号源は電流シンクである。
この回路は、例えばインバータ論理ゲートとしての論理ゲートの実装において、トランジスタのベースに接続された入力に反対の論理レベルを表す電圧を出力する特定の効用を見つける（又は、有する）。他の論理演算を実行する論理ゲートを実現するために、上述した様々な回路のうちの複数を互いに接続することができる。
本発明の別の態様によれば、回路を動作させる方法であって、バイポーラトランジスタと、前記トランジスタの前記ベース端子に接続された第１端子を有するダイオードと、基準電圧に接続された前記ダイオードの第２端子とを備える回路を有し、前記トランジスタの前記エミッタ端子と前記ダイオードの前記第２端子との間に電圧が印加され、前記トランジスタの前記ベース端子に電流が流れるように接続されていないときに前記トランジスタをオン状態にするように、そして、前記トランジスタの前記制御端子に接続されたときに、前記トランジスタの前記制御端子を流れる電流が前記トランジスタをオフ状態にするように、前記トランジスタの前記ベース端子と前記ダイオードの前記第１端子とを、前記バイポーラトランジスタの前記エミッタ端子と前記ベース端子との間のインピーダンスよりも低いインピーダンスを有する信号源に切替可能に接続するステップを有する方法が提供される。
本発明の別の態様によれば、トランジスタのコレクタ領域およびエミッタ領域を提供する第１のタイプの半導体材料の第１の領域および第２の領域と、第１のタイプの第１の領域および第２の領域のそれぞれの間に介在され、第１のタイプの領域と接触するベース領域を提供する第２のタイプの第１の領域を有するトランジスタと、第２のタイプの第１の領域と、第２のタイプの第１の領域の比較的高濃度にドープされた部分と接触する第１のタイプの半導体のさらなる領域とから構成され、ダイオード接合を形成するダイオードを備える半導体デバイスが提供される。
この構造は、トランジスタのベースを提供する半導体領域がまた、ダイオードのＰＮ接合を提供する領域の１つを提供するとして、上記の回路を形成する便利な手段を提供する。
ダイオードは、第２のタイプの第１の領域の残部と比較して相対的に高濃度にドープされた第２のタイプの第１の領域の一部から構成されてもよい。
比較的高濃度にドープされた第２のタイプの第１の領域の部分および第１のタイプの半導体のさらなる領域は、ツェナーダイオードを提供し得る。
トランジスタは、横方向バイポーラ接合トランジスタであってもよく、第１のタイプの第１および第２の領域は第２のタイプの第１の領域の周囲で、互いに横方向に離間し、第２のタイプの第１の領域と同じ側に存在し得る。
半導体デバイスは、ダイオードの端子を提供する第１のタイプの半導体のさらなる領域に接続された電気端子を含んでもよい。
第１のタイプの半導体のさらなる領域は、少なくとも部分的にはトランジスタのベース領域を提供する第２のタイプの第１の領域を少なくとも部分的に規定する半導体ウェハ上に堆積された半導体層によって、少なくとも部分的に提供されてもよい。これはベース領域を逆ドーピングする必要なしにこれらの領域を提供する好都合な手段を提供するが、逆ドーピングはそれほど好ましくはないが、代わりに使用することができる。
第１のタイプの半導体材料の第１および第２の領域は少なくとも部分的に、トランジスタのベース領域を提供する第２のタイプの第１の領域を規定する半導体ウェハ上に堆積された半導体層によって提供されてもよい。ここでも、これは、シリコンウェハを対向ドーピングする利点を提供する。
半導体デバイスはトランジスタのためのベース接点を含んでもよく、ベース接点は第２のタイプの第１の領域の比較的高濃度にドープされた部分と直接接触している。
半導体デバイスは、第１のタイプの半導体のさらなる領域と直接接触するダイオードのための接触端子を含んでもよい。
第１のタイプの半導体のさらなる領域は、第２のタイプの第１の領域とともにダイオードを提供する比較的高濃度にドープされた第１の部分と、第１の部分に対して比較的低濃度にドープされ、基板層を提供する第２の部分とを含み得る。
半導体デバイスは基板層内に第２のタイプの複数の第１の領域を含み、基板層によって互いに絶縁されていてもよい。このようにして、複数のトランジスタ−ダイオードデバイスを単一のウェハ上に形成することができる。
以下の図面を参照して、本発明を例として説明する：
図１は、インバータ論理ゲート（ＮＯＴゲート）を実装した、ＰＮＰバイポーラ接合トランジスタと逆バイアスツェナーダイオードとを含む回路の概略図である。
図２は、インバータ論理ゲート（ＮＯＴゲート）の機能を実現する、ＮＰＮバイポーラ接合トランジスタおよび逆バイアスツェナーダイオードから構成される回路の概略図である。
図３は、図１の２つの回路フラグメントを用いた２つのノーマリオントランジスタから構成されるバッファの機能を実現する回路の概略図である。
図４は、図１の２つの回路フラグメントを用いて実現されるノーマリオントランジスタからなるＮＡＮＤゲートを実現するための回路の概略図である。
図５は、図１の回路のうちの２つを使用して実現されるトランジスタ上で通常構成されるＮＯＲゲートを実現する回路の概略図である。
図６Ａ、図６Ｂ及び図６Ｃは、横方向ＰＮＰバイポーラトランジスタおよびツェナーダイオードを提供するための変形半導体層構造の断面側面図である。
図１を参照すると、ＰＮＰバイポーラ接合トランジスタ１１を含む回路１０が示されている。トランジスタのエミッタＥはハイサイドレール（又は、高側レール）に接続され、トランジスタのコレクタＣはグラウンドまたは他の何らかのローサイド基準電圧に接続される。トランジスタ１１０のベースＢは、スイッチ１２を介して電流源１３に切替可能に接続可能である。
ツェナーダイオード１４の第１端子は、スイッチ１２を介してトランジスタ１１のベースＢと電流源１３の両方に接続される。ダイオード１４の第２端子は、グラウンドまたは何らかの他の低側基準電圧に接続される。ツェナーダイオード１４は、逆バイアスされるように配向される。ツェナーダイオード１４は摂氏１度当たり０ｍＶにできるだけ近い温度係数を有するように、ツェナー電圧が約５．６Ｖで選択される。これにより、ダイオードの特性は、例えば外部条件の結果としてダイオードの温度が変化しても安定した状態を保つことができる。
電流源１３がベース端子Ｂから絶縁されるように、スイッチ１２が開いていると、トランジスタ１１およびダイオード１４の両端に電圧降下が生じ、したがって、規格的電流がトランジスタ１１のエミッタ・ベース端子を通り、逆バイアスされたダイオード１４を通って流れる。電流は、漏れ電流に起因して、ダイオード１４を通って流れる。
回路１０は、ダイオード１４の電圧降下がダイオード１４の降伏電圧を下回るように構成される。したがって、リーク電流は、ダイオード１４内の量子トンネル効果の結果であると考えられる。
ダイオード１４は予想されるその両端の電圧降下に対して、それを通って十分な漏れ電流が流れ、したがって、トランジスタ１１のエミッタＥとコレクタＣとの間に電流が流れることを可能にするように、すなわち、トランジスタがオンであるように、ダイオードのエミッタＥとベースＢとの間に十分な漏れ電流が流れるように選択される。
さらに、ダイオードはその両端に予想される電圧に対して、トランジスタがオンであることを確実にしながら、漏れ電流の流れをできるだけ低く保つように選択されることが好ましい。これは、トランジスタがオンのときにトランジスタの両端の電圧降下を減少させる利点を有し、したがって、トランジスタがオフとオンとの間でスイッチされるときに、トランジスタのベースの電位の変化（ある基準電圧のグラウンドに対して相対的に）を減少させる。これにより、同じウェハ内に形成されたトランジスタ間の静電界が最小化される。一例では、トランジスタの両端のスイッチング電圧が約０．５Ｖに制限されることが好ましい。
スイッチ１２が閉じると、電流源はトランジスタ１１のベース端子Ｂに接続される。電流源のインピーダンスはトランジスタ１１のエミッタ・ベース端子を通るインピーダンスよりも低くなるように選択され、これにより、ダイオード１４は、トランジスタ１１のベースＢではなく、電流源１３から電流を優先的に引き出す。これにより、トランジスタ１１のエミッタ・ベースを流れる電流が例えば実質的にゼロに減少し、これにより、エミッタ−コレクタ間の電流が、完全に途絶えるのでないとしても、トランジスタがオフであると考えられる程度に減少するようになる。
スイッチ１２が閉じているときにトランジスタ１１を流れる電流が減少することを確実にするために、ダイオード１４は電流制限している必要がある。すなわち、トランジスタ１１からの電流と同様に、電流源１３によって供給することができる最大電流を流す容量を有する必要がない。
上述した回路構成では、ベースに信号が印加されていないときにトランジスタがオンするので、トランジスタ１１はノーマリーオンのトランジスタとして動作しているものとして扱うことができる。
図１の回路は、インバータ（ＮＯＴ）論理ゲートを実装するために使用することができる。ベースが信号源、すなわち電流源１３に接続される（入力オン）と、トランジスタ１１のコレクタ側での電流の流れは、実質的にゼロになる（出力オフ）。これに対し、ベースが信号源から切り離されている場合（入力オフ）は、コレクタに電流が流れる（出力オン）。
図２は図１の回路と同じ機能を実装するが、ＰＮＰバイポーラトランジスタをＮＰＮバイポーラトランジスタに置き換えた変形回路２０を示す。回路２０は、極性が反転され、電流源が電流シンク２３と置き換えられることを除いて、同様の方法で動作する。
スイッチ２２が閉じると、逆バイアスされたダイオード２４およびトランジスタ２１の両端の電位が、ダイオードを流れる漏れ電流を生じさせ、したがって、トランジスタをオンに切り替えるのに十分なトランジスタ２１のベースへの電流を生じさせる。
電流シンク２３がトランジスタ２１のベースＢに接続されるように、スイッチ２２が閉じられると、ベースＢ端子とエミッタＥ端子との間のトランジスタ２１のインピーダンスと比較して、そのより低いインピーダンスのおかげで、ダイオードを流れる電流が電流シンク２３に優先的に引き出される。その結果、トランジスタ２１のベースＢへの電流が減少し（例えば停止し）、トランジスタをオフに切り替える。
図１は理解を容易にするために、電流源１３およびスイッチ１２を全体的に示す。ほとんどの実装形態では、トランジスタのベースが別の論理回路の出力に接続され、独立した電流源とは異なり、電流は高レールから最終的に導出される。その場合、回路は、高レールからベース端子までの回路のインピーダンスがトランジスタのエミッタとベースとの間のインピーダンスよりも低くなるように設計される。同じことが、必要な変更を加えて図２に適用される。
図３、図４及び図５は、図１の複数のインバータ論理回路を組み合わせて他の機能を実現することから構成される例示的な回路を示す。
図３の回路は、図１の２つのインバータ回路を備え、第１の回路のトランジスタのコレクタによって提供された上記２つのうちの第１のもの（左側）の出力が第２の回路（右側）のトランジスタのベースに接続された入力を提供してバッファ回路を実装（又は、実現）するように配置されている。
図４の回路は、ＮＡＮＤ論理ゲートを実装している。これは図１の２つのインバータ回路を含み、各回路は異なる入力、すなわちＩＮＡ、ＩＮＢを受け取るように配置される。２つの回路の出力、すなわちそれぞれのトランジスタのコレクタからの出力は、一緒に接続されて、論理回路の出力を提供する。
図５の回路は、ＮＯＲ論理ゲートを実装している。これは図１の２つのインバータ回路を含み、各回路は異なる入力、すなわちＩＮＡ、ＩＮＢを受け取るように配置される。第１回路のトランジスタのコレクタの出力（上）は、第２回路のトランジスタのエミッタ（下）に接続されている。第２の回路のトランジスタのコレクタは、論理回路の出力を提供する。
図３〜図５の回路のいずれかを、複数の図２の回路を組み合わせることによって代わりに実装することができることが理解されよう。
図６Ａ、６Ｂ、６Ｃは、図１のＰＮＰバイポーラ接合トランジスタおよびツェナーダイオードを実装するための変形半導体層構造の概略図である。
図６Ａを参照すると、横方向バイポーラ接合トランジスタがトランジスタのベース領域を提供する第１のｎ型半導体領域１００から提供され、これは、ｐ型層１０１（例えば、複数の領域１００が複数のトランジスタツェナーダイオード回路デバイスを形成するために、基板によって互いに設けられ、分離されてもよい基板）内に形成される。ｎ型領域１００の一部は、ｎ＋型領域１０２を提供するために高濃度にドープされる。ｎ＋領域１０２は、トランジスタのｐ基板１０１及びベース接点Ｂの両方と接触している。ｎ＋領域１０２は、ｎ型領域１００のあまり高濃度にドープされていない部分（又は、低濃度ドープ部分）の下に延在する。
ｎ型領域１００上（例えば、シリコンウェハの表面上）にポリシリコンのパターンを設けて、トランジスタのコレクタ領域およびエミッタ領域を提供する別個のｐ型領域１０３、１０４を規定する。コレクタおよびベース用の接点は、領域１０３、１０４上に設けられ、エミッタおよびコネクタ接点を提供する。
ｐ型１０３、１０４領域は、好ましくは非ドープまたは低ドープポリシリコンをウェハ上に堆積させ、次いでインサイチュで（又は、その場／in situ）ドーピングすることによって製造される。ドーピングプロセスの条件は、好ましくはポリシリコンにすぐ隣接するｎ型領域１００の部分を対向ドープ（又は、反対ドープ／counter-doped）して、それらがｐ型領域１０３、１０４の一部を形成するようにさせる。
ｐ型基板１０１の一部は高濃度にドープされ、ベースのｎ＋領域１０２と直接接触するさらなるｐ＋領域１０５を提供して、それらの高いドーピングレベルにより、ツェナーダイオードを提供するダイオード接合１０６を形成する。ｐ基板１０１上に電気接点Ｄが設けられ、ツェナーダイオードの第２端子を提供する。
図６Ｂはツェナーダイオードの１つの半分を形成する図６Ａのさらなるｐ＋領域１０５が代わりに、ドープされたシリコンウェハの表面上に堆積された高濃度ドープポリシリコン層１０５Ａ（例えば、ｐ型領域１０３、１０４を作成したのと同じプロセスで）によって提供される、変形構造を示す。ポリシリコン層１０５Ａはトランジスタのｎ＋ベース領域１０２と比較的低濃度にドープされたｐ型基板１００との間の、ウェハ内のＰＮ接合を横方向に横切って延在する（ただし、変形例（又は、変形構造）では、ｐ型基板上にのみ延在してもよい）。前述のように、アンドープまたは比較的低濃度にドープされたポリシリコンをシリコンウェハ上に堆積させ、次いで、インサイチュでドープして、高濃度ドープされたｐ型層（ｐ＋層）を形成してもよい。好ましくは、高濃度ドープされたｐ＋層１０５Ａの一部を形成するように、ｎ＋層１０２にすぐ隣接するｐ型基板の一部を変換するようにドーピング条件が選択される。
埋め込みｎ＋型領域をその下に有するｎ領域１００を含むベース領域を設けることにより、横方向トランジスタ構造の結果として意図せずに作り出される任意の寄生垂直トランジスタの効率が低下する。しかし、この層構造を提供することは、すでに高濃度にドープされている領域に低濃度にドープされた材料を作り出すことが困難であるため複雑である。それにもかかわらず、これは、複数のエピタキシャル層を使用して、例えば、ウェハ全体にわたってｎ＋層を配置し、次いで、より低濃度のＮ層を配置することによって行うことができる。
図６Ｃはベースのｎ＋領域１０２がベースのｎ領域１００に隣接して位置するが、その下には延在しない、図６Ｂの構造と同様の、さらなる変形構造を示す。ｎ＋領域１０２はｎ領域１００がさらなるドーピングプロセスによって形成された後に容易に形成され得るので、この構造は図６Ｂの構造と比較して、形成するのがより容易である。この実施形態と図６Ａの実施形態とのさらなる相違はダイオードの第２端子Ｄがｐ基板１０１上ではなく、ｐ＋層１０５Ａに直接接続されており、これにより、ベース、エミッタ、コレクタ端子と同じ側のウェハに設けることができることである。
低エネルギーＰ型イオン注入を使用して、ウェハの表面におけるＮ型材料１００を還元する（又は、減少させる／reduce）ことができる。これにより、より高濃度のＮドーパントを使用して１００を形成することができ、横方向のトランジスタ利得を高く保ちながら、垂直方向の寄生トランジスタの利得を減少させることができる。
図６Ａ〜６Ｃの変形構造は、周囲の層タイプを入れ替えることによって、ツェナーダイオードを有するＮＰＮバイポーラトランジスタを形成するように適合され得ることが理解されよう。
ツェナーダイオードを、そのツェナー電圧を下回る電圧で逆バイアスされた配置で使用することは、特に、ツェナー電圧がダイオード熱係数を最小にするように選択された場合に、動作上の安定性を提供するので、好ましい。それにもかかわらず、他のダイオード構成も可能である。例えば、ダイオードが十分に小さく、従って高度に電流制限を行う場合、通常のバイアスされた配置で使用することができる。他のタイプのダイオード、例えばトンネルダイオードを使用することも可能である。トンネルダイオードは、ダイオードの両端の電圧がトンネルダイオードの負性抵抗領域を要求するより高い電圧より低い順方向バイアス状態で使用されてもよい。

Claims (21)

  1. 回路であって、
    バイポーラトランジスタと、
    信号源にスイッチング可能に接続可能である前記バイポーラトランジスタのベース端子と、
    前記トランジスタの前記ベース端子に接続された第１端子と基準電圧に接続された第２端子とを有するダイオードを有し、
    前記回路は、前記信号源が前記トランジスタの前記ベース端子に接続されていないときに、前記バイポーラトランジスタのエミッタ端子に印加された電圧が前記トランジスタの前記ベース端子を通して前記ダイオードを通して電流を流し、前記トランジスタをオン状態にするよう構成されており、
    前記信号源のインピーダンスが前記エミッタ及びベース端子を通る前記トランジスタのインピーダンスよりも低く、
    前記信号源が前記トランジスタの前記ベース端子に接続されたときに、前記ベース端子を通る電流の流れが減少して前記トランジスタがオフ状態に切り替わるように電流制限機能を提供するように前記ダイオードが選択されることを特徴とする回路。
  2. 前記ダイオードは、前記トランジスタの前記エミッタ端子に電圧が印加されたときに逆バイアスされるように前記回路内で配置される、請求項１に記載の回路。
  3. 前記ダイオードが、摂氏１度当たり−２ｍＶ〜２ｍＶの範囲の温度係数を有する、請求項１または２に記載の回路。
  4. 前記ダイオードがツェナーダイオードである、請求項１、２または３に記載の回路。
  5. 前記ツェナーダイオードが、４ボルトから５．６ボルトまでの範囲のツェナー電圧を有する、請求項４に記載の回路。
  6. 前記ツェナーダイオードは、約５．６ボルトのツェナー電圧を有する、請求項５に記載の回路。
  7. 請求項１〜６のいずれかに記載の回路を含むインバータ論理ゲート回路。
  8. 回路を動作させる方法であって、
    前記回路は、バイポーラトランジスタと、前記トランジスタの前記ベース端子に接続された第１端子を有するダイオードと、基準電圧に接続された前記ダイオードの第２端子を備え、
    前記トランジスタの前記エミッタ端子と前記ダイオードの前記第２端子との間に電圧が印加され、
    前記方法は、
    非接続時には前記トランジスタの前記ベース端子を通して前記トランジスタを通して電流を流して前記トランジスタをオンに切り替えるように、
    接続時には前記トランジスタの前記制御端子を通る電流が減少して前記トランジスタをオフに切り替えるように、
    前記トランジスタの前記ベース端子と前記ダイオードの前記第１端子を前記バイポーラトランジスタの前記エミッタ端子と前記ベース端子の両端のインピーダンスよりも低いインピーダンスを有する信号源に切替可能に接続することを含む方法。
  9. 前記ダイオードが逆バイアスされるように、前記電圧が前記トランジスタのエミッタ端子と前記ダイオードの前記第２端子との間に印加されることを特徴とする請求項８に記載の方法。
  10. 前記ダイオードはツェナーダイオードであり、前記トランジスタがオンのときに前記ダイオードの両端に印加される電圧は、前記ツェナーダイオードの降伏電圧未満である、請求項８または９に記載の方法。
  11. トランジスタのコレクタ領域およびエミッタ領域を提供する第１のタイプの半導体材料の第１の領域および第２の領域と、前記第１のタイプの前記第１の領域および前記第２の領域のそれぞれの間に介在され、前記第１のタイプの前記第１の領域および前記第２の領域のそれぞれに接触する前記トランジスタのベース領域を提供する第２のタイプの第１の領域を有するバイポーラトランジスタと、
    第２のタイプの第１の領域と、前記第２のタイプの前記第１の領域の比較的高濃度にドープされた領域と接触する前記第１のタイプの半導体のさらなる領域を有するダイオードと、
    を有する半導体デバイス。
  12. 前記ダイオードが、前記第２のタイプの前記第１の領域の残部と比較して相対的に高濃度にドープされた前記第２のタイプの前記第１の領域の一部から構成される、請求項１１に記載の半導体デバイス。
  13. 比較的高濃度にドープされた前記第２のタイプの前記第１の領域の領域および前記第１のタイプの半導体の前記さらなる領域がツェナーダイオードを提供する、請求項１１または１２に記載の半導体デバイス。
  14. 請求項１１〜１３のいずれかに記載の半導体デバイスであって、前記トランジスタは横方向バイポーラ接合トランジスタであり、前記第１のタイプの前記第１および第２の領域は前記第２のタイプの前記第１の領域の周囲で、互いに横方向に離間し、前記第２のタイプの前記第１の領域と同じ側に位置する、半導体デバイス。
  15. 前記ダイオードの端子を提供する前記第１のタイプの半導体の前記さらなる領域に接続される電気端子を備える、請求項１１〜１４のいずれか１項に記載の半導体デバイス。
  16. 前記第１のタイプの半導体の前記さらなる領域は少なくとも部分的に、前記トランジスタのベース領域を提供する前記第２のタイプの第１の領域を少なくとも部分的に規定する半導体ウェハ上に堆積された半導体層によって提供される、請求項１１〜１５のいずれか１項に記載の半導体デバイス。
  17. 前記第１のタイプの半導体材料の前記第１および第２の領域が、前記トランジスタのベース領域を提供する前記第２のタイプの第１の領域を少なくとも部分的に規定する半導体ウェハ上に堆積された半導体層によって提供される、請求項１１〜１６のいずれかに記載の半導体デバイス。
  18. 前記トランジスタのためのベース接点を含み、前記ベース接点が、前記第２のタイプの前記第１の領域の前記比較的高濃度にドープされた部分と直接接触している、請求項１２〜１７のいずれか１項に記載の半導体デバイス。
  19. 前記第１のタイプの半導体の前記さらなる領域と直接接触する前記ダイオードのための接触端子を含む、請求項１１〜１８のいずれかに記載の半導体デバイス。
  20. 前記第１のタイプの半導体の前記さらなる領域が、比較的高濃度にドープされ、前記第２のタイプの前記第１の領域と一緒になって前記ダイオードを提供する第１の領域と、前記第１の領域に対して比較的低濃度にドープされ、基板層を提供する第２の領域とを含む、請求項１１〜１９のいずれか１項に記載の半導体デバイス。
  21. 前記基板層内に位置し、前記基板層によって互いに分離されている前記第２のタイプの複数の第１の領域を含む、請求項２０に記載の半導体デバイス。
JP2021517537A 2018-05-30 2019-05-29 トランジスタおよびダイオードを含む回路およびデバイス Active JP7395196B2 (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
GB1808840.1 2018-05-30
GBGB1808840.1A GB201808840D0 (en) 2018-05-30 2018-05-30 A translstor device
GB1808960.7 2018-05-31
GBGB1808960.7A GB201808960D0 (en) 2018-05-31 2018-05-31 A transistor device
GB1816688.4 2018-10-12
GBGB1816688.4A GB201816688D0 (en) 2018-10-12 2018-10-12 A transistor device
GBGB1817199.1A GB201817199D0 (en) 2018-10-22 2018-10-22 A transistor device
GB1817199.1 2018-10-22
PCT/GB2019/051465 WO2019229432A1 (en) 2018-05-30 2019-05-29 A Circuit and Device Including a Transistor and Diode

Publications (2)

Publication Number Publication Date
JP2021525975A true JP2021525975A (ja) 2021-09-27
JP7395196B2 JP7395196B2 (ja) 2023-12-11

Family

ID=66867561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021517537A Active JP7395196B2 (ja) 2018-05-30 2019-05-29 トランジスタおよびダイオードを含む回路およびデバイス

Country Status (7)

Country Link
US (1) US11929741B2 (ja)
EP (2) EP3804138B1 (ja)
JP (1) JP7395196B2 (ja)
KR (1) KR20210014678A (ja)
CN (1) CN112470403A (ja)
IL (1) IL279061A (ja)
WO (1) WO2019229432A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202121842A (zh) * 2019-08-12 2021-06-01 英商瑟其福耐斯特有限公司 包括電晶體和二極體的電路和裝置
US11646364B2 (en) * 2020-03-25 2023-05-09 Richtek Technology Corporation Power device having lateral insulated gate bipolar transistor (LIGBT) and manufacturing method thereof
GB2606922A (en) 2020-12-09 2022-11-23 Search For The Next Ltd A transistor device
GB202019401D0 (en) 2020-12-09 2021-01-20 Search For The Next Ltd A novel transistor device
GB2615153A (en) * 2021-11-08 2023-08-02 Search For The Next Ltd A novel transistor device and circuits comprising said transistor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5474681A (en) * 1977-11-28 1979-06-14 Hitachi Ltd Constant voltage diode
JPH0334253U (ja) * 1989-08-10 1991-04-04
JPH0575029A (ja) * 1991-09-13 1993-03-26 Nec Corp 半導体装置
JPH07122712A (ja) * 1993-10-27 1995-05-12 Rohm Co Ltd 半導体装置
JPH0917804A (ja) * 1995-06-30 1997-01-17 Nec Kansai Ltd 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1082519A (en) * 1963-06-18 1967-09-06 Plessey Uk Ltd Multi-emitter transistors and circuit arrangements incorporating same
JPS6231164A (ja) * 1985-08-02 1987-02-10 Nec Corp 半導体装置
US4962341A (en) * 1988-02-02 1990-10-09 Schoeff John A Low voltage non-saturating logic circuit technology
US5045733A (en) * 1989-11-28 1991-09-03 Thomson Consumer Electronics, Inc. Switching apparatus with cascaded switch sections
IT1289513B1 (it) * 1996-12-23 1998-10-15 Sgs Thomson Microelectronics Struttura integrata con dispositivo a soglia di conduzione inversa prestabilita
US6060763A (en) * 1997-11-14 2000-05-09 Nec Corporation Semiconductor device and method for producing same
US6366153B1 (en) * 2000-05-09 2002-04-02 Delphi Technologies, Inc. Thermal management of an electronic switch
US20060125054A1 (en) * 2004-12-14 2006-06-15 Electronics And Telecommunications Research Institute Electrostatic discharge protection circuit using zener triggered silicon controlled rectifier
KR101369834B1 (ko) * 2007-07-25 2014-03-05 삼성전자주식회사 시리얼 데이터 수신장치 및 이를 사용한 전자장치
US9007801B2 (en) * 2009-07-07 2015-04-14 Contour Semiconductor, Inc. Bipolar-MOS memory circuit
US9071169B2 (en) * 2011-02-18 2015-06-30 Ge Hybrid Technologies, Llc Programmable gate controller system and method
US9685502B2 (en) * 2013-02-07 2017-06-20 John Wood Bipolar junction transistor structure
US9735768B2 (en) * 2013-07-31 2017-08-15 Fairchild Semiconductor Corporation Load balancing in discrete devices
TW202121842A (zh) * 2019-08-12 2021-06-01 英商瑟其福耐斯特有限公司 包括電晶體和二極體的電路和裝置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5474681A (en) * 1977-11-28 1979-06-14 Hitachi Ltd Constant voltage diode
JPH0334253U (ja) * 1989-08-10 1991-04-04
JPH0575029A (ja) * 1991-09-13 1993-03-26 Nec Corp 半導体装置
JPH07122712A (ja) * 1993-10-27 1995-05-12 Rohm Co Ltd 半導体装置
JPH0917804A (ja) * 1995-06-30 1997-01-17 Nec Kansai Ltd 半導体装置

Also Published As

Publication number Publication date
JP7395196B2 (ja) 2023-12-11
KR20210014678A (ko) 2021-02-09
EP3804138A1 (en) 2021-04-14
CN112470403A (zh) 2021-03-09
EP4250569A3 (en) 2023-12-13
US11929741B2 (en) 2024-03-12
EP4250569A2 (en) 2023-09-27
US20210211125A1 (en) 2021-07-08
WO2019229432A1 (en) 2019-12-05
EP3804138B1 (en) 2023-07-12
IL279061A (en) 2021-01-31
EP3804138C0 (en) 2023-07-12

Similar Documents

Publication Publication Date Title
JP7395196B2 (ja) トランジスタおよびダイオードを含む回路およびデバイス
CN103490399B (zh) 保护电路
US7741680B2 (en) Electro-static discharge and latchup resistant semiconductor device
US5639680A (en) Method of making analog multiplexer cell for mixed digital and analog signal inputs
JP3707942B2 (ja) 半導体装置とそれを用いた半導体回路
US20130300487A1 (en) Semiconductor switch
US8188568B2 (en) Semiconductor integrated circuit
JPH07297373A (ja) 誘導性負荷要素に対する集積ドライバ回路装置
JP7115637B2 (ja) 半導体集積回路
US11894842B2 (en) Circuit and device including a transistor and diode
JP6844273B2 (ja) 半導体装置
KR100867572B1 (ko) 고전압 섬 영역 내에 바이폴라 트랜지스터가 내장된고전압 집적 회로
JP4228210B2 (ja) 半導体装置
US20030111694A1 (en) Semiconductor circuit
JP3932665B2 (ja) 半導体装置
JP5465937B2 (ja) 半導体装置、半導体装置の制御方法、半導体モジュール
JPS62290167A (ja) 半導体装置
JPH05235365A (ja) 複合半導体装置
JPH02260641A (ja) 半導体集積回路
CN105322934A (zh) 智能半导体开关
JP3570338B2 (ja) 電源逆接続保護回路
US6933751B2 (en) Integrated Schottky transistor logic configuration
JPS61150383A (ja) 半導体装置
JPH05275631A (ja) バイポーラ集積回路装置
JPS5936428B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231121

R150 Certificate of patent or registration of utility model

Ref document number: 7395196

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150