JP5445329B2 - 電力半導体装置 - Google Patents
電力半導体装置 Download PDFInfo
- Publication number
- JP5445329B2 JP5445329B2 JP2010119603A JP2010119603A JP5445329B2 JP 5445329 B2 JP5445329 B2 JP 5445329B2 JP 2010119603 A JP2010119603 A JP 2010119603A JP 2010119603 A JP2010119603 A JP 2010119603A JP 5445329 B2 JP5445329 B2 JP 5445329B2
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- semiconductor device
- shunt resistor
- resistor
- pedestal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
また、上記電力半導体装置においては、前記台座に接合されていない前記電力半導体素子のもう一方の主電極と前記シャント抵抗のもう一方の電極とが、ボンディングワイヤによって電気接続されてなる構成としている。これによれば、制御する電流の最大値に応じてボンディングワイヤの太さや接続本数を適宜設定するだけで、広範囲の電流に対応可能である。
そして、上記電力半導体装置は、前記シャント抵抗の両端電圧を検出するためのボンディングによるセンシングワイヤが、安価なアルミニウム(Al)またはアルミニウム(Al)合金からなり、該シャント抵抗の一方の端面電極が接合された台座および該シャント抵抗のもう一方の端面電極からそれぞれ引き出されて、リード端子に接続されてなる構成としている。これによって、前記電流を検出するためのシャント抵抗の両端電圧を、外部に容易に取り出すことができる。
この場合、請求項2に記載のように、前記シャント抵抗が接合される台座において、前記シャント抵抗の接合部位と前記センシングワイヤのボンディング部位の間に、仕切溝が形成されてなることが好ましい。
これによれば、シャント抵抗の接合部位とセンシングワイヤのボンディング部位とが、上記仕切溝によって分離された状態となる。このため、シャント抵抗の一方の端面電極を台座にはんだで接合する場合において、該はんだのセンシングワイヤのボンディング部位への流れ込みを抑制することができ、該はんだの流れ込みによるボンディング不良を防止することができる。
また、請求項3に記載の電力半導体装置は、半導体基板の両表面に主電極が形成されてなり、該主電極間に流れる電流を制御する縦型の電力半導体素子と、前記電流を検出するためのシャント抵抗と、前記電力半導体素子および前記シャント抵抗を搭載するための金属でできた台座とを有してなる電力半導体装置であって、前記シャント抵抗が、対向する両表面に端面電極が形成されてなるチップ抵抗であり、前記電力半導体素子と前記チップ抵抗が、それぞれ前記主電極と前記端面電極の一方を互いに分離された別の台座に接合して搭載され、前記チップ抵抗が、前記両表面の端面電極を介して前記台座の搭載面に対して垂直方向に電流を流す、縦型に配置されてなり、前記台座に接合されていない前記電力半導体素子のもう一方の主電極と前記シャント抵抗のもう一方の端面電極とが、ボンディングワイヤによって電気接続されてなり、前記シャント抵抗が接合される台座と第1のリード端子とが、一体に形成されてなり、前記シャント抵抗の両端電圧を検出するためのボンディングによるセンシングワイヤが、安価なアルミニウム(Al)またはアルミニウム(Al)合金からなり、前記台座に接合されていない前記シャント抵抗のもう一方の端面電極から引き出されて、第2のリード端子に接続されてなることを特徴としている。
これによれば、1本のセンシングワイヤのボンディングで済むため、製造工数と製造コストの低減が可能である。
上記電力半導体装置において、特に制御する電流が大きい場合には、請求項4に記載のように、前記ボンディングワイヤが、複数本、並列に接続されてなる構成とすることが好ましい。
上記複数本のボンディングワイヤを並列に接続する構成とすることで、ボンディングワイヤに加わる荷重と電力が分散されるため、ボンディングワイヤ1本当たりに加わる荷重と電力を小さくすることが可能となる。これによって、例えばシャント抵抗を台座に接続するはんだ等の接合層にクラックが入るダメージを低減することができる。その他にも、電力半導体素子のセルに加わる荷重と電力も分散されるため、セルへのダメージを低減することができる。
また、上記ボンディングワイヤは、請求項5に記載のように、安価なアルミニウム(Al)またはアルミニウム(Al)合金からなることが好ましい。
30 電力半導体素子
31 半導体基板
32b 主電極
40 シャント抵抗
41 チップ抵抗
42a,42b 端面電極
51,52,54,55 台座
61,62 はんだ
71 ボンディングワイヤ
72a,72b センシングワイヤ
Claims (12)
- 半導体基板の両表面に主電極が形成されてなり、該主電極間に流れる電流を制御する縦型の電力半導体素子と、前記電流を検出するためのシャント抵抗と、前記電力半導体素子および前記シャント抵抗を搭載するための金属でできた台座とを有してなる電力半導体装置であって、
前記シャント抵抗が、対向する両表面に端面電極が形成されてなるチップ抵抗であり、
前記電力半導体素子と前記チップ抵抗が、それぞれ前記主電極と前記端面電極の一方を互いに分離された別の台座に接合して搭載され、
前記チップ抵抗が、前記両表面の端面電極を介して前記台座の搭載面に対して垂直方向に電流を流す、縦型に配置されてなり、
前記台座に接合されていない前記電力半導体素子のもう一方の主電極と前記シャント抵抗のもう一方の端面電極とが、ボンディングワイヤによって電気接続されてなり、
前記シャント抵抗の両端電圧を検出するためのボンディングによるセンシングワイヤが、アルミニウム(Al)またはアルミニウム(Al)合金からなり、該シャント抵抗の一方の端面電極が接合された台座および該シャント抵抗のもう一方の端面電極からそれぞれ引き出されて、リード端子に接続されてなることを特徴とする電力半導体装置。 - 前記シャント抵抗が接合される台座において、
前記シャント抵抗の接合部位と前記センシングワイヤのボンディング部位の間に、仕切溝が形成されてなることを特徴とする請求項1に記載の電力半導体装置。 - 半導体基板の両表面に主電極が形成されてなり、該主電極間に流れる電流を制御する縦型の電力半導体素子と、前記電流を検出するためのシャント抵抗と、前記電力半導体素子および前記シャント抵抗を搭載するための金属でできた台座とを有してなる電力半導体装置であって、
前記シャント抵抗が、対向する両表面に端面電極が形成されてなるチップ抵抗であり、
前記電力半導体素子と前記チップ抵抗が、それぞれ前記主電極と前記端面電極の一方を互いに分離された別の台座に接合して搭載され、
前記チップ抵抗が、前記両表面の端面電極を介して前記台座の搭載面に対して垂直方向に電流を流す、縦型に配置されてなり、
前記台座に接合されていない前記電力半導体素子のもう一方の主電極と前記シャント抵抗のもう一方の端面電極とが、ボンディングワイヤによって電気接続されてなり、
前記シャント抵抗が接合される台座と第1のリード端子とが、一体に形成されてなり、
前記シャント抵抗の両端電圧を検出するためのボンディングによるセンシングワイヤが、アルミニウム(Al)またはアルミニウム(Al)合金からなり、前記台座に接合されていない前記シャント抵抗のもう一方の端面電極から引き出されて、第2のリード端子に接続されてなることを特徴とする電力半導体装置。 - 前記ボンディングワイヤが、複数本、並列に接続されてなることを特徴とする請求項1乃至3のいずれか一項に記載の電力半導体装置。
- 前記ボンディングワイヤが、アルミニウム(Al)またはアルミニウム(Al)合金からなることを特徴とする請求項1乃至4のいずれか一項に記載の電力半導体装置。
- 前記チップ抵抗が、合金材料からなり、抵抗値が0.3mΩ以上、1mΩ以下であることを特徴とする請求項1乃至5のいずれか一項に記載の電力半導体装置。
- 前記合金材料が、鉄−クロム(Fe−Cr)合金、銅−ニッケル(Cu−Ni)合金および銅−マンガン−ニッケル(Cu−Mn−Ni)合金のいずれかであることを特徴とする請求項6に記載の電力半導体装置。
- 前記端面電極が、ニッケル(Ni)めっき層またはニッケル−燐(Ni−P)めっき層からなることを特徴とする請求項1乃至7のいずれか一項に記載の電力半導体装置。
- 前記電流の最大値が、20A以上であることを特徴とする請求項1乃至8のいずれか一項に記載の電力半導体装置。
- 前記台座の前記電力半導体素子および/または前記シャント抵抗が搭載された面と反対側の面を露出するようにして、前記電力半導体装置が、モールド樹脂で樹脂封止されてなることを特徴とする請求項1乃至9のいずれか一項に記載の電力半導体装置。
- 前記電力半導体装置が、車両に搭載されるモータの駆動制御用であることを特徴とする請求項1乃至10のいずれか一項に記載の電力半導体装置。
- 前記モータが、電動パワーステアリングまたはスタータのモータであることを特徴とする請求項11に記載の電力半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010119603A JP5445329B2 (ja) | 2010-05-25 | 2010-05-25 | 電力半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010119603A JP5445329B2 (ja) | 2010-05-25 | 2010-05-25 | 電力半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011249475A JP2011249475A (ja) | 2011-12-08 |
JP5445329B2 true JP5445329B2 (ja) | 2014-03-19 |
Family
ID=45414401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010119603A Expired - Fee Related JP5445329B2 (ja) | 2010-05-25 | 2010-05-25 | 電力半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5445329B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8581660B1 (en) * | 2012-04-24 | 2013-11-12 | Texas Instruments Incorporated | Power transistor partial current sensing for high precision applications |
JP6131018B2 (ja) * | 2012-10-08 | 2017-05-17 | 株式会社デンソー | シャント抵抗器およびその実装方法 |
DE102013010301A1 (de) * | 2013-06-19 | 2014-12-24 | Isabellenhütte Heusler Gmbh & Co. Kg | Widerstandslegierung, daraus hergestelltes Bauelement und Herstellungsverfahren dafür |
JP2016092970A (ja) * | 2014-11-05 | 2016-05-23 | 三菱電機株式会社 | 電力変換モジュール |
JP2017053015A (ja) * | 2015-09-11 | 2017-03-16 | 日立金属株式会社 | 抵抗材料 |
JP6983527B2 (ja) * | 2017-03-30 | 2021-12-17 | Koa株式会社 | 電流検出用抵抗器 |
JP6804646B2 (ja) * | 2017-06-22 | 2020-12-23 | 三菱電機株式会社 | 半導体モジュール |
JP7099938B2 (ja) * | 2018-11-16 | 2022-07-12 | 株式会社日立製作所 | パワー半導体装置 |
JP2021168323A (ja) * | 2020-04-09 | 2021-10-21 | Koa株式会社 | 電流検出用抵抗器及び電流検出装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5724555A (en) * | 1980-07-22 | 1982-02-09 | Nec Kyushu Ltd | Semiconductor device |
JPH05217701A (ja) * | 1992-02-03 | 1993-08-27 | Mitsubishi Materials Corp | チップ抵抗体回路及びその製造方法 |
JPH06216308A (ja) * | 1993-01-14 | 1994-08-05 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
JP4127641B2 (ja) * | 2001-10-23 | 2008-07-30 | 三菱電機株式会社 | 半導体装置 |
JP2007180267A (ja) * | 2005-12-28 | 2007-07-12 | Sanyo Electric Co Ltd | 混成集積回路装置 |
JP2008256450A (ja) * | 2007-04-03 | 2008-10-23 | Denso Corp | 電流検出機能付き半導体装置 |
-
2010
- 2010-05-25 JP JP2010119603A patent/JP5445329B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011249475A (ja) | 2011-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5445329B2 (ja) | 電力半導体装置 | |
JP4499577B2 (ja) | 半導体装置 | |
JP4164626B2 (ja) | ホ−ル素子を備えた電流検出装置 | |
US8704342B2 (en) | Resin sealing type semiconductor device and method of manufacturing the same, and lead frame | |
US8129228B2 (en) | Manufacturing method for integrating a shunt resistor into a semiconductor package | |
US10074593B2 (en) | Shunt resistor integrated in a connection lug of a semiconductor module and method for determining a current flowing through a load connection of a semiconductor module | |
TWI670805B (zh) | 半導體裝置 | |
US8324721B2 (en) | Integrated shunt resistor with external contact in a semiconductor package | |
JPH065401A (ja) | チップ型抵抗素子及び半導体装置 | |
US20120267950A1 (en) | Engine start control apparatus | |
JP5267021B2 (ja) | 半導体装置およびそれを用いたインバータ回路 | |
JP2695736B2 (ja) | 樹脂封止型半導体装置及びその抵抗線を備えたリードフレームの製造方法 | |
JP2020013955A (ja) | 半導体装置、および、抵抗素子 | |
JP4866143B2 (ja) | 電力用半導体装置 | |
US10692801B2 (en) | Bond pad and clip configuration for packaged semiconductor device | |
US20190229044A1 (en) | Lead frame with plated lead tips | |
US10978364B2 (en) | Semiconductor module | |
JP5494165B2 (ja) | 過電流検出用複合素子及び過電流検出用複合素子を備えた過電流遮断装置 | |
EP4302057B1 (en) | Power module and method for producing a power module | |
WO2023248729A1 (ja) | 抵抗体の実装構造 | |
JP2014103270A (ja) | 半導体モジュール | |
JP6169984B2 (ja) | 熱電モジュール | |
JP7557525B2 (ja) | 半導体装置 | |
JP3477002B2 (ja) | 半導体装置 | |
JP6842236B2 (ja) | 磁気センサモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131209 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5445329 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |