JP5445329B2 - 電力半導体装置 - Google Patents

電力半導体装置 Download PDF

Info

Publication number
JP5445329B2
JP5445329B2 JP2010119603A JP2010119603A JP5445329B2 JP 5445329 B2 JP5445329 B2 JP 5445329B2 JP 2010119603 A JP2010119603 A JP 2010119603A JP 2010119603 A JP2010119603 A JP 2010119603A JP 5445329 B2 JP5445329 B2 JP 5445329B2
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor device
shunt resistor
resistor
pedestal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010119603A
Other languages
English (en)
Other versions
JP2011249475A (ja
Inventor
敬昌 林
敏博 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2010119603A priority Critical patent/JP5445329B2/ja
Publication of JP2011249475A publication Critical patent/JP2011249475A/ja
Application granted granted Critical
Publication of JP5445329B2 publication Critical patent/JP5445329B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

本発明は、半導体基板の両表面に形成された主電極間に流れる電流を制御する縦型の電力半導体素子と、前記電流を検出するためのシャント抵抗とを有してなる電力半導体装置に関する。
電流を検出するためのシャント抵抗として利用可能な電子部品が、例えば、特許第３６７０５９３号公報（特許文献１）に開示されている。
図５は、特許文献１に開示されている電流検出用の電子部品６００の構造を示した図である。電子部品６００は、抵抗器（シャント抵抗）５００を専用基板５８０上に搭載してモジュール化したものである。基板５８０には、電極５２１、５２２よりも高い比抵抗を有する絶縁体５８３上に、銅材料などからなる複数の配線用パターン５６１、５６２、５７１、５７２が形成されている。また、抵抗器５００の電極５２１、５２２は、それぞれの対向する位置にある各配線パターン５６１、５６２と溶融はんだ膜５３１、５３２で直接接続されており、さらに抵抗体の５４２と５４３の位置において、電圧測定用のワイヤ５８１、５８２を介して基板５８０の各配線パターン５７１、５７２と接続されている。
なお図５における抵抗体５１０にワイヤを接続する５４２と５４３の位置は、抵抗体の両端部に電極５２１、５２２が配置された第１面に対向する抵抗体の第二の面でかつ電極の電流の向きに沿う長さの１／２よりも外側の位置であり、この５４２と５４３の位置で電圧測定用のワイヤ５８１、５８２を接続する。
特許第３６７０５９３号公報
図５に示す電流検出用の電子部品６００の構造は、抵抗体５１０の下部に設けられた電極５２１、５２２を介して図の横方向に電流を流し、抵抗体５１０の上部の５４２と５４３の位置にボンディングされているワイヤ５８１、５８２を介して該抵抗体５１０の両端電圧がセンシングされる。従って、図５にある抵抗器（シャント抵抗）５００の構造は、横長の抵抗体５１０を基板５８０と平行になるように配置して、電流を抵抗体５１０の長手方向に流す横型の構造である。このような横型構造では、基板５８０に２箇所のランド配線パターン５６１、５６２を設ける必要があり、これによって実装面積が広くなる。また、このような横型の抵抗器５００をシャント抵抗として用いる場合、小さな電流の検出には適しているが、例えば２０Ａ以上もあるような、大電流の検出には適していない。大電流の検出には小さな抵抗値の抵抗体が必要となるが、図５の横長の抵抗体５１０と逆に、電流を流す方向の長さを短くするか断面積を大きくする必要がある。従って、このような形状の抵抗体で図５の横型構造を取ることは、電極同士の間隔が狭まって実装が困難になったり、基板に対する占有面積や高さが増大したりして現実的でない。
そこで本発明は、半導体基板の両表面に形成された主電極間に流れる電流を制御する縦型の電力半導体素子と、前記電流を検出するためのシャント抵抗とを有してなる電力半導体装置であって、従来に較べてより大きな電流の制御に適する小型の電力半導体装置を提供することを目的としている。
請求項１に記載の電力半導体装置は、半導体基板の両表面に主電極が形成されてなり、該主電極間に流れる電流を制御する縦型の電力半導体素子と、前記電流を検出するためのシャント抵抗と、前記電力半導体素子および前記シャント抵抗を搭載するための金属でできた台座とを有してなる電力半導体装置であって、前記シャント抵抗が、対向する両表面に端面電極が形成されてなるチップ抵抗であり、前記電力半導体素子と前記チップ抵抗が、それぞれ前記主電極と前記端面電極の一方を互いに分離された別の台座に接合して搭載され、前記チップ抵抗が、前記両表面の端面電極を介して前記台座の搭載面に対して垂直方向に電流を流す、縦型に配置されてなり、前記台座に接合されていない前記電力半導体素子のもう一方の主電極と前記シャント抵抗のもう一方の端面電極とが、ボンディングワイヤによって電気接続されてなり、前記シャント抵抗の両端電圧を検出するためのボンディングによるセンシングワイヤが、アルミニウム（Ａｌ）またはアルミニウム（Ａｌ）合金からなり、該シャント抵抗の一方の端面電極が接合された台座および該シャント抵抗のもう一方の端面電極からそれぞれ引き出されて、リード端子に接続されてなることを特徴としている。
上記電力半導体装置は、半導体基板の両表面に形成された主電極間に流れる電流を制御する縦型の電力半導体素子と、前記電流を検出するためのシャント抵抗と、例えばリードフレームから切り出される金属でできた電力半導体素子およびシャント抵抗を搭載するための台座を有してなる電力半導体装置である。
上記電力半導体装置は、チップ抵抗の対向する両表面に端面電極を形成し、該端面電極の一方を台座に接合して、台座の搭載面に対して垂直方向に電流を流す、縦型の配置としている。従って、上記電力半導体装置は、２個のランド（台座）が必要な基板の搭載面に対して平行方向（横方向）に電流を流す従来のシャント抵抗と異なり、チップ抵抗を搭載するための台座が１個で済むため、シャント抵抗（チップ抵抗）の占有面積を小さくすることができる。
また、上記電力半導体装置は、電力半導体素子とチップ抵抗をそれぞれ互いに分離された別の台座に搭載する構成をとっている。このため、電力半導体素子およびシャント抵抗のそれぞれの台座への搭載が容易であると共に、電力半導体素子およびシャント抵抗で発生する熱をそれぞれの台座へ逃がすことができるため、放熱性も高めることができ、大きな電流の検出に対応することができる。
また、上記電力半導体装置においては、前記台座に接合されていない前記電力半導体素子のもう一方の主電極と前記シャント抵抗のもう一方の電極とが、ボンディングワイヤによって電気接続されてなる構成としている。これによれば、制御する電流の最大値に応じてボンディングワイヤの太さや接続本数を適宜設定するだけで、広範囲の電流に対応可能である。
そして、上記電力半導体装置は、前記シャント抵抗の両端電圧を検出するためのボンディングによるセンシングワイヤが、安価なアルミニウム（Ａｌ）またはアルミニウム（Ａｌ）合金からなり、該シャント抵抗の一方の端面電極が接合された台座および該シャント抵抗のもう一方の端面電極からそれぞれ引き出されて、リード端子に接続されてなる構成としている。これによって、前記電流を検出するためのシャント抵抗の両端電圧を、外部に容易に取り出すことができる。
この場合、請求項２に記載のように、前記シャント抵抗が接合される台座において、前記シャント抵抗の接合部位と前記センシングワイヤのボンディング部位の間に、仕切溝が形成されてなることが好ましい。
これによれば、シャント抵抗の接合部位とセンシングワイヤのボンディング部位とが、上記仕切溝によって分離された状態となる。このため、シャント抵抗の一方の端面電極を台座にはんだで接合する場合において、該はんだのセンシングワイヤのボンディング部位への流れ込みを抑制することができ、該はんだの流れ込みによるボンディング不良を防止することができる。
また、請求項３に記載の電力半導体装置は、半導体基板の両表面に主電極が形成されてなり、該主電極間に流れる電流を制御する縦型の電力半導体素子と、前記電流を検出するためのシャント抵抗と、前記電力半導体素子および前記シャント抵抗を搭載するための金属でできた台座とを有してなる電力半導体装置であって、前記シャント抵抗が、対向する両表面に端面電極が形成されてなるチップ抵抗であり、前記電力半導体素子と前記チップ抵抗が、それぞれ前記主電極と前記端面電極の一方を互いに分離された別の台座に接合して搭載され、前記チップ抵抗が、前記両表面の端面電極を介して前記台座の搭載面に対して垂直方向に電流を流す、縦型に配置されてなり、前記台座に接合されていない前記電力半導体素子のもう一方の主電極と前記シャント抵抗のもう一方の端面電極とが、ボンディングワイヤによって電気接続されてなり、前記シャント抵抗が接合される台座と第１のリード端子とが、一体に形成されてなり、前記シャント抵抗の両端電圧を検出するためのボンディングによるセンシングワイヤが、安価なアルミニウム（Ａｌ）またはアルミニウム（Ａｌ）合金からなり、前記台座に接合されていない前記シャント抵抗のもう一方の端面電極から引き出されて、第２のリード端子に接続されてなることを特徴としている。
これによれば、１本のセンシングワイヤのボンディングで済むため、製造工数と製造コストの低減が可能である。
上記電力半導体装置において、特に制御する電流が大きい場合には、請求項４に記載のように、前記ボンディングワイヤが、複数本、並列に接続されてなる構成とすることが好ましい。
上記複数本のボンディングワイヤを並列に接続する構成とすることで、ボンディングワイヤに加わる荷重と電力が分散されるため、ボンディングワイヤ１本当たりに加わる荷重と電力を小さくすることが可能となる。これによって、例えばシャント抵抗を台座に接続するはんだ等の接合層にクラックが入るダメージを低減することができる。その他にも、電力半導体素子のセルに加わる荷重と電力も分散されるため、セルへのダメージを低減することができる。
また、上記ボンディングワイヤは、請求項５に記載のように、安価なアルミニウム（Ａｌ）またはアルミニウム（Ａｌ）合金からなることが好ましい。
上記電力半導体装置は、請求項６に記載のように、前記チップ抵抗が、合金材料からなり、抵抗値が０．３ｍΩ以上、１ｍΩ以下である構成とすることが好ましい。
該抵抗値を持つチップ抵抗は、１００Ａ程度の大電流を流しても発熱量が小さく、例えば比抵抗が１μΩ・ｃｍ程度の合金材料を用いれば、占有面積が電力半導体素子と同程度の略立方体形状とすることができ、占有面積を増大することなく、大きな電流の検出に対応することができる。
請求項７に記載のように、上記電力半導体装置におけるチップ抵抗の合金材料は、抵抗温度係数が小さい、鉄−クロム（Ｆｅ−Ｃｒ）合金または銅−ニッケル（Ｃｕ−Ｎｉ）合金であることが好ましい。
請求項８に記載のように、上記電力半導体装置におけるチップ抵抗の端面電極は、はんだ接合に適するニッケル（Ｎｉ）めっき層またはニッケル−燐（Ｎｉ−Ｐ）めっき層からなることが好ましい。
以上のようにして、上記電力半導体装置は、半導体基板の両表面に形成された主電極間に流れる電流を制御する縦型の電力半導体素子と、前記電流を検出するためのシャント抵抗とを有してなる電力半導体装置であって、従来に較べてより大きな電流の制御に適する小型の電力半導体装置とすることができる。
従って、上記電力半導体装置は、特に請求項９に記載のように、上記した従来のシャント抵抗では対応できない、前記電流の最大値が、２０Ａ以上である場合に好適である。
上記電力半導体装置においては、電力半導体素子およびシャント抵抗の上面にある主電極および端面電極に、例えば前記ボンディングワイヤやセンシングワイヤが接続される。従って、該ボンディングワイヤやセンシングワイヤを保護するため、上記電力半導体装置は、ゲル封止パッケージやモールド樹脂封止パッケージとすることが望ましい。
特に、請求項１０に記載のように、前記台座の前記電力半導体素子および／または前記シャント抵抗が搭載された面と反対側の面を露出するようにして、前記電力半導体装置が、モールド樹脂で樹脂封止されてなる構成とし、露出された前記台座の面を金属などに接触させることで、高い放熱性を確保することができる。
以上のようにして、上記電力半導体装置は、半導体基板の両表面に形成された主電極間に流れる電流を制御する縦型の電力半導体素子と、前記電流を検出するためのシャント抵抗とを有してなる電力半導体装置であって、従来に較べてより大きな電流の制御に適する小型の電力半導体装置とすることができる。
従って、上記電力半導体装置は、請求項１１に記載のように、小型且つ低いバッテリ電圧で大きな電流の制御が必要となる、車両に搭載されるモータの駆動制御用として好適である。
このようなモータとして、請求項１２に記載のように、電動パワーステアリングまたはスタータのモータがある。例えば電動パワーステアリングのモータの駆動制御用途では、８０〜１００Ａの大電流を制御する必要があるため、電力半導体素子だけでなくシャント抵抗の発熱量も無視できなくなり、０．５〜１ｍΩ程度の極めて小さな低抵値のものが必要になる。上記電力半導体装置は、このような大電流の制御が必要となる電動パワーステアリングのモータの駆動制御用にも対応可能である。
本発明の一例である電力半導体装置１００の斜視図である。 製造バラツキでチップ抵抗４１の抵抗値が設計値からずれたときの補正方法を説明する図で、チップ抵抗４１に流す電流（Ａ）とチップ抵抗４１の両端での検出電圧（ｍＶ）の関係を示した図である。 図１に示した電力半導体装置１００の変形例で、電力半導体装置１１０の斜視図である。 図１に示した電力半導体装置１００の別の変形例で、電力半導体装置１１１の斜視図である。 特許文献１に開示されている電流検出用の電子部品６００の構造を示した図である。
以下、本発明を実施するための形態を、図に基づいて説明する。
図１は、本発明の一例である電力半導体装置１００の斜視図である。
図１に示す電力半導体装置１００は、電力半導体素子３０と、該電力半導体素子３０に流れる電流を検出するためのシャント抵抗４０と、金属でできた電力半導体素子３０およびシャント抵抗４０を搭載するための台座５１，５２とを有してなる電力半導体装置である。
図１の電力半導体装置１００において、電力半導体素子３０およびシャント抵抗４０をそれぞれ搭載している台座５１，５２は、リードフレームから切り出されたもので、図１に示す符号５３ａ〜５３ｃは、同じリードフレームから切り出されたリード端子である。電力半導体素子３０およびシャント抵抗４０は、それぞれ、はんだ６１，６２によって台座５１，５２に接合固定されている。
電力半導体装置１００の構成要素である電力半導体素子３０は、半導体基板３１の両表面に主電極が形成され、該主電極間に流れる電流を制御する縦型の電力半導体素子である。図１の電力半導体素子３０は縦型のパワーＭＯＳトランジスタで、半導体基板３１の裏面側に隠れている下側の主電極は、ドレイン電極であり、上側の保護膜３３の開口部に露出する主電極３２ｂは、ソース電極である。下側の主電極は、半導体基板３１の裏面の全面に形成されており、はんだ６１によって、金属でできた台座５１に電気接続されている。尚、上側の保護膜３３の開口部に露出する電極３２ｃは、パワーＭＯＳトランジスタのゲートに接続する制御電極である。
電力半導体装置１００の構成要素であるシャント抵抗４０は、対向する両表面に端面電極４２ａ，４２ｂが形成されたチップ抵抗４１である。チップ抵抗４１の下側の端面電極４２ａは、はんだ６２によって、金属でできた台座５２に電気接続されている。
このように、電力半導体装置１００の電力半導体素子３０とチップ抵抗４１は、それぞれ主電極と端面電極の一方を接合して、互いに分離された別の台座５１，５２に搭載されている。また、電力半導体装置１００のシャント抵抗４０として機能するチップ抵抗４１は、両表面の端面電極４２ａ，４２ｂを介して台座５２の搭載面に対して垂直方向に電流を流す、縦型に配置されている。
以上のように、図１に示す電力半導体装置１００は、半導体基板３１の両表面に形成された主電極間に流れる電流を制御する縦型の電力半導体素子３０と、前記電流を検出するためのシャント抵抗４０と、例えばリードフレームから切り出される金属でできた電力半導体素子３０およびシャント抵抗４０を搭載するための台座５１，５２を有してなる電力半導体装置である。
上記電力半導体装置１００は、チップ抵抗４１の対向する両表面に端面電極４２ａ，４２ｂを形成し、該端面電極４２ａ，４２ｂの一方をリードフレームから切り出される台座５２に接合して、台座５２の搭載面に対して垂直方向に電流を流す、縦型の配置としている。従って、上記電力半導体装置１００においては、図５に示した２箇所のランド（台座）が必要な基板の搭載面に対して平行方向（横方向）に電流を流す従来のシャント抵抗と異なり、チップ抵抗４１を搭載するための台座５２が１個で済むため、シャント抵抗４０（チップ抵抗４１）の占有面積を小さくすることができる。
また、上記電力半導体装１００は、電力半導体素子３０とチップ抵抗４１をそれぞれ互いに分離された別の台座５１，５２に搭載する構成をとっている。このため、電力半導体素子３０およびシャント抵抗４０のそれぞれの台座５１，５２への搭載が容易であると共に、電力半導体素子３０およびシャント抵抗４０で発生する熱をそれぞれの台座５１，５２へ逃がすことができるため、放熱性も高めることができ、大きな電流の検出に対応することができる。
上記電力半導体装置１００は、チップ抵抗４１が、合金材料からなり、抵抗値が０．３ｍΩ以上、１ｍΩ以下である構成とすることが好ましい。該抵抗値を持つチップ抵抗４１は、１００Ａ程度の大電流を流しても発熱量が小さく、例えば比抵抗が１μΩ・ｃｍ程度の合金材料を用いれば、占有面積が電力半導体素子３０と同程度で、略立方体形状とすることができる。
以上のようにして、図１に示す電力半導体装置１００は、半導体基板３１の両表面に形成された主電極間に流れる電流を制御する縦型の電力半導体素子３０と、前記電流を検出するためのシャント抵抗４０とを有してなる電力半導体装置であって、従来に較べてより大きな電流の制御に適する小型の電力半導体装置とすることができる。
次に、図１に示す電力半導体装置１００の細部について説明する。
上記電力半導体装置１００におけるチップ抵抗４１は、一様な合金材料から切り出して製造する。チップ抵抗４１の合金材料は、抵抗温度係数が小さい、鉄−クロム（Ｆｅ−Ｃｒ）合金、銅−ニッケル（Ｃｕ−Ｎｉ）合金および銅−マンガン−ニッケル（Ｃｕ−Ｍｎ−Ｎｉ）合金のいずれかであることが好ましい。一番望ましい合金材料は、Ｆｅ−Ｃｒ合金（Ｆｅ−２０〜３０ｗｔ％Ｃｒ−４〜５ｗｔ％Ａｌ）である。Ｆｅ−Ｃｒ合金では、広いＣｒの組成範囲で、抵抗温度係数（ＴＣＲ）が０ｐｐｍ／℃となる材料が得られる。次に望ましい合金材料は、Ｃｕ−Ｎｉ合金（Ｃｕ−４２〜４９ｗｔ％Ｎｉ）である。Ｃｕ−４９ｗｔ％Ｎｉ合金およびＣｕ−Ｎｉ４３．５ｗｔ％Ｎｉ合金で、ＴＣＲが約１５ｐｐｍ／℃となる材料が得られる。また、Ｃｕ−４２ｗｔ％Ｎｉ合金で、ＴＣＲが０ｐｐｍ／℃となる材料が得られる。その他、５０〜８５ｗｔ％Ｃｕ−１２〜３０ｗｔ％Ｍｎ−２〜１６ｗｔ％Ｎｉ合金で、ＴＣＲが１ｐｐｍ／℃となる材料が得られる。
比抵抗が１３０μΩ・ｃｍ程度の上記合金材料を用いれば、２．０ｍｍ×２．０ｍｍ×１．５ｍｍ厚の大きさで、０．５ｍΩのチップ抵抗４１を作ることができる。この抵抗値を持つチップ抵抗４１は、例えば８０〜１００Ａの大電流を流す電動パワーステアリングのモータ駆動制御用の電力半導体装置における電流検出のためのシャント抵抗として最適である。
このように、上記電力半導体装置１００のシャント抵抗４０は、図５の横型構造を取るシャント抵抗に較べて、より大きな電流の制御に適している。従って、上記電力半導体装置１００は、図５の従来のシャント抵抗では対応することのできない、前記電流の最大値が、２０Ａ以上である場合に特に好適である。
尚、上記電力半導体装置１００において、大電流に対応するため小さな抵抗値が必要なチップ抵抗４１は、抵抗値の製造バラツキが起き易い。しかしながら、チップ抵抗４１の製造バラツキについて、例えば電動パワーステアリングの駆動制御用の電力半導体装置では、規模の大きいＣＰＵを採用しているため、該ＣＰＵの演算処理で個々に補正することが可能である。
図２は、製造バラツキでチップ抵抗４１の抵抗値が設計値からずれたときの補正方法を説明する図で、チップ抵抗４１に流す電流（Ａ）とチップ抵抗４１の両端での検出電圧（ｍＶ）の関係を示した図である。
チップ抵抗４１の抵抗値は、電流依存性がなく、図２に示すように、電流と検出電圧がリニアな関係になることが望ましい。上記鉄−クロム（Ｆｅ−Ｃｒ）合金、銅−ニッケル（Ｃｕ−Ｎｉ）合金および銅−マンガン−ニッケル（Ｃｕ−Ｍｎ−Ｎｉ）合金等の合金材料を使用すれば、図２に示す電流と検出電圧のリニアな関係が得られる。しかしながら、チップ抵抗４１の抵抗値は小さく、製造バラツキが起き易い。従って、例えば設計値０．５ｍΩに対して製造品の抵抗値が０．６ｍΩであったとすると、電流に対する検出電圧の特性は、それぞれ、一点鎖線で示した直線と実線で示した直線となる。そこで、製造したチップ抵抗４１に対して、電流源から所定の電流（例えば、２０Ａ）を流し、電圧計で得られたチップ抵抗４１の検出電圧（１２ｍＶ）から、期待値（１０ｍＶ）と実測値（１２ｍＶ）の乖離度を示す係数１０ｍＶ（期待値）／１２ｍＶ（実測値）＝０．８３３を得る。従って、製造段階で得られた前記係数を製品使用時の検出電圧に乗じることで、製造バラツキのあるチップ抵抗４１の抵抗値を、個々に補正することができる。尚、前記係数は、例えばモータ駆動制御用のマイコンが有するフラッシュメモリやＥＥＰＲＯＭなどの不揮発性メモリに保存しておく。
以上に示したように、チップ抵抗４１の抵抗値の製造バラツキについては、簡単に補正することができる。しかしながら、抵抗温度係数が大きい合金材料の場合、抵抗値を補正するためには、温度の測定が必要になる。従って、チップ抵抗４１の合金材料としては、上記した抵抗温度係数が小さい、鉄−クロム（Ｆｅ−Ｃｒ）合金、銅−ニッケル（Ｃｕ−Ｎｉ）合金および銅−マンガン−ニッケル（Ｃｕ−Ｍｎ−Ｎｉ）合金といった合金材料が望ましい。
上記電力半導体装置１００におけるチップ抵抗４１の電極４２ａ，４２ｂは、はんだ接合に適するニッケル（Ｎｉ）めっき層またはニッケル−燐（Ｎｉ−Ｐ）めっき層からなることが好ましい。また、チップ抵抗４１は、図１に示すように下側の電極４２ａと台座５２をはんだ６２で接合して電気接続することが好ましいが、導電性接着剤で接合して電気接続するようにしてもよい。
また、図１の電力半導体装置１００においては、電力半導体素子３０の上面にある主電極３２ｂとシャント抵抗４０の上面にある電極４２ｂとが、２本の太いボンディングワイヤ７１によって電気接続されている。このように、搭載面と反対側にある縦型の電力半導体素子３０のもう一方の主電極３２ｂと縦型配置のシャント抵抗４０のもう一方の電極４２ｂとが、ボンディングワイヤ７１によって電気接続されてなる構成とすれば、制御する電流の最大値に応じてボンディングワイヤ７１の太さや接続本数を適宜設定するだけで、広範囲の電流に対応可能である。
従って、特に制御する電流が大きい場合には、ボンディングワイヤ７１が、複数本、並列に接続された構成とすることが好ましい。
上記複数本のボンディングワイヤ７１を並列に接続する構成とすることで、ボンディングワイヤ７１に加わる荷重と電力が分散されるため、ボンディングワイヤ７１の１本当たりに加わる荷重と電力を小さくすることが可能となる。これによって、例えばシャント抵抗４０を台座５２に接続するはんだ６２にクラックが入るダメージを低減することができる。その他にも、電力半導体素子３０のセルに加わる荷重と電力も分散されるため、セルへのダメージを低減することができる。
上記ボンディングワイヤ７１は、安価なアルミニウム（Ａｌ）またはアルミニウム（Ａｌ）合金からなることが好ましい。しかしながらこれに限らず、例えば、金（Ａｕ）ワイヤで接続するようにしてもよい。この場合には、電力半導体素子３０の上面にある主電極３２ｂとシャント抵抗４０の上面にある端面電極４２ｂに、銀（Ａｇ）めっきまたは金（Ａｕ）めっきを施す。
また、図１の電力半導体装置１００においては、シャント抵抗４０の両端電圧を検出するためのボンディングによる２本の細いセンシングワイヤ７２ａ，７２ｂが、シャント抵抗４０の下面の端面電極４２ａが接合された台座５２およびシャント抵抗４０のもう一方の端面電極４２ｂからそれぞれ引き出されて、リード端子５３ｂ、５３ｃに接続されている。このような構成により、電力半導体素子３０に流れる電流を検出するためのシャント抵抗４０の両端電圧を、外部に容易に取り出すことができる。
尚、センシングワイヤ７２ａ，７２ｂについても、安価なアルミニウム（Ａｌ）またはアルミニウム（Ａｌ）合金からなることが好ましい。
図３は、図１に示した電力半導体装置１００の変形例で、電力半導体装置１１０の斜視図である。尚、図３に示す電力半導体装置１１０において、図１に示した電力半導体装置１００と同様の部分については、同じ符号を付した。
図３に示す電力半導体装置１１０では、シャント抵抗４０であるチップ抵抗４１が接合される台座５４において、チップ抵抗４１の接合部位とセンシングワイヤ７２ａのボンディング部位の間に、仕切溝５４ａが形成されている。
これによれば、チップ抵抗４１の接合部位とセンシングワイヤ７２ａのボンディング部位とが、上記仕切溝５４ａによって分離された状態となる。このため、チップ抵抗４１の一方の端面電極４２ａを台座５４にはんだ６２で接合する場合において、該はんだ６２のセンシングワイヤ７２ａのボンディング部位への流れ込みを抑制することができ、該はんだ６２の流れ込みによるボンディング不良を防止することができる。
図４は、図１に示した電力半導体装置１００の別の変形例で、電力半導体装置１１１の斜視図である。
図４の電力半導体装置１１１は、シャント抵抗４０であるチップ抵抗４１が接合される台座５５と第１のリード端子５５ａとが、一体に形成されており、台座５５に接合されていないチップ抵抗４１のもう一方の端面電極４２ｂから、該チップ抵抗４１の両端電圧を検出するためのボンディングによるセンシングワイヤ７２ｂが引き出されて、第２のリード端子５３ｂに接続される構成としている。これによれば、１本のセンシングワイヤ７２ｂのボンディングで済むため、図１と図３の電力半導体装置１００，１１０に較べて、製造工数と製造コストの低減が可能である。
上記電力半導体装置１００，１１０，１１１は、シャント抵抗４０の上面に、ボンディングワイヤ７１やセンシングワイヤ７２ｂが接続される。従って、該ボンディングワイヤ７１やセンシングワイヤ７２ｂを保護するため、ゲル封止パッケージやモールド樹脂封止パッケージとすることが望ましい。
特に、台座５１，５４，５５の電力半導体素子３０および／またはシャント抵抗４０が搭載された面と反対側の面を露出するようにして、上記電力半導体装置１００，１１０，１１１が、モールド樹脂で樹脂封止されてなる構成とし、露出された台座５１，５４，５５の面を金属などに接触させることで、高い放熱性を確保することができる。
以上のようにして、例示した上記電力半導体装置１００，１１０，１１１は、いずれも、半導体基板３１の両表面に形成された主電極間に流れる電流を制御する縦型の電力半導体素子３０と、前記電流を検出するためのシャント抵抗４０とを有してなる電力半導体装置であって、従来に較べてより大きな電流の制御に適する小型の電力半導体装置とすることができる。
従って、上記電力半導体装置は、小型且つ低いバッテリ電圧で大きな電流の制御が必要となる、車両に搭載されるモータの駆動制御用として好適である。このようなモータとして、電動パワーステアリングまたはスタータのモータがある。例えば電動パワーステアリングのモータの駆動制御用途では、前述したように８０〜１００Ａの大電流を制御する必要があるため、電力半導体素子３０だけでなくシャント抵抗４０の発熱量も無視できなくなり、０．５〜１ｍΩ程度の極めて小さな低抵値のものが必要になる。上記電力半導体装置は、このような大電流の制御が必要となる電動パワーステアリングのモータの駆動制御用にも対応可能である。
１００，１１０，１１１ 電力半導体装置
３０ 電力半導体素子
３１ 半導体基板
３２ｂ 主電極
４０ シャント抵抗
４１ チップ抵抗
４２ａ，４２ｂ 端面電極
５１，５２，５４，５５ 台座
６１，６２ はんだ
７１ ボンディングワイヤ
７２ａ，７２ｂ センシングワイヤ

Claims (12)

  1. 半導体基板の両表面に主電極が形成されてなり、該主電極間に流れる電流を制御する縦型の電力半導体素子と、前記電流を検出するためのシャント抵抗と、前記電力半導体素子および前記シャント抵抗を搭載するための金属でできた台座とを有してなる電力半導体装置であって、
    前記シャント抵抗が、対向する両表面に端面電極が形成されてなるチップ抵抗であり、
    前記電力半導体素子と前記チップ抵抗が、それぞれ前記主電極と前記端面電極の一方を互いに分離された別の台座に接合して搭載され、
    前記チップ抵抗が、前記両表面の端面電極を介して前記台座の搭載面に対して垂直方向に電流を流す、縦型に配置されてなり、
    前記台座に接合されていない前記電力半導体素子のもう一方の主電極と前記シャント抵抗のもう一方の端面電極とが、ボンディングワイヤによって電気接続されてなり、
    前記シャント抵抗の両端電圧を検出するためのボンディングによるセンシングワイヤが、アルミニウム（Ａｌ）またはアルミニウム（Ａｌ）合金からなり、該シャント抵抗の一方の端面電極が接合された台座および該シャント抵抗のもう一方の端面電極からそれぞれ引き出されて、リード端子に接続されてなることを特徴とする電力半導体装置。
  2. 前記シャント抵抗が接合される台座において、
    前記シャント抵抗の接合部位と前記センシングワイヤのボンディング部位の間に、仕切溝が形成されてなることを特徴とする請求項１に記載の電力半導体装置。
  3. 半導体基板の両表面に主電極が形成されてなり、該主電極間に流れる電流を制御する縦型の電力半導体素子と、前記電流を検出するためのシャント抵抗と、前記電力半導体素子および前記シャント抵抗を搭載するための金属でできた台座とを有してなる電力半導体装置であって、
    前記シャント抵抗が、対向する両表面に端面電極が形成されてなるチップ抵抗であり、
    前記電力半導体素子と前記チップ抵抗が、それぞれ前記主電極と前記端面電極の一方を互いに分離された別の台座に接合して搭載され、
    前記チップ抵抗が、前記両表面の端面電極を介して前記台座の搭載面に対して垂直方向に電流を流す、縦型に配置されてなり、
    前記台座に接合されていない前記電力半導体素子のもう一方の主電極と前記シャント抵抗のもう一方の端面電極とが、ボンディングワイヤによって電気接続されてなり、
    前記シャント抵抗が接合される台座と第１のリード端子とが、一体に形成されてなり、
    前記シャント抵抗の両端電圧を検出するためのボンディングによるセンシングワイヤが、アルミニウム（Ａｌ）またはアルミニウム（Ａｌ）合金からなり、前記台座に接合されていない前記シャント抵抗のもう一方の端面電極から引き出されて、第２のリード端子に接続されてなることを特徴とする電力半導体装置。
  4. 前記ボンディングワイヤが、複数本、並列に接続されてなることを特徴とする請求項１乃至３のいずれか一項に記載の電力半導体装置。
  5. 前記ボンディングワイヤが、アルミニウム（Ａｌ）またはアルミニウム（Ａｌ）合金からなることを特徴とする請求項１乃至４のいずれか一項に記載の電力半導体装置。
  6. 前記チップ抵抗が、合金材料からなり、抵抗値が０．３ｍΩ以上、１ｍΩ以下であることを特徴とする請求項１乃至５のいずれか一項に記載の電力半導体装置。
  7. 前記合金材料が、鉄−クロム（Ｆｅ−Ｃｒ）合金、銅−ニッケル（Ｃｕ−Ｎｉ）合金および銅−マンガン−ニッケル（Ｃｕ−Ｍｎ−Ｎｉ）合金のいずれかであることを特徴とする請求項６に記載の電力半導体装置。
  8. 前記端面電極が、ニッケル（Ｎｉ）めっき層またはニッケル−燐（Ｎｉ−Ｐ）めっき層からなることを特徴とする請求項１乃至７のいずれか一項に記載の電力半導体装置。
  9. 前記電流の最大値が、２０Ａ以上であることを特徴とする請求項１乃至８のいずれか一項に記載の電力半導体装置。
  10. 前記台座の前記電力半導体素子および／または前記シャント抵抗が搭載された面と反対側の面を露出するようにして、前記電力半導体装置が、モールド樹脂で樹脂封止されてなることを特徴とする請求項１乃至９のいずれか一項に記載の電力半導体装置。
  11. 前記電力半導体装置が、車両に搭載されるモータの駆動制御用であることを特徴とする請求項１乃至１０のいずれか一項に記載の電力半導体装置。
  12. 前記モータが、電動パワーステアリングまたはスタータのモータであることを特徴とする請求項１１に記載の電力半導体装置。
JP2010119603A 2010-05-25 2010-05-25 電力半導体装置 Expired - Fee Related JP5445329B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010119603A JP5445329B2 (ja) 2010-05-25 2010-05-25 電力半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010119603A JP5445329B2 (ja) 2010-05-25 2010-05-25 電力半導体装置

Publications (2)

Publication Number Publication Date
JP2011249475A JP2011249475A (ja) 2011-12-08
JP5445329B2 true JP5445329B2 (ja) 2014-03-19

Family

ID=45414401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010119603A Expired - Fee Related JP5445329B2 (ja) 2010-05-25 2010-05-25 電力半導体装置

Country Status (1)

Country Link
JP (1) JP5445329B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581660B1 (en) * 2012-04-24 2013-11-12 Texas Instruments Incorporated Power transistor partial current sensing for high precision applications
JP6131018B2 (ja) * 2012-10-08 2017-05-17 株式会社デンソー シャント抵抗器およびその実装方法
DE102013010301A1 (de) * 2013-06-19 2014-12-24 Isabellenhütte Heusler Gmbh & Co. Kg Widerstandslegierung, daraus hergestelltes Bauelement und Herstellungsverfahren dafür
JP2016092970A (ja) * 2014-11-05 2016-05-23 三菱電機株式会社 電力変換モジュール
JP2017053015A (ja) * 2015-09-11 2017-03-16 日立金属株式会社 抵抗材料
JP6983527B2 (ja) * 2017-03-30 2021-12-17 Koa株式会社 電流検出用抵抗器
US10978364B2 (en) 2017-06-22 2021-04-13 Mitsubishi Electric Corporation Semiconductor module
JP7099938B2 (ja) * 2018-11-16 2022-07-12 株式会社日立製作所 パワー半導体装置
JP2021168323A (ja) * 2020-04-09 2021-10-21 Koa株式会社 電流検出用抵抗器及び電流検出装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5724555A (en) * 1980-07-22 1982-02-09 Nec Kyushu Ltd Semiconductor device
JPH05217701A (ja) * 1992-02-03 1993-08-27 Mitsubishi Materials Corp チップ抵抗体回路及びその製造方法
JPH06216308A (ja) * 1993-01-14 1994-08-05 Mitsubishi Electric Corp 樹脂封止型半導体装置
JP4127641B2 (ja) * 2001-10-23 2008-07-30 三菱電機株式会社 半導体装置
JP2007180267A (ja) * 2005-12-28 2007-07-12 Sanyo Electric Co Ltd 混成集積回路装置
JP2008256450A (ja) * 2007-04-03 2008-10-23 Denso Corp 電流検出機能付き半導体装置

Also Published As

Publication number Publication date
JP2011249475A (ja) 2011-12-08

Similar Documents

Publication Publication Date Title
JP5445329B2 (ja) 電力半導体装置
JP4499577B2 (ja) 半導体装置
JP4164626B2 (ja) ホ−ル素子を備えた電流検出装置
US8704342B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
US8129228B2 (en) Manufacturing method for integrating a shunt resistor into a semiconductor package
JP6791621B2 (ja) 半導体装置
US10074593B2 (en) Shunt resistor integrated in a connection lug of a semiconductor module and method for determining a current flowing through a load connection of a semiconductor module
TWI670805B (zh) 半導體裝置
US8324721B2 (en) Integrated shunt resistor with external contact in a semiconductor package
JPH065401A (ja) チップ型抵抗素子及び半導体装置
CN114175234A (zh) 半导体装置及电子装置
JP5267021B2 (ja) 半導体装置およびそれを用いたインバータ回路
JP2695736B2 (ja) 樹脂封止型半導体装置及びその抵抗線を備えたリードフレームの製造方法
JP5517988B2 (ja) エンジン始動装置
JP2020013955A (ja) 半導体装置、および、抵抗素子
JP4866143B2 (ja) 電力用半導体装置
US10692801B2 (en) Bond pad and clip configuration for packaged semiconductor device
US20190229044A1 (en) Lead frame with plated lead tips
US10978364B2 (en) Semiconductor module
JP5494165B2 (ja) 過電流検出用複合素子及び過電流検出用複合素子を備えた過電流遮断装置
WO2023248729A1 (ja) 抵抗体の実装構造
JP2014103270A (ja) 半導体モジュール
JP6169984B2 (ja) 熱電モジュール
JP3477002B2 (ja) 半導体装置
EP4302057A1 (en) Power module and method for producing a power module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131209

R151 Written notification of patent or utility model registration

Ref document number: 5445329

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees