JP2008256450A - 電流検出機能付き半導体装置 - Google Patents

電流検出機能付き半導体装置 Download PDF

Info

Publication number
JP2008256450A
JP2008256450A JP2007097472A JP2007097472A JP2008256450A JP 2008256450 A JP2008256450 A JP 2008256450A JP 2007097472 A JP2007097472 A JP 2007097472A JP 2007097472 A JP2007097472 A JP 2007097472A JP 2008256450 A JP2008256450 A JP 2008256450A
Authority
JP
Japan
Prior art keywords
frame
lead frame
semiconductor device
detection function
current detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007097472A
Other languages
English (en)
Inventor
Yukinori Harada
幸徳 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007097472A priority Critical patent/JP2008256450A/ja
Publication of JP2008256450A publication Critical patent/JP2008256450A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】安価かつ簡易な構成で、しかも放熱効果が高い電流検出機能付き半導体装置を提供する。
【解決手段】電流検出機能付き半導体装置１０は、リードフレーム１１を備える。リードフレーム１１は、表面にてチップ１２が搭載されるマウント部１１ａ、裏面にてプリント基板２１のランド部２１ｂに接続されるフレーム電極部１１ｂ、およびフレーム電極部１１ｂとマウント部１１ａとを連結する連結部１１ｃが一体成形されてなる。連結部１１ｃは、同連結部１１ｃを流れる電流によりフレーム電極部１１ｂとマウント部１１ａ間に電位差が生じるように所定の抵抗値に設定される。
【選択図】図２

Description

本発明は、電流検出機能付き半導体装置に関し、特にシャント抵抗を内蔵した電流検出機能付き半導体装置に関する。
この種の電流検出機能付き半導体装置として、例えば下記特許文献１に記載されているように、トランジスタ（半導体チップ）が接合された第１リードフレームと、制御ＩＣが接合された第２リードフレームとがチップ抵抗体（シャント抵抗）を介して接続されたものが知られている。チップ抵抗体は、第１および第２リードフレームと半田付けにより接合され、各接合部は、ワイヤを介して制御ＩＣにそれぞれ接続されている。この特許文献１に記載された電流検出機能付き半導体装置では、トランジスタのオンにより第１リードフレームからチップ抵抗体を通して第２リードフレームに電流が流れる。これにより、チップ抵抗体の各接合部間に電位差が生じ、この電位差に基づいて制御ＩＣにより電流が検出されるようになっている。
特開平５−３１２８４７号公報
しかしながら、上記特許文献１に記載された電流検出機能付き半導体装置では、電流検出機能を有するチップ抵抗体が第１および第２リードフレームとは別部材として構成されている。このため、チップ抵抗体と第１および第２リードフレームとをそれぞれ接合する組み立て作業が必要となり、部材数が増大することと相俟って製造コストが高くなるという問題があった。また、チップ抵抗体で発生した熱は、主として第１および第２リードフレームに伝導されるが、半田付けされた接合部を通してチップ抵抗体とは異なる素材のリードフレームへ伝導されるので、第１および第２リードフレームに熱が伝導され難く、放熱効果が低いという問題もあった。
本発明の課題は、安価かつ簡易な構成で、しかも放熱効果が高い電流検出機能付き半導体装置を提供することにある。
課題を解決するための手段及び発明の効果
上記課題を解決するために、本発明の電流検出機能付き半導体装置は、表面にて半導体チップが搭載されるマウント部、裏面にてプリント基板のランド部に接続されるフレーム電極部、およびこのフレーム電極部と前記マウント部とを連結する連結部が一体成形されたリードフレームを備え、前記連結部は、同連結部を流れる電流により前記フレーム電極部と前記マウント部間に電位差が生じるように所定の抵抗値に設定されていることを特徴とする。この場合、前記リードフレームは、例えば、均一の素材からなり、前記リードフレームのマウント部、フレーム電極部および連結部は、打ち抜き加工により一体成形されてなるものであるとよい。
この電流検出機能付き半導体装置では、一体成形されたリードフレームの連結部がシャント抵抗として機能する。このため、従来技術で用いたようなチップ抵抗体を別途設けなくて済むので、電流を検出するための部材数を低減することができ、またリードフレームとチップ抵抗体とを接合するといった組み立て作業も不要となって、安価かつ簡易に構成することができる。また、マウント部、フレーム電極部および連結部は、一体成形されたものであり、互いに継ぎ目のない状態で連結されている。したがって、連結部により発生した熱は、接合部を介することなくフレーム電極部およびマウント部に伝達されるので、熱伝導率を高く維持することが可能となって、放熱効果を向上させることもできる。
以下、本発明の一実施形態について図面を用いて説明する。図１（ａ）は本発明の電流検出機能付き半導体装置１０の一実施形態の外観を示し、図１（ｂ）はその裏面を示している。この電流検出機能付き半導体装置１０は、図２（ａ）にてその内部構造を示すように、互いに電気的に接続されたリードフレーム１１、半導体チップ（以下、単にチップという）１２およびリード端子１３ａ〜１３ｃを一体的に備え、これらリードフレーム１１、チップ１２およびリード端子１３ａ〜１３ｃが、樹脂１４により封止（モールド）されてなる（図１（ａ）参照）。
リードフレーム１１（フィン）は、チップ１２を外部と電気的に接続するための均一の導電性材料（例えば、銅）からなり、所定の肉厚を有する板状の部材で形成されていて、打ち抜き加工（例えば、トリミング）により、マウント部１１ａ、フレーム電極部１１ｂおよび連結部１１ｃが一体成形されている。
マウント部１１ａは、その上面にてチップ１２を搭載し、その下面にて図３に示すように、プリント基板２１のランド２１ａに半田により接合されていて、チップ１２に生じた熱がランド２１ａを通しプリント基板２１を経て放熱されるようになっている。なお、マウント部１１ａとプリント基板２１間は、ランド２１ａを介して電気的に絶縁されている。
フレーム電極部１１ｂは、その下面にて図３に示すようなプリント基板２１のランド２１ｂに半田により接合されていて、電源（図示省略）からの電流がランド２１ｂを通して供給されるようになっている。
連結部１１ｃは、フレーム電極部１１ｂとマウント部１１ａとを各中間部位で連結している。この連結部１１ｃは、フレーム電極部１１ｂからマウント部１１ａに流れる電流によりフレーム電極部１１ｂとマウント部１１ａ間に電位差が生じるように所定の抵抗値に設定されている。この抵抗値は、連結部１１ｃの幅長や形状、厚みなどを適宜変更することによって所望の値に設定することが可能である（例えば５〜１０ｍΩ）。すなわち、連結部１１ｃは、シャント抵抗として機能する。
チップ１２は、例えば電界効果型トランジスタであり、本実施例では、例えばＮチャンネルＭＯＳＦＥＴを採用している。チップ１２のサブストレートは、マウント部１１ａの表面にダイアタッチ１５（例えば、半田）により通電可能に接合されている。チップ１２のソース電極は、ワイヤボンディングによりワイヤ１６ａを介してリード端子１３ａの上端部に通電可能に接合されている。チップ１２のゲート電極は、ワイヤボンディングによりワイヤ１６ｂを介してリード端子１３ｂの上端部に通電可能に接合されている。また、マウント部１１ａと同電位のチップ１１の所定部位が、ワイヤボンディングによりワイヤ１６ｃを介してリード端子１３ｃに接続されている。図２（ｂ）に、図２（ａ）の構造図に対応した回路図を示す。
リード端子１３ａ，１３ｂは、各基端部にてプリント基板２１の対応するランド（図示省略）にそれぞれ通電可能に接合されている。
次に、上記実施形態の動作について説明する。リード端子１３ｂにゲート電圧が印加されないときは、チップ１２は電流を流さない。一方、リード端子１３ｂにリード端子１３ａに対して正電圧が印加されると、ドレインからソースに向けて電流が流れる（図２（ｂ）参照）。すなわち、電流は、プリント基板２１のランド２１ｂからリードフレーム１１のフレーム電極部１１ｂ、連結部１１ｃおよびマウント部１１ａを経て、ダイアタッチ１５からチップ１１を上向きに流れ、ワイヤ１６ａおよびリード端子１３ａを通してプリント基板２１の所定のランドに流れる。
この場合、リードフレーム１１のフレーム電極部１１ｂから連結部１１ｃを通してマウント部１１ａに電流が流れると、連結部１１ｃの抵抗によってフレーム電極部１１ｂとマウント部１１ａ間に電流の大きさに比例した電位差が生じる。したがって、連結部１１ｃの両端電圧を測定すれば、流れる電流の大きさを検出することができる。検出された電流を利用して、例えば図４に示すように、電流制御回路を構成するようにすれば、チップ１２に流れる電流を制御することができる。
この電流制御回路は、フィードバック制御によりチップ１２に流れる電流を制御するものであり、連結部１１ｃの両端電圧が、電流検出部としての差動増幅器３１にて電流値に変換され、この電流値が制御回路３２に出力される。制御回路３２は、ＭＰＵ３３から入力される例えば負荷としてのランプ３４の明るさを変えるためのＰＷＭ信号に追従させるように、前記電流値に応じてゲート制御信号を生成し、その制御信号に応じた大きさの電圧をチップ１２のゲート（リード端子１３ｂ）に印加する。また、過電流検出回路３５は、例えば差動増幅器３１にて変換された電流値が所定の閾値以上である場合に、制御回路３２に停止信号を出力して、制御回路３２によるチップ１２の電圧印加制御を禁止する。なお、この電流制御回路によれば、差動増幅器３１の出力を利用して、上記とは異なる種々の過電流制御を行うことができ、またＭＰＵ３３から入力されるＰＷＭ信号の波形成形（例えば、正弦波やＳＩＮ波制御）を行うこともできる。
以上の説明からも明らかなように、本実施例では、打ち抜き加工により一体成形されたリードフレーム１１の連結部１１ｃがシャント抵抗として機能する。これにより、従来技術で用いたようなチップ抵抗体を別途設けなくて済むので、電流を検出するための部材数を低減することができ、またリードフレームとチップ抵抗体とを接合するといった組み立て作業も不要となって、安価かつ簡易に構成することができる。また、マウント部１１ａ、フレーム電極部１１ｂおよび連結部１１ｃは、打ち抜き加工により均一の素材が一体成形されたものであり、互いに継ぎ目のない状態で連結されている。したがって、連結部１１ｃにより発生した熱は、均一素材のフレーム電極部１１ｂを通してプリント基板２１のランド２１ｂに伝達され、また均一素材のマウント部１１ａを通してプリント基板２１のランド２１ａに伝達されるので、熱伝導率を高く維持することが可能となって、放熱効果を向上させることもできる。
（第１変形実施形態）
上記実施形態では、連結部１１ｃが、フレーム電極部１１ｂとマウント部１１ａとを各中間部位で連結するように構成したが、これに代えて、例えば図５に示すように、連結部１１ｄが、フレーム電極部１１ｂとマウント部１１ａとを外側部位で連結するように構成してもよい。これによっても、上記実施形態と同様の効果が得られる。なお、その他の構成は上記実施形態と同じであるので、上記実施形態と同じ機能を果たす部分には同一の符号を付して、説明を省略する。以下の変形実施形態についても同様である。
（第２変形実施形態）
また、上記記実施形態等では、連結部１１ｃを短く形成したが、これに代えて、例えば図６に示すように、連結部１１ｅを略つづら折り状に長く形成してもよい。この第２変形実施形態によれば、連結部１１ｅの抵抗値を大きく設定することができる。
（第３変形実施形態）
また、例えば図７にて連結部１１ｃを代表して示すように、連結部１１ｃに切り取り部１１ｃ１を形成するようにすれば、抵抗値の精度をあげることができる。この第３変形実施形態によれば、リードフレームとして規定の連結部が形成されたものだけを用意しておき、必要とされる抵抗値に応じた大きさの切り取り部を形成することで、所望の抵抗値を得ることができ、製造コストをより一層削減することが可能である。
上記記実施形態等では、打ち抜き加工によりリードフレーム１１を一体成形したが、これに限らず、例えばエッチングによりリードフレームを所定の形状に一体成形してもよい。また、均一の板状部材に代えて、例えば異種の材料が積層された複合部材を用いてもよい。
また、上記実施形態では、本発明の電流検出機能付き半導体装置１０を構成するチップ１２としてＮチャンネルＭＯＳＦＥＴを採用したが、ＰチャンネルＭＯＳＦＥＴを採用してもよい。また、ＭＯＳＦＥＴ等の電界効果型トランジスタに限らず、例えばバイポーラトランジスタに代表される能動素子を採用してもよい。
（ａ）は本発明の電流検出機能付き半導体装置の一実施形態を示す外観図。（ｂ）は（ａ）の裏面図。 （ａ）は図１（ａ）の内部構造を示す外観図。（ｂ）は（ａ）の回路図。 図２に示したリードフレームが接合されるプリント基板のランドを示す平面図。 本発明の電流検出機能付き半導体装置を利用した電流制御回路の一例を示す回路図。 本発明の第１変形実施形態に係るリードフレームの連結部を示す平面図。 本発明の第２変形実施形態に係るリードフレームの連結部を示す平面図。 本発明の第３変形実施形態に係るリードフレームの連結部を示す平面図。
符号の説明
１０ 電流検出機能付き半導体装置
１１ リードフレーム
１１ａ マウント部
１１ｂ フレーム電極部
１１ｃ，１１ｄ，１１ｅ 連結部
１１ｃ１ 切り取り部
１２ チップ
１３ａ〜１３ｃ リード端子
１４ 樹脂
１５ ダイアタッチ
１６ａ〜１６ｃ ワイヤ
２１ プリント基板
２１ａ，２１ｂ ランド
３１ 差動増幅器
３２ 制御回路
３３ ＭＰＵ
３４ ランプ
３５ 過電流検出回路

Claims (2)

  1. 表面にて半導体チップが搭載されるマウント部、裏面にてプリント基板のランド部に接続されるフレーム電極部、およびこのフレーム電極部と前記マウント部とを連結する連結部が一体成形されたリードフレームを備え、前記連結部は、同連結部を流れる電流により前記フレーム電極部と前記マウント部間に電位差が生じるように所定の抵抗値に設定されていることを特徴とする電流検出機能付き半導体装置。
  2. 前記リードフレームは、均一の素材からなり、前記リードフレームのマウント部、フレーム電極部および連結部は、打ち抜き加工により一体成形されてなる請求項１に記載の電流検出機能付き半導体装置。
JP2007097472A 2007-04-03 2007-04-03 電流検出機能付き半導体装置 Pending JP2008256450A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007097472A JP2008256450A (ja) 2007-04-03 2007-04-03 電流検出機能付き半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007097472A JP2008256450A (ja) 2007-04-03 2007-04-03 電流検出機能付き半導体装置

Publications (1)

Publication Number Publication Date
JP2008256450A true JP2008256450A (ja) 2008-10-23

Family

ID=39980165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007097472A Pending JP2008256450A (ja) 2007-04-03 2007-04-03 電流検出機能付き半導体装置

Country Status (1)

Country Link
JP (1) JP2008256450A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249475A (ja) * 2010-05-25 2011-12-08 Denso Corp 電力半導体装置
KR20120057001A (ko) * 2010-11-26 2012-06-05 현대모비스 주식회사 차량용 배터리 센서 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249475A (ja) * 2010-05-25 2011-12-08 Denso Corp 電力半導体装置
KR20120057001A (ko) * 2010-11-26 2012-06-05 현대모비스 주식회사 차량용 배터리 센서 및 그 제조방법
KR101691377B1 (ko) 2010-11-26 2016-12-30 현대모비스 주식회사 차량용 배터리 센서 및 그 제조방법

Similar Documents

Publication Publication Date Title
US10041979B2 (en) Method of sensing current flowing in a power module
JP4829690B2 (ja) 半導体装置
JP4973359B2 (ja) 半導体装置
WO2015001727A1 (ja) 半導体装置
JP2020053593A (ja) Ｍｏｓトランジスタ内蔵基板及びこれを用いたスイッチング電源装置
JP4878520B2 (ja) 半導体装置
JP2006222149A (ja) 半導体モジュール
WO2018066420A1 (ja) 半導体装置
US20140210061A1 (en) Chip arrangement and chip package
JP2011199162A (ja) 半導体装置
JP2007329428A (ja) 半導体装置
JP2018063993A (ja) 半導体装置及び半導体モジュール
CN110010578B (zh) 半导体封装
JP5267021B2 (ja) 半導体装置およびそれを用いたインバータ回路
JP6655436B2 (ja) 半導体装置及び半導体装置の製造方法
JP2008218688A (ja) 半導体装置
JP2003250278A (ja) 半導体装置
JP6434274B2 (ja) 半導体装置
WO2021010210A1 (ja) 半導体装置
JP2008256450A (ja) 電流検出機能付き半導体装置
US6781360B1 (en) Jump bar shunt structure for power components
JP2016115834A (ja) 電子回路装置
JP5812974B2 (ja) 半導体装置
JP4695041B2 (ja) 半導体装置
JP2006165322A (ja) 半導体モジュール