JPH05217701A - チップ抵抗体回路及びその製造方法 - Google Patents
チップ抵抗体回路及びその製造方法Info
- Publication number
- JPH05217701A JPH05217701A JP4017536A JP1753692A JPH05217701A JP H05217701 A JPH05217701 A JP H05217701A JP 4017536 A JP4017536 A JP 4017536A JP 1753692 A JP1753692 A JP 1753692A JP H05217701 A JPH05217701 A JP H05217701A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- chip resistor
- circuit
- face
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Details Of Resistors (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】 （修正有）
【目的】本発明は、チップ抵抗体を備えた電気的回路お
よびその回路の製造方法に関し、従来と比べ実装密度を
向上させる。 【構成】回路基板上に形成された第１および第２の導体
パターン１２，１４と、導電膜が形成された両端面のう
ちの一方の端面が第１の導体パターン１２に接するよう
に配置されて該第１の導体パターン１２に接続されたチ
ップ抵抗体１０と、該チップ抵抗体１０の両端面１０
ａ，１０ｂのうちの他方の端面１０ｂと第２の導体パタ
ーン１４とを接続するボンディングワイヤ３０とを備え
た。
よびその回路の製造方法に関し、従来と比べ実装密度を
向上させる。 【構成】回路基板上に形成された第１および第２の導体
パターン１２，１４と、導電膜が形成された両端面のう
ちの一方の端面が第１の導体パターン１２に接するよう
に配置されて該第１の導体パターン１２に接続されたチ
ップ抵抗体１０と、該チップ抵抗体１０の両端面１０
ａ，１０ｂのうちの他方の端面１０ｂと第２の導体パタ
ーン１４とを接続するボンディングワイヤ３０とを備え
た。
Description
【０００１】
【産業上の利用分野】本発明は、チップ抵抗体を備えた
電気的回路およびその回路の製造方法に関する。
電気的回路およびその回路の製造方法に関する。
【０００２】
【従来の技術】従来より、例えば混成集積回路等を構成
するために、半導体チップや他の回路部品とともに抵抗
体が回路基板上に実装される場合がある。図４，図５
は、従来から用いられている、抵抗体の実装方法の説明
図（各図（Ａ））およびその等価回路図（各図（Ｂ））
である。
するために、半導体チップや他の回路部品とともに抵抗
体が回路基板上に実装される場合がある。図４，図５
は、従来から用いられている、抵抗体の実装方法の説明
図（各図（Ａ））およびその等価回路図（各図（Ｂ））
である。
【０００３】図４では、両端面に導電膜が形成されたチ
ップ抵抗体１０が第１の導体パターン１２と第２の導体
パターン１４との双方に跨るように配置され、一方の端
面１０ａが第１の導体パターン１２に、他方の端面１０
ｂが第２の導体パターン１４に半田接続されている。ま
た図５では第１の導体パターン１２と第２の導体パター
ン１４とに跨るように厚膜抵抗体が形成されている。
ップ抵抗体１０が第１の導体パターン１２と第２の導体
パターン１４との双方に跨るように配置され、一方の端
面１０ａが第１の導体パターン１２に、他方の端面１０
ｂが第２の導体パターン１４に半田接続されている。ま
た図５では第１の導体パターン１２と第２の導体パター
ン１４とに跨るように厚膜抵抗体が形成されている。
【０００４】
【発明が解決しようとする課題】従来は、例えば図４，
図５に示すようにして抵抗体が実装されるが、 （１）抵抗体を実装するに必要となる面積が広く実装密
度をあげることができない。 （２）図４（Ａ），図５（Ａ）に示すような抵抗体の実
装方法を採用すると、それぞれ図４（Ｂ），図５（Ｂ）
に示すような等価回路となり高周波特性に劣る。 （３）特に図５（Ａ）に示す方法では、第１および第２
の導体パターン１２，１４の間を横切るような第３の導
体パターン１６の存在を許容できず、回路パターンの設
計上不都合である。 という問題がある。
図５に示すようにして抵抗体が実装されるが、 （１）抵抗体を実装するに必要となる面積が広く実装密
度をあげることができない。 （２）図４（Ａ），図５（Ａ）に示すような抵抗体の実
装方法を採用すると、それぞれ図４（Ｂ），図５（Ｂ）
に示すような等価回路となり高周波特性に劣る。 （３）特に図５（Ａ）に示す方法では、第１および第２
の導体パターン１２，１４の間を横切るような第３の導
体パターン１６の存在を許容できず、回路パターンの設
計上不都合である。 という問題がある。
【０００５】本発明は、上記各種問題に鑑み、実装密度
を向上させるとともに配線の自由度を向上させたチップ
抵抗体回路およびその製造方法を提供することを目的と
する。
を向上させるとともに配線の自由度を向上させたチップ
抵抗体回路およびその製造方法を提供することを目的と
する。
【０００６】
【課題を解決するための手段】上記目的を達成する本発
明のチップ抵抗体回路は、 （１）回路基板上に形成された第１および第２の導体パ
ターン （２）導電膜が形成された両端面のうちの一方の端面が
第１の導体パターンに接するように配置されて該第１の
導体パターンに接続されたチップ抵抗体 （３）該チップ抵抗体の両端面のうちの他方の端面と第
２の導体パターンとを接続するボンディングワイヤ を備えたことを特徴とするものである。
明のチップ抵抗体回路は、 （１）回路基板上に形成された第１および第２の導体パ
ターン （２）導電膜が形成された両端面のうちの一方の端面が
第１の導体パターンに接するように配置されて該第１の
導体パターンに接続されたチップ抵抗体 （３）該チップ抵抗体の両端面のうちの他方の端面と第
２の導体パターンとを接続するボンディングワイヤ を備えたことを特徴とするものである。
【０００７】また、本発明のチップ抵抗体回路の製造方
法は、 （１）チップ抵抗体材料の両端面に導電膜を形成するこ
とにより抵抗体を形成するステップ （２）該チップ抵抗体を、その両端面のうちの一方の端
面が回路基板上に形成された第１の導体パターンに接す
るように配置して該第１の導体パターンに接続するステ
ップ （３）チップ抵抗体の両端面のうちの他方の端面と回路
基板上に形成された第２の導体パターンとをワイヤボン
ディングにより接続するステップ により達成される。
法は、 （１）チップ抵抗体材料の両端面に導電膜を形成するこ
とにより抵抗体を形成するステップ （２）該チップ抵抗体を、その両端面のうちの一方の端
面が回路基板上に形成された第１の導体パターンに接す
るように配置して該第１の導体パターンに接続するステ
ップ （３）チップ抵抗体の両端面のうちの他方の端面と回路
基板上に形成された第２の導体パターンとをワイヤボン
ディングにより接続するステップ により達成される。
【０００８】
【作用】本発明は、チップ抵抗体を回路基板上に立てた
状態に実装するものであるため、実装面積が狭くて済
み、したがって実装密度を向上させることができる。ま
たチップ抵抗体の一方の端面全面が第１の導体パターン
に接触して接続されるためチップ抵抗体が第１の導体パ
ターンに強固に固定され、実装の信頼性が向上する。ま
た、チップ抵抗体の他の端面は、ワイヤボンディングに
より第２の導体パターンと接続されるため、例えば第２
の導体パターンが第１の導体パターンから離れた位置に
形成されていても接続することができ、また第１の導体
パターンと第２のパターンとの間に第３の導体パターン
が存在していても何ら差し支えがなく、したがって配線
の自由度が大幅に向上する。さらに高周波特性の改善も
図られる。
状態に実装するものであるため、実装面積が狭くて済
み、したがって実装密度を向上させることができる。ま
たチップ抵抗体の一方の端面全面が第１の導体パターン
に接触して接続されるためチップ抵抗体が第１の導体パ
ターンに強固に固定され、実装の信頼性が向上する。ま
た、チップ抵抗体の他の端面は、ワイヤボンディングに
より第２の導体パターンと接続されるため、例えば第２
の導体パターンが第１の導体パターンから離れた位置に
形成されていても接続することができ、また第１の導体
パターンと第２のパターンとの間に第３の導体パターン
が存在していても何ら差し支えがなく、したがって配線
の自由度が大幅に向上する。さらに高周波特性の改善も
図られる。
【０００９】
【実施例】図１は、本発明のチップ抵抗体回路の一実施
例の、チップ抵抗体の近傍を表わした斜視図（Ａ）、及
びその等価回路図（Ｂ）である。両端面１０ａ，１０ｂ
に導電性塗料膜が形成されたチップ抵抗体１０の、一方
の端面１０ａに導電性接着剤が塗布されその端面１０ａ
が第１の導体パターン１２に接続される。このようにチ
ップ抵抗体の端面１０ａの全面が第１の導体パターン１
２に接着されることとなり第１の導体パターン１２に強
固に接続され、実装の信頼性が向上する。また、この場
合、チップ抵抗体１０はいわば縦に立てられた状態で実
装されることになり実装密度を向上させることができる
こととなる。次にこのチップ抵抗体１０の他方の端面１
０ｂと第２の導体パターン１４がボンディングワイヤ３
０で接続される。
例の、チップ抵抗体の近傍を表わした斜視図（Ａ）、及
びその等価回路図（Ｂ）である。両端面１０ａ，１０ｂ
に導電性塗料膜が形成されたチップ抵抗体１０の、一方
の端面１０ａに導電性接着剤が塗布されその端面１０ａ
が第１の導体パターン１２に接続される。このようにチ
ップ抵抗体の端面１０ａの全面が第１の導体パターン１
２に接着されることとなり第１の導体パターン１２に強
固に接続され、実装の信頼性が向上する。また、この場
合、チップ抵抗体１０はいわば縦に立てられた状態で実
装されることになり実装密度を向上させることができる
こととなる。次にこのチップ抵抗体１０の他方の端面１
０ｂと第２の導体パターン１４がボンディングワイヤ３
０で接続される。
【００１０】このように、チップ抵抗体１０の端面１０
ｂと第２の導体パターン１４はワイヤボンディングする
ものであるため、第２の導体パターン１４が第１の導体
パターン１２から離れていても接続することができ、そ
れら第１および第２の導体パターン１２，１４の間に第
３の導体パターン１６を形成することもでき、したがっ
て配線の自由度が大幅に向上する。さらに、このチップ
抵抗体１０の実装方法ではその等価回路は図４（Ｂ）に
示すような回路となり、従来と比べ高周波特性が向上す
る。
ｂと第２の導体パターン１４はワイヤボンディングする
ものであるため、第２の導体パターン１４が第１の導体
パターン１２から離れていても接続することができ、そ
れら第１および第２の導体パターン１２，１４の間に第
３の導体パターン１６を形成することもでき、したがっ
て配線の自由度が大幅に向上する。さらに、このチップ
抵抗体１０の実装方法ではその等価回路は図４（Ｂ）に
示すような回路となり、従来と比べ高周波特性が向上す
る。
【００１１】このように、本発明ではチップ抵抗体が立
てられた状態に実装されるものであるため、チップ抵抗
体の形状も自由度が大きく、例えば図２に示すような円
柱状のチップ抵抗体を実装することもできる。また本発
明では種々の構造のチップ抵抗体を用いることができ、
通常のチップ抵抗体のほか、例えば図３に示すように円
柱形状のアルミナチップ５１に抵抗体膜５２を塗布し、
その両端に導電性塗料膜５３を形成したチップ抵抗体５
０を用いることもできる。
てられた状態に実装されるものであるため、チップ抵抗
体の形状も自由度が大きく、例えば図２に示すような円
柱状のチップ抵抗体を実装することもできる。また本発
明では種々の構造のチップ抵抗体を用いることができ、
通常のチップ抵抗体のほか、例えば図３に示すように円
柱形状のアルミナチップ５１に抵抗体膜５２を塗布し、
その両端に導電性塗料膜５３を形成したチップ抵抗体５
０を用いることもできる。
【００１２】次に本発明者らによるチップ抵抗体回路の
試作について説明する。 （１）２ｍｍ角の炭化珪素固体の両端面にディップ法に
より導電塗料膜を形成した。 （２）一方、アルミナ基板に金の厚膜導体で３ｍｍ角の
パッドと、ワイヤーボンディング接続用導体パターンを
形成した。 （３）炭化珪素で形成したチップの片面を、上記パッド
へ導電性接着材により取り付けた。 （４）取り付けたチップの上端面から２５φＡｕワイヤ
で接続用導体パターンへボンディング配線を行なった。
試作について説明する。 （１）２ｍｍ角の炭化珪素固体の両端面にディップ法に
より導電塗料膜を形成した。 （２）一方、アルミナ基板に金の厚膜導体で３ｍｍ角の
パッドと、ワイヤーボンディング接続用導体パターンを
形成した。 （３）炭化珪素で形成したチップの片面を、上記パッド
へ導電性接着材により取り付けた。 （４）取り付けたチップの上端面から２５φＡｕワイヤ
で接続用導体パターンへボンディング配線を行なった。
【００１３】以上により試作に係るチップ抵抗体回路が
完成し、その製造過程及び製造後の回路に支障のないこ
とが確認された。
完成し、その製造過程及び製造後の回路に支障のないこ
とが確認された。
【００１４】
【発明の効果】以上説明したように、本発明のチップ抵
抗体回路および製造方法は、チップ抵抗体を立てて一方
の端面を第１の導体パターンに接続し、他方の上端面と
第２の導体パターンをワイヤボンディングにより接続す
るものであるため、 （１）実装面積が狭くて済み、実装密度の向上が図られ
る （２）実装の信頼性が向上する （３）配線の自由度が増す （４）高周波特性が良い という種々の優れた効果を得ることができる。
抗体回路および製造方法は、チップ抵抗体を立てて一方
の端面を第１の導体パターンに接続し、他方の上端面と
第２の導体パターンをワイヤボンディングにより接続す
るものであるため、 （１）実装面積が狭くて済み、実装密度の向上が図られ
る （２）実装の信頼性が向上する （３）配線の自由度が増す （４）高周波特性が良い という種々の優れた効果を得ることができる。
【図１】本発明のチップ抵抗体回路の一実施例の、チッ
プ抵抗体の近傍を表わした斜視図（Ａ）、及びその等価
回路図（Ｂ）である。
プ抵抗体の近傍を表わした斜視図（Ａ）、及びその等価
回路図（Ｂ）である。
【図２】チップ抵抗体の一例である。
【図３】チップ抵抗体の製造方法の一例である。
【図４】従来の、抵抗体の実装方法の説明図（Ａ）およ
びその等価回路図（Ｂ）である。
びその等価回路図（Ｂ）である。
【図５】従来の、抵抗体の実装方法の説明図（Ａ）およ
びその等価回路図（Ｂ）である。
びその等価回路図（Ｂ）である。
１０，４０，５０ チップ抵抗体 １０ａ，１０ｂ 端面 １２ 第１の導体パターン １４ 第２の導体パターン １６ 第３の導体パターン １８ 導電性接着剤 ３０ ボンディングワイヤ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷所 博明 埼玉県秩父郡横瀬町大字横瀬2270番地 三 菱マテリアル株式会社セラミックス研究所 内 (72)発明者 古屋田 栄 埼玉県秩父郡横瀬町大字横瀬2270番地 三 菱マテリアル株式会社セラミックス研究所 内
Claims (2)
- 【請求項１】 回路基板上に形成された第１および第２
の導体パターンと、導電膜が形成された両端面のうちの
一方の端面が前記第１の導体パターンに接するように配
置されて該第１の導体パターンに接続されたチップ抵抗
体と、該チップ抵抗体の前記両端面のうちの他方の端面
と前記第２の導体パターンとを接続するボンディングワ
イヤとを備えたことを特徴とするチップ抵抗体回路。 - 【請求項２】 チップ抵抗体材料の両端面に導電膜を形
成することによりチップ抵抗体を形成し、 該チップ抵抗体を、前記両端面のうちの一方の端面が回
路基板上に形成された第１の導体パターンに接するよう
に配置して該第１の導体パターンに接続し、 前記チップ抵抗体の前記両端面のうちの他方の端面と回
路基板上に形成された第２の導体パターンとをワイヤボ
ンディングにより接続することを特徴とするチップ抵抗
体回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4017536A JPH05217701A (ja) | 1992-02-03 | 1992-02-03 | チップ抵抗体回路及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4017536A JPH05217701A (ja) | 1992-02-03 | 1992-02-03 | チップ抵抗体回路及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05217701A true JPH05217701A (ja) | 1993-08-27 |
Family
ID=11946644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4017536A Withdrawn JPH05217701A (ja) | 1992-02-03 | 1992-02-03 | チップ抵抗体回路及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05217701A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011249475A (ja) * | 2010-05-25 | 2011-12-08 | Denso Corp | 電力半導体装置 |
-
1992
- 1992-02-03 JP JP4017536A patent/JPH05217701A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011249475A (ja) * | 2010-05-25 | 2011-12-08 | Denso Corp | 電力半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62216259A (ja) | 混成集積回路の製造方法および構造 | |
| JPH05121644A (ja) | 電子回路デバイス | |
| JP3247544B2 (ja) | 半導体装置 | |
| JPH05217701A (ja) | チップ抵抗体回路及びその製造方法 | |
| JPH0617239U (ja) | ハイブリッドｉｃ用集合基板 | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63284831A (ja) | 混成集積回路の製造方法 | |
| JPH10303227A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2595803B2 (ja) | 混成集積回路装置 | |
| JPS6130286Y2 (ja) | ||
| JPH04144162A (ja) | 半導体装置 | |
| JP2600898B2 (ja) | 薄型パッケージ装置 | |
| KR950003904B1 (ko) | 반도체 패키지 | |
| JP2883458B2 (ja) | 混成集積回路用配線板の製造方法 | |
| JP2743524B2 (ja) | 混成集積回路装置 | |
| JPH0396243A (ja) | 半導体集積回路装置 | |
| JPH0297042A (ja) | 電子部品搭載用基板 | |
| JPH03110768A (ja) | 配線パターン接続用チップ | |
| JP2846987B2 (ja) | 高周波用半導体装置 | |
| JPH05291487A (ja) | 半導体リードフレーム | |
| JPH08222688A (ja) | 混成集積回路装置 | |
| JPH04216653A (ja) | 半導体集積回路用パッケージおよびその実装方法 | |
| JPH10178044A (ja) | 半導体装置およびその製造方法 | |
| JPH0653345A (ja) | 低融点ガラス封止型パッケージ | |
| JPH065731A (ja) | セラミックパッケージ及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |