JPH065731A - セラミックパッケージ及び半導体装置 - Google Patents
セラミックパッケージ及び半導体装置Info
- Publication number
- JPH065731A JPH065731A JP18624792A JP18624792A JPH065731A JP H065731 A JPH065731 A JP H065731A JP 18624792 A JP18624792 A JP 18624792A JP 18624792 A JP18624792 A JP 18624792A JP H065731 A JPH065731 A JP H065731A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- ceramic
- conductor pattern
- semiconductor chip
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ファインピッチの導体パターンを有するセラ
ミックパッケージを低コストで製造することができ、す
ぐれた特性を有する半導体装置として提供すること。 【構成】 セラミック基板１０の片面上に該セラミック
基板に搭載する半導体チップ３０と電気的に接続する導
体パターン１２が薄膜形成され、前記セラミック基板１
０の片面上まで引き出された前記導体パターン１２の端
部に、パッケージを実装するための接続用のリード１６
が接続されたことを特徴とする。
ミックパッケージを低コストで製造することができ、す
ぐれた特性を有する半導体装置として提供すること。 【構成】 セラミック基板１０の片面上に該セラミック
基板に搭載する半導体チップ３０と電気的に接続する導
体パターン１２が薄膜形成され、前記セラミック基板１
０の片面上まで引き出された前記導体パターン１２の端
部に、パッケージを実装するための接続用のリード１６
が接続されたことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明はセラミックパッケージ及
び半導体装置に関する。
び半導体装置に関する。
【０００２】
【従来の技術】半導体装置に用いるセラミックパッケー
ジではセラミック基板に対して外部接続用のリードピン
を直立させて設けたPGA タイプのセラミックパッケージ
が多用されている。これら従来のセラミックパッケージ
ではセラミック基板中に層状に配線パターンを形成し、
ビア等を用いて所要の配線パターンとリードとを電気的
に接続している。これら配線パターンを形成するにあた
っては、グリーンシートに導体パターンをスクリーン印
刷等で形成し、積層して焼成するいわゆる厚膜パターン
形成によっている。この厚膜パターン形成による場合は
配線パターンをさほど微細に形成することができず、し
たがって配線パターンを複数層に設けて多ピン化を図っ
ている。
ジではセラミック基板に対して外部接続用のリードピン
を直立させて設けたPGA タイプのセラミックパッケージ
が多用されている。これら従来のセラミックパッケージ
ではセラミック基板中に層状に配線パターンを形成し、
ビア等を用いて所要の配線パターンとリードとを電気的
に接続している。これら配線パターンを形成するにあた
っては、グリーンシートに導体パターンをスクリーン印
刷等で形成し、積層して焼成するいわゆる厚膜パターン
形成によっている。この厚膜パターン形成による場合は
配線パターンをさほど微細に形成することができず、し
たがって配線パターンを複数層に設けて多ピン化を図っ
ている。
【０００３】
【発明が解決しようとする課題】ところで、最近ではセ
ラミック基板を用いたパッケージにおいても薄膜技術を
適用することによってきわめて微細な配線パターンを有
する製品が提供されるようになっている。この薄膜技術
を利用する方法はセラミック基板を焼成した後、基板表
面を研磨して平坦面にし、基板表面に導体薄膜を形成し
て導体パターンを形成するものである。この方法による
とリードピッチが0.1mm 程度のきわめて微細な配線パタ
ーンを形成することが可能である。
ラミック基板を用いたパッケージにおいても薄膜技術を
適用することによってきわめて微細な配線パターンを有
する製品が提供されるようになっている。この薄膜技術
を利用する方法はセラミック基板を焼成した後、基板表
面を研磨して平坦面にし、基板表面に導体薄膜を形成し
て導体パターンを形成するものである。この方法による
とリードピッチが0.1mm 程度のきわめて微細な配線パタ
ーンを形成することが可能である。
【０００４】しかしながら、従来の薄膜パターン形成に
よるセラミックパッケージはPGA タイプのセラミックパ
ッケージと同様に、セラミック基板上で半導体チップを
搭載する面とは反対側の面にリードピンを立設してろう
付けするよう構成している。そのため、セラミック基板
の両面を研磨し、それぞれの面に薄膜パターン形成によ
って所要の導体パターンを形成するようにしている。こ
のため、従来の薄膜パターン形成によるセラミックパッ
ケージは製造コストがかかって高価なものになるという
問題点があった。そこで、本発明は上記問題点を解消す
べくなされたものであり、その目的とするところは、薄
膜形成によって多ピン化に好適に対応することができ、
製造が容易にできるセラミックパッケージを提供するに
ある。
よるセラミックパッケージはPGA タイプのセラミックパ
ッケージと同様に、セラミック基板上で半導体チップを
搭載する面とは反対側の面にリードピンを立設してろう
付けするよう構成している。そのため、セラミック基板
の両面を研磨し、それぞれの面に薄膜パターン形成によ
って所要の導体パターンを形成するようにしている。こ
のため、従来の薄膜パターン形成によるセラミックパッ
ケージは製造コストがかかって高価なものになるという
問題点があった。そこで、本発明は上記問題点を解消す
べくなされたものであり、その目的とするところは、薄
膜形成によって多ピン化に好適に対応することができ、
製造が容易にできるセラミックパッケージを提供するに
ある。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、セラミック基板
の片面上に該セラミック基板に搭載する半導体チップと
電気的に接続する導体パターンが薄膜形成され、前記セ
ラミック基板の片面上の端縁部まで引き出された前記導
体パターンの端部に、パッケージを実装するための接続
用のリードが接続されたことを特徴とし、また、前記セ
ラミック基板の前記片面とは反対側の面上にチップコン
デンサー等の回路部品または放熱フィン等の部品が搭載
されたことを特徴とする。また、半導体装置において、
前記セラミックパッケージのセラミック基板に半導体チ
ップが搭載され、半導体チップと前記導体パターンとが
ワイヤボンディング等によって電気的に接続され、セラ
ミック基板の前記導体パターンが形成された基板面にキ
ャップを接合して前記半導体チップが気密に封止された
ことを特徴とする。
するため次の構成を備える。すなわち、セラミック基板
の片面上に該セラミック基板に搭載する半導体チップと
電気的に接続する導体パターンが薄膜形成され、前記セ
ラミック基板の片面上の端縁部まで引き出された前記導
体パターンの端部に、パッケージを実装するための接続
用のリードが接続されたことを特徴とし、また、前記セ
ラミック基板の前記片面とは反対側の面上にチップコン
デンサー等の回路部品または放熱フィン等の部品が搭載
されたことを特徴とする。また、半導体装置において、
前記セラミックパッケージのセラミック基板に半導体チ
ップが搭載され、半導体チップと前記導体パターンとが
ワイヤボンディング等によって電気的に接続され、セラ
ミック基板の前記導体パターンが形成された基板面にキ
ャップを接合して前記半導体チップが気密に封止された
ことを特徴とする。
【０００６】
【作用】セラミック基板の片面上に薄膜パターン形成に
よって導体パターンが形成され、該導体パターンに外部
接続用のリードが接合される。半導体チップはセラミッ
ク基板に搭載するとともに、前記導体パターンと半導体
チップとをワイヤボンディングあるいはＴＡＢテープ等
を用いて電気的に接続する。半導体チップの上方からキ
ャップをかぶせセラミック基板にキャップを接合して半
導体チップを気密に封止する。
よって導体パターンが形成され、該導体パターンに外部
接続用のリードが接合される。半導体チップはセラミッ
ク基板に搭載するとともに、前記導体パターンと半導体
チップとをワイヤボンディングあるいはＴＡＢテープ等
を用いて電気的に接続する。半導体チップの上方からキ
ャップをかぶせセラミック基板にキャップを接合して半
導体チップを気密に封止する。
【０００７】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図１は本発明に係るセラミック
パッケージおよびセラミックパッケージに半導体チップ
を搭載してキャップで封止する様子を示す説明図であ
る。同図で１０はパッケージ本体を構成するセラミック
基板で、半導体チップ３０を搭載する面に導体パターン
１２を形成している。図２は半導体チップを搭載する前
のセラミック基板１０の平面図を示すが、図のようにセ
ラミック基板１０の中央部に半導体チップ３０をダイ付
けするためのダイアタッチ部１４を設け、このダイアタ
ッチ部１４の外周囲からセラミック基板１０の端縁部１
１に向けて導体パターン１２を形成する。
づいて詳細に説明する。図１は本発明に係るセラミック
パッケージおよびセラミックパッケージに半導体チップ
を搭載してキャップで封止する様子を示す説明図であ
る。同図で１０はパッケージ本体を構成するセラミック
基板で、半導体チップ３０を搭載する面に導体パターン
１２を形成している。図２は半導体チップを搭載する前
のセラミック基板１０の平面図を示すが、図のようにセ
ラミック基板１０の中央部に半導体チップ３０をダイ付
けするためのダイアタッチ部１４を設け、このダイアタ
ッチ部１４の外周囲からセラミック基板１０の端縁部１
１に向けて導体パターン１２を形成する。
【０００８】導体パターン１２のダイアタッチ部１４に
面する一端部はダイアタッチ部１４に搭載する半導体チ
ップとワイヤボンディングあるいはＴＡＢテープ等によ
って電気的に接続するボンディング部となる。また、導
体パターン１２のセラミック基板１０の端縁部１１まで
引き出した他端部は、実装基板に実装するためのリード
１６を接合する接合部となる。リード１６はたとえばろ
う付けによって導体パターン１２に接続する。実施例で
は、図１に示すようにリード１６を導体パターン１２と
平行にして外方に延出させている。リード１６のろう付
け端はろう付けの際にメニスカスによって確実にリード
がろう付けできるよう曲げ成形した。
面する一端部はダイアタッチ部１４に搭載する半導体チ
ップとワイヤボンディングあるいはＴＡＢテープ等によ
って電気的に接続するボンディング部となる。また、導
体パターン１２のセラミック基板１０の端縁部１１まで
引き出した他端部は、実装基板に実装するためのリード
１６を接合する接合部となる。リード１６はたとえばろ
う付けによって導体パターン１２に接続する。実施例で
は、図１に示すようにリード１６を導体パターン１２と
平行にして外方に延出させている。リード１６のろう付
け端はろう付けの際にメニスカスによって確実にリード
がろう付けできるよう曲げ成形した。
【０００９】上記のセラミック基板１０の片面に形成す
る導体パターン１２は、セラミック基板１０を焼成した
後、導体パターン１２を形成する基板面を研磨し、研磨
面上に導体薄膜を形成した後、導体薄膜をエッチングし
て薄膜パターンを形成する。導体パターン１２は導体薄
膜をエッチングして形成するから、従来の厚膜法による
場合にくらべてはるかに微細パターンで形成することが
できる。また、この薄膜パターン形成による場合は、セ
ラミック体を焼成した後にパターン形成するから、高精
度の寸法精度を得ることができる。従来の厚膜法の場合
は、グリーンシートを焼成する際にセラミック体が収縮
するため十分な寸法精度が得られない。
る導体パターン１２は、セラミック基板１０を焼成した
後、導体パターン１２を形成する基板面を研磨し、研磨
面上に導体薄膜を形成した後、導体薄膜をエッチングし
て薄膜パターンを形成する。導体パターン１２は導体薄
膜をエッチングして形成するから、従来の厚膜法による
場合にくらべてはるかに微細パターンで形成することが
できる。また、この薄膜パターン形成による場合は、セ
ラミック体を焼成した後にパターン形成するから、高精
度の寸法精度を得ることができる。従来の厚膜法の場合
は、グリーンシートを焼成する際にセラミック体が収縮
するため十分な寸法精度が得られない。
【００１０】セラミック基板１０については基板の片面
に上記の導体パターン１２を形成する他、セラミック基
板１０中に接地層１８、電源層２０等を形成することも
可能である。接地層１８、電源層２０あるいは層間を接
続するビア等は従来の厚膜法によって形成する。また、
実施例ではセラミック基板１０の半導体チップ３０を搭
載する面の反対側の面に回路部品としてチップコンデン
サー２２を搭載可能とした。このような回路部品との接
続用の配線パターンはそれほど精度のよい微細パターン
で形成する必要がないから、従来の厚膜法によって容易
に形成することができる。また、実施例ではセラミック
基板１０の半導体チップ３０を搭載する面の反対側の面
に放熱用として放熱フィン２４を取り付けた。これによ
ってセラミックパッケージの放熱性を好適に高めること
ができる。
に上記の導体パターン１２を形成する他、セラミック基
板１０中に接地層１８、電源層２０等を形成することも
可能である。接地層１８、電源層２０あるいは層間を接
続するビア等は従来の厚膜法によって形成する。また、
実施例ではセラミック基板１０の半導体チップ３０を搭
載する面の反対側の面に回路部品としてチップコンデン
サー２２を搭載可能とした。このような回路部品との接
続用の配線パターンはそれほど精度のよい微細パターン
で形成する必要がないから、従来の厚膜法によって容易
に形成することができる。また、実施例ではセラミック
基板１０の半導体チップ３０を搭載する面の反対側の面
に放熱用として放熱フィン２４を取り付けた。これによ
ってセラミックパッケージの放熱性を好適に高めること
ができる。
【００１１】上記セラミックパッケージに半導体チップ
を搭載する場合は、図１に示すようにダイアタッチ部１
４に半導体チップ３０を接合した後、半導体チップ３０
と導体パターン１２のボンディング部とをワイヤボンデ
ィング法あるいはＴＡＢテープを用いる方法によって接
続し、キャップ３２を半導体チップ３０の上方からかぶ
せて半導体チップ３０を封止する。セラミック基板１０
の上面は平坦面に形成しているから半導体チップ３０を
ダイアタッチ部１４に接合すると半導体チップ３０の厚
み分だけ突出する。したがって、前記キャップ３２は半
導体チップ３０がキャップ３２内に収納できるよう外周
縁に突縁を設けた皿状に形成する。
を搭載する場合は、図１に示すようにダイアタッチ部１
４に半導体チップ３０を接合した後、半導体チップ３０
と導体パターン１２のボンディング部とをワイヤボンデ
ィング法あるいはＴＡＢテープを用いる方法によって接
続し、キャップ３２を半導体チップ３０の上方からかぶ
せて半導体チップ３０を封止する。セラミック基板１０
の上面は平坦面に形成しているから半導体チップ３０を
ダイアタッチ部１４に接合すると半導体チップ３０の厚
み分だけ突出する。したがって、前記キャップ３２は半
導体チップ３０がキャップ３２内に収納できるよう外周
縁に突縁を設けた皿状に形成する。
【００１２】キャップ３２はセラミックあるいは金属等
とくにその材質は限定されない。セラミックキャップを
使用する場合は、たとえば突縁３２ａの端面に低融点ガ
ラス３４を塗布し、セラミック基板１０の上面にじかに
ガラス溶着して取り付ける。キャップ３２はセラミック
基板１０の導体パターン１２にじかに接合して取り付け
られる。キャップ３２によってセラミック基板１０を覆
うことによって導体パターン１２や半導体チップ３０等
が保護され、これによってパッケージの信頼性を向上さ
せることができる。キャップ３２はしたがってある程度
セラミック基板１０の基板面を広く覆うように設計する
のがよい。なお、金属キャップを用いる場合は、電気的
絶縁性を有する接着剤等を用いてキャップ封止する。
とくにその材質は限定されない。セラミックキャップを
使用する場合は、たとえば突縁３２ａの端面に低融点ガ
ラス３４を塗布し、セラミック基板１０の上面にじかに
ガラス溶着して取り付ける。キャップ３２はセラミック
基板１０の導体パターン１２にじかに接合して取り付け
られる。キャップ３２によってセラミック基板１０を覆
うことによって導体パターン１２や半導体チップ３０等
が保護され、これによってパッケージの信頼性を向上さ
せることができる。キャップ３２はしたがってある程度
セラミック基板１０の基板面を広く覆うように設計する
のがよい。なお、金属キャップを用いる場合は、電気的
絶縁性を有する接着剤等を用いてキャップ封止する。
【００１３】本実施例のセラミックパッケージは、上記
のようにセラミック基板の片面のみに薄膜形成するよう
にしたことにより、従来製品にくらべてセラミック基板
の研磨および導体パターンの形成が容易にでき、容易に
ファインピッチの製品を得ることができる。また、導体
パターンを一層内に設けたことによって、配線を引き回
すことによる高周波信号に対するロスを少なくし、パッ
ケージの高周波特性を改善することができる。また、薄
膜形成法によることから導体パターンを高精度の寸法精
度で形成することができ、リードを接続することも確実
にでき、多数本のリードを接続することも容易に可能に
なって多ピン化に効果的に対応することが可能になる。
また、導体パターンをセラミック基板の片面のみに設け
たことによって他方の面に回路部品や放熱フィンを取り
付けることが可能になり、パッケージの機能を容易に改
善でき多用途に使用できる等の効果がある。
のようにセラミック基板の片面のみに薄膜形成するよう
にしたことにより、従来製品にくらべてセラミック基板
の研磨および導体パターンの形成が容易にでき、容易に
ファインピッチの製品を得ることができる。また、導体
パターンを一層内に設けたことによって、配線を引き回
すことによる高周波信号に対するロスを少なくし、パッ
ケージの高周波特性を改善することができる。また、薄
膜形成法によることから導体パターンを高精度の寸法精
度で形成することができ、リードを接続することも確実
にでき、多数本のリードを接続することも容易に可能に
なって多ピン化に効果的に対応することが可能になる。
また、導体パターンをセラミック基板の片面のみに設け
たことによって他方の面に回路部品や放熱フィンを取り
付けることが可能になり、パッケージの機能を容易に改
善でき多用途に使用できる等の効果がある。
【００１４】
【発明の効果】本発明に係るセラミックパッケージ及び
半導体装置によれば、ファインピッチの導体パターンを
有するセラミックパッケージを低コストで製造すること
ができ、すぐれた特性を有する半導体装置として容易に
提供することが可能になる。また、放熱フィン等を取り
付けることも容易にでき、パッケージの機能を向上させ
ることができる等の著効を奏する。
半導体装置によれば、ファインピッチの導体パターンを
有するセラミックパッケージを低コストで製造すること
ができ、すぐれた特性を有する半導体装置として容易に
提供することが可能になる。また、放熱フィン等を取り
付けることも容易にでき、パッケージの機能を向上させ
ることができる等の著効を奏する。
【図１】セラミックパッケージの実施例およびセラミッ
クパッケージに半導体チップを搭載した状態の説明図を
示す。
クパッケージに半導体チップを搭載した状態の説明図を
示す。
【図２】セラミックパッケージのセラミック基板の構成
を示す説明図である。
を示す説明図である。
１０ セラミック基板 １２ 導体パターン １４ ダイアタッチ部 １６ リード １８ 接地層 ２０ 電源層 ２２ チップコンデンサー ２４ 放熱フィン ３０ 半導体チップ ３２ キャップ ３４ 低融点ガラス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飯島 隆廣 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内
Claims (3)
- 【請求項１】 セラミック基板の片面上に該セラミック
基板に搭載する半導体チップと電気的に接続する導体パ
ターンが薄膜形成され、 前記セラミック基板の片面上の端縁部まで引き出された
前記導体パターンの端部に、パッケージを実装するため
の接続用のリードが接続されたことを特徴とするセラミ
ックパッケージ。 - 【請求項２】 セラミック基板の前記片面とは反対側の
面上にチップコンデンサー等の回路部品または放熱フィ
ン等の部品が搭載されたことを特徴とする請求項１記載
のセラミックパッケージ。 - 【請求項３】 請求項１または２記載のセラミックパッ
ケージのセラミック基板に半導体チップが搭載され、 半導体チップと前記導体パターンとがワイヤボンディン
グ等によって電気的に接続され、 セラミック基板の前記導体パターンが形成された基板面
にキャップを接合して前記半導体チップが気密に封止さ
れたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18624792A JPH065731A (ja) | 1992-06-20 | 1992-06-20 | セラミックパッケージ及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18624792A JPH065731A (ja) | 1992-06-20 | 1992-06-20 | セラミックパッケージ及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065731A true JPH065731A (ja) | 1994-01-14 |
Family
ID=16184930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18624792A Pending JPH065731A (ja) | 1992-06-20 | 1992-06-20 | セラミックパッケージ及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065731A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010016196A (ja) * | 2008-07-03 | 2010-01-21 | Ngk Spark Plug Co Ltd | 高周波パッケージ |
-
1992
- 1992-06-20 JP JP18624792A patent/JPH065731A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010016196A (ja) * | 2008-07-03 | 2010-01-21 | Ngk Spark Plug Co Ltd | 高周波パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5661089A (en) | Method for making a semiconductor chip package with enhanced thermal conductivity | |
| EP1143514A2 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
| JPH10200012A (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
| JPH11177027A (ja) | 集積回路半導体チップ及び誘導性コイルを含む片面パッケージ並びにその製造方法 | |
| JP2938344B2 (ja) | 半導体装置 | |
| JP2925722B2 (ja) | ハーメチックシール型電気回路装置 | |
| JPH065731A (ja) | セラミックパッケージ及び半導体装置 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| US5581123A (en) | Semiconductor device and its manufacturing method | |
| JP2600898B2 (ja) | 薄型パッケージ装置 | |
| JP3523445B2 (ja) | 配線基板 | |
| JP2541494B2 (ja) | 半導体装置 | |
| JP2712461B2 (ja) | 半導体装置の容器 | |
| JP2883458B2 (ja) | 混成集積回路用配線板の製造方法 | |
| JP3187291B2 (ja) | 半導体素子収納用パッケージ | |
| JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| KR100525452B1 (ko) | 반도체 패키지와 상기 반도체 패키지가 장착되는인쇄회로기판 | |
| JPH09298218A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0519975Y2 (ja) | ||
| JPH0391257A (ja) | 半導体パッケージ | |
| JPH0878473A (ja) | 半導体装置 | |
| JPH0629347A (ja) | Ｔａｂパッケージ及びその製造方法 | |
| JPH04359464A (ja) | 半導体装置 |