DE10350160A1 - Sperrschicht-Feldeffekttransistor mit hoher Druckbruchspannung und Verfahren zur Herstellung eines Sperrschicht-Feldeffektransistors - Google Patents

Sperrschicht-Feldeffekttransistor mit hoher Druckbruchspannung und Verfahren zur Herstellung eines Sperrschicht-Feldeffektransistors Download PDF

Info

Publication number
DE10350160A1
DE10350160A1 DE2003150160 DE10350160A DE10350160A1 DE 10350160 A1 DE10350160 A1 DE 10350160A1 DE 2003150160 DE2003150160 DE 2003150160 DE 10350160 A DE10350160 A DE 10350160A DE 10350160 A1 DE10350160 A1 DE 10350160A1
Authority
DE
Germany
Prior art keywords
semiconductor region
effect transistor
field effect
doping
junction field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2003150160
Other languages
English (en)
Other versions
DE10350160B4 (de
Inventor
Rudolf Dr. Elpelt
Peter Dr.-Ing. Friedrichs
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2003150160 priority Critical patent/DE10350160B4/de
Publication of DE10350160A1 publication Critical patent/DE10350160A1/de
Application granted granted Critical
Publication of DE10350160B4 publication Critical patent/DE10350160B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Ein vertikaler Sperrschicht-Feldeffekttransistor ist in Siliziumkarbid ausgeführt. Ein p-dotiertes Inselgebiet (3) trennt ein erstes, als Driftzone wirksames n-dotiertes Halbleitergebiet (21), in dem ein vertikaler Abschnitt eines zwischen einer Sourcestruktur (5) und einer Drainstruktur (4) ausgebildeten Strompfads (IP) geführt ist, von einem zweiten n-dotierten Halbleitergebiet (22), in dessen Bereich der Strompfad (IP) in einem horizontalen Abschnitt geführt und durch ein Potential an einer Gatestruktur (6) steuerbar ist. Das Inselgebiet (3) schirmt die an das zweite Halbleitergebiet (22) anschließende Sourcestruktur (5) gegen die dem ersten Halbleitergebiet (21) unterliegende Drainstruktur (4) ab. Durch eine zwischen dem Inselgebiet (3) und der Drainstruktur (4) vorgesehene Stromverteilerschicht (23) mit einer gegenüber der restlichen Driftzone erhöhten n-Dotierung wird der Strom im Strompfad (IP) gleichmäßig über nahezu den gesamten Querschnitt des ersten Halbleitergebiets (21) verteilt und dadurch der Durchgangswiderstand R¶DS¶(on) des Sperrschicht-Feldeffekttransistors wesentlich verringert.

Description

  • Die Erfindung bezieht sich auf einen Sperrschicht-Feldeffekttransistor mit einem ersten Halbleitergebiet mit einer Grunddotierung von einem ersten Leitffähigkeitstyp, einem an das erste Halbleitergebiet abschnittsweise anschließenden zweiten Halbleitergebiet mit einer Kanaldotierung vom ersten Leitfähigkeitstyp, einem abschnittsweise zwischen den beiden Halbleitergebieten ausgebildeten Inselgebiet, einer an das erste Halbleitergebiet anschließenden und dem zweiten Halbleitergebiet gegenüberliegenden Drainstruktur, einer an das zweite Halbleitergebiet anschließenden und durch das Inselgebiet von der Drainstruktur abgeschirmten Sourcestruktur und einer einen Strompfad zwischen der Drainstruktur und der Sourcestruktur im Bereich des zweiten Halbleitergebiets steuernden Gatestruktur. Die Erfindung betrifft ferner ein Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors.
  • Sperrschicht-Feldeffekttransistoren (im Folgenden auch JFET, junction field effect transistor) mit hoher Durchbruchspannung bzw. maximal zulässiger Sperrspannung werden etwa in der Leistungsschalttechnik zum Anschalten elektrischer Verbraucher an elektrische Versorgungsnetze eingesetzt. Bei Verwendung herkömmlicher, auf Silizium basierenden Sperrschicht-Feldeffekttransistoren in Anwendungen, die eine hohe Sperrspannungsfestigkeit des Bauteils erfordern, sind die sich ergebenden Durchlassverluste durch einen vergleichsweise hohen Einschaltwiderstand des Silizium-Sperrschicht-Feldeffekttransistors von Nachteil. Für diesen Anwendungsfall lassen sich Sperrschicht-Feldeffekttransistoren aus einem Material mit hoher flächenspezifischer Spannungsfestigkeit dagegen mit einem vergleichsweise geringen Einschaltwiderstand RDS(on) realisieren. Ein solches Material ist etwa Siliziumkarbid SiC.
  • Ein vertikaler SiC-Sperrschicht-Feldeffekttransistor, wie er in der 1 dargestellt ist, ist ähnlich etwa in der WO 97/23911 (Stephani et al.) beschrieben.
  • Ein Strompfad IP zwischen einer Drainstruktur 4 und einer Sourcestruktur 5 des Sperrschicht-Feldeffekttransistors wird im leitenden Zustand des Sperrschicht-Feldeffekttransistors in einem innerhalb eines zweiten Halbleitergebiets 22 ausgebildeten Kanalbereich über ein Potential an einer Gatestruktur 6 gesteuert. Im sperrenden Zustand fällt die Sperrspannung über eine durch ein erstes Halbleitergebiet 21 ausgebildete Driftzone ab.
  • Im Einzelnen ist das erste Halbleitergebiet 21 auf einem stark n-dotierten Halbleitersubstrat 1, das funktional eine Drainzone 42 ausbildet, als eine Schicht aus einem Halbleitermaterial mit einer schwachen Grunddotierung vom n-Leitfähigkeitstyp vorgesehen. Auf einer dem ersten Halbleitergebiet 21 gegenüberliegenden Oberfläche des Halbleitersubstrats 1 ist ganzflächig ein metallisierter Drainanschluss 41 aufgebracht, der zusammen mit der Drainzone 42 die Drainstruktur 4 formt.
  • Das erste Halbleitergebiet 21 schließt im Bereich einer Kanalöffnung 210 an das zweite Halbleitergebiet 22 an. Das zweite Halbleitergebiet 22 trägt eine schwache Kanaldotierung, die entsprechend der Grunddotierung vom n-Leitfähigkeitstyp ist. Außerhalb des Bereichs der Kanalöffnung 210 werden die beiden Halbleitergebiete durch ein stark p-dotiertes Inselgebiet 3, das in Form von zwei Teilgebieten 31, 32 die Kanalöffnung 210 umfängt, voneinander getrennt. Gegenüber der Kanalöffnung 210 wird das zweite Halbleitergebiet 22 durch ein stark p-dotiertes Gategebiet 62 abgeschlossen. Die Projektion des Gategebiets 62 reicht über den Bereich der Kanalöffnung 210 hinaus und bildet einen Überlappungsbereich mit den Teilgebieten 31, 32 des Inselgebiets 3. An einander gegenüberliegenden Stirnenden des durch das zweite Halbleitergebiet 22 gebildeten Kanalbereichs sind stark n-dotierte Sourcekontaktgebiete 52 ausgebildet, in deren Bereich der gesteuerte Strompfad IP mündet. Die Sourcekontaktgebiete 52 bilden zusammen mit an die Sourcekontaktgebiete 52 anschließenden metallisierten Sourceanschlüssen 51 die Sourcestrukturen 5. Das Gategebiet 62 bildet zusammen mit einem an das Gategebiet 62 anschließenden metallisierten Gateanschluss 61 die Gatestruktur 6.
  • Im an die Drainzone 42 anschließenden Bereich des ersten Halbleitergebiets 21 ist eine Feldstoppschicht 24 mit einer gegenüber der Grunddotierung erhöhten n-Dotierung vorgesehen.
  • Im Betrieb des Sperrschicht-Feldeffekttransistors bilden sich an den pn-Übergängen Raumladungszonen, die sich in Abhängigkeit der angelegten Spannung vorwiegend in die vergleichsweise niedrig dotierten ersten und zweiten Halbleitergebiete 21, 22 ausdehnen und im Kanalbereich 22 einen Querschnitt eines leitfähigen Kanals für den Strompfad IP modulieren.
  • In der DE 101 45 765 A1 (Elpelt et al.) ist ein SiC-Sperrschicht-Feldeffekttransistor mit einem hoch dotierten Abschnitt im Kanalbereich beschrieben. Der hoch dotierte Abschnitt verringert den Einfluss fertigungsbedingter Toleranzen auf die elektrischen Eigenschaften des Sperrschicht-Feldeffekttransistors.
  • Bei einem SiC-Sperrschicht-Feldeffekttransistor entsprechend der DE 101 47 696 A1 (Elpelt et al.) wird dessen Überlastfähigkeit durch einen zum ersten Strompfad parallelen zweiten Strompfad erhöht, der unabhängig vom ersten Strompfad steuerbar ist und im Gegensatz zum ersten Strompfad nicht durch einen horizontalen Kanalbereich geführt ist.
  • Der Durchlasswiderstand RDS(on) der beschriebenen Sperrschicht-Feldeffekttransistoren wird im Wesentlichen durch die Dotierung und die Geometrie der Driftzone bestimmt. Dabei sind die Dotierung und eine Mindestdicke der Driftzone durch die gewünschte Sperrspannung und der Querschnitt der Driftzone durch die gewünschten Bauteilabmessungen vorgegeben.
    •
  • Der Erfindung liegt daher die Aufgabe zugrunde, einen Sperrschicht-Feldeffekttransistor zur Verfügung zu stellen, dessen Durchlasswiderstand RDS(on) bei vergleichbarer maximaler Sperrspannung gegenüber herkömmlichen Sperrschicht-Feldeffekttransistoren reduziert ist. Ferner wird von der Aufgabe ein Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors umfasst.
  • Diese Aufgabe wird bei einem Sperrschicht-Feldeffekttransistor der eingangs genannten Art durch die im kennzeichnenden Teil des Patentanspruchs 1 genannten Merkmale gelöst. Ein die Aufgabe lösendes Verfahren ist im Patentanspruch 16 angegeben. Vorteilhafte Weiterbildungen ergeben sich aus den jeweiligen Unteransprüchen.
  • Der erfindungsgemäße Sperrschicht-Feldeffekttransistor weist zunächst entsprechend einem vertikalen Sperrschicht-Feldeffekttransistor herkömmlicher Art ein erstes Halbleitergebiet mit einer Grunddotierung von einem ersten Leitfähigkeitstyp und ein an das erste Halbleitergebiet abschnittsweise anschließendes zweites Halbleitergebiet mit einer Kanaldotierung vom ersten Leitfähigkeitstyp auf. Zwischen den beiden Halbleitergebieten ist abschnittsweise ein Inselgebiet angeordnet. An das erste Halbleitergebiet schließt dem zweiten Halbleitergebiet gegenüberliegend eine Drainstruktur an. An das zweite Halbleitergebiet schließt eine durch das Inselgebiet von der Drainstruktur abgeschirmte Sourcestruktur und eine einen Strompfad zwischen der Drainstruktur und der Sourcestruktur im Bereich des zweiten Halbleitergebiets steuernde Gatestruktur an.
  • Der Erfindung liegt in einem ersten Schritt die Erkenntnis zugrunde, dass der Durchgangswiderstand RDS(on) eines solchen Sperrschicht-Feldeffekttransistors nicht nur von einer Grunddotierung, einer Schichtdicke und einer Querschnittsfläche einer Driftzone, sondern auch von einer Stromverteilung innerhalb der Driftzone abhängig ist. In einem zweiten Schritt wird festgestellt, dass in einem herkömmlichen vertikalen Sperrschicht-Feldeffekttransistor der Durchlassstrom im Bereich der Kanalöffnung gebündelt wird, so dass sich in einem Stromkegel K unterhalb der Kanalöffnung eine wesentlich höhere Stromdichte einstellt als unterhalb von Abschnitten des Inselgebiets, die fern der Kanalöffnung liegen. Die stark ungleichmäßige Stromdichteverteilung entspricht einer Verringerung einer effektiven Querschnittsfläche der Driftzone und hat einen höheren Durchlasswiderstand RDS(on) zur Folge, als er durch die gesamte tatsächliche Querschnittsfläche möglich wäre.
  • Ein erfindungsgemäßer Sperrschicht-Feldeffekttransistor der eingangs genannten Art weist daher unterhalb des Inselgebiets bzw. von Teilgebieten des Inselgebiets eine Stromverteilerschicht auf, die einen Ladungsträgerfluss im Bereich der Driftzone aufspreizt. Dadurch stellt sich über einen weiten Bereich der Querschnittsfläche der Driftzone eine vergleichsweise gleichmäßige Stromdichteverteilung ein. Der Durchlasswiderstand RDS(on) wird in einer Größenordnung von mehreren 10 Prozent reduziert.
  • Die Stromverteilerschicht ist dabei mindestens abschnittsweise zwischen dem Inselgebiet und der Drainstruktur als Gebiet mit einer gegenüber der Grunddotierung der Driftzone bzw. des ersten Halbleitergebiets erhöhten Dotierung vom selben Leitfähigkeitstyp der Grunddotierung ausgebildet. Durch die höhere Leitfähigkeit im Bereich der Stromverteilerschicht werden Ladungsträger entlang der Stromverteilerschicht in horizontaler Richtung auf die gesamte Querschnittsfläche des ersten Halbleitergebiets verteilt, bevor sie in die eigentliche Driftzone eintreten. Die durchschnittliche Länge des Strompfads wird durch einen horizontalen Abschnitt in der Stromverteilerschicht geringfügig erhöht. Eine damit einhergehende Vergrößerung des Durchlasswiderstands wird aber durch die gleichmäßigere Stromverteilung in der Driftzone überkompensiert. In bevorzugter Weise erstreckt sich die Stromverteilerschicht unterhalb des gesamten Inselgebiets, um eine möglichst gleichmäßige Stromdichteverteilung zu erzielen.
  • Die Stromverteilerschicht wird möglichst in großer Nähe und mit geringem Abstand zum Inselgebiet vorgesehen, um in einem möglichst großen Abschnitt des ersten Halbleitergebiets eine gleichmäßige Stromdichteverteilung zu erreichen. In bevorzugter Weise schließt die Stromverteilerschicht unmittelbar an das Inselgebiet an.
  • Nach einer besonders bevorzugten Ausführungsform des erfindungsgemäßen Sperrschicht-Feldeffekttransistors umfasst das Inselgebiet mindestens zwei Teilgebiete, die eine Kanalöffnung im ersten Halbleitergebiet umfangen. Im Bereich der Kanalöffnung schließt dabei das erste Halbleitergebiet an das zweite Halbleitergebiet an. In bevorzugter Weise weist der Bereich der Kanalöffnung im ersten Halbleitergebiet eine gegenüber der Grunddotierung erhöhte zweite Dotierung vom Leitfähigkeitstyp der Grunddotierung auf.
  • Besonders bevorzugt weisen die Kanalöffnung und die Stromverteilerschicht die selbe Dotierung auf und die zweite Dotierung ist gleich der ersten Dotierung. Dabei wird im allgemeinen unter Dotierung die Konzentration eines Dotierstoffs im die Dotierung tragenden Halbleitermaterial bzw. eine Nettokonzentration eines dominierenden Leitfähigkeitstyps verstanden. In diesem Fall können der Bereich der Kanalöffnung und die Stromverteilerschicht in vorteilhafter Weise in einem Zug aus einer epitaktischen Abscheidung mit in-situ-Dotierung hervorgehen.
  • Die Erfindung bezieht sich in vorteilhafter Weise auf einen vertikalen Sperrschicht-Feldeffekttransistor, bei dem die Drainstruktur, das erste Halbleitergebiet und das zweite Halbleitergebiet in aufeinander folgenden Schichten übereinander angeordnet sind. Das Inselgebiet ist in Abschnitten zwischen dem ersten und dem zweiten Halbleitergebiet in der Schicht des ersten Halbleitergebiets eingelagert.
  • Bevorzugt ist dabei das Inselgebiet ein weiteres Halbleitergebiet mit einer starken bzw. hohen Dotierung von einem dem ersten Leitfähigkeitstyp entgegen gesetzten zweiten Leitfähigkeitstyp und ist aus einer Implantation eines geeigneten Dotierstoffs in das erste Halbleitergebiet hervorgegangen.
  • Der erfindungsgemäße Sperrschicht-Feldeffekttransistor weist bevorzugt einen Aufbau mit sich wiederholenden einander identischen Zellenstrukturen auf. Dabei kann jede Zellenstruktur streifenförmig ausgebildet sein, wobei die Zellenstruktur sich entlang einer Flächenachse wiederholt. Alternativ dazu ist die Zellenstruktur rechteckig, quadratisch oder wabenartig und wiederholt sich entlang beider Flächenachsen. Bevorzugt ist die Zellenstruktur des erfindungsgemäßen Sperrschicht-Feldeffekttransistors streifenförmig, da dann durch die Stromverteilerschicht ein großer Teil der gesamten Querschnittsfläche des Sperrschicht-Feldeffekttransistors für den Ladungsträgertransport aktivierbar ist.
  • Die Gatestruktur liegt bevorzugt am zweiten Halbleitergebiet dem Bereich der Kanalöffnung gegenüber, wobei sich eine Projektion der Gatestruktur auf die Teilgebiete mit diesen überlappt.
  • Ferner bezieht sich die Erfindung in vorteilhafter Weise auf einen Sperrschicht-Feldeffekttransistor mit einem, im Bereich des zweiten Halbleitergebiets zum Schichtaufbau horizontal verlaufenden Strompfad.
  • Die Vorzüge des erfindungsgemäßen Sperrschicht-Feldeffekttransistors kommen insbesondere bei Sperrschicht-Feldeffekttransistoren zu tragen, deren Halbleitergebiete in einem Halbleitermaterial mit einer Durchbruchfeldstärke von mindestens 106 V/cm ausgeführt sind, wie etwa Galliumnitrid GaN, Indiumnitrid InN oder Siliziumkarbid SiC.
  • Bevorzugt sind die Halbleitergebiete in Siliziumcarbid ausgeführt, da in diesem Fall in vorteilhafter Weise eine bereits ausgereifte Fertigungsumgebung für SiC-Bauteile wie SiC-Schottky-Dioden zur Verfügung steht.
  • Die Dotierung der Stromverteilerschicht wird durch eine Feldstärkeüberhöhung im Sperrbetrieb im Bereich eines Übergangs zwischen dem Inselgebiet und der Stromverteilerschicht beschränkt. Andererseits ist die Dotierung groß genug zu wählen, um eine deutliche Wirkung bezüglich der Stromdichteverteilung zu erzielen. Bevorzugt übersteigt mindestens die erste Dotierung der Stromverteilerschicht und/oder, für den Fall einer Dotierung des Bereichs der Kanalöffnung, auch die zweite Dotierung die Grunddotierung um einen Faktor 2 bis 20.
  • In besonders vorteilhafter Weise übersteigt die erste bzw. zweite Dotierung die Grunddotierung um einen Faktor 5 bis 10. Für diesen Bereich zeigen Simulationen eine vergleichsweise deutliche Reduzierung des Durchlasswiderstands ohne Einbußen bezüglich der Sperreigenschaften des Sperrschicht-Feldeffekttransistors.
  • Ebenso beeinflusst eine hohe Dicke der Stromverteilerschicht bei gleicher Gesamtdicke des ersten Halbleitergebiets die Sperreigenschaften negativ. Ein erster bevorzugter Bereich für die Dicke der Stromverteilerschicht ergibt sich zwischen 100 Nanometern und 2 Mikrometer.
  • In besonders vorteilhafter Weise beträgt die Dicke der Stromverteilerschicht zwischen 300 Nanometer und 500 Nanometer.
  • Der erfindungsgemäße Sperrschicht-Feldeffekttransistor lässt sich sowohl als n-Kanal-Sperrschicht-Feldeffekttransistor als auch als p-Kanal-Sperrschicht-Feldeffekttransistor, jeweils sowohl selbstleitend als auch selbstsperrend ausführen. Ebenso lassen sich weitere auf einem Sperrschicht-Feldeffekttransistor basierende übliche Ausbildungen, etwa so genannte Drain-Up-Bauformen oder IGBTs (insulated gate bipolar transistor) aus dem erfindungsgemäßen Sperrschicht-Feldeffekttransistor ableiten.
  • Im Zuge eines erfindungsgemäßen Verfahrens zur Herstellung des erfindungsgemäßen Sperrschicht-Feldeffekttransistors wird in zunächst bekannter Weise auf ein Halbleitersubstrat eine erste epitaktische Schicht aufgewachsen. In die erste epitaktische Schicht wird von einer dem Halbleitersubstrat gegenüberliegenden Oberfläche der ersten epitaktischen Schicht aus das Inselgebiet implantiert. Dabei bilden nicht implantierte Abschnitte der ersten epitaktischen Schicht das erste Halbleitergebiet einschließlich einer Kanalöffnung zwischen den Teilgebieten des Inselgebiets aus. Auf der ersten epitaktischen Schicht wird eine zweite epitaktische Schicht aufgewachsen und in der zweiten epitaktischen Schicht das zweite Halbleitergebiet ausgebildet.
  • Erfindungsgemäß wird dabei die erste epitaktische Schicht in mehreren Teilschritten aufgewachsen. In einem ersten Teilschritt wächst ein erster Abschnitt der ersten epitaktischen Schicht mit der Grunddotierung bis zu einer Unterkante der Stromverteilerschicht auf. In einem zweiten Teilschritt wächst ein zweiter Abschnitt der ersten epitaktischen Schicht mit der gegenüber der Grunddotierung erhöhten ersten Dotierung bis mindestens zur Oberkante der Stromverteilerschicht auf. Der zweite Abschnitt der ersten epitaktischen Schicht bildet dabei die Stromverteilerschicht aus.
  • Nach einer ersten bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird der zweite Abschnitt der ersten epitaktischen Schicht im Zuge des zweiten Teilschritts bis zur Oberkante des ersten Halbleitergebiets und insbesondere bis zur Oberkante der Kanalöffnung und des im Folgenden ausgebildeten Inselgebiets aufgewachsen. Der Bereich der Kanalöffnung weist dann die selbe Dotierung auf wie die Stromverteilerschicht.
  • Nach einer zweiten bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird über der Stromverteilerschicht in einem dritten Teilschritt ein dritter Abschnitt der ersten epitaktischen Schicht mit einer zur ersten Dotierung ungleichen zweiten Dotierung bis zur Oberkante des ersten Halbleitergebiets aufgewachsen. Dabei ist die Dotierung des dritten Abschnitts in vorteilhafter Weise unabhängig von der Dotierung der Stromverteilerschicht einstellbar.
    •
  • Nachfolgend werden die Erfindung und ihre Vorteile anhand von Zeichnungen näher erläutert. Dabei sind einander entsprechende Bauteile und Komponenten mit gleichen Bezugszeichen bezeichnet. Es zeigen:
  • 1 Einen schematischen Querschnitt durch einen Ausschnitt eines herkömmlichen Sperrschicht-Feldeffekttransistors,
  • 2 einen schematischen Querschnitt mit einer Darstellung der Stromdichteverteilung im leitenden Zustand des Sperrschicht-Feldeffekttransistors der 1,
  • 3 einen schematischen Querschnitt durch einen Ausschnitt eines Sperrschicht-Feldeffekttransistors nach einem ersten Ausführungsbeispiel der Erfindung,
  • 4 einen schematischen Querschnitt mit einer Darstellung einer Nettodotierung durch einen Ausschnitt eines Sperrschicht-Feldeffekttransistors nach einem zweiten Ausführungsbeispiel der Erfindung,
  • 5 einen schematischen Querschnitt mit einer Darstellung der Stromdichteverteilung im leitenden Zustand des Sperrschicht-Feldeffekttransistors der 4 und
  • 6 ein Diagramm zur Darstellung eines spezifischen Durchlasswiderstands eines erfindungsgemäßen und eines herkömmlichen Sperrschicht-Feldeffekttransistors.
  • Die 1 wurde bereits eingangs erläutert.
  • Der in der 2 dargestellte Ausschnitt eines herkömmlichen Sperrschicht-Feldeffekttransistors entspricht im Wesentlichen der linken Hälfte des in der 1 gezeigten Ausschnitts. Die Darstellung ist dabei auf aus Halbleitermaterial gebildete Strukturen beschränkt. Der 1 ist ein erstes Halbleitergebiet 21 zu entnehmen, das im Bereich einer Kanalöffnung 210 an ein zweites Halbleitergebiet 22 anschließt. Das zweite Halbleitergebiet 22 bildet einen Kanalbereich aus. Im Kanalbereich 22 wird ein horizontaler Abschnitt des Strompfads IP durch die Kanalöffnung 210 zu einem hoch dotierten Sourcekontaktgebiet 52 durch Raumladungszonen moduliert, die sich insbesondere entlang eines pn-Übergangs zwischen dem Kanalbereich 22 und einem Gategebiet 62 ausbilden. Außerhalb des Bereichs der Kanalöffnung 210 ist ein Inselgebiet bzw. ein Teilgebiet 32 eines Inselgebiets ausgebildet. Das Teilgebiet 32 trennt den Kanalbereich 22 von einer unterhalb des Teilgebiets 32 im ersten Halbleitergebiet 21 ausgebildeten Driftzone.
  • Die strichlierten Linien sind Linien gleicher Stromdichte. Dargestellt ist die Stromdichte für den Durchlassfall, in dem der Sperrschicht-Feldeffekttransistor leitend geschaltet ist. Ausgehend von der Kanalöffnung 210 nimmt die Stromdichte in horizontaler Richtung schnell ab. Ein großer Teil der Driftzone in einem zur Kanalöffnung 210 entfernten Abschnitt trägt kaum zum Ladungsträgertransport durch die Driftzone bei. Entsprechend ist eine effektive Querschnittsfläche für einen Strompfad in vertikaler Richtung durch die Driftzone deutlich geringer als die tatsächliche Querschnittsfläche.
  • Der in der 3 dargestellte erfindungsgemäße Sperrschicht-Feldeffekttransistor unterscheidet sich von dem in der 1 dargestellten herkömmlichen Sperrschicht-Feldeffekttransistor durch die Stromverteilerschicht 23. Die Stromverteilerschicht 23 weist eine Dotierung vom selben Leitfähigkeitstyp der Grunddotierung des ersten Halbleitergebiets 21 auf. Die Dotierung ist dabei betragsmäßig um den Faktor 5 höher als die Grunddotierung. Die bessere Leitfähigkeit der Stromverteilerschicht 23 bewirkt innerhalb der Stromverteilerschicht 23 einen hohen Anteil eines Ladungsträgerflusses in horizontaler Richtung. Eine Kanalöffnung W1 wird bezüglich des Stromflusses auf nahezu die gesamte Weite W2 der dargestellten Struktur auf geweitet.
  • Zusätzlich weist auch der Bereich der Kanalöffnung 210 eine Dotierung entsprechend der Dotierung der Stromverteilerschicht 23 auf.
  • Der in der 4 dargestellte Ausschnitt eines Ausführungsbeispiels für einen erfindungsgemäßen Sperrschicht-Feldeffekttransistors entspricht im Wesentlichen der linken Hälfte des in der 3 gezeigten Ausschnitts. Die Darstellung ist dabei wie in der 2 auf aus Halbleitermaterial gebildete Strukturen beschränkt. Die strichlierten Linien begrenzen Bereiche gleicher Nettodotierung dar.
  • Das stark p-dotierte Inselgebiet 3 sowie das p-dotierte Gategebiet 62 weisen jeweils eine Nettodotierung vom p-Leitfähigkeitstyp von etwa 3 × 1016 1/cm3 bis lokal maximal 3 × 1019 1/cm3 auf. Das erste Halbleitergebiet 21 trägt in einer Driftzone zwischen der Stromverteilerschicht 23 und der Feldstoppschicht 24 eine Dotierung vom n-Leitungstyp von etwa 7 × 1015 1/cm3. Die Nettodotierung in der Feldstoppschicht 24 beträgt etwa 2 × 101' und in der Stromverteilerschicht 23, im Bereich der Kanalöffnung 210 sowie im Kanalbereich 22 jeweils etwa 4,3 × 1016 1/cm3. Das vergleichsweise hoch n-dotierte Halbleitersubstrat 1 sowie das ebenfalls hoch n-dotierte Sourcekontaktgebiet 21 tragen Dotierungen von 1018 1/cm3 bis lokal 7 × 1019 1/cm3.
  • In der 5 ist die Stromdichteverteilung für den leitenden Zustand des in der 4 dargestellten Ausführungsbeispiels für einen erfindungsgemäßen Sperrschicht-Feldeffekttransistor dargestellt. Im Vergleich mit der 2 ergibt sich, dass mit der Stromverteilerschicht auf mittlerer Höhe der Driftzone über mindestens zwei Drittel der Querschnittsfläche eine Stromdichte von mindestens 2 × 102 A/cm2 erzielt wird.
  • Ohne Stromverteilerschicht ergibt sich nach der 2 die gleiche Mindeststromdichte für lediglich etwa die Hälfte der Querschnittsfläche.
  • In der 6 gibt die durchgezogene Linie 1 den aufintegrierten Durchlasswiderstand RDS(on) eines herkömmlichen Sperrschicht-Feldeffekttransistors mit einer zulässigen Sperrspannung von 1500V etwa nach 2 und die strichlierte Linie 2 den aufintegrierten Durchlasswiderstand RDS(on) eines vergleichbaren erfindungsgemäßen Sperrschicht-Feldeffekttransistors etwa nach 4 jeweils in Abhängigkeit eines Abstands von einer Oberfläche des zweiten Halbleitergebiets wieder. Dabei repräsentiert jeweils ein Abstand einer jeweils zugeordneten punktierten Linie zu einem in den Kurven ausgebildeten Plateauwert einen JFET-Anteil.
  • Durch das Vorsehen der Stromverteilerschicht wird der Verlustwiderstand um etwa 30 Prozent gesenkt. Da die Reduzierung zu Lasten des JFET-Anteils geht, kann auf einen höheren maximal zulässigen Sättigungsstrom für den erfindungsgemäßen Sperrschicht-Feldeffekttransistor und in der Folge auf eine verbesserte Überstromfähigkeit geschlossen werden.
    • 1
    Halbleitersubstrat
    2a
    erste epitaktische Schicht
    2b
    zweite epitaktische Schicht
    21
    erstes Halbleitergebiet, Driftzone
    210
    Kanalöffnung
    22
    zweites Halbleitergebiet, Kanalbereich
    23
    Stromverteilerschicht
    24
    Feldstoppschicht
    3
    Inselgebiet
    31
    Teilgebiet
    32
    Teilgebiet
    4
    Drainstruktur
    41
    Drainanschluss
    42
    Drainzone
    5
    Sourcestruktur
    51
    Sourceanschluss
    52
    Sourcekontaktgebiet
    6
    Gatestruktur
    61
    Gateanschluss
    62
    Gategebiet
    IP
    Strompfad
    W1
    Weite Kanalöffnung
    W2
    Weite Transistorstruktur
    K
    Stromkegel

Claims (18)

  1. Sperrschicht-Feldeffekttransistor mit – einem ersten Halbleitergebiet (21) mit einer Grunddotierung von einem ersten Leitfähigkeitstyp, – einem an das erste Halbleitergebiet (21) abschnittsweise anschließenden zweiten Halbleitergebiet (22) mit einer Kanaldotierung vom ersten Leitfähigkeitstyp, – einem abschnittsweise zwischen den beiden Halbleitergebieten (21, 22) ausgebildeten Inselgebiet (3), – einer an das erste Halbleitergebiet (21) anschließenden und dem zweiten Halbleitergebiet gegenüberliegenden Drainstruktur (4), – einer an das zweite Halbleitergebiet (22) anschließenden und durch das Inselgebiet (3) von der Drainstruktur (4) abgeschirmten Sourcestruktur (5) und – einer einen Strompfad (IP) zwischen der Drainstruktur (4) und der Sourcestruktur (5) im Bereich des zweiten Halbleitergebiets (22) steuernden Gatestruktur (6), gekennzeichnet durch eine im ersten Halbleitergebiet (21) zwischen dem Inselgebiet (3) und der Drainstruktur (4) als Schicht mit einer gegenüber der Grunddotierung erhöhten ersten Dotierung ausgebildete Stromverteilerschicht (23).
  2. Sperrschicht-Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, dass die Stromverteilerschicht (23) an das Inselgebiet (3) anschließt.
  3. Sperrschicht-Feldeffekttransistor nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass – das Inselgebiet (3) mindestens zwei eine Kanalöffnung (210) im ersten Halbleitergebiet (21) einfassende Teilgebiete (31, 32) umfasst, wobei im Bereich der Kanalöffnung (210) das erste Halbleitergebiet (21) an das zweite Halbleitergebiet (22) anschließt und – der Bereich der Kanalöffnung (210) im ersten Halbleitergebiet (21) eine gegenüber der Grunddotierung erhöhte zweite Dotierung aufweist.
  4. Sperrschicht-Feldeffekttransistor nach Anspruch 3, dadurch gekennzeichnet, dass die erste und die zweite Dotierung gleich sind.
  5. Sperrschicht-Feldeffekttransistor nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Drainstruktur (4), das erste Halbleitergebiet (21) und das zweite Halbleitergebiet (22) schichtartig aufeinander folgend übereinander angeordnet sind.
  6. Sperrschicht-Feldeffekttransistor nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Inselgebiet (3) aus einer Implantation eines Dotierstoffs von einem dem ersten Leitfähigkeitstyp entgegen gesetzten zweiten Leitfähigkeitstyp in das erste Halbleitergebiet (21) hervorgegangen ist.
  7. Sperrschicht-Feldeffekttransistor nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Gatestruktur (6) am zweiten Halbleitergebiet (21) dem Bereich der Kanalöffnung (210) gegenüberliegend und mit jeweils einem Abschnitt der Teilgebiete (31, 32) überlappend angeordnet ist.
  8. Sperrschicht-Feldeffekttransistor nach einem der Ansprüche 1 bis 7, gekennzeichnet durch einen im Bereich des zweiten Halbleitergebiets (21) zum Schichtaufbau horizontal verlaufenden Strompfad (IP).
  9. Sperrschicht-Feldeffekttransistor nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Halbleitergebiete (21, 22) in einem Halbleitermaterial mit einer Durchbruchfeldstärke von mindestens 106 V/cm ausgeführt sind.
  10. Sperrschicht-Feldeffekttransistor nach Anspruch 90, dadurch gekennzeichnet, dass die Halbleitergebiete (21, 22) in Siliziumcarbid ausgeführt sind.
  11. Sperrschicht-Feldeffekttransistor nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die erste und/oder die zweite Dotierung die Grunddotierung um einen Faktor 2 bis 20 übersteigt.
  12. Sperrschicht-Feldeffekttransistor nach Anspruch 11, dadurch gekennzeichnet, dass die erste und/oder zweite Dotierung die Grunddotierung um einen Faktor 5 bis 10 übersteigt.
  13. Sperrschicht-Feldeffekttransistor nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die Dicke der Stromverteilerschicht (23) zwischen 100 Nanometern und 2 Mikrometer beträgt.
  14. Sperrschicht-Feldeffekttransistor nach Anspruch 13, dadurch gekennzeichnet, dass die Dicke der Stromverteilerschicht (23) zwischen 300 Nanometern und 500 Nanometern beträgt.
  15. Sperrschicht-Feldeffekttransistor nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass der erste Leitfähigkeitstyp der n-Leitfähigkeitstyp ist.
  16. Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors nach einem der vorangegangenen Ansprüche, bei dem – auf ein Halbleitersubstrat (1) eine erste epitaktische Schicht (2a) aufgewachsen wird, – in die erste epitaktische Schicht (2a) von einer Oberfläche der ersten epitaktischen Schicht (2a) aus das Inselgebiet (3) implantiert wird, wobei durch nicht implantierte Abschnitte der ersten epitaktischen Schicht (2a) das erste Halbleitergebiet (21) mit einer Kanalöffnung (210) zwischen den Teilgebieten (31, 32) des Inselgebiets (3) ausgebildet wird und – auf der ersten epitaktischen Schicht (2a) mindestens eine zweite epitaktische Schicht (2b) aufgewachsen und in der zweiten epitaktischen Schicht (2b) das zweite Halbleitergebiet (22) ausgebildet wird, dadurch gekennzeichnet, dass die erste epitaktische Schicht (2a) in einem ersten Teilschritt mit der Grunddotierung bis zu einer Unterkante der Stromverteilerschicht (23) und in einem zweiten Teilschritt mit der gegenüber der Grunddotierung erhöhten ersten Dotierung bis mindestens zur Oberkante der Stromverteilerschicht (23) aufgewachsen wird.
  17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass die erste epitaktische Schicht (2a) im zweiten Teilschritt mit der ersten Dotierung bis zur Oberkante des ersten Halbleitergebiets (21) aufgewachsen wird.
  18. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass die erste epitaktische Schicht (2a) in einem dritten Teilschritt mit einer von der ersten Dotierung abweichenden zweiten Dotierung bis zur Oberkante des ersten Halbleitergebiets (21) aufgewachsen wird.
DE2003150160 2003-10-28 2003-10-28 Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit hoher Durchbruchspannung Expired - Fee Related DE10350160B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2003150160 DE10350160B4 (de) 2003-10-28 2003-10-28 Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit hoher Durchbruchspannung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003150160 DE10350160B4 (de) 2003-10-28 2003-10-28 Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit hoher Durchbruchspannung

Publications (2)

Publication Number Publication Date
DE10350160A1 true DE10350160A1 (de) 2005-06-09
DE10350160B4 DE10350160B4 (de) 2012-12-06

Family

ID=34559211

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003150160 Expired - Fee Related DE10350160B4 (de) 2003-10-28 2003-10-28 Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit hoher Durchbruchspannung

Country Status (1)

Country Link
DE (1) DE10350160B4 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007075996A2 (en) * 2005-12-27 2007-07-05 Qspeed Semiconductor Inc. Apparatus and method for a fast recovery rectifier structure
DE102008047998A1 (de) 2007-09-20 2009-04-16 Infineon Technologies Austria Ag Halbleitervorrichtung mit strukturiertem Stromausbreitungsbereich und Verfahren
DE102011051407A1 (de) * 2010-07-14 2012-01-19 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer Kanalstoppzone
US8188482B2 (en) 2008-12-22 2012-05-29 Infineon Technologies Austria Ag SiC semiconductor device with self-aligned contacts, integrated circuit and manufacturing method
WO2014078238A1 (en) * 2012-11-13 2014-05-22 Avogy, Inc. Lateral gan jfet with vertical drift region

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US75719A (en) * 1868-03-24 Island
WO1997023911A1 (de) * 1995-12-22 1997-07-03 Siemens Aktiengesellschaft Halbleiteranordnung zur strombegrenzung
US6008520A (en) * 1994-12-30 1999-12-28 Siliconix Incorporated Trench MOSFET with heavily doped delta layer to provide low on- resistance
DE10214150A1 (de) * 2001-03-30 2002-10-24 Denso Corp Siliziumcarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE10145765A1 (de) * 2001-09-17 2003-04-10 Siced Elect Dev Gmbh & Co Kg Halbleiteraufbau mit hoch dotiertem Kanalleitungsgebiet und Verfahren zur Herstellung eines Halbleiteraufbaus
DE10147696A1 (de) * 2001-09-27 2003-04-30 Siced Elect Dev Gmbh & Co Kg Halbleiteraufbau mit zwei Kathodenelektroden und Schalteinrichtung mit dem Halbleiteraufbau

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906350B2 (en) * 2001-10-24 2005-06-14 Cree, Inc. Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US75719A (en) * 1868-03-24 Island
US6008520A (en) * 1994-12-30 1999-12-28 Siliconix Incorporated Trench MOSFET with heavily doped delta layer to provide low on- resistance
WO1997023911A1 (de) * 1995-12-22 1997-07-03 Siemens Aktiengesellschaft Halbleiteranordnung zur strombegrenzung
DE10214150A1 (de) * 2001-03-30 2002-10-24 Denso Corp Siliziumcarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE10145765A1 (de) * 2001-09-17 2003-04-10 Siced Elect Dev Gmbh & Co Kg Halbleiteraufbau mit hoch dotiertem Kanalleitungsgebiet und Verfahren zur Herstellung eines Halbleiteraufbaus
DE10147696A1 (de) * 2001-09-27 2003-04-30 Siced Elect Dev Gmbh & Co Kg Halbleiteraufbau mit zwei Kathodenelektroden und Schalteinrichtung mit dem Halbleiteraufbau

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007075996A3 (en) * 2005-12-27 2007-08-30 Qspeed Semiconductor Inc Apparatus and method for a fast recovery rectifier structure
US7696540B2 (en) 2005-12-27 2010-04-13 Qspeed Semiconductor Inc. Structure and method for a fast recovery rectifier structure
CN101361194B (zh) * 2005-12-27 2010-12-22 美商科斯德半导体股份有限公司 用于快速恢复整流器结构的装置及方法
WO2007075996A2 (en) * 2005-12-27 2007-07-05 Qspeed Semiconductor Inc. Apparatus and method for a fast recovery rectifier structure
DE102008047998A1 (de) 2007-09-20 2009-04-16 Infineon Technologies Austria Ag Halbleitervorrichtung mit strukturiertem Stromausbreitungsbereich und Verfahren
US7772621B2 (en) * 2007-09-20 2010-08-10 Infineon Technologies Austria Ag Semiconductor device with structured current spread region and method
DE102008047998B4 (de) * 2007-09-20 2019-11-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit strukturiertem Stromausbreitungsbereich und Verfahren zu deren Herstellung
US8188482B2 (en) 2008-12-22 2012-05-29 Infineon Technologies Austria Ag SiC semiconductor device with self-aligned contacts, integrated circuit and manufacturing method
DE102011051407A1 (de) * 2010-07-14 2012-01-19 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer Kanalstoppzone
US8264016B2 (en) 2010-07-14 2012-09-11 Infineon Technologies Austria Ag Semiconductor device including a channel stop zone
CN102339862B (zh) * 2010-07-14 2014-09-24 英飞凌科技奥地利有限公司 包括沟道停止区的半导体器件
DE102011051407B4 (de) 2010-07-14 2019-02-21 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer Stromaufweitungszone und Verfahren zur Herstellung dieser Halbleitervorrichtung
CN102339862A (zh) * 2010-07-14 2012-02-01 英飞凌科技奥地利有限公司 包括沟道停止区的半导体器件
WO2014078238A1 (en) * 2012-11-13 2014-05-22 Avogy, Inc. Lateral gan jfet with vertical drift region
US9472684B2 (en) 2012-11-13 2016-10-18 Avogy, Inc. Lateral GaN JFET with vertical drift region

Also Published As

Publication number Publication date
DE10350160B4 (de) 2012-12-06

Similar Documents

Publication Publication Date Title
DE102009047808B4 (de) Bipolares Halbleiterbauelement und Verfahren zur Herstellung einer Halbleiterdiode
DE102005009000B4 (de) Vertikales Halbleiterbauelement vom Grabenstrukturtyp und Herstellungsverfahren
EP1097481B1 (de) Leistungshalbleiterbauelement für hohe sperrspannungen
DE2611338C3 (de) Feldeffekttransistor mit sehr kurzer Kanallange
DE10137676B4 (de) ZVS-Brückenschaltung zum entlasteten Schalten
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE4402270B4 (de) Feldeffekttransistoranordnung mit Schottky-Elektrode
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE10207522A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112011100533T5 (de) Halbleitervorrichtung
DE10122364B4 (de) Kompensationsbauelement, Schaltungsanordnung und Verfahren
DE102012101217B4 (de) Normalerweise ausgeschaltete Halbleiterschalter und normalerweise ausgeschaltete JFETs
DE69028161T2 (de) Halbleiteranordnung mit isoliertem Gate
DE10245049B4 (de) Kompensationshalbleiterbauelement
DE102016117264A1 (de) Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
DE112006002377B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE3905434C2 (de) Bipolare Halbleiterschalteinrichtung und Verfahren zu ihrer Herstellung
EP1097482B1 (de) J-fet-halbleiteranordnung
DE10338259B4 (de) Halbleitereinrichtung
DE10203820B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10350160B4 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit hoher Durchbruchspannung
EP0710988B1 (de) Verfahren zum Herstellen von durch Feldeffekt steuerbaren Halbleiterbauelementen
DE102005046706B4 (de) JBS-SiC-Halbleiterbauelement
DE102013107123A1 (de) Ladungskompensations-Halbleitervorrichtung
DE10213534B4 (de) Halbleiteraufbau mit Schaltelement und Randelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029800000

Ipc: H01L0021337000

Effective date: 20120725

R020 Patent grant now final

Effective date: 20130307

R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee