JP6536814B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6536814B2
JP6536814B2 JP2015185934A JP2015185934A JP6536814B2 JP 6536814 B2 JP6536814 B2 JP 6536814B2 JP 2015185934 A JP2015185934 A JP 2015185934A JP 2015185934 A JP2015185934 A JP 2015185934A JP 6536814 B2 JP6536814 B2 JP 6536814B2
Authority
JP
Japan
Prior art keywords
film
electrode
silicon glass
semiconductor substrate
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015185934A
Other languages
English (en)
Other versions
JP2017059785A (ja
Inventor
成修 松田
成修 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2015185934A priority Critical patent/JP6536814B2/ja
Priority to CN201510761493.5A priority patent/CN106548922B/zh
Publication of JP2017059785A publication Critical patent/JP2017059785A/ja
Application granted granted Critical
Publication of JP6536814B2 publication Critical patent/JP6536814B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置に関する。
半導体基体には周知のスイッチング素子の構造が形成されており、半導体基体と半導体基体上の電極との間には、ノンドープのシリコンガラス（ＮＳＧ）の層間膜が多く用いられている。
このような構造において、半導体基体に段差があると、その上の層間膜にも段差が生じ易く、層間膜の段差が生じた領域上で電極が断線することがある。特に周知のトレンチゲート構造やソースコンタクトのためのコンタクト孔等の溝を半導体基体上面に形成した場合、層間膜上面にも大きな段差が生じ易い。すると、層間膜上面に形成されるソース電極やバスラインが層間膜上面の段差によって断線するなどの問題が生じる場合がある。
そこで、層間膜の上面をなるべく平坦化させるために、熱によって流動性を示し、ボロンとリンを含むシリコンガラス（ＢＰＳＧ）膜をノンドープのシリコンガラス（ＮＳＧ）膜上に形成した2層構造の層間膜を用いた半導体装置が特許文献１等で知られている。特にトレンチゲート構造やソースコンタクトのためのコンタクト孔を基板表面に形成する場合、シリコンガラス（ＢＰＳＧ）膜を追加することにより、層間膜上に形成されるソース電極やバスラインが形成される領域の段差が緩和され、ソース電極やバスラインが断線したりする信頼性の問題を改善することができる。
特開２００５−５７３３号公報
ノンドープのシリコンガラス（ＮＳＧ）膜上にシリコンガラス（ＢＰＳＧ）膜を形成した層間膜を採用した半導体装置において、ソース電極とバスライン等の電極が設けられていない領域は、ノンドープのシリコンガラス（ＢＰＳＧ）の層間膜が露出する。半導体装置の外部からシリコンガラス（ＢＰＳＧ）膜上面まで水分が侵入してくると、シリコンガラス（ＢＰＳＧ）膜の膜内に含まれるリンが遊離して、近傍のソース電極やバスラインのＡｌを主材料とする電極の表面を腐食し、ソース電極やバスライン等の電極の信頼性を低下させる問題があった。
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置は、
半導体基体と
前記半導体基体上の層間膜と、
前記層間膜上の一部の領域上の電極と、を備え、
前記層間膜は、
ノンドープのシリコンガラス膜と、
前記ノンドープのシリコンガラス膜上にリンを含むシリコンガラス膜と、
前記リンを含むシリコンガラス膜上にノンドープのシリコンガラス膜と、を含み、
活性領域を囲むエッジ領域上であって互いに離間した複数の電極を含み、
前記活性領域側の前記電極のうちの１つは、前記半導体基体の表面にある前記活性領域の第１の主電極と電気的に接続し、
前記半導体基体の端部側の前記電極の他の１つは、前記半導体基体の裏面にある第２の主電極と電気的に接続し、
前記層間膜は前記電極のうちの１つと前記電極の他の１つの上にあることを特徴とする。
本発明は以上のように構成されているので、半導体装置の外部から層間膜上面まで水分が侵入しても、その近傍の電極の表面を腐食することを抑制し、電極の信頼性を高めることができる。
半導体装置１の活性領域の断面図である。 半導体装置１の上面図である。 半導体装置１のエッジ領域の断面図である。
以下、本発明の実施の形態となる半導体装置１について説明する。
半導体装置１の断面図を図１で示す。この半導体装置１は、シリコンで構成された半導体基体２に形成されたトレンチゲート型の素子部（活性領域）を含む。この半導体基体２においては、コレクタ領域となるＰ層７の上に、ドリフト領域となるｎ−層（第1の半導体領域）３、ベース領域となるｐ−層（第2の半導体領域）４が順次形成されている。半導体基体２の表面側には、ｐ−層４を貫通して底部がｎ−層３に達する溝（ゲートトレンチ）１００が形成されている。溝１００は、図１における紙面と垂直方向に延伸し、図２の平面図において図示していないが、紙面の縦方向に並行な複数の溝１００が形成される。ここで、溝１００の幅ｂは隣り合う溝１００間の半導体領域の幅ａよりも広い事が望ましい。更に、溝１００の幅ｂは溝の深さｃよりも広い事が望ましい。このような半導体装置１によれば、Ｐ層７からｎ−層へ移動するホールをｎ−層の溝１００の底部近傍により多く蓄積させることができ、半導体装置１のオン抵抗を低減する事ができる。
半導体基体２の表面側の溝１００の両側に、エミッタ領域となるｎ＋層５が形成されている。溝１００の内面（側面及び底面）には絶縁膜１０１が形成されている。
ゲート電極６０は、絶縁膜１０１を介してｐ−層４と対向するように設けられている。ゲート電極６０は、例えば高濃度にドープされた導電性の多結晶シリコンで構成される。ゲート電極６は溝１００の左右の側壁部に形成され、左右のゲート電極６の各々は互いに電気的に接続されている。
ゲート電極６の下にはゲート電極６と分離（絶縁）された補助電極１２が形成されている。溝１００の底面においても絶縁膜１０１が形成されているため、補助電極１２はその下のｎ−層３とも絶縁される。補助電極１２とゲート電極６の上面には、シリコン酸化膜の絶縁膜８が形成され、その上に層間膜９が溝１００の隙間を埋めるように形成されている。
半導体基板２の表面上に、エミッタ電極（第１の主電極）１０が形成されており、エミッタ電極１０は半導体基板２の表面においてｎ＋層５と接続される。ソース電極１０とゲート電極６との間は層間膜９で絶縁されている。半導体基板２の裏面全面には、Ｐ層（コレクタ領域）７と電気的に接続されるコレクタ電極（第２の主電極）１１が形成されている。
この構造においては、ゲート電極６が溝１００の底面側に形成されず、溝１００の底部には補助電極１２がソース電極１０と同電位（接地電位）となるよう配置されているため、ゲート・ドレイン間の容量Ｃｇｄ（帰還容量）が低減される。
また、補助電極１２を溝１００の底部に配置しているので、補助電極１２によって溝１００の底部及び側面からｎ−層３側に空乏層が良好に広がり、耐圧を向上させることが可能である。
スイッチング素子を含む活性領域２００の外側にはエッジ領域３００が形成されている。半導体装置１のエッジ領域３００を図３で示す。図３において、右端に半導体基体２の端部があり、左側のさらに先の方に活性領域がある。エッジ領域３００内には、エッジトレンチ１０２が活性領域を囲むように形成されており、エッジトレンチ１０２内にｎ−層３とは電気的に絶縁された補助電極１０３が形成されている。補助電極１０３は図示しない領域でソース電極１０と電気的に接続していても良い。
エッジトレンチ１０２の外側には第１のリサーフ領域４１と第１のリサーフ領域４１から半導体基体の端部側へと延伸し、且つ第１のリサーフ領域４１よりも深くまで延伸する第２のリサーフ領域４２が形成されている。第２のリサーフ領域４２の不純物濃度は１×１０１５〜１×１０１７[／cm3]であり、第１のリサーフ領域４１よりも不純物濃度が低い。半導体基体２上には絶縁膜５５を介して電極５１、５２、５３、５４が設けられており、電極５１、５２、５３、５４の内で最も半導体基体の端部側の電極５１、５２、５３、５４がコレクタ電極１１と電気的に接続し、電極５１、５２、５３、５４の内で最も活性領域側の電極５１、５２、５３、５４がエミッタ電極１０と電気的に接続されている。従って、コレクタ電極１１とエミッタ電極１０に電圧を印加すると、隣合う電極５１、５２、５３、５４間に容量が生じ、容量性のフィールドプレートとして機能する。電極５１、５２、５３、５４上には層間膜９が設けられている。ここで、半導体基体２の上面にリサーフ領域４２が形成されている半導体基体２の領域上の少なくとも一部、さらにリサーフ領域４２より外側の半導体基体２の領域上において、層間膜９はその上に電極１０が形成されておらず、層間膜９の上面が露出している。
層間膜９はノンドープのシリコンガラス（ＮＳＧ）膜と、この上に形成されたボロンとリンを含むシリコンガラス（ＢＰＳＧ）膜と、この上に形成されたノンドープのシリコンガラス（ＮＳＧ）膜を設けた構造となっている。ボロンとリンを含むシリコンガラス（ＢＰＳＧ）膜はその厚みが１．７５〜２．７５μｍであって、層間膜上面に生じる段差を下面に生じている段差よりも緩和する。
ボロンとリンを含むシリコンガラス（ＢＰＳＧ）膜の下にノンドープのシリコンガラス（ＮＳＧ）膜が形成されている。この膜の厚みは０．４μｍ〜０．６μｍであって、ＮＳＧ膜は半導体装置の外部から侵入した水分がその下側の基板側へと侵入することを抑制する効果がある。
ボロンとリンを含むシリコンガラス（ＢＰＳＧ）膜の上にノンドープのシリコンガラス（ＮＳＧ）膜が形成されている。この膜の厚みは０．４μｍ〜０．６μｍである。
ボロンとリンを含むシリコンガラス（ＢＰＳＧ）膜の上にノンドープのシリコンガラス（ＮＳＧ）膜を形成することによって、半導体装置１の外部から層間膜９の上面に水分が侵入したとしても、層間膜９の上部側に形成したシリコンガラス（ＢＰＳＧ）膜によって、ボロンとリンを含むシリコンガラス（ＢＰＳＧ）膜へ水分が達することを抑制することができる。
また、ボロンとリンを含むシリコンガラス（ＢＰＳＧ）膜に水分が達したとしても、ボロンとリンを含むシリコンガラス（ＢＰＳＧ）膜の上部にノンドープのシリコンガラス（ＮＳＧ）膜が形成されているので、ボロンとリンを含むシリコンガラス（ＢＰＳＧ）膜内に含まれるリンが遊離したとしても、近傍のソース電極やバスライン等のＡｌ電極の表面にリンが達する事を抑制し、近傍のソース電極やバスライン等のＡｌ電極の表面を腐食させることを抑制することができる。
以上から、ボロンとリンを含むシリコンガラス（ＢＰＳＧ）膜上にノンドープのシリコンガラス（ＮＳＧ）膜を形成した層間膜９とすることによって、ソース電極やバスラインのＡｌ電極の表面の腐食を低減することができる。従って、半導体装置１の信頼性を高めることができる。
なお、上記において、活性領域２００の素子構造がトレンチゲート型のＩＧＢＴであるものとしたが、パワーＭＯＳＦＥＴやダイオードなど図１以外のデバイス構造を活性領域２００に備える場合においても同様の構造を用いることができる。
また、上記の構成は、いずれもｎチャネル型の素子であったが、導電型（ｐ型、ｎ型）を逆転させ、ｐチャネル型の素子を同様に得ることができることは明らかである。
１ 半導体装置
２ 半導体基体
３ ｎ−層
４ ｐ―層
５ ｎ＋層
６ ゲート電極
７ Ｐ層
８ 酸化膜
９ 層間膜
１０ エミッタ電極
１１ コレクタ電極
１２ 補助電極
１３ 保護膜

Claims (2)

  1. 半導体基体と、
    前記半導体基体上の層間膜と、

    前記層間膜上の一部の領域上の電極と、を備え、

    前記層間膜は、 ノンドープのシリコンガラス膜と、
    前記ノンドープのシリコンガラス膜上にリンを含むシリコンガラス膜と、

    前記リンを含むシリコンガラス膜上にノンドープのシリコンガラス膜と、 を含み、
    活性領域を囲むエッジ領域上であって互いに離間した複数の電極を含み、
    前記活性領域側の前記電極のうちの１つは、前記半導体基体の表面にある前記活性領域の第１の主電極と電気的に接続し、
    前記半導体基体の端部側の前記電極の他の１つは、前記半導体基体の裏面にある第２の主電極と電気的に接続し、
    前記層間膜は前記電極のうちの１つと前記電極の他の１つの上にあることを特徴とする半導体装置。
  2. 前記電極はＡｌを含む事を特徴とする請求項１の半導体装置。
JP2015185934A 2015-09-18 2015-09-18 半導体装置 Active JP6536814B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015185934A JP6536814B2 (ja) 2015-09-18 2015-09-18 半導体装置
CN201510761493.5A CN106548922B (zh) 2015-09-18 2015-11-10 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015185934A JP6536814B2 (ja) 2015-09-18 2015-09-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2017059785A JP2017059785A (ja) 2017-03-23
JP6536814B2 true JP6536814B2 (ja) 2019-07-03

Family

ID=58364843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015185934A Active JP6536814B2 (ja) 2015-09-18 2015-09-18 半導体装置

Country Status (2)

Country Link
JP (1) JP6536814B2 (ja)
CN (1) CN106548922B (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS634646A (ja) * 1986-06-24 1988-01-09 Matsushita Electric Works Ltd 半導体装置の製法
US5424570A (en) * 1992-01-31 1995-06-13 Sgs-Thomson Microelectronics, Inc. Contact structure for improving photoresist adhesion on a dielectric layer
EP0660393B1 (en) * 1993-12-23 2000-05-10 STMicroelectronics, Inc. Method and dielectric structure for facilitating overetching of metal without damage to inter-level dielectric
JPH09293717A (ja) * 1996-03-01 1997-11-11 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその作製方法
JPH11238799A (ja) * 1998-02-24 1999-08-31 Nec Corp 半導体装置およびその製造方法
JP2002222859A (ja) * 2001-01-26 2002-08-09 Sanken Electric Co Ltd 半導体素子のコンタクト電極形成方法
JP2007180365A (ja) * 2005-12-28 2007-07-12 Nec Electronics Corp 半導体装置及びその製造方法
CN101452909B (zh) * 2007-11-30 2010-08-11 上海华虹Nec电子有限公司 接触孔层间膜上刻蚀接触孔的方法

Also Published As

Publication number Publication date
CN106548922B (zh) 2020-01-14
CN106548922A (zh) 2017-03-29
JP2017059785A (ja) 2017-03-23

Similar Documents

Publication Publication Date Title
JP5612256B2 (ja) 半導体装置
JP5315638B2 (ja) 半導体装置
JP6805620B2 (ja) 半導体装置
TW201611275A (zh) 半導體裝置
US9825158B2 (en) Insulated gate bipolar transistor
JP2013115225A (ja) 電力用半導体装置およびその製造方法
JP5537359B2 (ja) 半導体装置
JP2013201237A (ja) 半導体装置
JP6283468B2 (ja) 逆導通ｉｇｂｔ
JP2013069866A (ja) 半導体装置
JP6573107B2 (ja) 半導体装置
JP6624370B2 (ja) 半導体装置
JP6918736B2 (ja) 半導体装置
JP2022108230A (ja) 半導体装置
JP6758592B2 (ja) 半導体装置
JP6536814B2 (ja) 半導体装置
JP2018082207A5 (ja)
JP5465837B2 (ja) 半導体装置
JP6458994B2 (ja) 半導体装置
JP6760134B2 (ja) 半導体装置
JP7201004B2 (ja) 半導体装置
KR101721181B1 (ko) 전력 반도체 소자
JP6513932B2 (ja) 半導体装置
JP7201005B2 (ja) 半導体装置
KR20160038692A (ko) 반도체 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190521

R150 Certificate of patent or registration of utility model

Ref document number: 6536814

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250