JPH11238799A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH11238799A JPH11238799A JP4153498A JP4153498A JPH11238799A JP H11238799 A JPH11238799 A JP H11238799A JP 4153498 A JP4153498 A JP 4153498A JP 4153498 A JP4153498 A JP 4153498A JP H11238799 A JPH11238799 A JP H11238799A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- layer
- silicon oxide
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Engineering & Computer Science (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 基板上に形成された多結晶シリコンまたは金
属珪化物からなる配線層が少なくとも２層以上ある半導
体装置において層間絶縁膜の形成工程数を少なくするこ
とである。 【解決手段】 基板上に形成された第１の配線層と第２
の配線層を区切る第１層間絶縁膜をリンやまたはボロン
を含む低融点ガラスをシリコン酸化膜で挟んで形成す
る。
属珪化物からなる配線層が少なくとも２層以上ある半導
体装置において層間絶縁膜の形成工程数を少なくするこ
とである。 【解決手段】 基板上に形成された第１の配線層と第２
の配線層を区切る第１層間絶縁膜をリンやまたはボロン
を含む低融点ガラスをシリコン酸化膜で挟んで形成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路の層
間絶縁膜の構造およびその製造に関するものである。
間絶縁膜の構造およびその製造に関するものである。
【０００２】
【従来の技術】現在高度に微細化の進んだ半導体装置、
とくにダイナミック・ランダム・アクセス・メモリー
（ＤＲＡＭ）では４層の多結晶シリコン（金属珪化物）
配線と２層の金属配線が使われている。例えばビット線
より上層に蓄積容量電極を形成するタイプのＤＲＡＭの
略断面図を示して説明する。
とくにダイナミック・ランダム・アクセス・メモリー
（ＤＲＡＭ）では４層の多結晶シリコン（金属珪化物）
配線と２層の金属配線が使われている。例えばビット線
より上層に蓄積容量電極を形成するタイプのＤＲＡＭの
略断面図を示して説明する。
【０００３】従来は図３で示したように、第１金属配線
１３より下層の多結晶シリコンの配線であるゲート電極
３、ビット線６、蓄積容量下部電極９、蓄積容量上部電
極１０等の段差はボロンまたはリンを含有する低融点ガ
ラス（ＢＰＳＧ）を８００〜１０００℃の高温で熱処理
することにより平坦化を行ってきた。
１３より下層の多結晶シリコンの配線であるゲート電極
３、ビット線６、蓄積容量下部電極９、蓄積容量上部電
極１０等の段差はボロンまたはリンを含有する低融点ガ
ラス（ＢＰＳＧ）を８００〜１０００℃の高温で熱処理
することにより平坦化を行ってきた。
【０００４】低融点ガラス膜の層間絶縁膜は不純物を含
有しないシリコン酸化膜に比べ熱処理中の発生応力が少
なく、またナトリウムなどの可動イオンのゲッタリング
効果があるという利点もある。しかしながら吸湿性が高
く、ボロンやリンなどの活性な不純物を多量に含有して
いるので基板や金属配線上には直接成膜できないという
欠点がある。
有しないシリコン酸化膜に比べ熱処理中の発生応力が少
なく、またナトリウムなどの可動イオンのゲッタリング
効果があるという利点もある。しかしながら吸湿性が高
く、ボロンやリンなどの活性な不純物を多量に含有して
いるので基板や金属配線上には直接成膜できないという
欠点がある。
【０００５】したがって図３の例でも示されるように第
１層間絶縁膜４、第２層間絶縁膜７、第３層間絶縁膜１
１はいずれも低融点ガラス膜４−２，７−２，１１−２
を不純物を含有しないシリコン酸化膜である４−１，４
−３，７−１，７−３，１１−１，１１−３で挟んだ構
造としている。
１層間絶縁膜４、第２層間絶縁膜７、第３層間絶縁膜１
１はいずれも低融点ガラス膜４−２，７−２，１１−２
を不純物を含有しないシリコン酸化膜である４−１，４
−３，７−１，７−３，１１−１，１１−３で挟んだ構
造としている。
【０００６】なお最近ではトランジスターの微細化のた
めに、化学機械的研磨（ＣＭＰ）法やシリカを塗布しエ
ッチングバックする方法などの高温処理をしない平坦化
法が主流になりつつある。
めに、化学機械的研磨（ＣＭＰ）法やシリカを塗布しエ
ッチングバックする方法などの高温処理をしない平坦化
法が主流になりつつある。
【０００７】
【発明が解決しようとする課題】このような従来の方法
では次のような問題がある。すなわち、低融点ガラス膜
を配線上に直接成膜出来ないのでシリコン酸化膜を介す
る等のため層間絶縁膜の構成が複雑となり製造工程の数
が増えてしまう。
では次のような問題がある。すなわち、低融点ガラス膜
を配線上に直接成膜出来ないのでシリコン酸化膜を介す
る等のため層間絶縁膜の構成が複雑となり製造工程の数
が増えてしまう。
【０００８】シリコン酸化膜の成膜回数を減らすため不
純物を含有しないシリコン酸化膜のみで層間絶縁膜を構
成する方法が考えられる。しかしながら層間絶縁膜をシ
リコン酸化膜だけで構成すると多結晶シリコンや金属珪
化物の低抵抗化のために、高温の熱処理を施す時に基板
に強い応力がかかり、トランジスター特性が劣化し接合
リーク電流が増加するという問題がある。
純物を含有しないシリコン酸化膜のみで層間絶縁膜を構
成する方法が考えられる。しかしながら層間絶縁膜をシ
リコン酸化膜だけで構成すると多結晶シリコンや金属珪
化物の低抵抗化のために、高温の熱処理を施す時に基板
に強い応力がかかり、トランジスター特性が劣化し接合
リーク電流が増加するという問題がある。
【０００９】
【課題を解決するための手段】上記の課題を解決するた
めに、基板上に形成された多結晶シリコンまたは金属珪
化物からなる配線層が少なくとも２層以上積層された半
導体装置において、第１層の配線と第２層の配線を絶縁
するための第１層目の層間絶縁膜はボロンまたはリンを
含有する低融点ガラスを不純物を含有しないシリコン酸
化膜で挟んだ構造とし、他の層間絶縁膜は不純物を含有
しないシリコン酸化膜であることを特徴とする半導体装
置であり、第１層目の低融点ガラスを挟むシリコン酸化
膜の内第１層の配線との間の厚さが２０ナノｍ以上であ
る半導体装置であり第１層目の低融点ガラスを挟むシリ
コン酸化膜の内第２層の配線との間の厚さが２０ナノｍ
以上である半導体装置である。
めに、基板上に形成された多結晶シリコンまたは金属珪
化物からなる配線層が少なくとも２層以上積層された半
導体装置において、第１層の配線と第２層の配線を絶縁
するための第１層目の層間絶縁膜はボロンまたはリンを
含有する低融点ガラスを不純物を含有しないシリコン酸
化膜で挟んだ構造とし、他の層間絶縁膜は不純物を含有
しないシリコン酸化膜であることを特徴とする半導体装
置であり、第１層目の低融点ガラスを挟むシリコン酸化
膜の内第１層の配線との間の厚さが２０ナノｍ以上であ
る半導体装置であり第１層目の低融点ガラスを挟むシリ
コン酸化膜の内第２層の配線との間の厚さが２０ナノｍ
以上である半導体装置である。
【００１０】このときのシリコン酸化膜の厚さは２０ナ
ノｍ以上の適当な範囲にあれば良い。
ノｍ以上の適当な範囲にあれば良い。
【００１１】また基板上に形成された多結晶シリコンま
たは金属珪化物からなる配線層が少なくとも２層以上積
層された半導体装置において、第１層の配線と第２層の
配線を絶縁するための第１層目の層間絶縁膜はボロンま
たはリンを含有する低融点ガラスを不純物を含有しない
シリコン酸化膜で挟んだ構造とし、第２層目の層間絶縁
膜は不純物を含有しないシリコン酸化膜で形成しこれを
８００℃以上の熱処理をすることを特徴とする半導体装
置の製造方法である。熱処理の温度範囲は８００℃以上
あれば支障のない範囲であれば何度でも良いが８００〜
１２００℃であるのが好ましい。
たは金属珪化物からなる配線層が少なくとも２層以上積
層された半導体装置において、第１層の配線と第２層の
配線を絶縁するための第１層目の層間絶縁膜はボロンま
たはリンを含有する低融点ガラスを不純物を含有しない
シリコン酸化膜で挟んだ構造とし、第２層目の層間絶縁
膜は不純物を含有しないシリコン酸化膜で形成しこれを
８００℃以上の熱処理をすることを特徴とする半導体装
置の製造方法である。熱処理の温度範囲は８００℃以上
あれば支障のない範囲であれば何度でも良いが８００〜
１２００℃であるのが好ましい。
【００１２】このような構成の半導体装置においては第
２層の層間絶縁膜においても第１層目と同じ構成即ち低
融点ガラスを不純物を含まないシリコン酸化膜で挟む構
造とし第３層目以降の層間絶縁膜をシリコン酸化膜とす
ることでもよい。この場合の熱処理も第１層のみのとき
と同じで良い。
２層の層間絶縁膜においても第１層目と同じ構成即ち低
融点ガラスを不純物を含まないシリコン酸化膜で挟む構
造とし第３層目以降の層間絶縁膜をシリコン酸化膜とす
ることでもよい。この場合の熱処理も第１層のみのとき
と同じで良い。
【００１３】
【発明の実施の形態】本発明を図に基づいて説明する。
【００１４】図１は本発明の実施例を示すもので半導体
装置の概略の断面を示すものである。
装置の概略の断面を示すものである。
【００１５】１は基板、２は素子分離酸化膜、３はゲー
ト電極、４−１はシリコン酸化膜、４−２は低融点ガラ
ス膜（以下ＢＰＳＧ膜という）、４−３はシリコン酸化
膜、５はビットコンタクト、６はビット線、８は容量コ
ンタクト、９は蓄積容量下部電極、１０は蓄積容量上部
電極、１２は金属コンタクト、１３は第１金属配線、１
４は第４層間絶縁膜、１５は第２金属配線、１６はカバ
ー絶縁膜、１７は不純物を含有しないシリコン酸化膜か
らなる第２層間絶縁膜、１８は不純物を含有しないシリ
コン酸化膜からなる第３層間絶縁物である。
ト電極、４−１はシリコン酸化膜、４−２は低融点ガラ
ス膜（以下ＢＰＳＧ膜という）、４−３はシリコン酸化
膜、５はビットコンタクト、６はビット線、８は容量コ
ンタクト、９は蓄積容量下部電極、１０は蓄積容量上部
電極、１２は金属コンタクト、１３は第１金属配線、１
４は第４層間絶縁膜、１５は第２金属配線、１６はカバ
ー絶縁膜、１７は不純物を含有しないシリコン酸化膜か
らなる第２層間絶縁膜、１８は不純物を含有しないシリ
コン酸化膜からなる第３層間絶縁物である。
【００１６】この場合は基板に直接接する第１層間絶縁
膜はＢＰＳＧ膜を不純物を含有しない薄いシリコン酸化
膜で挟んだ形に形成する。ビット線に接する上側も同じ
形とする。それに対して、第２層間絶縁膜、第３層間絶
縁膜は不純物を含有しないシリコン酸化膜で構成してい
る。
膜はＢＰＳＧ膜を不純物を含有しない薄いシリコン酸化
膜で挟んだ形に形成する。ビット線に接する上側も同じ
形とする。それに対して、第２層間絶縁膜、第３層間絶
縁膜は不純物を含有しないシリコン酸化膜で構成してい
る。
【００１７】このように第１層間絶縁膜は基板上に形成
された素子分離酸化膜とゲート電極の段差を埋めて平坦
にするために、タングステン珪化物からなるビット線と
の間に形成されるものであるが、このＢＰＳＧ膜は成膜
後に８００〜９００℃に熱処理を行い、ＢＰＳＧ膜を焼
き締めるとともにゲート電極の低抵抗化を行う。
された素子分離酸化膜とゲート電極の段差を埋めて平坦
にするために、タングステン珪化物からなるビット線と
の間に形成されるものであるが、このＢＰＳＧ膜は成膜
後に８００〜９００℃に熱処理を行い、ＢＰＳＧ膜を焼
き締めるとともにゲート電極の低抵抗化を行う。
【００１８】第２層間絶縁膜はビット線を形成したあと
に形成し、蓄積容量上部電極を形成してのちに第３層間
絶縁膜を形成するがいずれもシリコン酸化膜のみで形成
する。
に形成し、蓄積容量上部電極を形成してのちに第３層間
絶縁膜を形成するがいずれもシリコン酸化膜のみで形成
する。
【００１９】そして第２層間絶縁膜、第３層間絶縁膜は
いずれもＣＭＰまたはシリカの塗布・エッチバック法な
どで平坦化する。平坦化の方法は制限はない。
いずれもＣＭＰまたはシリカの塗布・エッチバック法な
どで平坦化する。平坦化の方法は制限はない。
【００２０】ＢＰＳＧ膜を挟む不純物を含まないシリコ
ン酸化膜の厚さであるが、ＢＰＳＧ膜からのリンの拡散
が防げることが必要である。
ン酸化膜の厚さであるが、ＢＰＳＧ膜からのリンの拡散
が防げることが必要である。
【００２１】図４はＢＰＳＧ膜からリンの基板に対する
拡散の程度を示す実験の結果である。すなわちＢＰＳＧ
膜からシリコン基板へのリンの拡散の様子を２次イオン
質量分析により調べた結果を示す。
拡散の程度を示す実験の結果である。すなわちＢＰＳＧ
膜からシリコン基板へのリンの拡散の様子を２次イオン
質量分析により調べた結果を示す。
【００２２】シリコン基板とＢＰＳＧ膜の間のシリコン
酸化膜の厚さを５〜２０ナノｍの間で変化させた試料窒
素中で８５０℃、で３０分間の熱処理をしたものであ
る。縦軸が基板に拡散したリンの濃度で横軸がシリコン
基板からの深さを示す。
酸化膜の厚さを５〜２０ナノｍの間で変化させた試料窒
素中で８５０℃、で３０分間の熱処理をしたものであ
る。縦軸が基板に拡散したリンの濃度で横軸がシリコン
基板からの深さを示す。
【００２３】この結果からシリコン酸化膜の膜厚を２０
ナノｍ以上にすればＢＰＳＧ膜からのリンの拡散を１×
１０16ｃｍ-3以下の低濃度に押さえることができる。
ナノｍ以上にすればＢＰＳＧ膜からのリンの拡散を１×
１０16ｃｍ-3以下の低濃度に押さえることができる。
【００２４】したがって第１層間絶縁膜のシリコン酸化
膜は２０ナノｍ以上とすることが望ましいのである。
膜は２０ナノｍ以上とすることが望ましいのである。
【００２５】ビットコンタクト、ビット線、容量コンタ
クト、蓄積容量下部電極、蓄積容量上部電極はリンを多
量に含む多結晶シリコンやタングステンシリサイドなど
の金属珪化物で形成する。これらのコンタクトや電極を
低抵抗化するためには高温の熱処理が必要である。
クト、蓄積容量下部電極、蓄積容量上部電極はリンを多
量に含む多結晶シリコンやタングステンシリサイドなど
の金属珪化物で形成する。これらのコンタクトや電極を
低抵抗化するためには高温の熱処理が必要である。
【００２６】図５はビットコンタクト抵抗の熱処理の温
度依存性を示した一例である。熱処理は窒素中で３０分
間行った。
度依存性を示した一例である。熱処理は窒素中で３０分
間行った。
【００２７】図５によれば１０００オーム以下の低いコ
ンタクト抵抗値を得るためには、８００〜８５０℃の熱
処理を施すことが必要であることがわかる。
ンタクト抵抗値を得るためには、８００〜８５０℃の熱
処理を施すことが必要であることがわかる。
【００２８】ところが不純物を含有しないシリコン酸化
膜を８００℃以上の高温で熱処理すると、膜中の水分が
蒸発して、膜が緻密になって応力が大きくなってしま
う。この応力が基板に直接加わるとトランジスター特性
が劣化し、接合リーク電流が増加して、ＤＲＡＭのメモ
リーセルの情報保持特性が悪くなる。
膜を８００℃以上の高温で熱処理すると、膜中の水分が
蒸発して、膜が緻密になって応力が大きくなってしま
う。この応力が基板に直接加わるとトランジスター特性
が劣化し、接合リーク電流が増加して、ＤＲＡＭのメモ
リーセルの情報保持特性が悪くなる。
【００２９】しかしながら、シリコン酸化膜の場合とは
逆に、ＢＰＳＧ膜の場合は８００℃以上の温度で軟化
し、したがって膜応力はほとんどなくなってしまう。
逆に、ＢＰＳＧ膜の場合は８００℃以上の温度で軟化
し、したがって膜応力はほとんどなくなってしまう。
【００３０】そこで図１に示すように第１層間絶縁膜に
ＢＰＳＧ膜を用いることによりビットコンタクトやビッ
ト線、容量コンタクト、蓄積容量下部電極、蓄積容量上
部電極を低抵抗化するための熱処理により生じる第２層
間絶縁膜と第３層間絶縁膜の応力は第１層間絶縁膜を構
成するＢＰＳＧ膜により緩和され基板に直接加わること
はない。
ＢＰＳＧ膜を用いることによりビットコンタクトやビッ
ト線、容量コンタクト、蓄積容量下部電極、蓄積容量上
部電極を低抵抗化するための熱処理により生じる第２層
間絶縁膜と第３層間絶縁膜の応力は第１層間絶縁膜を構
成するＢＰＳＧ膜により緩和され基板に直接加わること
はない。
【００３１】またＢＰＳＧ膜にはナトリウムなどの可動
イオンのゲッタリング効果があることが知られており第
１層間絶縁膜によりこれらのプロセス中の可動イオンの
汚染が、基板まで伝わることはない。
イオンのゲッタリング効果があることが知られており第
１層間絶縁膜によりこれらのプロセス中の可動イオンの
汚染が、基板まで伝わることはない。
【００３２】別の例として第１層間絶縁膜、と第２層間
絶縁膜をともに上の例と同じようにＢＰＳＧ膜を用いる
ように構成したものである。
絶縁膜をともに上の例と同じようにＢＰＳＧ膜を用いる
ように構成したものである。
【００３３】図２に示すように第２層間絶縁膜７はシリ
コン酸化膜７−１とＢＰＳＧ膜７−２とシリコン酸化膜
７−３から形成されているほかは図１の例と同じであ
る。
コン酸化膜７−１とＢＰＳＧ膜７−２とシリコン酸化膜
７−３から形成されているほかは図１の例と同じであ
る。
【００３４】図２に示される構造の半導体装置は次のよ
うにつくられる。
うにつくられる。
【００３５】ビット線より上部に蓄積容量部９、１０を
形成する２５６Ｍｂや１ＧｂＤＲＡＭのメモリーセルに
おけるビットコンタクト５とゲート電極３、または容量
コンタクト８とゲート電極３、ビット線６との重ね合わ
せの余裕は５０ナノｍ以下である。そこでこれらの配線
とコンタクトの電気的絶縁を保つためにメモリーセルの
コンタクト開口には、シリコン窒化膜とシリコン酸化膜
のエッチング選択性を利用した自己整合コンタクト開口
プロセスを用いる。
形成する２５６Ｍｂや１ＧｂＤＲＡＭのメモリーセルに
おけるビットコンタクト５とゲート電極３、または容量
コンタクト８とゲート電極３、ビット線６との重ね合わ
せの余裕は５０ナノｍ以下である。そこでこれらの配線
とコンタクトの電気的絶縁を保つためにメモリーセルの
コンタクト開口には、シリコン窒化膜とシリコン酸化膜
のエッチング選択性を利用した自己整合コンタクト開口
プロセスを用いる。
【００３６】この方法は図に示すように基板１上に形成
されたゲート電極３の上面と側面をエッチング停止層と
なるシリコン窒化膜１９−１、１９−２で覆う。第１層
間絶縁膜４は２０ナノｍ程度の薄いシリコン酸化膜４−
１を堆積したあとＢＰＳＧ膜４−２、さらにシリコン酸
化膜４−３を堆積させて形成する。
されたゲート電極３の上面と側面をエッチング停止層と
なるシリコン窒化膜１９−１、１９−２で覆う。第１層
間絶縁膜４は２０ナノｍ程度の薄いシリコン酸化膜４−
１を堆積したあとＢＰＳＧ膜４−２、さらにシリコン酸
化膜４−３を堆積させて形成する。
【００３７】ビットコンタクト５の開口にはＣ3 Ｆ8 や
Ｃ4 Ｆ8 などに酸素や一酸化炭素を添加したガスによる
選択エッチング技術により行う。
Ｃ4 Ｆ8 などに酸素や一酸化炭素を添加したガスによる
選択エッチング技術により行う。
【００３８】通常はシリコン窒化膜に対するエッチング
速度は、不純物を含有しないシリコン酸化膜に比べてＢ
ＰＳＧ膜のほうが大きい。したがって第１層間絶縁膜４
としてＢＰＳＧ膜を用いることによりビットコンタクト
開口時にエッチング停止層であるシリコン窒化膜１９の
エッチング損失を少なくすることができる。エッチング
停止層であるシリコン窒化膜１９−１、１９−２はビッ
トコンタクトプラグ５とゲート電極３の絶縁層となるの
で、エッチング損失が少なければビットコンタクト５と
ゲート電極３の電気的絶縁の信頼性は向上する。
速度は、不純物を含有しないシリコン酸化膜に比べてＢ
ＰＳＧ膜のほうが大きい。したがって第１層間絶縁膜４
としてＢＰＳＧ膜を用いることによりビットコンタクト
開口時にエッチング停止層であるシリコン窒化膜１９の
エッチング損失を少なくすることができる。エッチング
停止層であるシリコン窒化膜１９−１、１９−２はビッ
トコンタクトプラグ５とゲート電極３の絶縁層となるの
で、エッチング損失が少なければビットコンタクト５と
ゲート電極３の電気的絶縁の信頼性は向上する。
【００３９】またビット線６はタングステンシリサイド
などの金属珪化物で形成し、ゲート電極３と同じように
上面と側面をシリコン窒化膜２０で覆う。その後、第２
層間絶縁膜７をＢＰＳＧ膜で形成する。
などの金属珪化物で形成し、ゲート電極３と同じように
上面と側面をシリコン窒化膜２０で覆う。その後、第２
層間絶縁膜７をＢＰＳＧ膜で形成する。
【００４０】容量コンタクト８の開口はビットコンタク
ト５と同じように選択エッチングを用いる。
ト５と同じように選択エッチングを用いる。
【００４１】このとき第１層間絶縁膜４と第２層間絶縁
膜７とはＢＰＳＧ膜４−２、７−２で構成されているか
らエッチング選択性が高くビット線６の側壁と上面のシ
リコン窒化膜２０とゲート電極３側壁と上面のシリコン
窒化膜１９のエッチング損失を少なくすることができ
る。
膜７とはＢＰＳＧ膜４−２、７−２で構成されているか
らエッチング選択性が高くビット線６の側壁と上面のシ
リコン窒化膜２０とゲート電極３側壁と上面のシリコン
窒化膜１９のエッチング損失を少なくすることができ
る。
【００４２】上記と同様の理由によりゲート電極３、ビ
ット線６と容量コンタクトプラグ８の電気的絶縁の信頼
性は向上する。
ット線６と容量コンタクトプラグ８の電気的絶縁の信頼
性は向上する。
【００４３】蓄積容量部９、１０を形成した後の第３層
間絶縁膜は不純物を含有しないシリコン酸化膜のみで形
成する。こうすれば成膜工程数は削減できる。
間絶縁膜は不純物を含有しないシリコン酸化膜のみで形
成する。こうすれば成膜工程数は削減できる。
【００４４】この実施例によれば前の場合の効果に加え
て自己整合コンタクト開口時にエッチング停止層である
シリコン窒化膜１９のエッチング損失を少なくすること
ができ、配線とコンタクトの電気的絶縁の信頼性が向上
するという効果もある。
て自己整合コンタクト開口時にエッチング停止層である
シリコン窒化膜１９のエッチング損失を少なくすること
ができ、配線とコンタクトの電気的絶縁の信頼性が向上
するという効果もある。
【００４５】
【発明の効果】以上説明した本発明によれば第１層目の
絶縁膜をＢＰＳＧ膜をシリコン酸化膜で挟む構造とする
ことで第２層目以降の絶縁膜をシリコン酸化膜のみで構
成することができるので成膜工程において第２層目以降
の工程の数を少くすることができ、大幅に工程の削減が
できる。
絶縁膜をＢＰＳＧ膜をシリコン酸化膜で挟む構造とする
ことで第２層目以降の絶縁膜をシリコン酸化膜のみで構
成することができるので成膜工程において第２層目以降
の工程の数を少くすることができ、大幅に工程の削減が
できる。
【００４６】また熱処理により発生した上層に形成され
たシリコン酸化膜の層間絶縁膜の応力を緩和するので応
力に起因するトランジスターの劣化や接合リーク電流を
最小限に押さえることができる。
たシリコン酸化膜の層間絶縁膜の応力を緩和するので応
力に起因するトランジスターの劣化や接合リーク電流を
最小限に押さえることができる。
【００４７】第１層、第２層ともＢＰＳＧ膜をシリコン
酸化膜で挟む構造とすることにより工程の削減に加え
て、エッチング選択性を利用してエッチング停止層のエ
ッチング損失を少なく出来、電気的絶縁の信頼性が高く
なるという効果もある。
酸化膜で挟む構造とすることにより工程の削減に加え
て、エッチング選択性を利用してエッチング停止層のエ
ッチング損失を少なく出来、電気的絶縁の信頼性が高く
なるという効果もある。
【図１】本発明による半導体装置の実施例の概略の断面
図である。
図である。
【図２】本発明による半導体装置の第２の実施例の概略
の断面図である。
の断面図である。
【図３】従来例を説明するための半導体装置の概略の断
面図である。
面図である。
【図４】シリコン基板へのリンの拡散にたいするシリコ
ン酸化膜の防止効果を示す図である。
ン酸化膜の防止効果を示す図である。
【図５】ビットコンタクト抵抗値の熱処理温度による変
化を示す図である。
化を示す図である。
１ 基板 ２ 素子分離酸化膜 ３ ゲート電極 ４−１ 第１層間絶縁膜（シリコン酸化膜） ４−２ 第１層間絶縁膜（ＢＰＳＧ膜） ４−３ 第１層間絶縁膜（シリコン酸化膜） ５ ビットコンタクト ６ ビット線 ７−１ 第２層間絶縁膜（シリコン酸化膜） ７−２ 第２層間絶縁膜（ＢＰＳＧ膜） ７−３ 第２層間絶縁膜（シリコン酸化膜） ８ 容量コンタクト ９ 蓄積容量下部電極 １０ 蓄積容量上部電極 １１−１ 第３層間絶縁膜（シリコン酸化膜） １１−２ 第３層間絶縁膜（ＢＰＳＧ膜） １１−３ 第３層間絶縁膜（シリコン酸化膜） １２ 金属コンタクト １３ 第１金属配線 １４ 第４層間絶縁膜 １５ 第２金属配線 １６ カバー絶縁膜 １７ 第２層間絶縁膜（シリコン酸化膜） １８ 第３層間絶縁膜（シリコン酸化膜） １９−１ ゲート電極側壁シリコン窒化膜 １９−２ ゲート電極上面シリコン窒化膜 ２０−１ ビット線側壁シリコン窒化膜 ２０−２ ビット線上面シリコン窒化膜
Claims (10)
- 【請求項１】 基板上に形成された多結晶シリコンまた
は金属珪化物からなる配線層が少なくとも２層以上積層
された半導体装置において、第１層の配線と第２層の配
線を絶縁するための第１層目の層間絶縁膜はボロンまた
はリンを含有する低融点ガラスを不純物を含有しないシ
リコン酸化膜で挟んだ構造とし、他の層間絶縁膜は不純
物を含有しないシリコン酸化膜であることを特徴とする
半導体装置。 - 【請求項２】 第１層目の低融点ガラスを挟むシリコン
酸化膜の内第１層の配線との間の厚さが２０ナノｍ以上
である請求項１記載の半導体装置。 - 【請求項３】 第１層目の低融点ガラスを挟むシリコン
酸化膜の内第２層の配線との間の厚さが２０ナノｍ以上
である請求項１記載の半導体装置。 - 【請求項４】 第１の配線層がＭＯＳトランジスターを
形成する多結晶シリコンと金属珪化物からなるゲート電
極であることを特徴とする請求項１または３に記載の半
導体装置。 - 【請求項５】 第２の配線層が多結晶シリコンからなる
配線であることを特徴とする請求項１または３に記載の
半導体装置。 - 【請求項６】 第２の配線層が多結晶シリコンと金属珪
化物からなる配線であることを特徴とする請求項１また
は３に記載の半導体装置。 - 【請求項７】 基板上に形成された多結晶シリコンまた
は金属珪化物からなる配線層が少なくとも２層以上積層
された半導体装置において、第１層の配線と第２層の配
線を絶縁するための第１層目の層間絶縁膜はボロンまた
はリンを含有する低融点ガラスを不純物を含有しないシ
リコン酸化膜で挟んだ構造とし、第２層目の層間絶縁膜
は不純物を含有しないシリコン酸化膜で形成しこれを８
００℃以上の熱処理をすることを特徴とする半導体装置
の製造方法。 - 【請求項８】 基板上に形成された多結晶シリコンまた
は金属珪化物からなる配線層が少なくとも３層以上積層
された半導体装置において、第１層の配線と第２層の配
線を絶縁するための第１層目の層間絶縁膜と、第２層の
配線と第３層の配線を絶縁するための第２層目の層間絶
縁膜はボロンまたはリンを含有する低融点ガラスを、不
純物を含有しないシリコン酸化膜で挟んだ構造とし、第
３層以降の絶縁膜は不純物を含有しないシリコン酸化膜
であることを特徴とする半導体装置。 - 【請求項９】 第１層の配線と第２層の配線は、上面と
側面がシリコン窒化膜で覆われており、上記配線間に開
口されたコンタクト孔は上記配線に対して自己整合的に
開口していることを特徴とする請求項８に記載の半導体
装置。 - 【請求項１０】 基板上に形成された多結晶シリコンま
たは金属珪化物からなる配線層が少なくとも２層以上積
層された半導体装置において、第１層の配線と第２層の
配線を絶縁するための第１層目の層間絶縁膜は、ボロン
やリンを含有する低融点ガラスであり、第２層目以降の
層間絶縁膜は、不純物を含有しないシリコン酸化膜であ
ることを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4153498A JPH11238799A (ja) | 1998-02-24 | 1998-02-24 | 半導体装置およびその製造方法 |
| KR1019990004753A KR19990072569A (ko) | 1998-02-24 | 1999-02-10 | 반도체장치및그제조방법 |
| CN 99100834 CN1227406A (zh) | 1998-02-24 | 1999-02-24 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4153498A JPH11238799A (ja) | 1998-02-24 | 1998-02-24 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11238799A true JPH11238799A (ja) | 1999-08-31 |
Family
ID=12611090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4153498A Pending JPH11238799A (ja) | 1998-02-24 | 1998-02-24 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH11238799A (ja) |
| KR (1) | KR19990072569A (ja) |
| CN (1) | CN1227406A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005286341A (ja) * | 2004-03-30 | 2005-10-13 | Samsung Electronics Co Ltd | 低ノイズ及び高性能のｌｓｉ素子、レイアウト及びその製造方法 |
| JP2010267804A (ja) * | 2009-05-14 | 2010-11-25 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP2017059785A (ja) * | 2015-09-18 | 2017-03-23 | サンケン電気株式会社 | 半導体装置 |
-
1998
- 1998-02-24 JP JP4153498A patent/JPH11238799A/ja active Pending
-
1999
- 1999-02-10 KR KR1019990004753A patent/KR19990072569A/ko not_active Application Discontinuation
- 1999-02-24 CN CN 99100834 patent/CN1227406A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005286341A (ja) * | 2004-03-30 | 2005-10-13 | Samsung Electronics Co Ltd | 低ノイズ及び高性能のｌｓｉ素子、レイアウト及びその製造方法 |
| US8816440B2 (en) | 2004-03-30 | 2014-08-26 | Samsung Electronics Co., Ltd. | Low noise and high performance LSI device |
| US9093306B2 (en) | 2004-03-30 | 2015-07-28 | Samsung Electronics Co., Ltd. | Low noise and high performance LSI device |
| US9425182B2 (en) | 2004-03-30 | 2016-08-23 | Samsung Electronics Co., Ltd. | Low noise and high performance LSI device |
| US9899386B2 (en) | 2004-03-30 | 2018-02-20 | Samsung Electronics Co., Ltd. | Low noise and high performance LSI device |
| JP2010267804A (ja) * | 2009-05-14 | 2010-11-25 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP2017059785A (ja) * | 2015-09-18 | 2017-03-23 | サンケン電気株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990072569A (ko) | 1999-09-27 |
| CN1227406A (zh) | 1999-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5728595A (en) | Method of fabricating a self-aligned contact hole for a semiconductor device | |
| US5436188A (en) | Dram cell process having elk horn shaped capacitor | |
| US8026542B2 (en) | Low resistance peripheral local interconnect contacts with selective wet strip of titanium | |
| US6707088B2 (en) | Method of forming integrated circuitry, method of forming a capacitor, method of forming DRAM integrated circuitry and DRAM integrated category | |
| US20020024093A1 (en) | Semiconductor device with self-aligned contact structure employing dual spacers and method of manufacturing the same | |
| JPS61214555A (ja) | 半導体装置 | |
| US5501998A (en) | Method for fabricating dynamic random access memory cells having vertical sidewall stacked storage capacitors | |
| JP3839281B2 (ja) | 半導体装置の製造方法 | |
| JP4400626B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4053226B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2000021892A (ja) | 半導体装置の製造方法 | |
| US5491104A (en) | Method for fabricating DRAM cells having fin-type stacked storage capacitors | |
| US6261890B1 (en) | Semiconductor device having capacitor and method of manufacturing the same | |
| JP5417596B2 (ja) | メモリ回路 | |
| JP4812949B2 (ja) | キャパシタの製造方法 | |
| JPH1154729A (ja) | 半導体素子のコンデンサの製造方法 | |
| JPH11238799A (ja) | 半導体装置およびその製造方法 | |
| JPH1050964A (ja) | 半導体基板に水素を拡散させるプラグを有する半導体装置およびその製造方法 | |
| JPH11135749A (ja) | 半導体記憶装置 | |
| JP2001024169A (ja) | 半導体装置およびその製造方法 | |
| JPH11274431A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH01265556A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH10150161A (ja) | 半導体装置のキャパシタ及びその製造方法 | |
| JP2000299444A (ja) | 半導体装置およびその製造方法 | |
| JPH04249362A (ja) | 半導体メモリ装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010717 |