JP2007180365A

JP2007180365A - 半導体装置及びその製造方法

Info

Publication number: JP2007180365A
Application number: JP2005378748A
Authority: JP
Inventors: Toshihisa Onizuka; 年央鬼塚
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2005-12-28
Filing date: 2005-12-28
Publication date: 2007-07-12
Also published as: US20070161208A1; CN1992195A

Abstract

【課題】トレンチ内に埋め込まれる絶縁物にクラックが入らないようにし、充填すべき所に絶縁物を充填させること。
【解決手段】ＳＯＩ基板１０の第１シリコン基板１の所定の位置に埋め込み絶縁膜３に達するトレンチ１ａを形成する工程と、トレンチ１ａを含む第１シリコン基板１上に、トレンチ１ａ内を完全に埋め込まないように、第１ＢＰＳＧ膜６を成膜する工程と、第１ＢＰＳＧ膜６上にＮＳＧ膜７を成膜する工程と、ＮＳＧ膜７上に第２ＢＰＳＧ膜８を成膜する工程と、を含み、各成膜工程は、ＣＶＤ法により同一のＣＶＤ炉内で行われ、各成膜工程間の切換えは、ＣＶＤ炉内に供給されるガス種のシーケンスを変更することにより行われる。
【選択図】図３

Description

本発明は、半導体基板に形成されたトレンチ内に絶縁物を埋め込んだ素子分離領域を有する半導体装置及びその製造方法に関し、特に、ボイド・クラックを生じることなく絶縁物の埋め込みを好適に行うことができる半導体装置及びその製造方法に関する。

半導体デバイスの高集積化や半導体素子の微細化に伴い、半導体基板に形成される素子間を絶縁分離するための素子分離構造として、熱酸化によって素子分離領域を形成したＬＯＣＯＳ構造から、半導体基板に形成されたトレンチ（溝）内に絶縁物（絶縁膜）を埋め込んで素子分離領域を形成したＳＴＩ（Shallow Trench Isolation）構造が採用されている。また、半導体デバイスの高性能化に伴い、シリコンウェハそのものから、半導体基板としてシリコン層間に埋め込み絶縁層を有するＳＯＩ（Silicon On Insulator）基板を用いて、ＳＴＩ構造を形成したものが採用されている。このようなＳＴＩ構造では、トレンチ内にボイド（気泡）を発生することなく絶縁物を充填し、同時にトレンチ上に形成される凹部を平坦化することが求められている。

ＳＴＩ構造を形成する従来の半導体装置の製造方法として、ＳＯＩ基板１１０の第１シリコン基板１０１の所要箇所に埋め込み絶縁膜１０３に達するトレンチ１０５を形成した後、全面にＮＳＧ膜１０６を形成してトレンチ１０５をＮＳＧ膜１０６で完全に埋め込み（図５（Ａ）参照）、さらにＮＳＧ（Non-doped Silicate Glass）膜１０６上にＢＰＳＧ（Boron-Phosphor Silicate Glass）膜１０７を成長させ（図５（Ｂ）参照）、熱処理によりＢＰＳＧ膜１０７の表面を平坦化し（図５（Ｃ）参照）、続いてＢＰＳＧ膜１０７およびＮＳＧ膜１０６の表面を所定の厚さになるまでエッチバックし平坦な表面とする（図５（Ｄ）参照）ものが開示されている（特許文献１参照）。

特開２００２−１００６７２号公報特許２０００−２００８３１号公報

しかしながら、特許文献１に記載の製造方法では、素子分離のためのＮＳＧ膜１０６を充分にトレンチ１０５内に埋め込むために厚く成膜する必要があったため、耐クラック性に乏しいＮＳＧ膜１０６にクラックが入り、炉内でのパーティクルの発生量が増え、絶縁物で充填すべき所に充填できないおそれがあった。また、特許文献１に記載の製造方法では、ＮＳＧ膜１０６の上層部分に、違う膜であって熱流動性があり平坦化するためのＢＰＳＧ膜１０７を成膜しているが、ＮＳＧ成膜工程とＢＰＳＧ成膜工程の間に窒素雰囲気中での熱処理やエッチバックを行っているため、ＮＳＧ成膜工程、熱処理工程又はエッチバック工程、ＢＰＳＧ成膜工程の各工程で違う仕様の炉を用いる必要があり、成膜以外の窒素ガス置換、大気への戻し、ウェハ搬送、真空引き、温度安定待ち等のステップを行う必要があった（図６参照）。また、ＮＳＧ成膜工程、熱処理工程、ＢＰＳＧ成膜工程の各工程を同じ炉を用いて行う場合であっても、ＮＳＧ成膜工程後の熱処理の際に真空引き、窒素導入、温度安定待ち等のステップを行う必要があり、熱処理工程後のＢＰＳＧ成膜の際に温度、真空度、流量条件等の切り換えを再度行う必要があった。そのため、特許文献１に記載の製造方法では、全シーケンスの合計時間が長くなっていた。

なお、ＳＴＩ構造を形成する従来の半導体装置の製造方法として、半導体基板の表面に溝を形成し、その溝内にＴＥＯＳ（Tetra Ethyl Ortho Silicate）ガスを分解して生成される絶縁膜を埋め込んでＳＴＩ構造を形成する製造方法において、絶縁膜の埋め込み工程として、ＴＥＯＳガスを気相熱分解した第１のＴＥＯＳＮＳＧ（Tetra Ethyl Ortho Silicate Non-doped Silicate Glass）膜を成長する第１の成長工程と、ＴＥＯＳガスを半導体基板の表面で表面熱分解した第２のＴＥＯＳＮＳＧ膜を成長する第２の成長工程とを含むものがあるが（特許文献２参照）、トレンチ内に埋め込まれる絶縁膜が全てＴＥＯＳＮＳＧ膜であるため、耐クラック性に乏しいＴＥＯＳＮＳＧ膜（第１のＴＥＯＳＮＳＧ膜、第２のＴＥＯＳＮＳＧ膜）にクラックが入り、充填すべき所に絶縁物で充填できないおそれがある。

本発明の主な課題は、トレンチ内に埋め込まれる絶縁物にクラックが入らないようにし、充填すべき所に絶縁物を充填させることである。

本発明の視点においては、半導体基板に形成されたトレンチ内に絶縁物を埋め込んだ素子分離領域を有する半導体装置の製造方法であって、前記半導体基板の所定の位置にトレンチを形成する工程と、前記トレンチを含む前記半導体基板上に、前記トレンチ内を完全に埋め込まないように、第１ＢＰＳＧ膜を成膜する工程と、前記第１ＢＰＳＧ膜上にＮＳＧ膜を成膜する工程と、前記ＮＳＧ膜上に第２ＢＰＳＧ膜を成膜する工程と、を含むことを特徴とする。

本発明（請求項１−１０）によれば、素子分離用の絶縁物の耐クラック性が向上し、ＣＶＤ炉内でのパーティクルの発生を低減させることができる。また、全シーケンスの合計時間を短縮することができる。つまり、一つのＣＶＤ炉で一度に３層の絶縁膜を成膜し、各成膜工程間でウェハ搬送、ＣＶＤ炉内の真空引き、温度安定待ち、ＣＶＤ炉内の大気解放時間などを省略することができる。また、トレンチ内のボイドを防止し、表面の平坦性を向上させることができる。

（実施形態１）
本発明の実施形態１に係る半導体装置について図面を用いて説明する。図１〜３は、本発明の実施形態１に係る半導体装置の製造方法を模式的に示した工程部分断面図である。図４は、本発明の実施形態１に係る半導体装置の製造方法における第１ＢＰＳＧ膜、ＮＳＧ膜、及び第２ＢＰＳＧ膜を成膜する際のシーケンスチャートである。

まず、第１シリコン基板１と第２シリコン基板２の間に、埋め込み絶縁膜３を有するＳＯＩ（Silicon On Insulator）基板１０（ウェハ）を用意する（図１（Ａ）参照）。ここでは、第１シリコン基板１の裏面を酸化処理して埋め込み絶縁膜３を形成し、この埋め込み絶縁膜３の表面に第２シリコン基板２を貼り合わせ、その後、第１シリコン基板１の表面を平坦に研磨してＳＯＩ基板１０の主面とする。ここで、第１シリコン基板１の厚さは、例えば、３〜７μｍである。また、第２シリコン基板２の厚さは、例えば、５００〜８００μｍである。埋め込み絶縁膜３は、例えば、シリコン酸化膜が用いられ、例えば、その厚さは０．５〜２．５μｍである。

次に、第１シリコン基板１の表面を熱処理してシリコン酸化膜４を形成し、その上にフォトレジスト５を塗布形成し、フォトリソグラフィ技術により素子分離領域のフォトレジスト５を選択的に除去し、素子分離領域に沿った開口部５ａを形成する（図１（Ｂ）参照）。

次に、フォトレジスト５をマスクとしてシリコン酸化膜４をエッチングし、開口部４ａを形成した後、フォトレジスト５を除去する（図１（Ｃ）参照）。

次に、シリコン酸化膜４をマスクとして、埋め込み絶縁膜３が現れるまで、第１シリコン基板１を選択的にエッチングし、素子分離用のトレンチ１ａを形成する（図２（Ａ）参照）。

次に、トレンチ１ａが形成されたＳＯＩ基板１０（ウェハ）をＣＶＤ（Chemical Vapor Deposition）炉（図示せず）の中に搬送し、ＣＶＤ炉内の真空引き、及び、温度安定待ちを行い、絶縁膜を成膜する準備を行う。なお、この段階では、絶縁膜を成膜する際に使用するガス種（例えば、ＴＥＯＳ、ＰＨ３、ＴＭＢ、Ｏ２）のいずれもＣＶＤ炉内に流しておらず（図４参照）、所定の真空度（例えば０．７〜１．０５ｔｏｒｒ）、所定の温度（例えば、６００〜７００℃）にする。

ここで、ＴＥＯＳは、テトラエチルオルソシリケート（Tetra Ethyl Ortho Silicate；Ｓｉ（Ｃ_２Ｈ_５Ｏ）_４）である。ＰＨ３は、フォスフィン（Phosphine；ＰＨ_３）である。ＴＭＢは、トリメチルボレート（Trimethyl Borate；Ｂ（ＣＨ_３）_３）である。Ｏ２は、酸素（Oxygen；Ｏ_２）である。

なお、ガス種は、ＴＥＯＳ、ＰＨ３、ＴＭＢ、Ｏ２以外にも、ＴＥＯＳの代わりにシラン（ＳｉＨ_４）を用いることができ、ＰＨ３の代わりにトリメチルフォスファイト（Ｐ（ＣＨ_３Ｏ）_３）を用いることができ、ＴＭＢの代わりにトリエチルボレート（Ｂ（Ｃ_２Ｈ_５Ｏ）_３）又はジボラン（Ｂ_２Ｈ_６）を用いることができ、Ｏ２の代わりにオゾン（Ｏ_３）を用いることができる。また、選択したガス種の組み合わせに応じて、圧力、温度等の条件が設定される。以降の工程では、ガス種がＴＥＯＳ、ＰＨ３、ＴＭＢ、Ｏ２の組合せを例に説明する。

次に、ＴＥＯＳ、ＰＨ３、ＴＭＢ、Ｏ２のガス種をＣＶＤ炉内に流し、ガス種の熱分解（気相熱分解、基板表面熱分解を含む；以下同じ）により、トレンチ１ａ内を完全に埋め込まないように、第１ＢＰＳＧ（Boron-Phosphor Silicate Glass）膜６を成膜する（図２（Ｂ）参照）。第１ＢＰＳＧ膜６を成膜する際に使用する各ガス種の流量は、例えば、ＴＥＯＳ；３００ｍｌ／ｍｉｎ、ＰＨ３；８２０ｍｌ／ｍｉｎ、ＴＭＢ；３０ｍｌ／ｍｉｎ、Ｏ２；１００ｍｌ／ｍｉｎである（図４参照）。また、この工程で成膜される第１ＢＰＳＧ膜６の膜厚は、ＮＳＧ膜７の下地として適切な膜厚（例えば、５００〜８００ｎｍ）とする。また、この工程におけるＣＶＤ炉内の温度および真空度は、成膜準備段階の範囲内（例えば、真空度０．７〜１．０５ｔｏｒｒ、温度６００〜７００℃）で微調整されうる。ここで、第１ＢＰＳＧ膜６をＮＳＧ（Non-doped Silicate Glass）膜７の下地にしているのは、第１ＢＰＳＧ膜６は熱流動性があり耐クラック性に優れているからである。

次に、ＰＨ３、ＴＭＢ、Ｏ２のガスを止め、ＴＥＯＳガスのみをＣＶＤ炉内に流すことで、ＴＥＯＳの熱分解により第１ＢＰＳＧ膜６上にＮＳＧ膜７を成膜する（図２（Ｃ）参照）。なお、この工程では、ガス種のシーケンス（流量）を変更しているだけで、第１ＢＰＳＧ膜６の成膜時のＣＶＤ炉と同一である。シーケンス変更ではＴＥＯＳを流したままで、ＰＨ３、ＴＭＢ、Ｏ２のガスを流さないようにする（図４参照）。また、第１ＢＰＳＧ膜６の成膜工程とＮＳＧ膜７の成膜工程の間では熱処理やエッチバックを行っていない。ＮＳＧ膜７を成膜する際に使用するガス種の流量は、例えば、ＴＥＯＳ；１８０ｍｌ／ｍｉｎ、ＰＨ３；０ｍｌ／ｍｉｎ、ＴＭＢ；０ｍｌ／ｍｉｎ、Ｏ２；０ｍｌ／ｍｉｎである。また、この工程で成膜されるＮＳＧ膜７の膜厚は、第１ＢＰＳＧ膜６の膜厚よりも薄く、クラック及びパーティクルの発生を抑え、かつ、ボイドの発生を防止するのに適切な膜厚（例えば、４００〜６００ｎｍ）とし、トレンチ１ａ内をＮＳＧ膜７で完全に埋め込んでも埋め込まなくてもよい。また、この工程におけるＣＶＤ炉内の温度（設定温度）および真空度（設定圧）は、成膜準備段階の範囲内（例えば、真空度０．７〜１．０５ｔｏｒｒ、温度６００〜７００℃）で微調整されうる。また、第１ＢＰＳＧ膜６とＮＳＧ膜７の境界付近には、ＰＨ３、ＴＭＢ、Ｏ２の残留ガスの濃度が徐々に減ってゆくことから、第１ＢＰＳＧ膜６とＮＳＧ膜７が混在した部分を有する。ここで、ＮＳＧ膜７を第１ＢＰＳＧ膜６と第２ＢＰＳＧ膜８の間に形成しているのは、ＮＳＧ膜７の膜厚を薄くするためである。つまり、ＮＳＧ膜７は膜厚が厚くなるにしたがい、耐クラック性が低下しクラックが発生しやすくなり、ＣＶＤ炉内でのパーティクルの発生量が増えるので、ＮＳＧ膜７の膜厚を薄くすることによってクラック及びパーティクルの発生を抑えることができるからである。

次に、ＴＥＯＳガスを流したままのＣＶＤ炉内に再度ＰＨ３、ＴＭＢ、Ｏ２のガスを流し、ガス種の熱分解によりＮＳＧ膜７上に第２ＢＰＳＧ膜８を成膜する（図３（Ａ）参照）。なお、この工程では、ガス種のシーケンス（流量）を変更しているだけで、第１ＢＰＳＧ膜６およびＮＳＧ膜７の成膜時のＣＶＤ炉と同一である。シーケンス変更ではＴＥＯＳを流したままで、ＰＨ３、ＴＭＢ、Ｏ２を再度流すことになる（図４参照）。また、ＮＳＧ膜７の成膜工程と第１ＢＰＳＧ膜６の成膜工程の間では熱処理やエッチバックを行っていない。第２ＢＰＳＧ膜８を成膜する際に使用する各ガス種の流量は、例えば、ＴＥＯＳ；３００ｍｌ／ｍｉｎ、ＰＨ３；８２０ｍｌ／ｍｉｎ、ＴＭＢ；３０ｍｌ／ｍｉｎ、Ｏ２；１００ｍｌ／ｍｉｎである。また、この工程で成膜される第２ＢＰＳＧ膜８の膜厚は、熱処理することで表面を平坦化されるのに適切な膜厚（例えば、２００〜３００ｎｍ）とする。また、この工程におけるＣＶＤ炉内の温度（設定温度）および真空度（設定圧）は、成膜準備段階の範囲内（例えば、真空度０．７〜１．０５ｔｏｒｒ、温度６００〜７００℃）で微調整されうる。また、ＮＳＧ膜７と第２ＢＰＳＧ膜８の境界付近では、ＰＨ３、ＴＭＢ、Ｏ２のガスの濃度が徐々に増えてゆくことから、ＮＳＧ膜７と第２ＢＰＳＧ膜８が混在した部分を有する。ここで、ＮＳＧ膜７の上層に第２ＢＰＳＧ膜８を成膜しているのは、第２ＢＰＳＧ膜８は熱流動性があるので、熱処理することで表面を平坦化することができるからである。なお、第２ＢＰＳＧ膜８の成膜終了後は、第２ＢＰＳＧ膜８の成膜時のＣＶＤ炉内のガスを窒素に置換し、大気に戻して、熱処理用の炉にウェハが搬送されることになる（図４参照）。

次に、窒素雰囲気、所定の温度（例えば、８５０℃）、所定の時間（例えば、２０分程度）で熱処理を行い、第２ＢＰＳＧ膜８の表面を流動化して平坦化する（図３（Ｂ）参照）。この時、わずかではあるが滑らかな窪みが残る。

最後に、後の工程で必要とする厚さになるまで、第２ＢＰＳＧ膜８側から第２ＢＰＳＧ膜８、ＮＳＧ膜７、第１ＢＰＳＧ膜６、シリコン酸化膜４のいずれかを、エッチバックする。例えば、後の工程でシリコン酸化膜４上に第１ＢＰＳＧ膜６が必要でない場合は、シリコン酸化膜４が現れるまでエッチバックする。また、シリコン酸化膜４も必要でない場合は、第１シリコン基板１の表面が現れるまで、エッチバックすることになる。

実施形態１によれば、第１ＢＰＳＧ膜６をＮＳＧ膜７の下地とすることにより、ＮＳＧ膜７の膜厚を薄くすることができるので、トレンチ１ａ内の絶縁物（第１ＢＰＳＧ膜６、ＮＳＧ膜７、第２ＢＰＳＧ膜８）の耐クラック性が向上し、ＮＳＧ膜７を成膜する際のパーティクルの発生を低減させることができる。また、ＮＳＧ膜７の被覆性によりトレンチ１ａ内の絶縁物のボイドの発生を防止することができる。さらに、第２ＢＰＳＧ膜８の熱流動性により表面の平坦性を向上させることができる。

また、３つの絶縁膜（第１ＢＰＳＧ膜６、ＮＳＧ膜７、第２ＢＰＳＧ膜８）を１つのＣＶＤ炉で成膜でき、かつ、各絶縁膜の成膜工程の間に熱処理やエッチバックを行っていないので、ウェハ搬送、ＣＶＤ炉内の真空引き、温度安定待ち、ＣＶＤ炉内の大気解放時間等を省略することができ、リードタイムを短縮させることができる。その理由は、ＣＶＤ炉内のガス種のシーケンスを変更することにより、ＣＶＤ炉内からウェハを出さずに多層絶縁膜を成膜することができるからである。

本発明の実施形態１に係る半導体装置の製造方法を模式的に示した第１の工程部分断面図である。本発明の実施形態１に係る半導体装置の製造方法を模式的に示した第２の工程部分断面図である。本発明の実施形態１に係る半導体装置の製造方法を模式的に示した第３の工程部分断面図である。本発明の実施形態１に係る半導体装置の製造方法における第１ＢＰＳＧ膜、ＮＳＧ膜、及び第２ＢＰＳＧ膜を成膜する際のシーケンスチャートである。従来例の一例に係る半導体装置の製造方法を模式的に示した工程部分断面図である。従来の一例に係る半導体装置の製造方法におけるＮＳＧ及びＢＰＳＧを成膜する際のシーケンスチャートである。

符号の説明

１第１シリコン基板（半導体層）
１ａトレンチ
２第２シリコン基板（半導体層）
３埋め込み絶縁膜
４シリコン酸化膜
４ａ開口部
５フォトレジスト
５ａ開口部
６第１ＢＰＳＧ膜
７ＮＳＧ膜
８第２ＢＰＳＧ膜
１０ＳＯＩ基板
１０１第一シリコン基板
１０１第二シリコン基板
１０３埋め込み絶縁膜
１０４表面絶縁膜
１０５トレンチ
１０６ＮＳＧ膜
１０７ＢＰＳＧ膜
１１０ＳＯＩ基板

Claims

半導体基板に形成されたトレンチ内に絶縁物を埋め込んだ素子分離領域を有する半導体装置の製造方法であって、
前記半導体基板の所定の位置にトレンチを形成する工程と、
前記トレンチを含む前記半導体基板上に、前記トレンチ内を完全に埋め込まないように、第１ＢＰＳＧ膜を成膜する工程と、
前記第１ＢＰＳＧ膜上にＮＳＧ膜を成膜する工程と、
前記ＮＳＧ膜上に第２ＢＰＳＧ膜を成膜する工程と、
を含むことを特徴とする半導体装置の製造方法。
前記第２ＢＰＳＧ膜を成膜した後、熱処理により前記第２ＢＰＳＧの表面を平坦化する工程を含むことを特徴とする請求項１記載の半導体装置の製造方法。
前記第２ＢＰＳＧ膜のみ、前記第２ＢＰＳＧ膜と前記ＮＳＧ膜、又は、前記第２ＢＰＳＧ膜と前記ＮＳＧ膜と前記第１ＢＰＳＧ膜の表面を所定の厚さになるまでエッチバックして平坦にする工程を含むことを特徴とする請求項１又は２記載の半導体装置の製造方法。
前記第１ＢＰＳＧ膜を成膜する工程、前記ＮＳＧ膜を成膜する工程、および前記第２ＢＰＳＧ膜を成膜する工程の各成膜工程は、ＣＶＤ法により同一のＣＶＤ炉内で行われ、
前記各成膜工程間の切換えは、前記ＣＶＤ炉内に供給されるガス種のシーケンスを変更することにより行われることを特徴とする請求項１乃至３のいずれか一に記載の半導体装置の製造方法。
前記第１ＢＰＳＧ膜を成膜する工程では、前記ＣＶＤ炉内に供給されるガス種がテトラエチルオルソシリケート、フォスフィン、トリメチルボレート、および酸素であり、
前記ＮＳＧ膜を成膜する工程では、前記ＣＶＤ炉内に供給されるガス種がテトラエチルオルソシリケートであり、
前記第２ＢＰＳＧ膜を成膜する工程では、前記ＣＶＤ炉内に供給されるガス種がテトラエチルオルソシリケート、フォスフィン、トリメチルボレート、および酸素であることを特徴とする請求項４記載の半導体装置の製造方法。
前記ＮＳＧ膜を成膜する工程では、前記ＮＳＧ膜の膜厚が前記第１ＢＰＳＧ膜の膜厚よりも薄くなるように前記ＮＳＧ膜を成膜することを特徴とする請求項１乃至５のいずれか一に記載の半導体装置の製造方法。
前記半導体基板は、半導体層間に埋め込み絶縁膜を有するＳＯＩ基板であり、
前記トレンチを形成する工程では、前記ＳＯＩ基板の片側の前記半導体層の所定の位置に前記埋め込み絶縁膜に達するトレンチを形成することを特徴とする請求項１乃至６のいずれか一に記載の半導体装置の製造方法。
請求項１乃至７のいずれか一に記載の半導体装置の製造方法により製造されたことを特徴とする半導体装置。
前記第１ＢＰＳＧ膜と前記ＮＳＧ膜の境界付近では、前記第１ＢＰＳＧ膜と前記ＮＳＧ膜が混在した部分を有することを特徴とする請求項８記載の半導体装置。
前記ＮＳＧ膜と前記第２ＢＰＳＧ膜の境界付近では、前記ＮＳＧ膜と前記第２ＢＰＳＧ膜が混在した部分を有することを特徴とする請求項８又は９記載の半導体装置。