CN106549044B - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN106549044B CN106549044B CN201510761415.5A CN201510761415A CN106549044B CN 106549044 B CN106549044 B CN 106549044B CN 201510761415 A CN201510761415 A CN 201510761415A CN 106549044 B CN106549044 B CN 106549044B
- Authority
- CN
- China
- Prior art keywords
- region
- semiconductor
- resurf
- conductor layer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 106
- 239000004020 conductor Substances 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims description 8
- 230000000694 effects Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 53
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052698 phosphorus Inorganic materials 0.000 description 12
- 239000011574 phosphorus Substances 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000011521 glass Substances 0.000 description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 10
- 229910052796 boron Inorganic materials 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 8
- 239000005368 silicate glass Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
Abstract
一种半导体装置。其为了解决如下问题：容性FP的电位分割效果较强，耗尽层容易到达n‑区域的端。特征在于，边缘区具有：半导体基体；作为与第1导电型相反的导电型的第2导电型的半导体区域，其以pn结合的方式配置在半导体基体内；以及导体层，在半导体区域上方和半导体区域外侧的区域上方并列配置有多个所述导体层，所述导体层与半导体区域以及半导体区域外侧的区域绝缘，半导体区域外侧的区域上方的所述导体层与半导体区域外侧的区域上表面之间的距离大于半导体区域上方的所述导体层与导体区域上表面之间的距离。半导体基体上方的导体层与半导体基体上表面之间的距离大于半导体区域上方的导体层与半导体区域上表面之间的距离。
Description
技术领域
本发明涉及在有源区的外侧具有改善耐压的边缘区的半导体装置。
背景技术
专利文献1的图11等公开有半导体装置的结构，该半导体装置设置有：RESURF(降低表面电场:Reduced Surface Field)区域，其由与第1导电型相反导电型的第2导电型构成，以与第1导电型的半导体基体进行pn结合；以及容性场电极，其设置于RESURF区域上方。
例如，在包括开关元件的有源区的外侧的半导体基体的边缘区中存在杂质浓度(1×1015～1×1017[/cm3])比杂质浓度为1×1017～1×1018[/cm3]的基区小的RESURF区域。RESURF区域使半导体基体的耗尽层向远离有源区的方向进一步延伸，能够使耗尽层的曲率变平缓。但是，因为RESURF区域的杂质浓度低，RESURF区域容易受到半导体基体的外侧的外部离子的影响，因此RESURF区域容易耗尽化。其结果，存在RESURF区域的表面电位受到外部离子的影响而不稳定的问题。
因此，为了解决该问题，在专利文献1的图11等中公开了在RESURF区域的上方设置有容性FP的结构。容性FP在相邻的多晶硅等导体膜之间产生电容器(电容)。由此，容性场电极构成为从高电位(集电极或者漏极电位)侧向低电位(栅极或者发射极或者源极电位)侧串联连接有多个电容器。施加于该导体膜的电位使半导体基体上的RESURF区域的表面电位稳定。其结果，能够抑制外部离子对RESURF区域表面上的电位的影响。
专利文献1：日本特开平11-330456号公报
在n-区域内存在RESURF区域的情况下，从RESURF区域的端到n-区域的端(半导体基体的端)的距离变短。若RESURF区域的外侧的n-区域表面和构成容性FP的导体膜之间设置的绝缘膜的厚度与构成RESURF区域上的容性FP的导体膜和基板表面之间的绝缘膜的厚度相同，则存在如下问题：RESURF区域的外侧的n-区域表面上由容性FP引起的电位分割的效果强，耗尽层容易到达n-区域的端。
发明内容
本发明就是鉴于上述问题而完成的，其目的在于提供解决所述问题的发明。
本发明为了解决所述课题而成为以下所述的结构。
本发明的半导体装置的特征在于，该半导体装置具有有源区以及有源区外侧的边缘区，边缘区具有：第1导电型的半导体基体；作为与第1导电型相反的导电型的第2导电型的半导体区域，其以pn结合的方式配置在半导体基体内；以及导体层，在所述半导体区域上方和所述半导体区域的外侧的区域上方，并列配置有多个所述导体层，所述导体层与所述半导体区域以及所述半导体区域的外侧的区域绝缘，所述半导体区域的外侧的区域上方的所述导体层与所述半导体区域的外侧区域的上表面之间的距离大于所述半导体区域上方的所述导体层与所述半导体区域的上表面之间的距离。
本发明以如上那样的方式构成，因此，作为RESURF区域的半导体区域的外侧区域上方的导体膜与作为RESURF区域的半导体区域的外侧区域的上表面之间的距离大于作为RESURF区域的半导体区域上方的导体膜与作为RESURF区域的半导体区域的上表面之间的距离，因此，作为RESURF区域的半导体区域的外侧区域与作为RESURF区域的半导体区域相比，难以受到导体膜的电位的影响，即使设置RESURF区域并缩短从RESURF区域的端到n-区域的端(半导体基体的端)的距离，也能够抑制耗尽层到达半导体基体的端，能够抑制半导体装置的耐压下降。
附图说明
图1是半导体装置1的有源区的截面图。
图2是半导体装置1的俯视图。
图3是半导体装置1的边缘区的截面图。
符号说明
1：半导体装置；2：半导体基体；3：n-层；4：p-层；5：n+层；6：栅极电极；7：P层；8：氧化膜；9：层间膜；10：发射极电极；11：集电极电极；12：辅助电极；13：保护膜。
具体实施方式
以下对作为本发明的实施方式的半导体装置1进行说明。
图1示出半导体装置1的截面图。该半导体装置1包括由硅构成的半导体基体2上形成的沟槽栅型的元件部(有源区)。在该半导体基体2中，在作为集电极区域的P层7上方依次形成有作为漂移区的n-层(第1半导体区域)3、作为基区的p-层(第2半导体区域)4。在半导体基体2的表面侧形成有槽(栅极沟槽)100，槽100贯穿p-层4并且底部到达n-层3。槽100在与图1的纸面垂直的方向上延伸，虽未在图2的俯视图中示出，但是在图2的纸面的纵向上形成有并行的多个槽100。此外，槽100的宽度b优选比相邻的槽100之间的半导体区域的宽度a宽。而且，槽100的宽度b优选比槽的深度c宽。根据这样的半导体装置1，能够在槽100的底部附近的n-层中更多地蓄积从P层7向n-层移动的空穴，能够降低半导体装置1的导通电阻。
在半导体基体2的表面侧的槽100的两侧，形成有作为发射区的n+层5。在槽100的内表面(侧面和底面)形成有绝缘膜101。
栅极电极6以隔着绝缘膜101与p-层4相对的方式设置。栅极电极6例如由掺杂成高浓度的导电性的多晶硅构成。栅极电极6形成于槽100的左右的侧壁部，左右的栅极电极6彼此电连接。
在栅极电极6的下方形成有与栅极电极6分离(绝缘)的辅助电极12。在槽100的底面也形成有绝缘膜101，因此辅助电极12也与其下方的n-层3绝缘。在辅助电极12和栅极电极6的上表面形成有作为氧化硅膜的绝缘膜8，在该绝缘膜8上，以填埋槽100的间隙的方式形成有层间膜9。
在半导体基板2的表面上形成有发射极电极(第1主电极)10，发射极电极10在半导体基板2的表面上与n+层5连接。发射极电极10和栅极电极6之间被层间膜9绝缘。在半导体基板2的整个背面形成有与P层(集电区)7电连接的集电极电极(第2主电极)11。
在该结构中，栅极电极6未形成于槽100的底面侧，辅助电极12以成为与发射极电极10相同电位(接地电位)的方式配置在槽100的底部，因此，栅极/漏极间的电容Cgd(反馈电容)降低。
另外，因为在槽100的底部配置了辅助电极12，因此能够利用辅助电极12使耗尽层良好地从槽100的底部和侧面向n-层3侧扩展，能够提高耐压。
在包括开关元件的有源区200的外侧形成有边缘区300。图3中示出半导体装置1的边缘区300。在图3中，半导体基体2的端部处于右端，有源区处于左侧的更靠前的位置。在边缘区300内，边缘沟槽102以包围有源区的方式形成，在边缘沟槽102内形成有与n-层3电绝缘的辅助电极103。辅助电极103也可以在未图示的区域中与发射极电极10电连接。
在边缘沟槽102的外侧形成有第1RESURF区域41和第2RESURF区域42，该第2RESURF区域42从第1RESURF区域41向半导体基体的端部侧延伸，且延伸到比第1RESURF区域41更深的位置。第2RESURF区域42的杂质浓度是1×1015～1×1017[/cm3]，杂质浓度比第1RESURF区域41低。
在边缘沟槽102与槽100为相同宽度的情况下，边缘沟槽102的宽度比以往的边缘沟槽102的宽度宽。通过从RESURF区域41、42延伸的耗尽层和从有源区200侧延伸的耗尽层的连结，形成有边缘沟槽102下方的耗尽层，另一方面，通过使RESURF区域42比边缘沟槽102底部的深度深，使得从RESURF区域42延伸的耗尽层容易向边缘沟槽102的底部的方向延伸，能够在边缘区300中生成良好的耗尽层。由此，能够提高边缘区300的耐压。在半导体装置1的边缘区中，在半导体基板2上隔着绝缘膜55设置有导体膜51、52、53、54。导体膜51、52、53、54中最靠近半导体基体的端部侧的导体膜51、52、53、54与集电极电极11电连接，导体膜51、52、53、54中最靠近有源区侧的导体膜51、52、53、54与发射极电极10电连接。因此，当向集电极电极11和发射极电极10施加电压时，在相邻的导体膜51、52、53、54间产生电容，作为容性场电极发挥作用。
在此，导体膜51、52设置于RESURF区域42上方，导体膜53、54设置于RESURF区域42的外侧的n-层3上方。RESURF区域42上方的导体膜51和导体膜52彼此绝缘地上下设置，俯视观察时，导体膜51和导体膜52以一部分重叠的方式配置。另外，RESURF区域42的外侧的区域上方的导体膜53和导体膜54彼此绝缘地上下设置，俯视观察时，导体膜53和导体膜54以一部分重叠的方式配置。
导体膜53、54与RESURF区域42的外侧的n-层之间的距离(或者绝缘膜55的厚度)大于导体膜51、52与RESURF区域42之间的距离(或者绝缘膜55的厚度)。即，在导体层51、52、53、54下方的绝缘膜55中存在阶梯，绝缘膜55的阶梯比RESURF区域42与RESURF区域42的外侧的n-层3之间的界面更靠有源区侧。
在RESURF区域42上方使绝缘膜55的厚度较薄，RESURF区域42的表面容易受到容性FP的电位的影响。由此，能够使RESURF区域42表面的电位稳定。在RESURF区域42的外侧的n-层3上方，使绝缘膜55的厚度比RESURF区域42上方的绝缘膜55厚，难以受到容性FP的电位的影响。由此，能够使耗尽难以容易地到达半导体基体2的外周端。
导体膜51、52和RESURF区域42之间的距离(或者绝缘膜55的厚度)优选在RESURF区域42的端部附近逐渐变大。虽然在RESURF区域42的与n-层3之间的界面附近杂质浓度变低，但根据半导体装置1，难以受到RESURF区域42的与n-层3之间的界面附近的容性FP的电位的影响，耗尽层不容易在RESURF区域42的与n-层3之间的界面附近过度延伸，能够抑制耗尽层的曲率发生变化。
导体膜51、52、53、54中的至少1个导体膜以跨在RESURF区域42与RESURF区域的外侧的n-层3之间的界面上方的方式存在的情况下，导体膜与RESURF区域42上表面之间的距离优选小于导体膜与RESURF区域42的外侧的n-层3的上表面之间的距离。由此能够进一步抑制耗尽层的曲率在界面附近发生变化。
另外，优选的是，在RESURF区域42和RESURF区域的外侧的n-层3的界面附近的RESURF区域42上，跨过该区域的导体膜51、52中的至少1个导体膜和RESURF区域42上表面的距离逐渐变大。例如在图3中，以跨过RESURF区域42与RESURF区域42的外侧的n-层3之间的界面附近的RESURF区域42上方的方式配置的导体膜51与RESURF区域42上表面之间的距离逐渐变大。虽然在RESURF区域42的与n-层3之间的界面附近的区域中，杂质浓度变低，但根据半导体装置1，难以受到RESURF区域42的与n-层3之间的界面附近中的容性FP的电位的影响，耗尽层不容易在RESURF区域42的与n-层3之间的界面附近过度延伸，能够进一步抑制耗尽层的曲率发生变化。
层间膜9构成为设置有：未掺杂的硅玻璃(NSG)膜、在其上方形成的含有硼和磷的硅玻璃(BPSG)膜、在其上方形成的未掺杂的硅玻璃(NSG)膜。含有硼和磷的硅玻璃(BPSG)膜的厚度是1.75～2.75um，使层间膜上表面产生的阶梯比下表面产生的阶梯缓和。在含有硼和磷的硅玻璃(BPSG)膜的下方形成有未掺杂的硅玻璃(NSG)膜。该膜的厚度是0.4um～0.6um，NSG膜具有抑制从半导体装置的外部侵入的水分向其下侧的基板侧侵入的效果。在含有硼和磷的硅玻璃(BPSG)膜上方形成有未掺杂的硅玻璃(NSG)膜。该膜的厚度是0.4um～0.6um。
通过在含有硼和磷的硅玻璃(BPSG)膜上方形成未掺杂的硅玻璃(NSG)膜，即使从半导体装置1的外部向层间膜9的上表面侵入了水分，也能够利用形成于层间膜9的上部侧的硅玻璃(NSG)膜，抑制水分到达含有硼和磷的硅玻璃(BPSG)膜。
另外，即使水分到达含有硼和磷的硅玻璃(BPSG)膜，因为在含有硼和磷的硅玻璃(BPSG)膜的下部形成有未掺杂的硅玻璃(NSG)膜，因此即使含有硼和磷的硅玻璃(BPSG)膜内含有的磷游离，也能够抑制磷到达附近的源极电极或总线等Al电极的表面，能够抑制附近的源极电极或总线等Al电极的表面发生腐蚀。另外，半导体基体2的端部附近的绝缘膜55形成为较厚。由此，能够抑制从半导体基体2的外部进来的外部离子对半导体基体2的影响。
根据上述内容，形成了在含有硼和磷的硅玻璃(BPSG)膜上方形成未掺杂的硅玻璃(NSG)膜而得到的层间膜9，由此能够降低源极电极或总线的Al电极的表面的腐蚀。因此，能够提高半导体装置1的可靠性。
此外，在上述说明中，有源区200的元件结构是沟槽栅型的IGBT，不过，即使在有源区200中具有功率MOSFET或二极管等图1以外的器件结构的情况下，也能够使用相同的结构。
另外，虽然上述的结构都是n沟道型的元件，但是显而易见，使导电性(p型、n型)反过来能够同样获得p沟道型的元件。
Claims (4)
1.一种半导体装置，其特征在于，
该半导体装置具有：
有源区；以及
所述有源区的外侧的边缘区，
所述有源区具有：
第1导电型的半导体基体(3)；
作为与所述第1导电型相反的导电型的第2导电型的半导体区域(4)，其以pn结合的方式配置在所述半导体基体(3)内；
第1主电极，其形成于所述半导体基体的表面上；以及
第2主电极，其形成于所述半导体基体的背面上，
所述边缘区具有：
所述第1导电型的半导体基体(3)；
第2导电型的RESURF区域(41、42)，其杂质浓度比所述半导体区域(4)低，并且以pn结合的方式配置在所述半导体基体内；以及
导体层(52、54)，在所述RESURF区域(41、42)上方和所述RESURF区域(41、42)的外侧区域上方并列配置有多个所述导体层(52、54)，所述导体层(52、54)与所述RESURF区域(41、42)以及所述RESURF区域(41、42)的外侧区域绝缘，
所述并列配置的多个导体层中所述有源区侧的导体层与所述第1主电极电连接，所述并列配置的多个导体层中所述半导体基体的端部侧的导体层与所述第2主电极电连接，
所述多个导体层中的在所述有源区侧的导体层与所述半导体基体的端部侧的导体层之间配置的多个导体层从所述有源区侧的导体层和所述半导体基体的端部侧的导体层隔开，
所述多个导体层中的在所述有源区侧的导体层与所述半导体基体的端部侧的导体层之间配置的多个导体层彼此隔开，
作为从在所述有源区侧的导体层与所述半导体基体的端部侧的导体层之间配置的多个导体层中选择的导体层，具有：在所述RESURF区域(41、42)的外侧的所述半导体基体上方配置的一方的导体层(54)；以及配置在所述RESURF区域(41、42)上方的至少一个另一方的导体层(52)，
所述一方的导体层(54)与所述半导体基体的上表面之间的距离大于所述另一方的导体层(52)与所述RESURF区域(41、42)的上表面之间的距离。
2.根据权利要求1所述的半导体装置，其特征在于，
对于所述RESURF区域与所述RESURF区域的外侧区域之间的界面上方存在的导体层而言，
所述RESURF区域的上表面与所述导体层之间的距离小于所述RESURF区域的外侧区域的上表面与所述导体层之间的距离。
3.根据权利要求1或2所述的半导体装置，其特征在于，
朝向所述RESURF区域与所述RESURF区域的外侧区域之间的界面，所述RESURF区域上方的所述导体层的至少1个与所述RESURF区域的上表面之间的距离逐渐变大。
4.根据权利要求1或2所述的半导体装置，其特征在于，
在比所述RESURF区域与所述RESURF区域的外侧区域之间的界面靠所述RESURF区域侧的位置，具有绝缘膜的阶梯。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015-185917 | 2015-09-18 | ||
| JP2015185917A JP6758592B2 (ja) | 2015-09-18 | 2015-09-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106549044A CN106549044A (zh) | 2017-03-29 |
| CN106549044B true CN106549044B (zh) | 2020-08-07 |
Family
ID=58364716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510761415.5A Active CN106549044B (zh) | 2015-09-18 | 2015-11-10 | 半导体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6758592B2 (zh) |
| CN (1) | CN106549044B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116364758B (zh) * | 2023-03-30 | 2023-11-14 | 苏州龙驰半导体科技有限公司 | SiC MOS器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6376890B1 (en) * | 1998-04-08 | 2002-04-23 | Siemens Aktiengesellschaft | High-voltage edge termination for planar structures |
| CN102097470A (zh) * | 2009-12-14 | 2011-06-15 | 株式会社东芝 | 半导体器件及其制造方法 |
| CN104518007A (zh) * | 2013-09-30 | 2015-04-15 | 三垦电气株式会社 | 半导体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2975614B2 (ja) * | 1989-09-29 | 1999-11-10 | 富士電機株式会社 | プレーナ型半導体装置 |
| JP4865194B2 (ja) * | 2004-03-29 | 2012-02-01 | ルネサスエレクトロニクス株式会社 | 超接合半導体素子 |
| JP4770143B2 (ja) * | 2004-09-10 | 2011-09-14 | 富士電機株式会社 | 半導体装置 |
| CN102318045B (zh) * | 2008-02-14 | 2014-08-06 | 马克斯半导体股份有限公司 | 改良式击穿电压的边缘端点 |
| JP5741567B2 (ja) * | 2009-07-31 | 2015-07-01 | 富士電機株式会社 | 半導体装置 |
| JP5672856B2 (ja) * | 2010-08-25 | 2015-02-18 | 株式会社デンソー | 半導体装置 |
| JP6091395B2 (ja) * | 2013-10-07 | 2017-03-08 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
-
2015
- 2015-09-18 JP JP2015185917A patent/JP6758592B2/ja active Active
- 2015-11-10 CN CN201510761415.5A patent/CN106549044B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6376890B1 (en) * | 1998-04-08 | 2002-04-23 | Siemens Aktiengesellschaft | High-voltage edge termination for planar structures |
| CN102097470A (zh) * | 2009-12-14 | 2011-06-15 | 株式会社东芝 | 半导体器件及其制造方法 |
| CN104518007A (zh) * | 2013-09-30 | 2015-04-15 | 三垦电气株式会社 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106549044A (zh) | 2017-03-29 |
| JP6758592B2 (ja) | 2020-09-23 |
| JP2017059783A (ja) | 2017-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5612256B2 (ja) | 半導体装置 | |
| US7973363B2 (en) | IGBT semiconductor device | |
| US9799764B2 (en) | Lateral power integrated devices having low on-resistance | |
| WO2016152058A1 (ja) | 半導体装置 | |
| CN108447903B (zh) | 半导体装置 | |
| JP2003031804A (ja) | 半導体装置 | |
| KR101371517B1 (ko) | 전계집중 감소용 플로팅영역을 구비한 고전압 반도체 소자 | |
| US20200295150A1 (en) | Semiconductor device | |
| KR20160088962A (ko) | 반도체 장치 | |
| US20120175700A1 (en) | Trench mos rectifier | |
| JP2011233701A (ja) | 電力用半導体素子 | |
| US10068972B2 (en) | Semiconductor device with opposite conductivity-type impurity regions between source and trench gate for reducing leakage | |
| JP6573107B2 (ja) | 半導体装置 | |
| JP6624370B2 (ja) | 半導体装置 | |
| CN106549044B (zh) | 半导体装置 | |
| US10332992B1 (en) | Semiconductor device having improved trench, source and gate electrode structures | |
| US9356100B2 (en) | Semiconductor device | |
| KR101311540B1 (ko) | 전력 반도체 소자 | |
| CN106548922B (zh) | 半导体装置 | |
| JP2018082207A5 (zh) | ||
| CN115989583A (zh) | 半导体装置 | |
| JP6458994B2 (ja) | 半導体装置 | |
| JP5309427B2 (ja) | 半導体装置 | |
| CN112889158B (zh) | 半导体装置 | |
| JP5774744B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |