CN102194879A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102194879A
CN102194879A CN2011100466101A CN201110046610A CN102194879A CN 102194879 A CN102194879 A CN 102194879A CN 2011100466101 A CN2011100466101 A CN 2011100466101A CN 201110046610 A CN201110046610 A CN 201110046610A CN 102194879 A CN102194879 A CN 102194879A
Authority
CN
China
Prior art keywords
semiconductor regions
semiconductor
drift region
electrode
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100466101A
Other languages
English (en)
Other versions
CN102194879B (zh
Inventor
北川光彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102194879A publication Critical patent/CN102194879A/zh
Application granted granted Critical
Publication of CN102194879B publication Critical patent/CN102194879B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置，包括：基极区域(3)，与漂移区域(2)接触而设置；源极电极(12)，隔着基极区域(3)而与漂移区域(2)相向设置；沟槽结构的多个栅极电极(6)，沿着漂移区域(2)与基极区域(3)的边界设置，且隔着栅极绝缘膜而与漂移区域(2)及基极区域(3)接触；及沟槽结构的栅极电极(7)，在两个栅极电极(6)之间沿着漂移区域(2)与基极区域(3)的边界设置，且与基极区域(3)接触的长度比栅极电极(6)与基极区域(3)接触的长度短；源极电极(12)在两个栅极电极(6)之间，在设置在从源极电极(12)朝向栅极电极(7)的方向上的沟槽(9b)中，延伸到接近栅极电极(7)的位置为止，且在栅极电极(6)的源极电极侧的端部与栅极电极(7)的源极电极侧的端部之间，与露出在沟槽(9b)的内壁面的基极区域(3)接触。

Description

半导体装置
本申请基于并主张2010年2月26日提交的在先日本专利申请第2010-042235号的优先权，其全部内容以引用的方式结合在本文中。
技术领域
本发明涉及一种半导体装置，例如涉及IGBT(Insulated GateBipolar Transistor，绝缘栅双极型晶体管)、IEGT(Injection EnhancedGate Transistor，注入增强栅晶体管)、MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)、超接面(super junction)型MOSFET、晶闸管、GTO(Gate Turn Off，门极可关断)晶闸管等电力控制用的半导体装置。
背景技术
在电力控制用的半导体装置中，为了减小功率损耗而要求开关动作时的ON(导通)阻抗较小。为此，MOSFET或IGBT等功率元件中，采用将栅极电极埋入到沟槽中的沟栅结构。
沟栅结构中，由于在与基板垂直的纵向上形成着电流通道，所以可使横向的栅极间隔变窄。由此，可使元件结构微细化而扩大实质上的通道宽度，与在横向上形成着通道的栅极结构相比可进一步减小ON阻抗。此外，由于可缩小元件尺寸，所以在提高开关速度而实现高性能化的方面也较为有利。
另一方面，当使栅极间隔变窄以推进元件结构的微细化时，存在雪崩耐量(avalanche capability)降低、此外短路电流增加的问题。针对此，通过在栅极电极间形成与基极层的沟槽式接触(trench contact)，从而可在维持着漏极-源极间耐压的状态下降低ON阻抗。然而，需要形成沟槽式接触的空间，因此也存在微细化受到限制的课题。
发明内容
本发明的一形态提供一种半导体装置，该半导体装置的特征在于包括：漂移区域，包含第一导电型的半导体；第二导电型的第一半导体区域，与所述漂移区域接触而设置；主电极，隔着所述第一半导体区域而与所述漂移区域相向设置，且电连接于所述第一半导体区域；沟槽结构的多个第一栅极电极，沿着所述漂移区域与所述第一半导体区域的边界设置，且隔着第一栅极绝缘膜而与所述漂移区域及所述第一半导体区域接触；及所述沟槽结构的第二栅极电极，在两个所述第一栅极电极之间沿着所述漂移区域与所述第一半导体区域的所述边界，以隔着第二栅极绝缘膜而与所述漂移区域及所述第一半导体区域接触的方式来设置，且从所述边界朝向所述主电极的方向的与所述第一半导体区域接触的长度比所述第一栅极电极与所述第一半导体区域接触的长度短；所述主电极在所述两个第一栅极电极之间，在设置在从所述主电极朝向第二栅极电极的方向上的沟槽中，延伸到接近所述第二栅极电极的位置为止，且在所述第一栅极电极的所述主电极侧的端部与所述第二栅极电极的所述主电极侧的端部之间，与露出在所述沟槽的内壁面的所述第一半导体区域接触。
所述的半导体装置，其特征在于：在所述第一半导体区域与所述主电极之间还包括第一导电型的第二半导体区域；所述主电极与露出在所述沟槽的内壁面的、所述第二半导体区域与所述漂移区域之间的所述第一半导体区域接触。
所述的半导体装置，其特征在于：在所述沟槽的内壁面，所述主电极与所述第二半导体区域和所述漂移区域之间的所述第一半导体区域接触的、从所述第二半导体区域朝向所述漂移区域的方向的宽度大于等于0.05μm。
所述的半导体装置，其特征在于：所述主电极延伸而与所述第二栅极电极相向的端部和所述第二栅极电极之间的间隔，在所述沟槽的内壁面侧大于等于0.05μm。
所述的半导体装置，其特征在于：在所述第一半导体区域与所述主电极之间还包括第二导电型的第六半导体区域；所述第二半导体区域及所述第六半导体区域与所述第一半导体区域接触而交替设置。
所述的半导体装置，其特征在于：在所述第一半导体区域与所述主电极之间还包括第二导电型的第六半导体区域；所述第二半导体区域与所述第一半导体区域接触且沿着所述第一栅极电极而延伸，所述第六半导体区域与所述第一半导体区域接触且沿着第二栅极电极而延伸。
所述的半导体装置，其特征在于：在所述主电极延伸而接触的露出在所述沟槽的内壁面的、所述第二半导体区域与所述漂移区域之间的所述第一半导体区域的表面，具有与所述第一半导体区域相比更高浓度地掺杂着第二导电型的杂质的第三半导体区域。
所述的半导体装置，其特征在于：在所述漂移区域，在沿着所述漂移区域与所述第一半导体区域之间的边界的方向上，交替设置着第一导电型的第四半导体区域与第二导电型的第五半导体区域。
所述的半导体装置，其特征在于：包括隔着所述漂移区域而设置在所述第一半导体区域的相反侧的第二导电型的第七半导体区域。
所述的半导体装置，其特征在于：还包括与所述漂移区域及所述第一半导体区域接触的绝缘层；所述漂移层与所述第一半导体区域相邻接设置在所述绝缘层的主面上；所述第一栅极电极与所述第二栅极分别在从所述漂移区域及所述第一半导体区域的表面连通到所述绝缘层的沟槽的内部延伸。
所述的半导体装置，其特征在于：还包括隔着所述第一半导体区域而设置在所述漂移区域的相反侧的第一导电型的第二半导体区域；所述主电极与所述第一半导体区域之间隔着第二半导体区域，且所述主电极与所述第二半导体区域的侧面接触而设置。
所述的半导体装置，其特征在于：在所述漂移区域，在沿着所述漂移区域与所述第一半导体区域之间的边界的方向、且与所述绝缘层的主面平行的方向上，交替设置着第一导电型的第四半导体区域与第二导电型的第五半导体区域。
所述的半导体装置，其特征在于：在所述漂移区域，在所述绝缘层上交替叠层着第一导电型的第四半导体区域与第二导电型的第五半导体区域。
所述的半导体装置，其特征在于：在所述第一半导体区域与所述主电极之间还包括第二导电型的第六半导体区域；在所述绝缘层上交替设置着所述第二半导体区域与所述第六半导体区域。
所述的半导体装置，其特征在于：所述绝缘膜为设置在基板上的半绝缘层或SiO2膜。
所述的半导体装置，其特征在于：所述漂移区域设置在第一导电型的半导体层的第一主面；所述第一半导体区域设置在所述漂移区域中；所述第二半导体区域设置在所述第一半导体区域中；所述主电极是在从所述第二半导体区域表面连通到所述第一半导体区域而设置的沟槽中，与所述第二半导体区域接触而设置；所述第一栅极电极与所述第二栅极电极沿着所述漂移区域与所述第一半导体区域的边界，设置在形成在所述半导体层的第二主面方向上的沟槽中。
所述的半导体装置，其特征在于：所述第一栅极电极及所述第二栅极电极，设置为从所述第一半导体区域的表面贯穿所述第一半导体区域的深度。
所述的半导体装置，其特征在于：所述第一栅极电极及所述第二栅极电极，设置为从跨所述第一半导体区域、所述漂移区域及所述半导体层的表面贯穿所述第一半导体区域及所述漂移区域的深度。
所述的半导体装置，其特征在于：所述漂移区域包含交替叠层在所述绝缘层上的第一导电型的第四半导体区域及第二导电型的第五半导体区域；
所述第一半导体区域包含交替叠层在所述绝缘层上的第一导电型的第八半导体区域与第二导电型的第九半导体区域。
所述的半导体装置，其特征在于：所述第八半导体区域的叠层方向的宽度比所述第九半导体区域的叠层方向的宽度窄。
附图说明
图1是示意性地表示第一实施方式的半导体装置的结构的局部剖面图。
图2(a)～(c)是说明第一实施方式的半导体装置的动作的示意图。
图3是表示第一实施方式的半导体装置的特性的曲线图。
图4是示意性地表示第一实施方式的变形例的半导体装置的结构的局部剖面图。
图5是表示第一实施方式的半导体装置的特性的曲线图。
图6是表示第一实施方式的半导体装置的特性的曲线图。
图7(a)、(b)是示意性地表示第一实施方式的变形例的半导体装置的结构的局部剖面图。
图8(a)、(b)是示意性地表示第一实施方式的变形例的半导体装置的结构的局部剖面图。
图9(a)、(b)是示意性地表示第二实施方式的半导体装置的结构的局部剖面图。
图10是示意性地表示第二实施方式的变形例的半导体装置的结构的局部剖面图。
图11是示意性地表示第二实施方式的变形例的半导体装置的结构的局部剖面图。
图12是示意性地表示第二实施方式的变形例的半导体装置的结构的局部剖面图。
图13(a)、(b)是示意性地表示第三实施方式的变形例的半导体装置的结构的局部剖面图。
图14(a)、(b)是示意性地表示第三实施方式的变形例的半导体装置的结构的局部剖面图。
图15是示意性地表示第四实施方式的半导体装置的结构的局部剖面图。
图16是以往的MOSFET的示例的示意图。
[符号的说明]
1、10、20、30、40、50、60、70、80、90、100、110、120
MOSFET
2、32                                        漂移区域
3、33                                        基极区域
4、34                                        源极区域
5、51、58                                    接触区域
6、7、35、36                                 栅极电极
8、8a、8b、37、37a、37b                      栅极绝
缘膜
9a、9b、45、46、47、55                       沟槽
12、38                                    源极电极
13、41                                    N型半导体
区域
14                                        N型漏极区
域
16                                        N通道
16a                                       通道端部
18、54                                    P+区域
21                                        P型柱
22                                        N型柱
24                                        N型半导体
层
25                                        P型半导体
层
27                                        叠层体
31                                        绝缘层
39、49                                    延伸部
42                                        漏极区域
43                                        漏极电极
44                                        漏极层
52                                        N+源极区
域
53                                        N+区域
61                                        第一主面
62                                        第二主面
d1、d2、Wc、Wp、Wn                        宽度
In1、In2                                  电流
具体实施方式
以下，参照附图来对本发明的实施方式进行说明。另外，以下实施方式中，对附图中的相同部分标注相同编号并适当地省略其详细说明，且对不同部分适当地进行说明。此外，以下的说明中，第一导电型是指P型，第二导电型是指N型。
[第一实施方式]
图1是示意性地表示第一实施方式的半导体装置的结构的局部剖面图。此处，列举MOSFET1作为半导体装置的示例来进行说明，但也可应用于IGBT及IEGT等其它半导体装置。
如图1所示，本实施方式的半导体装置包括N型漂移区域2、及与漂移区域2接触而设置的P型第一半导体区域即基极区域3。此外，隔着基极区域3设置着与漂移区域2相向的主电极即源极电极12，该源极电极12与基极区域3电连接。另一方面，在漂移区域2与基极区域3的边界上，沿着边界设置着沟槽结构的多个第一栅极电极即栅极电极6。第一栅极电极隔着第一栅极绝缘膜即栅极绝缘膜8a而与漂移区域2及基极区域3接触。
此外，在两个栅极电极6之间，沟槽结构的第二栅极电极即栅极电极7沿着漂移区域2与基极区域3的边界以隔着第二栅极绝缘膜即栅极绝缘膜8b而与漂移区域2及基极区域3接触的方式来设置。栅极电极7在从漂移区域2与基极区域3之间的边界朝向源极电极12的方向上，与基极区域3接触的长度设定得比栅极电极6与基极区域3接触的长度短。
另外，源极电极12在两个栅极电极6之间，在设置在从源极电极朝向栅极电极7的方向上的沟槽9b中延伸到接近栅极电极7的位置为止。此外，源极电极12在栅极电极6的源极电极12侧的端部与栅极电极7的源极电极12侧的端部之间，与露出在沟槽9b的内壁面的基极区域3接触。
另外，如图1的除源极电极12以外的部分所示，本实施方式的MOSFET1中，在基极区域3与源极电极12之间，选择性地设置着N型第二半导体区域即源极区域4与P型接触区域5(第六半导体区域)。设置在沟槽9a中的栅极电极6隔着栅极绝缘膜8a而与漂移区域2、基极区域3及源极区域4接触，对形成在基极区域3与栅极绝缘膜8a的界面上的通道进行控制。另一方面，在沟槽9b中，源极电极12朝向栅极电极7延伸，并与露出在沟槽9b的内壁面的、源极区域4与漂移区域2之间的基极区域3接触。
例如，图16所示的以往的MOSFET中，设置在沟槽内的所有栅极电极6均隔着栅极绝缘膜8而与漏极区域2、基极区域3及源极区域4接触。因此，例如，从漂移区域2注入到基极区域3的空穴，经由选择性地设置在基极区域3上的接触区域5而排出到源极电极12。相对于此，本实施方式的MOSFET1构成为如下，即，通过设置栅极电极7，而能够将空穴从露出在沟槽9b的内壁面的基极区域3直接向源极电极12排出。
此外，在漂移区域2的与基极区域3接触的面的相反侧，设置着与漂移区域2相比N型杂质浓度更高的N型半导体区域13及N型漏极区域14。进而，未图示的漏极电极与漏极区域14电连接而设置。此处，例如，如果将漏极区域14设为掺杂着P型杂质的半导体区域(第七半导体区域)，则图1成为IGBT或IEGT的结构。
图2(a)～(c)是对第一实施方式的MOSFET1的动作进行说明的示意图。图2(a)示意性地表示MOSFET1的剖面结构的一部分。图2(b)及图2(c)是表示MOSFET的动作的剖面图。
为了减小MOSFET1的ON阻抗，可使图2(a)所示的栅极电极6与栅极电极7之间的基极区域3的宽度WC变窄来增加MOSFET1中所包含的栅极电极6的数量。由此，可增加形成在栅极绝缘膜8与基极区域3的界面上的电流通道的数量，从而可降低ON阻抗。
另一方面，如果基极区域3的宽度WC变窄，则基极区域3中所包含的P型杂质的数量会变少。例如，如果微细化到小于等于200nm为止，则相对于基极区域3中所包含的P型杂质的数量，无法忽视从漂移区域2注入到基极区域3的空穴的数量。即，会产生形成在基极区域3与栅极绝缘膜8的界面上的电流通道受到影响的问题。例如，当注入带有正电荷(plus charge)的空穴时，基极区域3的P型载流子浓度实质上发生变化而导致阈值电压VTH变动。因此，有时无法通过施加到栅极电极的栅极电压来控制流经源极-漏极间的电流。
因此，在使基极区域3的宽度WC形成得较窄的情况下，为了使空穴不会蓄积于基极区域3中而需要经由P型接触区域5来使空穴顺利地向源极电极12排出，例如，如图16所示的以往的MOSFET，在使栅极电极6与源极区域4及接触区域5相邻接、且隔着基极区域3而与栅极电极6左右对称设置的结构中，注入到基极区域3中的空穴经由接触区域5移动到源极电极12。为此，需要将接触区域5的宽度WP设得较宽，但如此一来会导致源极区域4的宽度WN相对变窄从而使ON阻抗增加。
对此，在本实施方式的MOSFET中，以使栅极电极7邻接于基极区域3的长度比栅极电极6邻接于基极区域3的长度短的方式，设为栅极电极7隔着栅极绝缘膜8b而邻接于漂移区域2与基极区域3的一部分。由此，形成源极电极12与露出在栅极电极7和源极区域4之间的基极区域3的一部分接触的结构。
如图2(b)所示，从漂移区域2注入到基极区域3中的空穴，从栅极电极7和源极区域4之间的基极区域3与源极电极12接触的部分而向源极电极12排出。因此，使源极电极12与基极区域3接触的部分的从源极区域4朝向漂移区域2的方向的宽度d1变宽将会使空穴的排出变得更为顺利。例如，可使d1＞0.05μm。
由此，空穴不会蓄积于基极区域3中，从而可抑制VTH的变动。此外，由于从漂移区域2经由基极区域3向源极电极12排出的空穴的排出阻抗变小，因此也可获得顺利地排出漂移区域2中所产生的空穴而使雪崩耐量提高的效果。
另一方面，本实施方式的MOSFET中，因栅极电极7与源极区域4隔开，所以也会产生经由形成在栅极电极7与基极区域3之间的通道而从源极区域4直接流向漂移层2的电流通路消失的不利效果。但是，在使基极区域3的宽度WC变窄的情况下，如图2(b)中所示，经由栅极电极7侧的通道而流动的电流IN2也与栅极电极6侧的电流通道中流动的电流IN1合流并发挥作用，因此可获得通道阻抗变低以降低ON阻抗的效果。
如果从其它观点来看所述本实施方式的MOSFET的效果，则可作如下理解。即，在对源极电极12与包括接触区域5及基极区域3在内的P型区域所接触的面积进行比较的情况下，与埋入着栅极电极6的沟槽9a相比，埋入着栅极电极7的沟槽9b中，源极电极12以较大的面积与P型区域接触。因此，可相对地扩大源极电极12与P型区域接触的面积，从而可将空穴从基极区域3高效地向源极电极12排出。
图2(c)是表示形成在栅极电极7与基极区域3之间的N通道16的示意图。当对栅极电极7施加正的栅极电压时，会在栅极绝缘膜8与基极区域3的界面形成吸引电子的反转层。如该图中所示，该反转层是在栅极电极7的源极区域侧的端部向源极电极12方向扩展而形成的。当该N通道16的通道端部16a连接于源极电极12时，有可能会从源极电极12到漂移层2形成电流通路，而导致流动过剩电流(excess current)。对此，预先在一定程度上使沟槽9b的内壁面侧的栅极电极7的端部与源极电极之间的间隔d2变宽即可。例如，可设为d2＞0.05μm。
例如，也可在栅极电极7的端部与源极电极12之间形成d2＞0.05μm的厚度的栅极绝缘膜8，此外，也可在栅极电极7的端部与源极电极12之间设置空隙。
图3是表示第一实施方式的MOSFET1的特性的曲线图。纵轴表示源极-漏极间所流通的漏极电流，横轴表示栅极电压。该图中所示的曲线A表示本实施方式的MOSFET1的特性。此外，曲线图B表示在栅极电极7与源极区域4之间源极电极12与基极区域3接触的部分的宽度d1比0.05μm窄时的漏极电流。另一方面，曲线C表示图16所示的以往的MOSFET的特性。
如图3中所示，即便施加44V的源极-漏极间的偏压电压Vd，如果栅极电压为0V，则曲线A所示的本实施方式的MOSFET 1中也不会有漏极电流流过。另一方面，曲线图B及C所示的MOSFET中有漏极电流流过。即，表示设为d1＜0.05μm的曲线图B所示的MOSFET、及曲线C所示的以往的MOSFET中有时无法进行栅极控制。因此得知，设为d1＞0.05μm以将空穴从基极区域3直接向源极电极12排出的结构的本实施方式的MOSFET1更为有利。
图4是示意性地表示第一实施方式的变形例的MOSFET 10的结构的局部剖面图。与图1所示的MOSFET1不同之处在于：在露出在源极区域4和栅极电极7之间的基极区域3与源极电极12接触的部分，设置着P型杂质浓度比基极区域3高的第三半导体区域即P+区域18。通过设置该P+区域18，可抑制流经源极-漏极间的过剩的漏极电流。
图5及图6是表示第一实施方式的MOSFET1及MOSFET10的特性的曲线图。纵轴表示源极-漏极间的负载短路时所流过的短路电流，横轴表示漏极电压。该图中的曲线A表示MOSFET1的短路电流，曲线D表示MOSFET10的短路电流。此外，曲线C表示图16所示的以往的MOSFET的短路电流。
曲线A所示的MOSFET1中，形成在栅极电极7侧的通道16未直接连接于源极区域4，因此短路电流与流经栅极电极6侧的电流通道的电流合流后集中流向源极区域2。因此，与电流也流经栅极电极7侧的通道的以往的MOSFET相比，针对过剩地流动的短路电流的阻抗变大。从而，与曲线C所示的以往的MOSFET相比，短路电流被限制为大约1/2。由此，可使施加到栅极电极6及7的栅极电压为0V以阻断短路电流。
另一方面，曲线D所示的MOSFET10中，短路电流进一步减少，与以往的MOSFET相比为大约1/5，且为曲线A所示的MOSFET1的大约1/3。可认为其原因在于：设置在基极区域3中的P+区域18使电流通路变窄而限制了短路电流。由此，即便连接在源极-漏极间的负载短路，也能够容易通过栅极电压来控制短路电流。
图6将表示短路电流与漏极电压的关系的图5的曲线图的低电压部放大表示。如该图中所示，直至短路电流达到0.12A左右为止，表示以往的MOSFET的特性的曲线C与表示MOSFET1的特性的曲线A大致一致。即，表示如下情况：相对于直至0.12A左右为止的漏极电流，即便是与源极区域4隔开来设置栅极电极7侧的通道的MOSFET1，通道阻抗也不会变高而可维持较低的ON阻抗。
另一方面得知，曲线D所示的MOSFET10中，通过在基极区域3设置着P+区域18，虽然通道阻抗稍微变高，但短路电流的抑制效果高。
图7(a)、(b)是示意性地表示第一实施方式的变形例的MOSFET20及30的结构的局部剖面图。
图7(a)所示的MOSFET20中，在基极区域3的方向上使接触区域5形成得比源极区域4深。由此，可降低将从漂移层2注入到基极区域3中的空穴经由P型接触区域5而排出的路径的排出阻抗。从而，可抑制基极区域的P型载流子的浓度变动，可改善栅极电压对漏极电流的控制性，此外，也可提高基极区域3与漂移层2之间的雪崩耐量。
图7(b)所示的MOSFET30中，成为在图7(a)所示的MOSFET20的基极区域3中还设置着P+区域18的结构。由此，可抑制短路电流以提高短路耐量。
图8(a)、(b)是示意性地表示第一实施方式的变形例的MOSFET40及50的结构的局部剖面图。
图8(a)所示的MOSFET30中，源极区域4沿着栅极电极6设置在基极区域3的表面。由此，可将源极区域4连接到形成在栅极电极6与基极区域3之间的所有电流通道，这样可降低通道阻抗而降低ON阻抗。
另一方面，接触区域5是与源极区域4并联地形成在栅极电极7侧。由此，从基极区域3所排出的空穴的通路仅为在栅极电极7侧接触的源极电极，但可扩大接触面积来降低空穴的排出阻抗。
图8(b)所示的MOSFET50中，设置着超接面结构的漂移区域2，该超接面结构的漂移区域2中沿着漂移区域2与基极区域3之间的边界交替配置着作为第五半导体区域的P型柱21与作为第四半导体区域的N型柱22。通过使用超接面结构，可提高N型柱22的浓度以降低ON阻抗。
[第二实施方式]
图9(a)、(b)是示意性地表示第二实施方式的半导体装置的结构的局部剖面图。本实施方式的MOSFET60具有设置在绝缘层31的主面上的横置式结构。另外，绝缘层31例如既可为设置在基板上的SiO2等绝缘膜，也可为具有半绝缘性的半导体层。
如图9(a)所示，MOSFET60包括：设置在绝缘层31(或半绝缘层)的主面上的包含N型半导体的漂移区域32；在与主面平行的横向上与漂移区域32相邻接而设置的P型第一半导体区域即基极区域33；及在基极区域33的横向上与基极区域33相邻接而设置的N型第二半导体区域即源极区域34。此外，与源极区域34的接触到基极区域33的侧面的相反侧的侧面接触而设置主电极即源极电极38。
此外，从跨漂移区域32、基极区域33及源极区域34的表面向绝缘层31方向，沿着漂移区域32与基极区域33的边界形成着多个沟槽45。在沟槽45中设置着第一栅极电极即栅极电极35。进而，在两个栅极电极35之间，从跨漂移区域32与基极区域33的一部分的表面，沿着漂移区域32与基极区域33的边界而在绝缘层31的方向上形成着沟槽46。在沟槽46中设置着第二栅极电极即栅极电极36。因此，在从漂移区域32与基极区域33的边界朝向源极电极38的方向上，栅极电极36隔着栅极绝缘膜37b而与基极区域33接触的长度，设定得比栅极电极35隔着栅极绝缘膜37a而与基极区域33接触的长度短。
进而，源极电极38的一部分在两个栅极电极35之间，在形成于从源极电极38朝向栅极电极46的方向上的沟槽47中延伸而设置。沟槽47是从跨源极区域34与基极区域33的一部分的表面朝绝缘层31的方向而形成的。此外，源极电极38在沟槽47中越过栅极电极35的源极电极38侧的端部的位置而延伸到接近栅极电极46的位置为止，并电连接到栅极电极36与源极区域34之间的露出在沟槽47的内壁面的基极区域33。
另外设置着：与漂移区域32相邻接、且N型杂质浓度比漂移区域32高的N型半导体区域41；及与N型半导体区域41相邻接的漏极区域42。而且，设置着与漏极区域42电连接的漏极电极43。
此外，图9(b)是表示图9(a)中所示的IXb-IXb剖面的示意图。如该图中所示，沟槽45可与绝缘层31连通而设置。而且，在沟槽45的内表面形成着栅极绝缘膜37a，进而，沟槽45的内部由例如包含导电性的多晶硅的栅极电极35而填埋。形成在沟槽46中的栅极电极36也可同样地形成。此外，以下直至图12为止所示的实施方式的MOSFET中均为相同。
本实施方式的MOSFET60中，源极电极38的延伸部39设置在从自源极区域34的表面跨基极区域33的表面的一部分的表面而连通到绝缘层31的沟槽47中。由此，源极电极38与栅极电极36和源极区域34之间的露出在沟槽47的内表面的基极区域33接触，从而可将从漂移区域32注入到基极区域33中的空穴排出。
此外，可将延伸部39与基极区域33接触的接触部分的宽度d1大于等于0.05μm，以防止无法通过栅极电压控制流经源极-漏极间的漏极电流的不良情形。
本实施方式的MOSFET60在形成于绝缘层31上的漂移区域32及基极区域33、源极区域34等的厚度较薄的情况下，例如，可通过向设置在绝缘层31上的半导体层离子注入N型杂质及P型杂质而形成。而且，在将各半导体区域设得较厚的情况下，可通过组合多次外延生长(epitaxial growth)与离子注入而形成。此外，图10所说明的横置式MOSFET中也相同。另外，此处，厚度是指从绝缘层31向各半导体区域的表面方向的层厚。
此外，本实施方式中，例如，如果将漏极区域42设为掺杂着P型杂质的P型半导体区域，则图9(a)、(b)表示IGBT或IEGT的结构。以下，图12所示的实施方式中也相同。
图10是示意性地表示第二实施方式的变形例的MOSFET70的结构的局部剖面图。MOSFET70在漂移区域32具有沿着漂移区域32与基极区域33之间的边界交替配置着作为第五半导体区域的P型柱21与作为第四半导体区域的N型柱22的超接面结构。
与图9(a)、(b)所示的MOSFET60相同，本变形例的MOSFET70中，能够将基极区域33的空穴从源极电极38的延伸部39与基极区域33接触的、栅极电极36和源极区域34之间的接触部分而排出到源极电极38。由此，由于可使阈值电压VTH稳定，所以可使栅极电极35与栅极电极36之间的基极区域33的宽度变窄。因此，可增加MOSFET的通道数以降低通道阻抗。进而，通过使用超接面结构，可提高与基极区域33相连的N型柱22的浓度以降低漂移区域的阻抗。由此，可降低MOSFET70的ON阻抗。
图11是示意性地表示第二实施方式的变形例的MOSFET80的结构的局部剖面图。如该图中所示，MOSFET80的漂移区域32具有从绝缘层31向上部方向交替叠层着P型柱与N型柱的超接面结构。
本变形例的MOSFET80包括在绝缘层31(或半绝缘层)的主面上交替设置着N型第一半导体层即N型半导体层24与P型第二半导体层即P型半导体层25的叠层体27，且将漂移区域32设为超接面结构。而且，与叠层体27的一侧面电连接而设置着第一主电极即源极电极38，且与叠层体27的另一侧面电连接而设置着第二主电极即漏极电极43。
进而，叠层体27在源极电极38与漏极电极43之间，具有从叠层体27的表面连通到绝缘层31的主面而设置的P型第一半导体区域即基极区域33。此外，具有夹在源极电极38与基极区域33之间的N型第二半导体区域即源极区域34、及基极区域33与漏极电极43之间的漂移区域32。
此外，在叠层体27，从跨源极区域34、基极区域33及漂移区域32的表面朝向绝缘层31的主面形成着沟槽45。此外，在沟槽45中设置着第一栅极电极即栅极电极35。而且，从跨基极区域33的一部分及漂移区域32的表面朝向绝缘层31的主面设置着沟槽46，在沟槽46中设置着第二栅极电极即栅极电极36。
在两个栅极电极35之间，从跨源极区域34与基极区域33的一部分的表面朝向绝缘层31主面形成着沟槽47，源极电极38在沟槽47中延伸。延伸部39以与源极区域34和栅极电极36之间的露出在沟槽47的内壁面的基极区域33接触的方式设置。
由此，从漂移区域32注入到基极区域33的空穴被排向源极电极38，因而阈值电压VTH稳定。此外，可提高雪崩耐量及短路耐量。
另一方面，在漂移区域32与漏极电极43之间，从叠层体27的表面连通到绝缘层31设置着N型半导体区域41与漏极区域42。漏极区域42为高浓度地掺杂着N型杂质的N+区域。本变形例中，也可在漏极区域42中掺杂P型杂质而成为P+区域，从而形成IGBT或IEGT。
叠层体27可通过如下方式形成，即，通过多次外延生长而在绝缘层31上设置多个半导体层，进而，在各外延生长之期间，将P型杂质及N型杂质选择性地离子注入到指定场所。
图12是示意性地表示第二实施方式的变形例的MOSFET90的结构的局部剖面图。MOSFET90是将图11所示的MOSFET80的源极区域34置换为P+接触区域51与N+源极区域52的叠层结构的构成。由此，可将基极区域33的空穴经由P+接触区域51而排出到源极电极38。P+接触区域51与N+源极区域52可分别通过离子注入而形成。
此外，P+接触区域51与N+源极区域52的叠层方向的厚度可根据离子注入的杂质的掺杂量来变化。例如，当使注入到P+接触区域51的P型杂质的掺杂量多于注入到N+源极区域52的N型杂质的掺杂量时，如图12中所示，可使P+接触区域51比N+源极区域52厚。由此，可使空穴从基极区域33向源极电极38的排出阻抗减小。而且，如果增加注入到N+源极区域52的N型杂质的掺杂量，则也可使N+源极区域52变厚以降低ON阻抗。
此外，MOSFET90中，隔着栅极绝缘膜37而与栅极电极35相邻接设置着源极电极38的延伸部49，但也可如图10所示的MOSFET70，不设置延伸部49，而是在栅极电极35与源极电极38之间插入着P+接触区域51与N+源极区域52。
[第三实施方式]
图13(a)、(b)是示意性地表示第三实施方式的MOSFET100的结构的局部剖面图。
MOSFET 100包括：设置在高浓度地掺杂着N型杂质的半导体层即漏极层44的第一主面61的N型漂移区域32；设置在漂移区域32中的P型第一半导体区域即基极区域33；及设置在基极区域33中的N型第二半导体区域即源极区域34。
此处，作为漏极层44，例如，既可使用形成在硅基板上的N型半导体层，也可使用高浓度地掺杂着N型杂质的硅基板。而且，当使用P型半导体层来代替漏极层44时，可形成IGBT或IEGT。
图13(a)、(b)所示的半导体区域的构成可通过如下方式形成，即，例如，在设置着指定凹部的漏极层44的第一主面61，依序外延生长成为N型半导体区域41的半导体层、成为漂移区域32的半导体层、成为基极区域33的半导体层、及成为源极区域34的半导体层，进而，使用CMP (Chemical Mechanical Polish，化学机械研磨)使设置着各半导体层的漏极层44的第一主面61平坦化。
多个沟槽45沿着漂移区域32与基极区域33的边界而朝向漏极层44的第二主面62形成。而且，在沟槽45中设置着第一栅极电极即栅极电极35。另一方面，在两个栅极电极35之间，沿着漂移区域32与基极区域33的边界而朝向漏极层44的第二主面62设置着沟槽46。进而，在沟槽46中设置着第二栅极电极即栅极电极36。
此外，作为主电极的源极电极38是与源极区域34接触而设置。源极电极38例如可沿着栅极电极35的排列而设置在从源极区域34的表面连通到基极区域33的沟槽55中。进而，在两个栅极电极35之间，从跨源极区域34与基极区域33的一部分的表面沿着源极区域34与基极区域33的边界设置着沟槽55的扩展部分。源极电极38朝向栅极电极36延伸设置在沟槽55的扩展部分。延伸部39是与源极区域34和栅极电极36之间的露出在沟槽55的突出部的内壁面的基极区域33接触而设置。
图13(b)是表示图13(a)中所示的XIIIb-XIIIb剖面的结构的示意图。沟槽45形成为从表面起沿着漂移区域32与基极区域33的边界贯穿基极区域33及源极区域34，并到达下方的漂移区域32。而且，在沟槽45的内表面形成着栅极绝缘膜37，且埋入着成为栅极电极35的例如导电性的多晶硅。
本实施方式的MOSFET100中，源极电极38的延伸部39也与栅极电极36和源极区域34之间的露出在沟槽55的扩展部的内表面的基极区域33接触，从而也可将从漂移区域32注入到基极区域33的空穴排向源极电极38。
图14(a)是示意性地表示第三实施方式的变形例的MOSFET110的结构的局部剖面图。此外，图14(b)是表示图14(a)中所示的XIVb-XIVb剖面的结构的示意图。
MOSFET110与图13(a)、(b)所示的MOSFET100的不同之处在于：以沟槽45及沟槽46到达漏极层44的方式而设置，且该沟槽45及沟槽46中埋入着栅极电极35及栅极电极36。
即，如图14(a)所示，沟槽45从跨源极区域34、基极区域33、漂移区域32、N型半导体区域41及漏极层44的漏极层44的第一主面61侧的表面朝向第二主面62方向而设置。此外，如图14(b)所示，沟槽45以贯穿源极区域34及基极区域33、漂移区域32、N型半导体区域41并到达漏极层44的方式而设置。进而，在沟槽45的内表面形成着栅极绝缘膜37，且埋入着成为栅极电极35的例如导电性的多晶硅。
另一方面，设置着栅极电极36的沟槽46，也以从跨基极区域33、漂移区域32、N型半导体区域41及漏极层44的漏极层44的第一主面61侧的表面到达第二主面62侧的漏极层44的方式而设置。
MOSFET 110中，当对栅极电极35及36施加正的栅极电压时，会在漂移区域32与栅极绝缘膜37的界面形成蓄积着电子的通道。由此，漂移区域32的阻抗降低，从而可降低ON阻抗。
[第四实施方式]
图15是示意性地表示第四实施方式的半导体装置120的结构的局部剖面图。半导体装置120是具有超接面结构的电力控制用半导体装置，其包含交替叠层在绝缘层31的主面的多个P型半导体区域24及N型半导体区域25。
半导体装置120具有在绝缘层31(或半绝缘层)的主面上交替设置着N型半导体区域25、与P型半导体区域24的叠层体27。第一主电极即源极电极38电连接于叠层体27的一侧面而设置。此外，第二主电极即漏极电极43电连接于叠层体27的另一侧面而设置。
进而，在源极电极38与漏极电极43之间，设置着交替叠层着P型半导体区域24与N型半导体区域25的超接面结构的漂移区域32。在漂移区域32与源极电极38之间设置着接触区域58(第一半导体区域)，该接触区域58是将比P型半导体区域24更高浓度地掺杂着P型杂质的P+区域54(第九半导体区域)、及比N型半导体区域25更高浓度地掺杂着N型杂质的N+区域53(第八半导体区域)叠层而成。
此外，从跨接触区域58与漂移区域32的表面，沿着接触区域58与漂移区域32的边界形成着沟槽45。在沟槽45中设置着第一栅极电极即栅极电极35。进而，从跨接触区域51的一部分与漂移区域32的表面，沿着接触区域58与漂移区域32的边界形成着沟槽46。在沟槽46中设置着第二栅极电极即栅极电极36。
半导体装置120的源极电极38电连接于接触区域58的P+区域54与N+区域53。作为源极电极38的一部分的延伸部39在两个栅极电极35之间，延伸设置在从自源极电极38到达栅极电极36附近的P+区域54的表面朝向绝缘层31的主面而形成的沟槽47中。此外，延伸部39与露出在沟槽47的内壁面的接触区域58电连接。此外，也设置着隔着栅极绝缘膜37而邻接于栅极电极35的延伸部49。
另一方面，在漂移区域32与漏极电极43之间，N型半导体区域41与漏极区域42从表面连通到绝缘层31的主面而设置。本实施方式的半导体装置120中，漏极区域42为高浓度地掺杂着N型杂质的N+区域，但也可掺杂P型杂质而成为P+区域。在该情况下，半导体装置120作为双极元件进行动作。
此外，叠层体27可通过如下方式而形成，即，通过多次外延生长而在绝缘层31的主面上叠层形成N型半导体区域25与P型半导体区域24。此外，在各半导体区域的外延生长期间，可通过使用离子注入来选择性地注入P型杂质及N型杂质来形成所述的叠层结构。
接下来，对半导体装置120的动作进行说明。半导体装置120中，在接触区域58，N+区域53的叠层方向的宽度设定得比P+区域54窄。进而，通过P+区域54与N+区域53之间的PN结的内建电位(built-inpotential)而使N+区域53耗尽化。由此，即便对漏极电极43与源极电极38之间施加漏极侧为正的漏极电压，在未对栅极电极35及36施加栅极电压的状态下，也不会有漏极电流流过。
然后，当对栅极电极35及36施加正的栅极电压时，会在N+区域53与栅极绝缘膜37之间蓄积电子而形成电流通道。由此，在漏极电极43与源极电极38之间有电流流过而成为ON状态。
此时，当从漂移区域32的N型半导体层25对N+区域53注入空穴时，有时会导致N+区域53的实际浓度发生变化而使通道阻抗变高，从而使ON阻抗上升。
针对此，半导体装置120中，由于源极电极38电连接到露出在沟槽47的内壁面的接触区域58的N+区域53，所以可将注入到N+区域53中的空穴向源极电极38顺利地排出。由此，可抑制N+区域53的实际的载流子浓度的变动，以使半导体装置120稳定地动作。此外，可提高雪崩耐量。
以上，参照本发明的第一至第四实施方式对本发明进行了说明，但本发明并不限定于这些实施方式。例如，基于申请时的技术水平而可由本领域技术人员完成的设计变更或材料的变更等、技术思想与本发明相同的实施方式也包含在本发明的技术性范围内。
虽然对本发明的几个实施方式进行了说明，但这些实施方式是作为示例而提出的，并未意图限定发明的范围。这些新颖的实施方式可用其它各种形态来实施，在不脱离发明的主旨的范围内可进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围及主旨中，并且包含在权力要求书的范围中所记载的发明及与其均等的范围中。

Claims (20)

1.一种半导体装置，其特征在于包括：
漂移区域，包含第一导电型的半导体；
第二导电型的第一半导体区域，与所述漂移区域接触而设置；
主电极，隔着所述第一半导体区域而与所述漂移区域相向设置，且电连接于所述第一半导体区域；
沟槽结构的多个第一栅极电极，沿着所述漂移区域与所述第一半导体区域的边界设置，且隔着第一栅极绝缘膜而与所述漂移区域及所述第一半导体区域接触；及
所述沟槽结构的第二栅极电极，在两个所述第一栅极电极之间沿着所述漂移区域与所述第一半导体区域的所述边界，以隔着第二栅极绝缘膜而与所述漂移区域及所述第一半导体区域接触的方式来设置，且从所述边界朝向所述主电极的方向的与所述第一半导体区域接触的长度比所述第一栅极电极与所述第一半导体区域接触的长度短；
所述主电极在所述两个第一栅极电极之间，在设置在从所述主电极朝向第二栅极电极的方向上的沟槽中，延伸到接近所述第二栅极电极的位置为止，且在所述第一栅极电极的所述主电极侧的端部与所述第二栅极电极的所述主电极侧的端部之间，与露出在所述沟槽的内壁面的所述第一半导体区域接触。
2.根据权利要求1所述的半导体装置，其特征在于：
在所述第一半导体区域与所述主电极之间还包括第一导电型的第二半导体区域；
所述主电极与露出在所述沟槽的内壁面的、所述第二半导体区域与所述漂移区域之间的所述第一半导体区域接触。
3.根据权利要求2所述的半导体装置，其特征在于：
在所述沟槽的内壁面，所述主电极与所述第二半导体区域和所述漂移区域之间的所述第一半导体区域接触的、从所述第二半导体区域朝向所述漂移区域的方向的宽度大于等于0.05μm。
4.根据权利要求1所述的半导体装置，其特征在于：
所述主电极延伸而与所述第二栅极电极相向的端部和所述第二栅极电极之间的间隔，在所述沟槽的内壁面侧大于等于0.05μm。
5.根据权利要求2所述的半导体装置，其特征在于：
在所述第一半导体区域与所述主电极之间还包括第二导电型的第六半导体区域；
所述第二半导体区域及所述第六半导体区域与所述第一半导体区域接触而交替设置。
6.根据权利要求2所述的半导体装置，其特征在于：
在所述第一半导体区域与所述主电极之间还包括第二导电型的第六半导体区域；
所述第二半导体区域与所述第一半导体区域接触且沿着所述第一栅极电极而延伸，所述第六半导体区域与所述第一半导体区域接触且沿着第二栅极电极而延伸。
7.根据权利要求2所述的半导体装置，其特征在于：
在所述主电极延伸而接触的露出在所述沟槽的内壁面的、所述第二半导体区域与所述漂移区域之间的所述第一半导体区域的表面，具有与所述第一半导体区域相比更高浓度地掺杂着第二导电型的杂质的第三半导体区域。
8.根据权利要求1所述的半导体装置，其特征在于：
在所述漂移区域，在沿着所述漂移区域与所述第一半导体区域之间的边界的方向上，交替设置着第一导电型的第四半导体区域与第二导电型的第五半导体区域。
9.根据权利要求2所述的半导体装置，其特征在于：
包括隔着所述漂移区域而设置在所述第一半导体区域的相反侧的第二导电型的第七半导体区域。
10.根据权利要求1所述的半导体装置，其特征在于：
还包括与所述漂移区域及所述第一半导体区域接触的绝缘层；
所述漂移层与所述第一半导体区域相邻接设置在所述绝缘层的主面上；
所述第一栅极电极与所述第二栅极分别在从所述漂移区域及所述第一半导体区域的表面连通到所述绝缘层的沟槽的内部延伸。
11.根据权利要求10所述的半导体装置，其特征在于：
还包括隔着所述第一半导体区域而设置在所述漂移区域的相反侧的第一导电型的第二半导体区域；
所述主电极与所述第一半导体区域之间隔着第二半导体区域，且所述主电极与所述第二半导体区域的侧面接触而设置。
12.根据权利要求10所述的半导体装置，其特征在于：
在所述漂移区域，在沿着所述漂移区域与所述第一半导体区域之间的边界的方向、且与所述绝缘层的主面平行的方向上，交替设置着第一导电型的第四半导体区域与第二导电型的第五半导体区域。
13.根据权利要求10所述的半导体装置，其特征在于：
在所述漂移区域，在所述绝缘层上交替叠层着第一导电型的第四半导体区域与第二导电型的第五半导体区域。
14.根据权利要求11所述的半导体装置，其特征在于：
在所述第一半导体区域与所述主电极之间还包括第二导电型的第六半导体区域；
在所述绝缘层上交替设置着所述第二半导体区域与所述第六半导体区域。
15.根据权利要求10所述的半导体装置，其特征在于：
所述绝缘膜为设置在基板上的半绝缘层或SiO2膜。
16.根据权利要求2所述的半导体装置，其特征在于：
所述漂移区域设置在第一导电型的半导体层的第一主面；
所述第一半导体区域设置在所述漂移区域中；
所述第二半导体区域设置在所述第一半导体区域中；
所述主电极是在从所述第二半导体区域表面连通到所述第一半导体区域而设置的沟槽中，与所述第二半导体区域接触而设置；
所述第一栅极电极与所述第二栅极电极沿着所述漂移区域与所述第一半导体区域的边界，设置在形成在所述半导体层的第二主面方向上的沟槽中。
17.根据权利要求16所述的半导体装置，其特征在于：
所述第一栅极电极及所述第二栅极电极，设置为从所述第一半导体区域的表面贯穿所述第一半导体区域的深度。
18.根据权利要求16所述的半导体装置，其特征在于：
所述第一栅极电极及所述第二栅极电极，设置为从跨所述第一半导体区域、所述漂移区域及所述半导体层的表面贯穿所述第一半导体区域及所述漂移区域的深度。
19.根据权利要求10所述的半导体装置，其特征在于：
所述漂移区域包含交替叠层在所述绝缘层上的第一导电型的第四半导体区域及第二导电型的第五半导体区域；
所述第一半导体区域包含交替叠层在所述绝缘层上的第一导电型的第八半导体区域与第二导电型的第九半导体区域。
20.根据权利要求19所述的半导体装置，其特征在于：
所述第八半导体区域的叠层方向的宽度比所述第九半导体区域的叠层方向的宽度窄。
CN201110046610.1A 2010-02-26 2011-02-25 半导体装置 Expired - Fee Related CN102194879B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP042235/2010 2010-02-26
JP2010042235A JP5762689B2 (ja) 2010-02-26 2010-02-26 半導体装置

Publications (2)

Publication Number Publication Date
CN102194879A true CN102194879A (zh) 2011-09-21
CN102194879B CN102194879B (zh) 2014-01-22

Family

ID=44504843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110046610.1A Expired - Fee Related CN102194879B (zh) 2010-02-26 2011-02-25 半导体装置

Country Status (3)

Country Link
US (1) US9024382B2 (zh)
JP (1) JP5762689B2 (zh)
CN (1) CN102194879B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103295888A (zh) * 2012-02-29 2013-09-11 株式会社东芝 半导体装置及其制造方法
CN103311275A (zh) * 2012-03-15 2013-09-18 英飞凌科技奥地利有限公司 半导体器件和制造半导体器件的方法
CN104124271A (zh) * 2013-04-28 2014-10-29 三垦电气株式会社 半导体装置
CN104299995A (zh) * 2013-07-16 2015-01-21 株式会社东芝 半导体装置
CN106531800A (zh) * 2015-09-10 2017-03-22 株式会社东芝 半导体装置及其驱动方法
CN110828567A (zh) * 2018-08-08 2020-02-21 株式会社东芝 半导体装置
CN112054021A (zh) * 2019-06-06 2020-12-08 英飞凌科技德累斯顿公司 半导体器件及其制造方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5636254B2 (ja) * 2009-12-15 2014-12-03 株式会社東芝 半導体装置
JP6284314B2 (ja) 2012-08-21 2018-02-28 ローム株式会社 半導体装置
JP6564821B2 (ja) * 2012-08-21 2019-08-21 ローム株式会社 半導体装置
JP2014060362A (ja) * 2012-09-19 2014-04-03 Toshiba Corp 半導体装置
US9853140B2 (en) 2012-12-31 2017-12-26 Vishay-Siliconix Adaptive charge balanced MOSFET techniques
JP6241640B2 (ja) * 2013-02-14 2017-12-06 サンケン電気株式会社 半導体装置
CN105556647B (zh) 2013-07-19 2017-06-13 日产自动车株式会社 半导体装置及其制造方法
US9224854B2 (en) 2013-10-03 2015-12-29 Texas Instruments Incorporated Trench gate trench field plate vertical MOSFET
CN203910808U (zh) * 2013-10-30 2014-10-29 英飞凌科技奥地利有限公司 半导体器件
CN105981175A (zh) * 2014-02-28 2016-09-28 电子科技大学 一种双向igbt器件
JP6158123B2 (ja) * 2014-03-14 2017-07-05 株式会社東芝 半導体装置
JP6237408B2 (ja) * 2014-03-28 2017-11-29 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6304878B2 (ja) * 2014-04-25 2018-04-04 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016014224A1 (en) * 2014-07-25 2016-01-28 United Silicon Carbide, Inc. Self-aligned shielded-gate trench mos-controlled silicon carbide switch with reduced miller capacitance and method of manufacturing the same
JP6421487B2 (ja) 2014-07-31 2018-11-14 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2016058428A (ja) 2014-09-05 2016-04-21 株式会社東芝 半導体装置
JP6179554B2 (ja) * 2015-05-26 2017-08-16 トヨタ自動車株式会社 半導体装置
WO2017208301A1 (ja) * 2016-05-30 2017-12-07 日産自動車株式会社 半導体装置
JP6620889B2 (ja) * 2016-08-10 2019-12-18 日産自動車株式会社 半導体装置
JP6574744B2 (ja) 2016-09-16 2019-09-11 株式会社東芝 半導体装置
DE102017131274B3 (de) * 2017-12-22 2019-05-09 Infineon Technologies Dresden Gmbh Transistoranordnung und verfahren zu deren herstellung
JP7000912B2 (ja) * 2018-02-22 2022-01-19 株式会社豊田中央研究所 半導体装置
WO2019186224A1 (ja) * 2018-03-26 2019-10-03 日産自動車株式会社 半導体装置及びその製造方法
JP6969684B2 (ja) * 2018-07-27 2021-11-24 日産自動車株式会社 半導体装置及びその製造方法
CN112038401A (zh) * 2019-06-04 2020-12-04 中国科学院微电子研究所 一种绝缘栅双极性晶体管结构及其制备方法
DE102020113145A1 (de) * 2020-05-14 2021-11-18 Infineon Technologies Ag Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren
JP2023142243A (ja) * 2022-03-24 2023-10-05 株式会社東芝 半導体装置
CN114512536B (zh) * 2022-04-18 2022-07-15 绍兴中芯集成电路制造股份有限公司 超结半导体器件
CN115881776A (zh) * 2022-12-14 2023-03-31 上海功成半导体科技有限公司 功率器件及其制作方法和电子器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030052329A1 (en) * 2000-10-31 2003-03-20 Takashi Kobayashi Semiconductor device
US20080073707A1 (en) * 2006-09-27 2008-03-27 Darwish Mohamed N Power MOSFET with recessed field plate
US20090140327A1 (en) * 2007-12-03 2009-06-04 Takashi Hirao Semiconductor device and manufacturing method of the same
WO2009154882A2 (en) * 2008-06-20 2009-12-23 Maxpower Semiconductor Inc. Semiconductor power switches having trench gates

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554862A (en) * 1992-03-31 1996-09-10 Kabushiki Kaisha Toshiba Power semiconductor device
JP2001168333A (ja) * 1999-09-30 2001-06-22 Toshiba Corp トレンチゲート付き半導体装置
JP2002016252A (ja) * 2000-06-27 2002-01-18 Toshiba Corp 絶縁ゲート型半導体素子
JP4903055B2 (ja) * 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
US8354711B2 (en) * 2010-01-11 2013-01-15 Maxpower Semiconductor, Inc. Power MOSFET and its edge termination
JP5604892B2 (ja) * 2010-02-10 2014-10-15 トヨタ自動車株式会社 絶縁ゲートバイポーラトランジスタ
JP5480084B2 (ja) * 2010-09-24 2014-04-23 株式会社東芝 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030052329A1 (en) * 2000-10-31 2003-03-20 Takashi Kobayashi Semiconductor device
US20080073707A1 (en) * 2006-09-27 2008-03-27 Darwish Mohamed N Power MOSFET with recessed field plate
US20090140327A1 (en) * 2007-12-03 2009-06-04 Takashi Hirao Semiconductor device and manufacturing method of the same
WO2009154882A2 (en) * 2008-06-20 2009-12-23 Maxpower Semiconductor Inc. Semiconductor power switches having trench gates

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103295888A (zh) * 2012-02-29 2013-09-11 株式会社东芝 半导体装置及其制造方法
CN103311275A (zh) * 2012-03-15 2013-09-18 英飞凌科技奥地利有限公司 半导体器件和制造半导体器件的方法
CN103311275B (zh) * 2012-03-15 2016-01-20 英飞凌科技奥地利有限公司 半导体器件和制造半导体器件的方法
CN104124271A (zh) * 2013-04-28 2014-10-29 三垦电气株式会社 半导体装置
CN104299995A (zh) * 2013-07-16 2015-01-21 株式会社东芝 半导体装置
CN106531800A (zh) * 2015-09-10 2017-03-22 株式会社东芝 半导体装置及其驱动方法
CN110828567A (zh) * 2018-08-08 2020-02-21 株式会社东芝 半导体装置
CN110828567B (zh) * 2018-08-08 2023-09-19 株式会社东芝 半导体装置
CN112054021A (zh) * 2019-06-06 2020-12-08 英飞凌科技德累斯顿公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
US9024382B2 (en) 2015-05-05
US20110210391A1 (en) 2011-09-01
JP5762689B2 (ja) 2015-08-12
JP2011181583A (ja) 2011-09-15
CN102194879B (zh) 2014-01-22

Similar Documents

Publication Publication Date Title
CN102194879B (zh) 半导体装置
US8975690B2 (en) Semiconductor device
EP2342753B1 (en) Insulated gate bipolar transistor
CN108257953A (zh) 具有igbt区和不可切换二极管区的半导体器件
CN104299995A (zh) 半导体装置
CN102420251A (zh) 一种具有非均匀浮岛结构的vdmos器件
US7329921B2 (en) Lateral semiconductor transistor
US9013005B2 (en) Semiconductor device and method for manufacturing same
JP4940535B2 (ja) 半導体装置
US8932946B2 (en) Power semiconductor device
CN103035692A (zh) 半导体装置
CN105720102A (zh) 具有场电极的晶体管器件
CN111769158A (zh) 一种具低反向恢复电荷的双沟道超结vdmos器件及制造方法
CN108899363B (zh) 能降低导通压降和关断损耗的沟槽栅igbt器件
CN102694024A (zh) 半导体器件
US20160240615A1 (en) Semiconductor Device and a Method for Forming a Semiconductor Device
JP6182875B2 (ja) 半導体装置及びその駆動方法
CN102694010A (zh) 半导体元件
CN108122962B (zh) 一种绝缘栅双极型晶体管
CN101388406B (zh) 半导体装置
JP7387501B2 (ja) 半導体装置およびその制御方法
CN104681614A (zh) 半导体装置
US7400007B2 (en) Semiconductor device
JP5061443B2 (ja) 横型絶縁ゲートバイポーラトランジスタ
JP2015173291A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140122

Termination date: 20170225

CF01 Termination of patent right due to non-payment of annual fee