CN104124271A - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN104124271A CN104124271A CN201310154379.7A CN201310154379A CN104124271A CN 104124271 A CN104124271 A CN 104124271A CN 201310154379 A CN201310154379 A CN 201310154379A CN 104124271 A CN104124271 A CN 104124271A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- groove
- semiconductor substrate
- base
- emitter region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 description 5
- 230000003139 buffering effect Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 230000019771 cognition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
Abstract
本发明提供半导体装置，其具有：具有一个主面和另一个主面的半导体衬底；在上述半导体衬底内形成的p型集电区；在上述半导体衬底内配置于上述集电区上的n型漂移区；在上述半导体衬底内配置于上述漂移区上的p型基区；在上述半导体衬底内彼此离开而局部地配置于上述基区上而与上述基区构成pn结的n型发射区；以及从上述半导体衬底的一个主面贯穿上述发射区和上述基区的多个槽，上述基区与上述发射区双方在上述半导体衬底的一个主面交替地与上述槽延伸的侧壁面接触，该半导体装置具有孔，该孔在上述槽与上述槽之间离开上述槽并与上述槽延伸的方向平行地延伸，其深度为从上述半导体衬底的一个主面贯穿上述发射区的深度。
Description
技术领域
本发明涉及具有IGBT结构的半导体装置。
背景技术
绝缘栅双极型晶体管（IGBT）主要用作电动机驱动电路等中的开关元件。作为这种IGBT的结构，被广泛认知的是在衬底表面具有埋设栅电极的沟槽的结构。
现有的具备沟槽栅极结构的IGBT如图1所示具有半导体衬底1、发射电极2、集电极3、栅电极4、在由凹部或槽构成的沟槽5的壁面设置的栅绝缘膜6、层间绝缘膜7。
半导体衬底1具有P+型集电区8、N+型缓冲区9、N-型漂移区10、P型基区11、N型发射区12。还可以将N-型漂移区10或N-型漂移区10与N+型缓冲区9的组合称作N型基区。
沟槽5从半导体衬底1的一个主面13朝另一个主面14延伸，并且形成得比P型基区11深。由具备导电性的多晶硅等构成的栅电极4隔着栅绝缘膜6与沟槽5的壁面相对。P型基区11在沟槽5露出，因此P型基区11沿着沟槽5的部分成为沟道部分。
在半导体衬底1的一个主面13的沟槽5彼此之间形成有用于使发射区12的侧表面和P型基区11露出的凹部15。发射电极2被配置为嵌有凹部15，与发射区12和P型基区11连接。集电极3配置于半导体衬底1的另一个主面14，与P型集电区8连接。
若对该IGBT的栅电极4施加比发射电极2高的电压，则在P型基区11沿着沟槽5的部分形成N沟道，在集电极3与发射电极2之间流过电流。上述IGBT例如根据下面的专利文献1已为公知。
【专利文献1】2009-152364号公报
发明内容
然而，作为这种IGBT的特性，期望以低导通电压且进一步提升破坏耐量，然而难以同时实现这两者。本发明鉴于这种问题点，提供了一种能够在维持低导通电压的情况下实现破坏耐量的进一步提升的半导体装置。
本发明的一个方面的特征在于具有：半导体衬底，其具有一个主面和另一个主面；p型集电区，其形成于上述半导体衬底内；n型漂移区，其在上述半导体衬底内形成于上述集电区上；p型基区，其在上述半导体衬底内形成于上述漂移区上；n型发射区，其在上述半导体衬底内彼此离开而局部地配置于上述基区上，且该n型发射区与上述基区构成pn结；多个槽，它们分别从上述半导体衬底的一个主面贯穿上述发射区和上述基区；栅氧化膜，其配置于上述槽的底面和侧表面；以及栅电极，其隔着上述栅氧化膜与上述基区相对地嵌入到上述槽的内部，上述基区和上述发射区双方在上述半导体衬底的一个主面交替地与上述槽延伸的侧壁面接触，该半导体装置具有孔，该孔在上述槽与上述槽之间离开上述槽并与上述槽延伸的方向平行地延伸，且该孔的深度为从上述半导体衬底的一个主面贯穿上述发射区的深度。
本发明可提供一种能够在维持低导通电压的情况下实现破坏耐量的进一步提升的半导体装置。
附图说明
图1是现有的IGBT的剖面图。
图2是表示本发明第1实施方式涉及的半导体装置的结构的示意性剖面图。
图3是表示本发明第1实施方式涉及的半导体装置的结构的示意性立体图。
图4是表示本发明第1实施方式涉及的半导体装置的结构的示意性俯视图。
图5是沿着图4所示的半导体装置的A-A方向的示意性剖面图。
图6是表示本发明第2实施方式涉及的半导体装置的结构的示意性立体图。
符号说明
21集电区；22漂移区；23、23a基区；24发射区；25层间绝缘膜；26栅氧化膜；27栅电极；28发射电极；29集电极；30槽；31孔；40缓冲区；50半导体衬底；60沟道区；70第1侧壁部；80第2侧壁部
具体实施方式
下面参见附图，说明本发明的实施方式。在以下附图的描述中，对相同或相似部分赋予相同或相似的符号。其中，附图为示意性内容，应注意各区的厚度比率等与实际情况不同。因此，应参考以下说明来判断具体的厚度和尺寸。在附图间包含彼此尺寸关系和比率不同的部分，这是不言而喻的。
该半导体装置（IGBT）是具备在形成于半导体衬底中的槽（沟槽）中形成有栅的结构的沟槽栅型元件。图2中，该半导体衬底50在作为集电区的p+区（第4半导体区）21上依次形成有成为缓冲区的n+区40、成为漂移区的n-区（第1半导体区）22、成为基区的p-区（第2半导体区）23。在半导体衬底50的一个主面形成有从该主面贯穿p-区23（第2半导体区）到达n-区（第1半导体区）22的槽（沟槽）30。槽30在与图2的纸面垂直的方向延伸且平行地形成多个。槽30的内表面（侧表面）均匀形成栅氧化膜26，并形成为栅电极27嵌入到槽30内。
在半导体衬底50的一个主面，在槽30的两侧形成有成为发射区的n+区（第3半导体区）24。在半导体衬底50的另一个主面，与集电区21电连接地形成有集电极（背面电极）29。在半导体衬底50的一个主面上形成有发射电极（公共电极）28。其中，在槽30的上部以覆盖栅电极27（槽30）的方式形成有层间绝缘膜25，因此发射电极（公共电极）28通过层间绝缘膜25的开口部与发射区24和基区23双方电连接，与栅电极27绝缘。
在该半导体装置中，针对每个槽30，通过对栅电极27施加的电压而在槽30的侧表面中的基区23上产生沟道，可通过该沟道流过电流。因此，在漂移区22与发射区24之间作为n沟道的MOSFET进行工作。该MOSFET导通的情况下，作为通常的MOSFET的工作之外，空穴从集电区21注入到漂移区侧，因而会产生漂移区的传导度调制，IGBT的导通电阻尤其变小。因此，尤其能够使大电流流过。即，能够通过对栅电极27施加的电压来控制发射电极（公共电极）28与集电极（背面电极）29之间的电流导通/截止。
在相邻的槽30之间示出孔31作为发射极连接开口部。发射电极28与半导体衬底50通过该孔31直接接触。孔31是从半导体衬底50的一个主面按如下方式挖下的：比发射区24的下表面深，其底部挖下到使基区23的一部分露出的深度。
图2所示的剖面图的结构与图1所示现有的IGBT为相同结构，而在作为从上面立体观察的透视图的图3中，示出了本发明的特征部分。图3是透视发射电极28时的图。图3中，在槽30延伸的方向上形成了孔31，在槽30延伸的方向上，发射区24和基区23配置为交替地接触到槽30的侧表面而形成于半导体衬底50的一个主面。如上，在槽30延伸的方向上，使发射区24的区域间疏而形成露出于孔31的侧壁部的基区23a，从而使得发射电极28与基区的接触面积增大，截止IGBT时空穴的拔出开口增加，因此截止IGBT时的残留空穴量减少。因此有助于提升截止IGBT时的残留空穴量所致的破坏耐量。
并且，虽然可以不沿着槽30方向间疏发射区24，而是深挖孔31来增加与发射电极28接触的基区23的面积，然而并不优选将孔31从半导体衬底50的表面挖得过深。其原因在于，首先，虽然在孔31内嵌入了发射电极28，但若孔31形成得较深，则发射电极28无法到达孔31的底部，无法得到与基区23的充分低的接触，不能良好地拔出截止IGBT时的残留空穴。其次，在通过杂质扩散形成了基区23的情况下，半导体衬底50的一个主面侧的浓度浓，而朝着趋近半导体衬底50的内部逐渐变薄。孔31是通过形成基区23后的蚀刻而形成的，因此将孔31挖得越深，在孔31的底部越露出杂质浓度低的部分，而在杂质浓度低的部位，无法得到与发射电极28的充分低的接触，不能良好地拔出截止IGBT时的残留空穴。因而将孔31从半导体衬底50的一个主面挖至比发射区28的下表面深且其底部挖下至使得基区23的一部分露出的深度即可。
下面说明间疏槽30的延伸方向上的发射区24的间隔。图4是从俯视方向对本发明涉及的IGBT透视发射电极28和层间绝缘膜25的图。在半导体衬底50的一个主面上，发射区24和基区23a以接触到槽30的侧表面的方式交替配置。另外，在从俯视方向观察时，发射区24夹着槽30和孔31相对于槽30在垂直方向上延伸。
其中，关于设发射区24在槽30方向上的宽度为W1、被发射区夹住的基区23a在槽30方向上的宽度为W2时的W1与W2之比，W1为1时W2优选为0.8～9.0，更优选为0.8～6.0。其原因在于，若W2相对于W1小于0.8，则被发射区24夹住的基区23a会变小，因此与发射电极28的接触面积也会变小，在IGBT截止时拔出空穴的开口会变窄，导致破坏耐量降低。
另一方面，若W2相对于W1比9.0大很多，则IGBT导通时在槽30的侧表面形成的沟道区的电流路径减少，导通电压会变高。下面稍微详细叙述这种原理。
图5是沿着图4的A-A方向的剖面图。若对该IGBT的栅电极27施加比发射电极28高的电压，则会在P型基区23沿着槽30的部分形成N沟道区60，电流流过集电极29与发射电极28之间。在此，如公知那样从发射区24提供电子，而如图5所示，电子按照朝发射区24的斜下方向扩散的方式移动。因此，在被发射极24夹住的基区23a的下部，也基于来自相邻的发射区24的电子供给而成为电流路径。由此，既能够确保电流路径并将导通电压维持得较低，又能凭借间疏发射区而形成的基区23a使得IGBT截止时空穴的拔出开口变大，因此能够提升破坏耐量。
但是，在使被多个发射区24夹住的基区23a的宽度（W2）过大的情况下，在被发射区夹住的基区23a的下部产生未形成电流路径的区域。其原因在于，即使电子按照从相邻的发射区24向斜下方向扩散的方式移动，若基区23a的宽度（W2）较大，则电子也无法扩散到形成于基区23a下部的沟道区60整体范围，在该部分无法确保电流路径。因此，会产生导通电压上升的不良情况。因而，W1的宽度为1时W2的宽度优选为0.8～9.0，更优选W2的宽度为0.8～6.0。这样就能够实现既能将导通电压维持得较低，又能提升破坏耐量的IGBT。
图6表示本发明的第2实施例。第2实施例涉及的IGBT相比于第1实施例涉及的内容，不同之处仅为孔31的形状。在第1实施例涉及的IGBT中，在槽30与槽30之间离开槽30形成1个孔31，在孔31的侧壁，发射区24和基区23a交替地配置于同一面上。相对于此，在图6所示的第2实施例涉及的IGBT中，在槽30与槽30之间离开槽30而在槽30的延伸方向上形成多个孔31，孔31由相对的一对第1侧壁部70和从上方观察时设置于第1侧壁部70之间的一对第2侧壁部80构成，第1侧壁部70具有发射区24及其两侧的基区23a的一部分，第2侧壁部80由基区23形成。其中，第1侧壁部70包含发射区24即可，不一定在其两侧一定具有基区23a的一部分。
换言之，在第2实施例中，孔31与发射区24同样是在槽30的延伸方向上间疏而形成的。相比于实施例1的IGBT，是一种减少了形成孔31的区，增大了半导体衬底50的一个主面的基区23的面积的结构。由此，在半导体衬底50的一个主面，如上所述，由于杂质浓度比孔31的底部高，因此在与发射电极28连接时，能够确保与发射电极28充分的欧姆性，能够获取良好的接触，进一步提升可靠性。
进而，由于基区在孔31的第2侧壁部露出，因此能够充分确保与发射电极28接触的基区，相比于第1实施例涉及的IGBT破坏耐量不会降低。
即，第2实施例涉及的IGBT与第1实施例涉及的IGBT同样能够在维持低导通电压的情况下提升破坏耐量，相比于第1实施例涉及的IGBT能进一步提升可靠性。
如上，本发明当然包含以上未描述的各种实施方式。因此本发明的技术范围仅应通过根据上述说明的适当的权利要求书涉及的发明特定事项加以确定。
Claims (6)
1.一种半导体装置，其特征在于具有：
半导体衬底，其具有一个主面和另一个主面；
p型集电区，其形成于上述半导体衬底内；
n型漂移区，其在上述半导体衬底内形成于上述集电区上；
p型基区，其在上述半导体衬底内形成于上述漂移区上；
n型发射区，其在上述半导体衬底内彼此离开而局部地配置于上述基区上，且该n型发射区与上述基区构成pn结；
多个槽，它们分别从上述半导体衬底的一个主面贯穿上述发射区和上述基区；
栅氧化膜，其配置于上述槽的底面和侧表面；以及
栅电极，其隔着上述栅氧化膜与上述基区相对地嵌入到上述槽的内部，
上述基区和上述发射区双方在上述半导体衬底的一个主面交替地与上述槽延伸的侧壁面接触，
该半导体装置具有孔，该孔在上述槽与上述槽之间离开上述槽而与上述槽延伸的方向平行地延伸，且该孔的深度为从上述半导体衬底的一个主面贯穿上述发射区的深度。
2.根据权利要求1所述的半导体装置，其特征在于，上述孔的侧壁在上述槽的延伸方向上交替地形成有上述发射区和上述基区。
3.根据权利要求2所述的半导体装置，其特征在于，在从俯视方向观察时，上述发射区夹着上述槽和上述孔相对于上述槽在垂直方向上延伸。
4.根据权利要求3所述的半导体装置，其特征在于，在上述槽的延伸方向上形成有多个上述孔，上述孔由相对的一对第1侧壁部和一对第2侧壁部构成，该一对第2侧壁部从上方观察时分别设置于上述第1侧壁部之间，上述第1侧壁部被形成为包含上述发射区，上述第2侧壁部由基区形成。
5.根据权利要求1至4中的任意一项所述的半导体装置，其特征在于，上述槽的延伸方向上的、上述基区的宽度相对于上述发射区的宽度的比率为0.8～9.0。
6.根据权利要求1至4中的任意一项所述的半导体装置，其特征在于，上述槽的延伸方向上的、上述基区的宽度相对于上述发射区的宽度的比率为0.8～6.0。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310154379.7A CN104124271B (zh) | 2013-04-28 | 2013-04-28 | 半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310154379.7A CN104124271B (zh) | 2013-04-28 | 2013-04-28 | 半导体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104124271A true CN104124271A (zh) | 2014-10-29 |
| CN104124271B CN104124271B (zh) | 2017-09-12 |
Family
ID=51769622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310154379.7A Active CN104124271B (zh) | 2013-04-28 | 2013-04-28 | 半导体装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104124271B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110190119A (zh) * | 2018-02-22 | 2019-08-30 | 三垦电气株式会社 | 半导体装置和电子设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1022322A (ja) * | 1996-06-28 | 1998-01-23 | Denso Corp | 半導体装置 |
| JP2005057028A (ja) * | 2003-08-04 | 2005-03-03 | Sanken Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
| CN101821853A (zh) * | 2007-11-09 | 2010-09-01 | 三垦电气株式会社 | 半导体器件及其制造方法 |
| CN102194879A (zh) * | 2010-02-26 | 2011-09-21 | 株式会社东芝 | 半导体装置 |
-
2013
- 2013-04-28 CN CN201310154379.7A patent/CN104124271B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1022322A (ja) * | 1996-06-28 | 1998-01-23 | Denso Corp | 半導体装置 |
| JP2005057028A (ja) * | 2003-08-04 | 2005-03-03 | Sanken Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
| CN101821853A (zh) * | 2007-11-09 | 2010-09-01 | 三垦电气株式会社 | 半导体器件及其制造方法 |
| CN102194879A (zh) * | 2010-02-26 | 2011-09-21 | 株式会社东芝 | 半导体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110190119A (zh) * | 2018-02-22 | 2019-08-30 | 三垦电气株式会社 | 半导体装置和电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104124271B (zh) | 2017-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103022115B (zh) | 半导体装置 | |
| CN107251231B (zh) | 半导体装置 | |
| US8975690B2 (en) | Semiconductor device | |
| US9231090B2 (en) | Trench-gate-type insulated gate bipolar transistor | |
| US20120061723A1 (en) | Semiconductor device | |
| JP6092749B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN102934231B (zh) | 功率半导体器件 | |
| CN105957891A (zh) | 半导体装置 | |
| CN102386124B (zh) | 直接接触的沟槽结构 | |
| JP2007189192A (ja) | 半導体装置 | |
| JP5537359B2 (ja) | 半導体装置 | |
| CN100536162C (zh) | 绝缘栅型双极晶体管 | |
| JP4500530B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| US9318590B2 (en) | IGBT using trench gate electrode | |
| JP2007123570A (ja) | 半導体装置 | |
| CN105895696A (zh) | 功率集成器件、包括其的电子设备以及包括其的电子系统 | |
| CN104779289A (zh) | 半导体装置 | |
| JP2016092163A (ja) | 半導体装置 | |
| CN110277452A (zh) | 嵌入式场极板场效应晶体管 | |
| JP2010232335A (ja) | 絶縁ゲートバイポーラトランジスタ | |
| CN104465718A (zh) | 半导体装置 | |
| CN102347353A (zh) | 半导体装置 | |
| JP2008306022A (ja) | 半導体装置 | |
| CN112673466B (zh) | 半导体装置 | |
| JP6241640B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |