CN100536162C - 绝缘栅型双极晶体管 - Google Patents
绝缘栅型双极晶体管 Download PDFInfo
- Publication number
- CN100536162C CN100536162C CNB2007101275177A CN200710127517A CN100536162C CN 100536162 C CN100536162 C CN 100536162C CN B2007101275177 A CNB2007101275177 A CN B2007101275177A CN 200710127517 A CN200710127517 A CN 200710127517A CN 100536162 C CN100536162 C CN 100536162C
- Authority
- CN
- China
- Prior art keywords
- semiconductor regions
- mentioned
- bipolar transistor
- type base
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种绝缘栅型双极晶体管。本发明的IGBT的特征在于:具有第一导电型的第一半导体区域、形成于第一半导体区域的一个主面侧的第二导电型的第二半导体区域、形成于第二半导体区域内的表面的第一导电型的第三半导体区域、具有规定深度和宽度地形成于第一半导体区域的另一个主面侧的第一导电型的第四半导体区域、形成在第四半导体区域内的表面的第二导电型的第五半导体区域、隔着绝缘膜与第二半导体区域相对地形成的栅极电极、以及形成在第一半导体的另一个主面侧的集电极电极;第一半导体区域、第四半导体区域和上述第五半导体区域从第一半导体区域的另一个主面露出,分别与集电极电极接合。
Description
技术领域
本发明涉及高耐压的半导体器件,特别涉及用于电源电路等的绝缘栅型双极晶体管(IGBT)。
背景技术
近年来,绝缘栅型双极晶体管由于具备具有栅极绝缘性的MOSFET、与具有大电流开关特性的双极晶体管这两者的优良特性,因此被广泛用于电源电路等。
作为该绝缘栅型双极晶体管的构造,已知有:如图3所示,在N型基区1的下侧的整个面上,形成导电型与该N型基区1相反的P型集电区5而形成的绝缘栅型双极晶体管(以下,称作第一绝缘栅型双极晶体管)。
上述第一绝缘栅型双极晶体管具有如下优点:即使在高温动作时也可得到与低温动作时同等的下降时间tf,即、到绝缘栅型双极晶体管成为截止状态为止的时间。在此,到绝缘栅型双极晶体管成为截止状态为止的时间被定义为:绝缘栅型双极晶体管的集电极的集电极电流脉冲的振幅,从最大振幅的10%(晶体管为导通状态)变成90%(晶体管为截止状态)为止的时间。
但是,存在如下问题:在高温动作时,由于到绝缘栅型双极晶体管成为截止状态的N型基区的电阻值(Ron)增大,所以动作电压变大,集电极-发射极间饱和电压Vce(sat)变大。
此外,还已知有:如上述第一绝缘栅型双极晶体管那样,在N型基区1的下侧的整个面上,不是形成导电型与该N型基区1相反的P型集电区5,而是形成肖特基势垒电极而形成的绝缘栅型双极晶体管(以下,称作第二绝缘栅型双极晶体管)。
与上述第一绝缘栅型双极晶体管相比,该第二绝缘栅型双极晶体管具有高温动作时的Vce(sat)较小的优点。另一方面,由于消灭注入到N型基区的多个空穴需要时间,所以与第一绝缘栅型双极晶体管相比,存在下降时间tf变长的问题。
为了解决上述第一和第二绝缘栅型双极晶体管的缺点,如图4所示,公开了如下绝缘栅型双极晶体管,即、在N型基区1的下侧间断地形成P型的集电区105,在未形成P型的集电区105的区域,形成肖特基势垒电极(与N型基区1和集电极电极8直接连接的区域100)(例如,参照专利文献1)。
根据该绝缘栅型双极晶体管,形成了P型集电区105的器件部分作为上述第一绝缘栅型双极晶体管起作用,形成了肖特基势垒电极的器件部分作为上述第二绝缘栅型双极晶体管起作用。
因此,可实现兼有第一和第二的绝缘栅型双极晶体管的特性,高温动作时的Vce(sat)较小,且下降时间tf也较短的绝缘栅型双极晶体管。
【专利文献1】日本特开2003-249654号公报
但是,在上述专利文献1所记载的绝缘栅型双极晶体管中,存在较易发生击穿的问题。
即、当在集电极电极8与发射极电极11之间,施加了使集电区105侧的电位高于发射极电极11侧的电位的电压的状态下断开栅极后,形成在P型基区2与N型基区1的交界面的PN结被施加反向偏压,由此,从该PN结起生成耗尽层并向N型基区1扩展。
因此,当施加于PN结的电压超过规定电压时,从PN结起扩展的耗尽层达到肖特基势垒电极,由于电位势垒较低,所以将发生击穿。
发明内容
本发明就是鉴于上述状况而做出的,目的在于提供一种高温动作时的集电极-发射极间饱和电压Vce(sat)小于以往例,且下降时间(tf)也短于以往例,并良好地防止了发生击穿的绝缘栅型双极晶体管。
本发明的绝缘栅型双极晶体管的第一方案的特征在于:具有第一导电型的第一半导体区域(例如,实施方式中的N型基区1)、形成于该第一半导体区域的一个主面侧的第二导电型的第二半导体区域(例如,实施方式中的P型基区2)、形成在该第二半导体区域内的表面的第一导电型的第三半导体区域(例如,实施方式中的N型发射区3)、具有规定深度和宽度地形成在上述第一半导体区域的另一个主面侧的第一导电型的第四半导体区域(例如,实施方式中的N型缓冲区4)、形成在该第四半导体区域内的表面的第二导电型的第五半导体区域(例如,实施方式中的P型集电区5)、隔着绝缘膜(例如,实施方式中的绝缘膜6)与上述第二半导体区域相对地形成的栅极电极(例如,实施方式中的栅极电极7)、以及形成在上述第一半导体区域的另一个主面侧的集电极电极(例如,实施方式中的集电极电极8);上述第一半导体区域、上述第四半导体区域和上述第五半导体区域从上述第一半导体区域的另一个主面露出,且分别与上述集电极电极接合。
本发明的绝缘栅型双极晶体管的第二方案的特征在于:具有:第一导电型的第一半导体区域(例如,实施方式中的N型基区1)、形成于该第一半导体区域的一个主面侧的槽(例如,实施方式中的沟槽9)、形成于该槽的侧壁的第二导电型的第二半导体区域(例如,实施方式中的P型基区2A)、在该第二半导体区域内的表面形成的第一导电型的第三半导体区域(例如,实施方式中的N型发射区3A)、具有规定深度和宽度地形成在上述第一半导体区域的另一个主面侧的第一导电型的第四半导体区域(例如,实施方式中的N型缓冲区4)、形成在该第四半导体区域内的表面的第二导电型的第五半导体区域(例如,实施方式中的P型集电区5)、隔着绝缘膜(例如,实施方式中的绝缘膜6A)形成在上述槽的内部的栅极电极(例如,实施方式中的栅极电极7A)、以及形成在上述第一半导体区域的另一个主面侧的集电极电极(例如,实施方式中的集电极电极8);上述第一半导体区域、上述第四半导体区域和上述第五半导体区域从上述第一半导体区域的另一个主面露出,且分别与上述集电极电极接合。
典型的有:上述第四和第五半导体区域与上述集电极电极是电阻性接触,上述第一半导体区域与集电极电极是肖特基接触。
优选:上述第五半导体区域的在上述第一半导体区域的另一个主面侧露出的部分以外的部分被上述第四半导体区域包围。
另外,优选:本发明的绝缘栅型双极晶体管的上述第四半导体区域以高于上述第一半导体区域的杂质浓度形成。
进一步优选:上述第四半导体区域以规定间隔形成有多个。
如上所述,根据本发明,被缓冲区包围的集电区的部分作为以往的第一绝缘栅型双极晶体管起作用,N型基区与集电极电极直接接合的部分作为以往的第二绝缘栅型双极晶体管起作用,当对栅极电极施加电压而呈导通状态时,从集电区经由缓冲区,并且从集电极电极直接向N型基区供应空穴,产生传导率调制,与以往相比,可获得减小导通电阻的效果。
此外,根据本发明,由于以往的第一和第二绝缘栅型双极晶体管是交替形成的,所以具有如下效果:兼有双方的特性,并且得到了高温动作时的集电极-发射极间饱和电压Vce(sat)与第二绝缘栅型双极晶体管同样小、且上升时间tf与第一绝缘栅型双极晶体管同样短的特性。
此外,根据本发明,由于是在N型基区与集电区之间夹着缓冲区构成的,所以当在向N型基区与集电区之间施加了相反方向电压的状态下晶体管截止时,可抑制形成于N型基区与集电区之间的耗尽层的延伸,即可抑制耗尽层到达集电极电极,防止发生击穿。
附图说明
图1是表示本发明的第一实施方式的绝缘栅型双极晶体管的截面构造的概念图。
图2是表示本发明的第二实施方式的绝缘栅型双极晶体管的截面构造的概念图。
图3是表示往例的绝缘栅型双极晶体管的截面构造的概念图。
图4是表示另一以往例的绝缘栅型双极晶体管的截面构造的概念图。
符号说明:1...N型基区;2、2A...P型基区;3、3A...发射区;4...缓冲区;5...集电区;6、6A...栅极绝缘膜;7、7A...栅极电极;8...集电极电极;9...沟槽;10、10A...层间绝缘膜;11、11A...发射极电极;13...槽;22、22A...外周缘部;21、21A...开孔部;100...肖特基势垒电极
具体实施方式
以下,对本发明的实施方式的绝缘栅型双极晶体管进行说明。
(第一实施方式)
采用附图,对本发明的第一实施方式的绝缘栅型双极晶体管进行说明。图1是表示本发明的第一实施方式的绝缘栅型双极晶体管的截面构造的概念图。
在图1中,本实施方式的绝缘栅型双极晶体管包括具有N型基区1、P型基区2、发射区3、缓冲区4、集电区5的半导体衬底。
N型基区1为扩散了N型杂质(例如,P:磷和As:砷等)的N型半导体区域(第一导电型半导体区域)。
P型基区2是向上述N型基区1的顶面(一个主面侧)扩散P型杂质(例如,B:硼等)并条纹状地形成的P型半导体区域。
发射区3是向上述P型基区2的顶面扩散N型杂质而形成的N型半导体区域。
缓冲区4是向上述N型基区1的底面(另一个主面侧)扩散N型杂质而形成的N型半导体区域。
集电区5是向上述缓冲区4的底面扩散P型杂质而形成的P型半导体区域。
在上述半导体衬底的顶面,即N型基区1的顶面,形成有通过热氧化或CVD生成的硅氧化膜等栅极绝缘膜6。
在上述栅极绝缘膜6的上部形成有栅极电极7,在该栅极电极7上通过CVD等形成了层间绝缘膜10。
发射极电极11形成在上述层间绝缘膜10、发射区3以及P型基区2的上部,且与发射区3和P型基区2电接合。
在半导体衬底的底面,即N型基区1的另一主面,形成有集电极电极8。
P型基区2和发射区3从半导体衬底的顶面露出,贯穿形成在层间绝缘膜10的开孔部21,且与发射极电极11电连接。
因此,P型基区2和发射区3被发射极电极11短路,并始终呈相同电位的状态。
在此,与N型基区1相比,发射区3是高浓度地扩散杂质而形成的,即通过低电阻接触与发射极电极11接合(即,形成了作为低电阻性的接合的接触),呈良好的接合状态。
在此,关于发射区3,从图1可知,其在从与半导体衬底的面垂直的方向看到的俯视图上,与P型基区2重叠,且形成在被P型基区2完全包含的位置,并且作为扩散层,其深度形成得浅于P型基区2,且其以底面和侧面必须与P型基区2接合的方式形成。
此外,同样地,P型基区2是高浓度地扩散杂质而形成的,即通过低电阻接触与发射极电极11接合(即形成了作为低电阻性的接合的接触),呈良好的接合状态。
P型基区2的外周缘部22隔着栅极绝缘膜6与栅极电极7相对。
与栅极电极7相对的P型基区2的外周缘部22成为沟道形成区域,在对栅极电极7施加了所设定的阈值(threshold)电压以上的电压时,在栅极电极7的正下方形成N型反转层(沟道)。
栅极电极7与发射极电极11被由PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)、硅氮化膜等构成的层间绝缘膜10电绝缘。
以上,对假设第一实施方式的绝缘栅型双极晶体管,在从半导体衬底的顶面侧进行俯视观察时,其P型基区2形成为带状或条纹状的情况进行了说明。但是,P型基区2的俯视图中的形状不限于带状或条纹状,例如也可是岛(island)状、格子状、网眼状等。
如上所述,在半导体衬底的底面形成有缓冲区4和集电区5。
在此,缓冲区4是从N型基区1(半导体衬底)的底面,扩散N型杂质而形成为扩散层的区域,扩散层表面从N型基区1的底面露出,所露出的表面以外的外周面被N型基区1包围(以接合的状态)。
在第一实施方式中,在从半导体衬底的底面侧进行仰视观察时,缓冲区4和集电区5形成为带状或条纹状。
但是,缓冲区4的形状不限于上述的带状或条纹状,例如也可是岛(island)状、格子状、网眼状等。
此外,上述缓冲区4是通过设定为比N型基区1的杂质浓度高的浓度而形成的。
此外,集电区5是从缓冲区4的底面,扩散P型杂质而形成为扩散层的区域,扩散层表面从集电极电极8侧露出,所露出的表面以外的外周面被缓冲区4包围(以接合的状态)。
在第一实施方式中,在从半导体衬底的底面侧进行仰视观察时,集电区5与缓冲区4重叠,且呈包含在缓冲区内部的形状,作为形状,对应于缓冲区4的形状,形成为带状或条纹状。
但是,集电区5的形状,也可对应于缓冲区4的形状,形成为例如岛(island)状、格子状、网眼状等。
在未形成缓冲区4和集电区5的半导体衬底的底面,露出N型基区1。
此外,在半导体衬底的底面,形成有集电极电极8,缓冲区4、集电区5和N型基区1与上述集电极电极8电连接。
在缓冲区4和集电极电极5与集电极电极8的接合处,是由进行良好的低电阻接触的杂质浓度形成的。
即,如以往所进行的那样,缓冲区4和集电区5分别以高杂质浓度(例如,1019cm-3)形成,较薄地形成与集电极电极8之间的电位势垒,使得载流子因隧道效应而自由通过,实现与集电极电极8的低电阻接触。
另一方面,N型基区1的杂质浓度低于缓冲区4,例如为5×1013~5×1014cm-3,在与集电极电极8的接合处,形成肖特基接触(接合)的肖特基势垒电极100,而不是低电阻接触的电极。即在集电极电极8与N型基区1的交界面上,生成具有基于多数载流子的整流特性的肖特基势垒。
如上所述,图1所示的第一实施方式的绝缘栅型双极晶体管,其缓冲区4和集电区5与集电极电极8接合而形成的部分,作为以往的第一绝缘栅型双极晶体管而起作用,另一方面,未形成缓冲区4和集电区5的、N型基区1与集电极电极8接合而形成的部分,作为以往的第二绝缘栅型双极晶体管而起作用。
即,在集电极电极8与发射极电极11之间,施加使集电极电极8侧的电位高于发射极电极11侧的电位的电压,向栅极电极7施加作为使该晶体管导通的电压而设定的、规定的阈值电压以上的电压。
由此,绝缘栅型双极晶体管成为导通状态,从集电区5经由缓冲区4,向N型基区1内注入空穴。
此外,对于N型基区1,集电极电极8成为肖特基势垒电极100。因此,从集电极电极8向N型基区1内注入空穴。
其结果,在N型基区1产生传导率调制,可得到导通电阻小的绝缘栅型双极晶体管。
即,第一绝缘栅型双极晶体管形成在与集电极电极8连接的P型集电区5、以及夹在该集电区5与N型基区1之间的N型缓冲区4部分。
另外,第二绝缘栅型双极晶体管形成在与作为集电极电极8和N型基区1的连接部的肖特基势垒电极100对应的部分。
因此,与专利文献1一样,成为第一绝缘栅型双极晶体管和第二绝缘栅型双极晶体管交替配置的构造,可实现高温动作时的Vce(sat)比较小、且具有下降时间较短的特性的绝缘栅型双极晶体管。
并且,本实施方式的绝缘栅型双极晶体管,为N型基区1从半导体衬底的底面露出且与集电极电极8连接,N型的缓冲区4被N型基区1包围的构造,肖特基势垒电极100配置在比向N型基区1内突出的缓冲区4离P型基区2远的位置。
在绝缘栅型双极晶体管的动作中,在向形成在N型基区1与P型基区2的交界面的PN结施加了反向电压的状态下,绝缘栅型双极晶体管成为截止状态后,耗尽层从上述PN结向集电极电极8的方向延伸。
但是,在本实施方式中,杂质浓度高于N型基区1的缓冲区4,抑制了始于上述结部的耗尽层的延伸,良好地抑制了到达肖特基势垒电极100,即集电极电极8的状况,难以发生击穿(防止其发生)。
在此,为了有效地防止击穿,通过缓冲区4的深度D及杂质浓度、N型基区1的杂质浓度、以及施加在集电极电极8和发射极电极11之间的电压,来适当地调整和设定周期性地(间歇性地)形成的各缓冲区4之间的间隔(即肖特基接合部的宽度)d。上述间隔d以深度D的1/2左右为好,作为例子,当使深度D为6μm时,使间隔d为3μm。
(第二实施方式)
根据附图,对本发明的第二实施方式的绝缘栅型双极晶体管进行说明。图2是表示本发明的第二实施方式的绝缘栅型双极晶体管的截面构造的概念图。
如图2所示,绝缘栅型双极晶体管为形成在沟内的沟槽栅构造,关于缓冲区4夹在作为本发明的特征之一的周期性地形成的集极区域5与N型基区1之间形成的结构,与第一实施方式相同,对相同的结构附加相同的符号,并省略说明。
与第一实施方式一样,N型基区1是扩散了N型杂质的N型半导体区域(第一导电型半导体区域)。
P型基区2A是向上述N型基区1的顶面(一个主面侧)扩散P型杂质且条纹状地形成的P型半导体区域。
发射区3A是向上述P型基区2A的顶面扩散N型杂质而形成的N型半导体区域。
在上述半导体衬底的顶面,即N型基区1的顶面,沟槽(trench)9贯穿P型基区2A和发射区3A,且形成为到达N型基区1的深度。即,上述P型基区2A和发射区3A与沟槽9的外周面相接配置。
在上述沟槽9的内周面,形成有通过热氧化或CVD生成的硅氧化膜等棚极绝缘膜6A。
在沟槽9内部隔着上述栅极绝缘膜6A形成有栅极电极7A,在从该沟槽9露出的栅极电极7A的上部,通过CVD等形成有层间绝缘膜10A。
发射极电极11A形成在上述层间绝缘膜10A、发射区3A和P型基区2A的上部,与发射区3A和P型基区2A电连接。
在发射区3A,形成有到达P型基区2A的槽13,使P型基区2A的一部分从半导体衬底的顶面露出,贯穿形成于层间绝缘膜10A的开孔部21A,与发射极电极11A电连接。从而,P型基区2A与发射区3A被发射极电极11A短路,始终为相同电位的状态。
在此,与N型基区1相比,发射区3A通过高浓度地扩散杂质而形成,即、通过低电阻接触与发射极电极11A接合(即、形成作为低电阻性的接合的接触),成为良好的接合状态。
在此,从图2可知,发射区3A在从与半导体衬底的面垂直的方向看到的俯视图上,与P型基区2A重叠,且其形成在完全被P型基区2A包含的位置,并且作为扩散层,其形成得深度浅于P型基区2A,以除了与沟槽9和发射极电极11A相接的面之外,必须与P型基区2A接合的方式形成。
此外,同样地,P型基区2A通过高浓度地扩散杂质而形成,即通过低电阻接触与发射电极11A接合(即,形成了作为低电阻性的接合的接触),成为良好的接合状态。
P型基区2A,其外周缘部22A隔着栅极绝缘膜6A与栅极电极7A相对。
与栅极电极7A相对的P型基区2A的外周缘部22A成为沟道形成区域,在向栅极电极7A施加了所设定的阈值(threshold)电压以上的电压时,在与栅极绝缘膜6A相接的区域形成N型反转层(沟道)。
栅极电极7A与发射极电极11A被由PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)、硅氮化膜等构成的层间绝缘膜10A电绝缘。
以上,对假设第二实施方式的绝缘栅型双极晶体管,在从半导体衬底的顶面侧进行俯视观察时,其沟槽9和P型基区2A形成为带状或条纹状的情况进行了说明。但是,沟槽9和P型基区2A在俯视图中的形状不限于带状或条纹状,例如也可是岛(island)状、格子状、网眼状等。
如上所述,本发明也可应用于图2的第二实施方式的、沟槽栅构造的绝缘栅型双极晶体管。
Claims (6)
1.一种绝缘栅型双极晶体管,其特征在于,具有:
第一导电型的第一半导体区域,
形成于该第一半导体区域的一个主面侧的第二导电型的第二半导体区域,
形成在该第二半导体区域内的表面的第一导电型的第三半导体区域,
具有规定深度和宽度地形成在上述第一半导体区域的另一个主面侧的第一导电型的第四半导体区域,
形成在该第四半导体区域内的表面的第二导电型的第五半导体区域,
隔着绝缘膜与上述第二半导体区域相对地形成的栅极电极,以及
形成在上述第一半导体区域的另一个主面侧的集电极电极;
上述第一半导体区域、上述第四半导体区域和上述第五半导体区域从上述第一半导体区域的另一个主面露出,且分别与上述集电极电极接合。
2.一种绝缘栅型双极晶体管,其特征在于,具有:
第一导电型的第一半导体区域,
形成于该第一半导体区域的一个主面侧的槽,
形成在该槽的侧壁的第二导电型的第二半导体区域,
形成在该第二半导体区域内的表面的第一导电型的第三半导体区域,
具有规定深度和宽度地形成在上述第一半导体区域的另一个主面侧的第一导电型的第四半导体区域,
形成于该第四半导体区域内的表面的第二导电型的第五半导体区域,
隔着绝缘膜形成在上述槽的内部的栅极电极,以及
形成在上述第一半导体区域的另一个主面侧的集电极电极;
上述第一半导体区域、上述第四半导体区域和上述第五半导体区域从上述第一半导体区域的另一个主面露出,且分别与上述集电极电极接合。
3.根据权利要求1或2所述的绝缘栅型双极晶体管,其特征在于:上述第四和第五半导体区域与上述集电极电极是电阻性接触,上述第一半导体区域与集电极电极是肖特基接触。
4.根据权利要求1或2所述的绝缘栅型双极晶体管,其特征在于:上述第五半导体区域的、在上述第一半导体区域的另一个主面侧露出的部分以外的部分,被上述第四半导体区域包围。
5.根据权利要求1或2所述的绝缘栅型双极晶体管,其特征在于:上述第四半导体区域是以高于上述第一半导体区域的杂质浓度形成的。
6.根据权利要求1或2所述的绝缘栅型双极晶体管,其特征在于:上述第四半导体区域以规定间隔形成了多个。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006223443A JP2008047772A (ja) | 2006-08-18 | 2006-08-18 | 絶縁ゲート型バイポーラトランジスタ |
JP2006223443 | 2006-08-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101127365A CN101127365A (zh) | 2008-02-20 |
CN100536162C true CN100536162C (zh) | 2009-09-02 |
Family
ID=39095339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2007101275177A Expired - Fee Related CN100536162C (zh) | 2006-08-18 | 2007-06-28 | 绝缘栅型双极晶体管 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2008047772A (zh) |
CN (1) | CN100536162C (zh) |
TW (1) | TWI346387B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012244049A (ja) * | 2011-05-23 | 2012-12-10 | Sanken Electric Co Ltd | 半導体装置 |
JP6098514B2 (ja) * | 2011-08-29 | 2017-03-22 | 富士電機株式会社 | 双方向素子、双方向素子回路および電力変換装置 |
KR101275458B1 (ko) * | 2011-12-26 | 2013-06-17 | 삼성전기주식회사 | 반도체 소자 및 그 제조 방법 |
CN103681813B (zh) * | 2012-09-02 | 2018-07-24 | 朱江 | 一种背沟槽结构绝缘栅双极晶体管及其制备方法 |
CN103872110B (zh) * | 2012-12-07 | 2018-03-30 | 中国科学院微电子研究所 | 逆导型igbt的背面结构及其制备方法 |
CN104253152A (zh) * | 2013-06-28 | 2014-12-31 | 无锡华润上华半导体有限公司 | 一种igbt及其制造方法 |
CN104299990A (zh) * | 2013-07-19 | 2015-01-21 | 无锡华润上华半导体有限公司 | 绝缘栅双极晶体管及其制造方法 |
JP5821925B2 (ja) * | 2013-10-21 | 2015-11-24 | トヨタ自動車株式会社 | バイポーラトランジスタ |
CN110100314B (zh) * | 2017-06-09 | 2022-08-09 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
CN110676314B (zh) * | 2019-10-23 | 2021-05-04 | 广东美的白色家电技术创新中心有限公司 | 一种绝缘栅双极型晶体管、功率模块及生活电器 |
CN117558751A (zh) * | 2022-08-04 | 2024-02-13 | 无锡华润上华科技有限公司 | 场截止型绝缘栅双极晶体管及其制造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03155677A (ja) * | 1989-08-19 | 1991-07-03 | Fuji Electric Co Ltd | 伝導度変調型mosfet |
JP3907174B2 (ja) * | 2002-02-26 | 2007-04-18 | 新電元工業株式会社 | 半導体装置 |
JP4577480B2 (ja) * | 2003-06-06 | 2010-11-10 | サンケン電気株式会社 | 絶縁ゲート型半導体装置 |
JP2005057028A (ja) * | 2003-08-04 | 2005-03-03 | Sanken Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
-
2006
- 2006-08-18 JP JP2006223443A patent/JP2008047772A/ja active Pending
-
2007
- 2007-06-05 TW TW096120053A patent/TWI346387B/zh not_active IP Right Cessation
- 2007-06-28 CN CNB2007101275177A patent/CN100536162C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101127365A (zh) | 2008-02-20 |
JP2008047772A (ja) | 2008-02-28 |
TW200812080A (en) | 2008-03-01 |
TWI346387B (en) | 2011-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100536162C (zh) | 绝缘栅型双极晶体管 | |
EP2342753B1 (en) | Insulated gate bipolar transistor | |
CN107210299B (zh) | 半导体装置 | |
CN101233615B (zh) | 半导体元件和电气设备 | |
JP5107460B2 (ja) | 集積低漏洩ショットキーダイオード | |
CN102420242B (zh) | 半导体装置 | |
US9571087B2 (en) | Method of operating a reverse conducting IGBT | |
CN105531825A (zh) | 半导体装置及半导体装置的制造方法 | |
CN103703566A (zh) | 半导体装置及其制造方法 | |
CN109891595A (zh) | 半导体装置 | |
CN101752421A (zh) | 半导体器件及其制造方法 | |
CN103733344A (zh) | 半导体装置 | |
CN103426911B (zh) | 半导体装置 | |
KR101870809B1 (ko) | 전력 반도체 소자 | |
US20150187877A1 (en) | Power semiconductor device | |
CN109962111A (zh) | 半导体器件及其制造方法 | |
CN109509789A (zh) | 半导体装置 | |
CN102456690B (zh) | 半导体器件及其制造方法 | |
WO2005122274A1 (ja) | 絶縁ゲート型半導体素子及びその製造方法 | |
JP2002246597A (ja) | 半導体装置 | |
JP2017103456A (ja) | 半導体装置 | |
CN100530679C (zh) | 半导体元件 | |
CN103872097A (zh) | 功率半导体设备及其制造方法 | |
CN109216444A (zh) | 半导体装置 | |
CN104465646A (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090902 Termination date: 20100628 |