CN117558751A - 场截止型绝缘栅双极晶体管及其制造方法 - Google Patents

场截止型绝缘栅双极晶体管及其制造方法 Download PDF

Info

Publication number
CN117558751A
CN117558751A CN202210931173.XA CN202210931173A CN117558751A CN 117558751 A CN117558751 A CN 117558751A CN 202210931173 A CN202210931173 A CN 202210931173A CN 117558751 A CN117558751 A CN 117558751A
Authority
CN
China
Prior art keywords
region
layer
conductivity type
drift region
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210931173.XA
Other languages
English (en)
Inventor
王万
肖魁
卞铮
柴晨凯
杨翔宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN202210931173.XA priority Critical patent/CN117558751A/zh
Priority to PCT/CN2023/101143 priority patent/WO2024027357A1/zh
Publication of CN117558751A publication Critical patent/CN117558751A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种场截止型绝缘栅双极晶体管及其制造方法，所述场截止型绝缘栅双极晶体管包括漂移区、正面结构及背面结构，所述背面结构包括：电极层；集电区，位于所述电极层上，具有第二导电类型；场截止层，位于所述集电区上，具有第一导电类型，所述漂移区位于所述场截止层上；其中，所述集电区和场截止层形成有缺口从而构成缺口区，所述缺口区具有第一导电类型，所述缺口区的掺杂浓度小于所述场截止层的掺杂浓度，所述漂移区具有第一导电类型。本发明能够进一步提高器件耐压。

Description

场截止型绝缘栅双极晶体管及其制造方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种场截止型绝缘栅双极晶体管，还涉及一种场截止型绝缘栅双极晶体管的制造方法。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)作为双极型器件，综合了MOSFET的工作机理和双极型晶体管的工作机理，兼具两者的优点，是一种改良型的功率器件。较双极型晶体管而言，IGBT为电压控制型器件，并且大电流下增益高；较MOSFET而言，IGBT能够承受更高的电压，并且在大电流下导通压降低，功耗小。
按器件结构来分，IGBT在衬底上经历了PT(穿通型)、NPT(非穿通型)及FS(场截止型)三类结构。
对于纵向IGBT器件而言，正向阻断耐压是一项重要参数，业界希望在其他参数也能满足需求的前提下提高器件耐压。
发明内容
基于此，有必要提供一种能够提高器件耐压的场截止型绝缘栅双极晶体管及其制造方法。
一种场截止型绝缘栅双极晶体管，包括漂移区、正面结构及背面结构，所述背面结构包括：电极层；集电区，位于所述电极层上，具有第二导电类型；场截止层，位于所述集电区上，具有第一导电类型，所述漂移区位于所述场截止层上；其中，所述集电区和场截止层形成有缺口从而构成缺口区，所述缺口区具有第一导电类型，所述缺口区的掺杂浓度小于所述场截止层的掺杂浓度，所述漂移区具有第一导电类型；所述第一导电类型和第二导电类型为相反的导电类型。
上述场截止型绝缘栅双极晶体管，在器件背面的集电区和场截止层打开一个缺口，耗尽区在缺口处继续延展，但同时受到缺口两侧场截止层的阻挡作用，不至于穿通缺口区，既保留了FS IGBT的结构特性，又等效于增加了漂移区厚度，从而能够进一步提高器件耐压。
在其中一个实施例中，所述缺口区为所述漂移区的一部分。
在其中一个实施例中，所述电极层是金属电极。
在其中一个实施例中，所述缺口区的宽度不大于0.4微米。
在其中一个实施例中，所述缺口区的宽度为0.2～0.3微米。
在其中一个实施例中，所述正面结构包括：沟槽栅结构，向下延伸至所述漂移区中；第二导电类型阱区，位于所述沟槽栅结构两侧；发射区，位于所述沟槽栅结构两侧、所述第二导电类型阱区中；发射极电极，位于所述发射区上并与所述发射区电性连接。
在其中一个实施例中，所述沟槽栅结构包括位于沟槽内壁的栅介质层，以及位于沟槽中且被所述栅介质层包围的栅极；所述场截止型绝缘栅双极晶体管还包括位于所述栅极上的绝缘介质层。
一种场截止型绝缘栅双极晶体管的制造方法，包括：
获取形成有漂移区和IGBT正面结构的晶圆；所述漂移区具有第一导电类型；在漂移区背面形成注入阻挡结构；所述漂移区背面为与所述IGBT正面结构相背的一面；通过离子注入工艺在所述漂移区背面形成集电区和场截止层，注入阻挡结构处的注入离子被阻挡从而形成缺口区；所述场截止层位于所述集电区和漂移区之间，所述集电区具有第二导电类型，所述场截止层具有第一导电类型；所述第一导电类型和第二导电类型为相反的导电类型；去除所述注入阻挡结构后，在所述晶圆的背面形成电极层。
上述场截止型绝缘栅双极晶体管的制造方法，在器件背面的集电区和场截止层打开一个缺口，耗尽区在缺口处继续延展，但同时受到缺口两侧场截止层的阻挡作用，不至于穿通缺口区，既保留了FS IGBT的结构特性，又等效于增加了漂移区厚度，从而能够进一步提高器件耐压。
在其中一个实施例中，所述缺口区的宽度不大于0.4微米。
在其中一个实施例中，所述缺口区的宽度为0.2～0.3微米。
一种场截止型绝缘栅双极晶体管的制造方法，包括：获取形成有漂移区和IGBT正面结构的晶圆；所述漂移区具有第一导电类型；通过光刻在漂移区背面形成第一光刻胶层；所述漂移区背面为与所述IGBT正面结构相背的一面；以所述第一光刻胶层为注入阻挡层，通过离子注入工艺在所述漂移区背面形成第一集电区和第一场截止层，所述第一场截止层位于所述第一集电区和漂移区之间；去除所述第一光刻胶层后再次光刻，在所述漂移区背面形成第二光刻胶层，所述第二光刻胶层与所述第一光刻胶层形成的位置部分重叠；以所述第二光刻胶层为注入阻挡层，通过离子注入工艺在所述漂移区背面形成第二集电区和第二场截止层，所述第二场截止层位于所述第二集电区和漂移区之间；去除所述第二光刻胶层后，在所述晶圆的背面形成电极层；其中，所述第一集电区和第二集电区之间、所述第一场截止层和第二场截止层之间因离子注入被阻挡而形成缺口区；所述第一集电区和第二集电区具有第二导电类型，所述第一场截止层和第二场截止层具有第一导电类型；所述第一导电类型和第二导电类型为相反的导电类型。
上述场截止型绝缘栅双极晶体管的制造方法，在器件背面的集电区和场截止层打开一个缺口，耗尽区在缺口处继续延展，但同时受到缺口两侧场截止层的阻挡作用，不至于穿通缺口区，既保留了FS IGBT的结构特性，又等效于增加了漂移区厚度，从而能够进一步提高器件耐压。通过两次光刻+注入，在光刻胶重叠的区域形成该缺口，两次形成的光刻胶面积均较大，避免光刻胶面积太小而脱落影响产品良率。
在其中一个实施例中，所述缺口区的宽度不大于0.4微米。
在其中一个实施例中，所述缺口区的宽度为0.2～0.3微米。
附图说明
为了更好地描述和说明这里公开的那些发明的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的发明、目前描述的实施例和/或示例以及目前理解的这些发明的最佳模式中的任何一者的范围的限制。
图1是一实施例中场截止型绝缘栅双极晶体管的剖面结构示意图；
图2是不同缺口宽度下器件耐压的仿真结果；
图3是一实施例中场截止型绝缘栅双极晶体管的制造方法的流程图；
图4是采用图3所示的方法制造IGBT的一实施例中步骤S320完成后器件结构的剖面示意图；
图5是另一实施例中场截止型绝缘栅双极晶体管的制造方法的流程图；
图6a是采用图5所示的方法制造IGBT的一实施例中步骤S530完成后器件结构的剖面示意图，图6b是采用图5所示的方法制造IGBT的一实施例中步骤S550完成后器件结构的剖面示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
本申请提供一种高耐压的FS IGBT。图1是一实施例中场截止型绝缘栅双极晶体管的剖面结构示意图，包括正面结构、背面结构及第一导电类型的漂移区20。其中背面结构包括场截止层312、集电区322以及电极层324(作为集电极的电极)。集电区322位于电极层324上，具有第二导电类型。场截止层312位于集电区322上，具有第一导电类型。漂移区20位于场截止层312上。集电区322和场截止层312形成有缺口23从而构成缺口区，缺口区具有第一导电类型，且缺口区的掺杂浓度小于场截止层312的掺杂浓度。在图1所示的实施例中，第一导电类型为N型，第二导电类型为P型；在其他实施例中，也可以是第一导电类型为P型，第二导电类型为N型。
上述场截止型绝缘栅双极晶体管，在器件背面的集电区322和场截止层312打开一个缺口23，耗尽区在缺口23处继续延展，但同时受到缺口23两侧场截止层312的阻挡作用，不至于穿通缺口区，既保留了FS IGBT的结构特性，又等效于增加了漂移区厚度，从而能够进一步提高器件耐压。
在本申请的一个实施例中，缺口区为漂移区20的一部分。整个漂移区20的掺杂浓度可以不是完全相同的。在图1所示的实施例中，缺口23与电极层324直接接触。在其他实施例中，缺口23也可以不是完全贯穿集电区322，即在缺口23的底部还留有一定厚度的集电区322，缺口23与电极层324之间被残留的集电区322隔开。
在本申请的一个实施例中，电极层324为金属电极。
缺口23如果过大，反而会降低器件耐压。图2是不同缺口宽度下器件耐压的仿真结果，其中X为所述缺口宽度。请一并参照下表：
表1
可以看到缺口23的宽度X如果过大，则器件耐压反而会比没有缺口(X＝0)时更低，例如X＝0.5时耐压就比X＝0时更低。在本申请的一个实施例中，缺口区的宽度不大于0.4微米。进一步地，缺口区的宽度为0.2～0.3微米。实际制造时，一个管芯(DIE)中可以有多个IGBT原胞，每个IGBT原胞可以设置一个或两个以上的缺口23。
在图1所示的实施例中，FS IGBT的正面结构包括第二导电类型阱区112、发射区114、发射极电极116及沟槽栅结构(包括栅介质层124和栅极122)。沟槽栅结构向下延伸至漂移区20中。第二导电类型阱区112位于沟槽栅结构两侧，并且位于漂移区20上。发射区114位于沟槽栅结构两侧、第二导电类型阱区112中。发射极电极116位于发射区114上并与发射区114电性连接。发射极电极116为金属电极。
在图1所示的实施例中，沟槽栅结构包括位于沟槽内壁的栅介质层124及位于沟槽中且被栅介质层124包围的栅极122。场截止型绝缘栅双极晶体管还包括位于栅极122上的绝缘介质层126。在本申请的一个实施例中，绝缘介质层126是层间介质(ILD)层。在本申请的一个实施例中，栅极122为多晶硅栅极。
在图1所示的实施例中，集电区322为P+区，场截止层312为N+区，发射区114为N+区，第二导电类型阱区112为P阱，漂移区为N-漂移区。
本申请相应提供一种场截止型绝缘栅双极晶体管的制造方法。图3是一实施例中场截止型绝缘栅双极晶体管的制造方法的流程图，包括下列步骤：
S310，获取形成有漂移区和IGBT正面结构的晶圆。
在本申请的一个实施例中，采用具有第一导电类型衬底的晶圆，第一导电类型衬底作为器件的漂移区20，并在晶圆正面形成IGBT正面结构。具体地，可以先在衬底上刻蚀出沟槽，然后通过牺牲氧化对沟槽的内壁进行修复，接着生长一层致密的氧化层作为栅介质层124，再向沟槽内填充多晶硅后回刻，形成栅极122。之后分别通过离子注入形成第二导电类型阱区112和第一导电类型的发射区114。再于栅极122上形成绝缘介质层126，最后打孔填入金属形成发射极电极116来引出发射极。在本申请的一个实施例中，第一导电类型为N型，第二导电类型为P型；在其他实施例中，也可以是第一导电类型为P型，第二导电类型为N型。
S320，在漂移区背面形成注入阻挡结构。
漂移区背面即与IGBT正面结构相背的一面。在本申请的一个实施例中，注入阻挡结构为光刻胶。具体地，可以在IGBT正面结构做完后，翻转晶圆，然后在晶圆背面(翻转后晶圆背面朝上)涂覆光刻胶，使用光刻版对光刻胶进行曝光，在显影后形成光刻胶32，作为注入阻挡结构，参见图4。注意图4中未表示出晶圆的翻转。
S330，通过离子注入工艺在漂移区背面形成集电区和场截止层。
分别注入N型离子和P型离子，形成场截止层312和集电区322。集电区322具有第二导电类型，场截止层312具有第一导电类型。注入阻挡结构位置处的离子注入被阻挡从而形成缺口区。在本申请的一个实施例中，可以先注入N型离子，再注入P型离子。
S340，去除注入阻挡结构后在晶圆的背面形成电极层。
在本申请的一个实施例中，形成电极层324之前，可以先通过激光退火激活背面注入杂质。步骤S340完成后的器件结构可以参见图1，场截止层312位于集电区322和漂移区20之间。
上述场截止型绝缘栅双极晶体管的制造方法，通过注入阻挡结构在器件背面的集电区322和场截止层312形成一个缺口23，耗尽区在缺口23处继续延展，但同时受到缺口23两侧场截止层312的阻挡作用，不至于穿通缺口区，既保留了FS IGBT的结构特性，又等效于增加了漂移区厚度，从而能够进一步提高器件耐压。
在本申请的一个实施例中，电极层324是金属电极，作为集电极的电极。
在本申请的一个实施例中，缺口23的宽度不大于0.4微米，相应地可以根据缺口23的宽度来设计光刻胶32的宽度。
在本申请的一个实施例中，缺口23的宽度为0.2～0.3微米。
本申请还提供另一种场截止型绝缘栅双极晶体管的制造方法，能够避免光刻胶32的宽度过小导致在工艺过程中脱落。参见图5，该实施例的场截止型绝缘栅双极晶体管的制造方法包括下列步骤：
S510，获取形成有漂移区和IGBT正面结构的晶圆。
在本申请的一个实施例中，采用具有第一导电类型衬底的晶圆，第一导电类型衬底作为器件的漂移区20，并在晶圆正面形成IGBT正面结构。具体地，可以先在衬底上刻蚀出沟槽，然后通过牺牲氧化对沟槽的内壁进行修复，接着生长一层致密的氧化层作为栅介质层124，再向沟槽内填充多晶硅后回刻，形成栅极122。之后分别通过离子注入形成第二导电类型阱区112和第一导电类型的发射区114。再于栅极122上形成绝缘介质层126，最后打孔填入金属形成发射极电极116来引出发射极。在本申请的一个实施例中，第一导电类型为N型，第二导电类型为P型；在其他实施例中，也可以是第一导电类型为P型，第二导电类型为N型。
S520，通过光刻在漂移区背面形成第一光刻胶层。
漂移区背面即与IGBT正面结构相背的一面。具体地，可以在IGBT正面结构做完后，翻转晶圆，然后在晶圆背面(翻转后晶圆背面朝上)涂覆光刻胶，使用第一光刻版对光刻胶进行曝光，在显影后形成第一光刻胶层31。
S530，通过离子注入工艺在漂移区背面形成第一集电区和第一场截止层。
参照图6a，以第一光刻胶层31为注入阻挡层，分别注入N型离子和P型离子，形成第一场截止层312a和第一集电区322a，第一场截止层312a位于第一集电区322a和漂移区20之间。第一集电区322a具有第二导电类型，第一场截止层312a具有第一导电类型。
S540，去胶后再次光刻形成与第一光刻胶层形成的位置部分重叠的第二光刻胶层。
使用第二光刻版对光刻胶进行曝光，显影后在漂移区背面形成第二光刻胶层33。
S550，通过离子注入工艺在漂移区背面形成第二集电区和第二场截止层。
参照图6b，以第二光刻胶层33为注入阻挡层，分别注入N型离子和P型离子，形成第二场截止层312b和第二集电区322b，第二场截止层312b位于第二集电区322b和漂移区20之间。第二集电区322b具有第二导电类型，第二场截止层312b具有第一导电类型。在第一光刻胶层31与第二光刻胶层33重叠的位置，步骤S530和步骤S550的注入均被阻挡，形成缺口23。因此需要根据缺口23的设计位置和设计宽度来设计第一光刻胶层31与第二光刻胶层33的位置与宽度。
S560，去胶后在晶圆的背面形成电极层。
在本申请的一个实施例中，形成电极层324之前，可以先通过激光退火激活背面注入杂质。步骤S560完成后的器件结构可以参见图1。
上述场截止型绝缘栅双极晶体管的制造方法，在器件背面的集电区和场截止层形成一个缺口23，耗尽区在缺口23处继续延展，但同时受到缺口23两侧场截止层的阻挡作用，不至于穿通缺口区，既保留了FS IGBT的结构特性，又等效于增加了漂移区厚度，从而能够进一步提高器件耐压。通过两次光刻+注入，在光刻胶重叠的区域形成缺口23，两次形成的光刻胶面积均较大，避免光刻胶面积太小而脱落影响产品良率。
在本申请的一个实施例中，电极层324是金属电极，作为集电极的电极。
在本申请的一个实施例中，缺口23的宽度不大于0.4微米。
在本申请的一个实施例中，缺口23的宽度为0.2～0.3微米。
应该理解的是，虽然本申请的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且本申请的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种场截止型绝缘栅双极晶体管，包括漂移区、正面结构及背面结构，其特征在于，所述背面结构包括：
电极层；
集电区，位于所述电极层上，具有第二导电类型；
场截止层，位于所述集电区上，具有第一导电类型，所述漂移区位于所述场截止层上；
其中，所述集电区和场截止层形成有缺口从而构成缺口区，所述缺口区具有第一导电类型，所述缺口区的掺杂浓度小于所述场截止层的掺杂浓度，所述漂移区具有第一导电类型；所述第一导电类型和第二导电类型为相反的导电类型。
2.根据权利要求1所述的场截止型绝缘栅双极晶体管，其特征在于，所述缺口区为所述漂移区的一部分。
3.根据权利要求1所述的场截止型绝缘栅双极晶体管，其特征在于，所述电极层是金属电极。
4.根据权利要求1所述的场截止型绝缘栅双极晶体管，其特征在于，所述缺口区的宽度不大于0.4微米。
5.根据权利要求4所述的场截止型绝缘栅双极晶体管，其特征在于，所述缺口区的宽度为0.2～0.3微米。
6.根据权利要求1所述的场截止型绝缘栅双极晶体管，其特征在于，所述正面结构包括：
沟槽栅结构，向下延伸至所述漂移区中；
第二导电类型阱区，位于所述沟槽栅结构两侧；
发射区，位于所述沟槽栅结构两侧、所述第二导电类型阱区中；
发射极电极，位于所述发射区上并与所述发射区电性连接。
7.根据权利要求1所述的场截止型绝缘栅双极晶体管，其特征在于，所述沟槽栅结构包括位于沟槽内壁的栅介质层，以及位于沟槽中且被所述栅介质层包围的栅极；
所述场截止型绝缘栅双极晶体管还包括位于所述栅极上的绝缘介质层。
8.一种场截止型绝缘栅双极晶体管的制造方法，包括：
获取形成有漂移区和IGBT正面结构的晶圆；所述漂移区具有第一导电类型；
在漂移区背面形成注入阻挡结构；所述漂移区背面为与所述IGBT正面结构相背的一面；
通过离子注入工艺在所述漂移区背面形成集电区和场截止层，注入阻挡结构处的注入离子被阻挡从而形成缺口区；所述场截止层位于所述集电区和漂移区之间，所述集电区具有第二导电类型，所述场截止层具有第一导电类型；所述第一导电类型和第二导电类型为相反的导电类型；
去除所述注入阻挡结构后，在所述晶圆的背面形成电极层。
9.一种场截止型绝缘栅双极晶体管的制造方法，包括：
获取形成有漂移区和IGBT正面结构的晶圆；所述漂移区具有第一导电类型；
通过光刻在漂移区背面形成第一光刻胶层；所述漂移区背面为与所述IGBT正面结构相背的一面；
以所述第一光刻胶层为注入阻挡层，通过离子注入工艺在所述漂移区背面形成第一集电区和第一场截止层，所述第一场截止层位于所述第一集电区和漂移区之间；
去除所述第一光刻胶层后再次光刻，在所述漂移区背面形成第二光刻胶层，所述第二光刻胶层与所述第一光刻胶层形成的位置部分重叠；
以所述第二光刻胶层为注入阻挡层，通过离子注入工艺在所述漂移区背面形成第二集电区和第二场截止层，所述第二场截止层位于所述第二集电区和漂移区之间；
去除所述第二光刻胶层后，在所述晶圆的背面形成电极层；
其中，所述第一集电区和第二集电区之间、所述第一场截止层和第二场截止层之间因离子注入被阻挡而形成缺口区；所述第一集电区和第二集电区具有第二导电类型，所述第一场截止层和第二场截止层具有第一导电类型；所述第一导电类型和第二导电类型为相反的导电类型。
10.根据权利要求9所述的场截止型绝缘栅双极晶体管的制造方法，其特征在于，所述缺口区的宽度不大于0.4微米。
CN202210931173.XA 2022-08-04 2022-08-04 场截止型绝缘栅双极晶体管及其制造方法 Pending CN117558751A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210931173.XA CN117558751A (zh) 2022-08-04 2022-08-04 场截止型绝缘栅双极晶体管及其制造方法
PCT/CN2023/101143 WO2024027357A1 (zh) 2022-08-04 2023-06-19 场截止型绝缘栅双极晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210931173.XA CN117558751A (zh) 2022-08-04 2022-08-04 场截止型绝缘栅双极晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN117558751A true CN117558751A (zh) 2024-02-13

Family

ID=89819050

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210931173.XA Pending CN117558751A (zh) 2022-08-04 2022-08-04 场截止型绝缘栅双极晶体管及其制造方法

Country Status (2)

Country Link
CN (1) CN117558751A (zh)
WO (1) WO2024027357A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057028A (ja) * 2003-08-04 2005-03-03 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2008047772A (ja) * 2006-08-18 2008-02-28 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
CN103872110B (zh) * 2012-12-07 2018-03-30 中国科学院微电子研究所 逆导型igbt的背面结构及其制备方法
CN105895682B (zh) * 2016-07-11 2019-04-23 刘佩斯 逆导绝缘栅双极型晶体管结构及其对应的制造方法
WO2018010056A1 (zh) * 2016-07-11 2018-01-18 刘佩斯 逆导绝缘栅双极型晶体管结构及其对应的制造方法
JP2018092968A (ja) * 2016-11-30 2018-06-14 ルネサスエレクトロニクス株式会社 半導体装置、ｒｃ−ｉｇｂｔ及び半導体装置の製造方法
CN110676314B (zh) * 2019-10-23 2021-05-04 广东美的白色家电技术创新中心有限公司 一种绝缘栅双极型晶体管、功率模块及生活电器
JP7369601B2 (ja) * 2019-11-21 2023-10-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2024027357A1 (zh) 2024-02-08

Similar Documents

Publication Publication Date Title
US11652166B2 (en) Power device having super junction and Schottky diode
JP3413250B2 (ja) 半導体装置及びその製造方法
EP2259327B1 (en) Insulated gate power semiconductor device with Schottky diode and manufacturing method thereof
TWI377671B (en) Semiconductor device and method for manufacturing the same
JP2007515079A (ja) 従来の端子を備えた超接合装置の製造方法
US8242537B2 (en) IGBT with fast reverse recovery time rectifier and manufacturing method thereof
US7732862B2 (en) Power semiconductor device having improved performance and method
JP2007012972A (ja) 半導体装置及びその製造方法
DE102005039564B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils
WO2011108191A1 (ja) 半導体装置の製造方法および半導体装置
JP6495272B2 (ja) Ｍｏｓ−バイポーラ素子
JPH0715011A (ja) 自動調心陰極パターンを有する絶縁ゲートバイポーラトランジスタ及びその製造方法
JPS6237965A (ja) 縦形半導体装置およびその製造方法
JP4550182B2 (ja) 高密度ｍｏｓ技術パワーデバイス構造
US20020005548A1 (en) Trench-gate power semiconductor device preventing latch-up and method for fabricating the same
JP3677489B2 (ja) 縦型電界効果トランジスタ
CN117558751A (zh) 场截止型绝缘栅双极晶体管及其制造方法
JP4819986B2 (ja) 電力用ｍｏｓトランジスタ及びその製造方法
JP4100071B2 (ja) 半導体装置
CN111725318A (zh) 一种功率半导体器件的元胞结构及其制作方法
US7224008B2 (en) Self-aligned production method for an insulated gate semiconductor device cell and insulated gate semiconductor device cell
CN116190446B (zh) 高可靠性的碳化硅基mosfet器件及其制作方法
US11869982B2 (en) Single sided channel mesa power junction field effect transistor
WO2024017136A1 (zh) 一种半导体器件结构及其制备方法
CN113066861B (zh) 沟槽栅功率半导体器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination