CN103594501A - 槽栅型功率半导体器件 - Google Patents

槽栅型功率半导体器件 Download PDF

Info

Publication number
CN103594501A
CN103594501A CN201210576683.6A CN201210576683A CN103594501A CN 103594501 A CN103594501 A CN 103594501A CN 201210576683 A CN201210576683 A CN 201210576683A CN 103594501 A CN103594501 A CN 103594501A
Authority
CN
China
Prior art keywords
groove
electrode
type
layer
trap layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210576683.6A
Other languages
English (en)
Inventor
宋寅赫
朴在勋
徐东秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN103594501A publication Critical patent/CN103594501A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开一种槽栅型功率半导体器件，该槽栅型功率半导体器件包括：半导体衬底；形成在半导体衬底上的漂移层；形成在漂移层上的阱层；形成为沿厚度方向刺穿阱层的同时到达漂移层的槽；从槽的底面开始直至预定高度的第一绝缘膜；形成在槽中的比第一绝缘膜的高度更低的高度处的第一电极；形成在所述槽中的直至与第一绝缘膜的高度相同的高度的层间电介质；和形成在阱层上的第二电极，与槽对应的所述第一表面的部分突出到槽内以接触层间电介质。

Description

槽栅型功率半导体器件
相关申请的交叉引用
本申请要求2012年08月14日提交的申请号为10-2012-0088904、名称为“Trench Gate Type Power Semiconductor Device（槽栅型功率半导体器件）”的韩国专利申请的优先权，该申请通过引用全部合并于本申请。
技术领域
本发明涉及槽栅型功率半导体器件。
背景技术
由于绝缘栅双极型晶体管（IGBT）具有场效应晶体管的高输入阻抗和双极型晶体管的高电流驱动能力，因而已经被主要用作功率开关器件。
作为绝缘栅双极型晶体管，主要使用平面栅型绝缘栅双极型晶体管和槽栅型绝缘栅双极型晶体管。近年来，已经在主要开发和研究能够具有增加了电流密度和降低了尺寸的槽栅型绝缘栅双极型晶体管。
同时，在美国专利公开申请（US Patent Laid-Open Publication）No.2011-180813中已经公开了根据现有技术的绝缘栅双极型晶体管（IGBT）。
发明内容
本发明致力于提供一种具有小节距的槽同时防止在形成发射电极与衬底之间接触时产生错位的槽栅型功率半导体器件。
此外，本发明致力于提供一种能够解决由增加发射电极与衬底之间的接触面积而引起的接触电阻增大问题的槽栅型功率半导体器件。
此外，本发明致力于提供一种槽栅型功率半导体器件，该槽栅型功率半导体器件能够防止由于去除发射电极的表面的台阶以提高组装封装时的丝焊面积而引起的引线打开。
根据本发明的优选实施方式，提供一种槽栅型功率半导体器件，该槽栅型功率半导体器件包括：第一导电型半导体衬底，该半导体衬底具有一个表面和另一表面；第二导电型漂移层，该漂移层形成在所述半导体衬底的所述一个表面上；第一导电型阱层，该阱层形成在所述漂移层上；槽，该槽从所述阱层的表面开始形成，以在沿厚度方向刺穿所述阱层的同时到达所述漂移层；第一绝缘膜，该绝缘膜形成在所述槽的内壁并且形成为从所述槽的底面开始直至预定高度；第一电极，该第一电极形成在所述槽中的比所述第一绝缘膜更低的高度处；层间电介质，该层间电介质形成在所述槽中的所述第一电极上并且形成为直到与所述第一绝缘膜的高度相同的高度；和第二电极，该第二电极形成在所述阱层上并且具有接触所述阱层的所述表面的第一表面和面对所述第一表面的第二表面，所述第一表面的与所述槽对应的部分突出到所述槽内以接触所述层间电介质。
所述第一导电型可以是P型并且所述第二导电型可以是N型。
所述槽栅型功率半导体器件可以进一步包括：N型第二电极区，该N型第二电极区形成在所述阱层中以接触所述第二电极的所述第一表面和各个所述槽的外壁、形成在彼此邻接的所述槽之间以彼此隔开并且具有比所述漂移层的浓度更高的浓度；和P型主体区，该P型主体区形成在所述阱层中的彼此隔开的所述第二电极之间以接触所述第二电极区和所述第二电极的所述第一表面并且具有比所述阱层的浓度更高的浓度，其中，槽的数量为多个。所述槽栅型功率半导体器件可以进一步包括：N型第二电极区，该N型第二电极区形成在所述阱层中的彼此邻接的所述槽之间以接触所述第二电极的所述第一表面和各个所述槽的外壁、形成为在所述槽的长度方向上彼此隔开并且具有比所述漂移层的浓度更高的浓度；和P型主体区，该P型主体区形成在彼此隔开的所述第二电极区之间以接触所述第二电极区和所述第二电极的所述第一表面并且具有比所述阱层的浓度更高的浓度，其中，槽的数量为多个。
所述槽栅型功率半导体器件可以进一步包括：形成在所述P型半导体衬底与所述N型漂移层之间并且具有比所述漂移层的浓度更高的浓度的N型缓冲层。
所述槽栅型功率半导体器件可以进一步包括：形成在所述N型漂移层与所述P型阱层之间并且具有比所述漂移层的浓度更高的浓度的N型层。
所述第一电极可以由多晶硅制成。
所述第一电极可以是栅电极并且所述第二电极可以是发射电极。
所述层间电介质可以由硼磷硅酸盐玻璃（BPSG）制成。
所述槽栅型功率半导体器件可以进一步包括：形成在所述半导体衬底的所述另一表面上的第三电极。
所述第三电极可以是集电电极。
根据本发明的另一个优选实施方式，提供一种槽栅型功率半导体器件，该槽栅型功率半导体器件包括：第一导电型半导体衬底，该半导体衬底具有一个表面和另一表面；第二导电型漂移层，该漂移层形成在所述半导体衬底的一个表面上；第一导电型阱层，该阱层形成在所述漂移层上；槽，该槽从所述阱层的表面开始形成，以在沿厚度方向刺穿所述阱层的同时到达所述漂移层；第一绝缘膜，该第一绝缘膜形成在所述槽的内壁并且形成为从所述槽的底面开始直至预定高度；第一电极，该第一电极形成在所述槽中的比所述第一绝缘膜的高度更低的高度处；层间电介质，该层间电介质形成在所述槽中的所述第一电极上并且形成为直至与所述第一绝缘膜的高度相同的高度；第二电极，该第二电极形成在所述阱层上并且具有接触所述阱层的所述表面的第一表面和面对所述第一表面的第二表面，所述第一表面的与所述槽对应的部分突出到所述槽内以接触所述层间电介质；N型第二电极区，该N型第二电极区形成在所述阱层中以接触所述第二电极的所述第一表面和各个所述槽的外壁、形成在彼此邻接的所述槽之间以彼此隔开并且具有比所述漂移层的浓度更高的浓度；和P型主体区，该P型主体区形成在所述阱层中的彼此隔开的所述第二电极之间以接触所述第二电极区和所述第二电极的所述第一表面并且具有比所述阱层的浓度更高的浓度，其中，所述第一导电型是P型，所述第二导电型是N型，并且槽的数量为多个。
根据本发明的还一个优选实施方式，提供一种槽栅型功率半导体器件，该槽栅型功率半导体器件包括：第一导电型半导体衬底，该半导体衬底具有一个表面和另一表面；第二导电型漂移层，该漂移层形成在所述半导体衬底的一个表面上；第一导电型阱层，该阱层形成在所述漂移层上；槽，该槽从所述阱层的表面开始形成，以在沿厚度方向刺穿所述阱层的同时到达所述漂移层；第一绝缘膜，该第一绝缘膜形成在所述槽的内壁并且形成为从所述槽的底面开始直至预定高度；第一电极，该第一电极形成在所述槽中的比所述第一绝缘膜的高度更低的高度处；层间电介质，该层间电介质形成在所述槽中的所述第一电极上并且形成为直至与所述第一绝缘膜的高度相同的高度；第二电极，该第二电极形成在所述阱层上并且具有接触所述阱层的所述表面的第一表面和面对所述第一表面的第二表面，所述第一表面的与所述槽对应的部分突出到所述槽内以接触所述层间电介质；N型第二电极区，该N型第二电极区形成在所述阱层中的彼此邻接的所述槽之间以接触所述第二电极的所述第一表面和各所述槽的外壁、形成为在所述槽的长度方向上彼此隔开并且比所述漂移层的浓度更高的浓度；和P型主体区，该P型主体区形成在彼此隔开的所述第二电极区之间以接触所述第二电极区和所述第二电极的所述第一表面并且具有比所述阱层的浓度更高的浓度，其中，所述第一导电型是P型，所述第二导电型是N型，并且槽的数量为多个。
附图说明
从结合附图进行的以下详细说明中，将更加清楚地理解本发明的上述以及其它目的、特征和优点，其中：
图1是示出根据本发明的第一优选实施方式的槽栅型功率半导体器件的结构的立体图；
图2是沿图1中的A-A'线截取的根据本发明的第一优选实施方式的槽栅型功率半导体器件的截面图；
图3是示出根据本发明的第二优选实施方式的槽栅型功率半导体器件的结构的立体图；
图4是沿图3中的B-B’线截取的根据本发明的第二优选实施方式的槽栅型功率半导体器件的截面图。
具体实施方式
从结合附图进行的以下详细说明中，将更加清楚地理解本发明的上述以及其它目标、特征和优点。在整个附图中，相同的附图标记用于指定相同或相似的组成部件，并省略其重复说明。此外，在以下说明中，术语“第一”、“第二”、“一侧”、“另一侧”等用于将某一组成部件与其它组成部件区分开，但是这样的组成部件的构造不应该被解释为受所述术语限制。此外，在本发明的说明中，当确定相关技术的详细说明会模糊本发明的主旨时，将省略其说明。
下面将参照附图详细地说明本发明的优选实施方式。
同时，虽然在本发明中将以举例方式说明绝缘栅双极型晶体管（IGBT），但是本发明并不特别限于绝缘栅双极型晶体管（IGBT），而是也可以应用于金属氧化物半导体场效应晶体管（MOSFET）。
第一实施方式
图1是示出根据本发明的第一优选实施方式的槽栅型功率半导体器件的结构的立体图；并且图2是沿图1中的A-A'线截取的根据本发明的第一优选实施方式的槽栅型功率半导体器件的截面图。
参见图1，根据本发明的第一优选实施方式的槽栅型功率半导体器件100构成为包括：第一导电型半导体衬底110、第二导电型漂移层120、第一导电型阱层130、槽140、形成在槽140的内壁上的第一绝缘膜141、形成在槽140内的第一电极150、形成在槽140中的第一电极150上的层间电介质（interlayer dielectric）160以及形成在阱层130上的第二电极170。
在本实施方式中，第一导电型半导体衬底110由硅片形成，并且第一导电型可以是P型，但是不特别限定于此。
另外，根据本实施方式的半导体衬底110可以具有一个表面和另一表面并且包括如图1和图2所示的形成在半导体衬底110的一个表面上的第二导电型漂移层120和形成在另一表面上的第三电极（未示出）。这里，第三电极可以是集电电极（未示出），并且半导体衬底110可以用作集电区。
在本实施方式中，第二导电型漂移层120可以通过外延生长法形成在半导体衬底110的一个表面，但是并不特别限定于此，并且第二导电型可以是N型，但是并不特别限定于此。
另外，虽然图1和图2中未示出，但是根据本发明的第一优选实施方式的槽型功率半导体器件100可以包括N+型缓冲层（未示出），该N+型缓冲层形成在P型半导体衬底110与N型漂移层120之间并且浓度比漂移层120的浓度高。这里，缓冲层（未示出）也可以通过外延生长法形成，但是并不特别限定于此。
形成有缓冲层（未示出），该缓冲层允许在绝缘栅双极型晶体管（IGBT）中以正向阻断模式（forward blocking mode）在漂移层120和阱层130之间被施加反向电压，正向阻断模式即栅电极和发射电极被短路且集电电极被施加有相对于发射电极而言的正电压。由此防止由漂移层120和阱层130之间的接合面形成的耗尽层扩散至P型半导体衬底110。该缓冲层的形成使得能够减小漂移层120的厚度。因此，可以减小器件的接通状态损失（turn-on statelosses of the device）。
另外，在正向导电时（在预定电压或更高电压被施加至栅以形成通道的情况中），由于缓冲层（未示出）的浓度变高并且其厚度变厚，所以从P型半导体110到N型漂移层120的孔的注入被抑制，由此使得能够提高开关速度。
在本实施方式中，第一导电型阱层130可以形成在漂移层120上，如图1和图2所示。
这里，如上所述，第一导电层可以是P型，但是并不特别限定于此。
这里，P型阱层130可以通过将P型杂质注入到漂移层120的表面内并且使P型杂质沿深度方向扩散来形成，但是并不特别限定于此。
在本实施方式中，槽140可以形成为在刺穿阱层130的状态下到达漂移层120。
更具体地，参见图1和图2，可以从阱层130的表面130a开始沿厚度方向以刺穿阱层130的状态下到达漂移层120的深度形成槽140。在此情况中，可以以预定间距形成具有相同深度和相同宽度的多个槽140，但是并不限定于此。
这里，术语“相同”并非意味着在数学意义上的精确的相同厚度，而是意味着考虑设计误差、制造误差、测量误差等情况下的大致相同的厚度。在下文中，本说明中使用的术语“相同”如上所述意味着“大致相同”。
这里，槽140可以通过利用掩模的蚀刻过程形成，但是并不特别限定于此。
此外，在本实施方式中，槽140的底面140b可以如图1和图2所示地定位在漂移层120中，但是并不特别限定于此。
在本实施方式中，槽140可以具有形成在其内表面上的第一绝缘膜141。
这里，第一绝缘膜141可以形成为从槽140的底面140b向上直到预定高度（b区）为止并且可以从槽140的入口部直到预定深度（a区）为止未形成有第一绝缘膜141。
这是为了提高作为发射区的第二电极区180与作为发射电极的第二电极170之间的接触面积，以防止接触电阻的增加。
这里，第一绝缘膜141可以是通过热氧化处理形成的氧化膜，但是并不特别限定于此。
在本实施方式中，第一电极150可以形成为接触槽140内的第一绝缘膜141并且向上形成在比第一绝缘膜141的形成高度更低的高度上，但是并不特别限定于此。
这里，第一电极150可以由多晶硅制成，但是并不特别限定于此。
此外，在本实施方式中，用于第一电极150与第二电极170之间绝缘的层间电介质160也可以形成在槽140中的第一电极150上，并且可以向上形成为与第一绝缘膜141的形成高度相同，但是并不特别限定于此。
这里，层间电介质160可以由硼磷硅酸盐玻璃（BPSG）制成，但是并不特别限定于此。
即，如图1和图2所示，在本实施方式中，第一电极150和层间电介质160两者均以埋设在槽140内的形式形成，并且以使得第一电极150的厚度和形成在第一电极150上的层间电介质160的厚度合计的总厚度相当于第一绝缘膜141的高度的方式形成。
在槽栅型功率半导体器件中，在阱层的表面形成有用于使栅电极和发射电极绝缘的绝缘膜，致使在形成于阱层上的发射电极的表面产生有台阶。
如上所述，在发射电极的表面产生有台阶，致使随后的封装组装过程中用于丝焊（wire bonding）的接触面积减少，由此使得可能产生引线打开（wireopen）等问题，这会导致产品的可靠性问题。
另一方面，在本实施方式中，用于使第一电极150与第二电极170绝缘的层间电介质160形成为被埋设到槽140内的预定高度，使得阱层13的表面可以被平面化并且使得形成在被平面化了的阱层130上的第二电极170的表面也可以被平面化。因此，能够解决根据上述现有技术中的问题。
此外，在本实施方式中，第二电极170形成在阱层130上。这里，第二电极170可以具有接触阱层130的表面的第一表面和与第一表面相对的第二表面。
这里，第一表面可以具有接触阱层130的表面的部分170b和被插入槽140内以接触层间电介质160的部分170a。
即，如上所述，第一电极150和层间电介质160两者均形成为被埋设在槽140内并且形成为直至形成有第一绝缘膜141的高度为止。这里，从槽140的底面140b开始沿厚度方向直到预定高度（b区）为止形成有第一绝缘膜141，并且从槽140的入口开始直到预定深度（a区）为止未形成有第一绝缘膜141。
因此，在形成第二电极170之前可在阱层130中形成有槽140的部分处形成沿厚度方向从表面内凹的凹槽131，并且形成在阱层130上的第二电极170可以包括被插入到内凹凹槽131内以接触层间电介质160的凸起部170a。
如上所述，由于第二电极170的凸起部170a被插入到槽140的区域内并且在槽140的区域的外壁未形成有第一绝缘膜141，所以可以提高第二电极170与第二电极区180之间的接触面积。因此，在不增加接触电阻的状态下，槽140的间距实现为小节距以提高通道密度，由此使得能够减小导电损失。
另外，根据本实施方式的槽栅型功率半导体器件100可以进一步包括第二电极区180，该第二电极区180形成在阱层130中以接触第二电极170的第一表面和各个槽140的外壁并且形成在彼此邻接的槽140之间以彼此隔开。
这里，第二电极区180可以是具有比上述N型漂移层120的浓度更高的N+型，但是并不特别限定于此。
因此，第二电极区180可以形成为通过将N+型杂质注入阱层130的表面中的槽140的毗邻位置内并且使N+型杂质扩散，但是并不特别限定于此。
另外，根据本实施方式的槽栅型功率半导体器件100可以进一步包括主体区190，该主体区190形成在在阱层130中的彼此隔开的第二电极区180之间以接触各个第二电极区180和第二电极170的第一表面。
这里，主体区190可以是具有比P型阱层130的浓度更高的P+型以便为第二电极170提供低接触电阻，但是并不特别限定于此。
另外，尽管未示出，但是根据本实施方式的槽栅型功率半导体器件100可以进一步包括N+型层，该N+型层形成在N型漂移层120与P型阱层130之间并且具有比漂移层120更高的浓度。
如上所述，在漂移层120与阱层130之间形成有具有高浓度的N+型层，由此使得能够防止孔从半导体衬底110刺穿至作为发射电极的第二电极170，并且能够积累孔以降低接通电压。
第二实施方式
图3是示出根据本发明的第二优选实施方式的槽栅型功率半导体器件的结构的立体图；图4是沿图3中的B-B’线截取的根据本发明的第二优选实施方式的槽栅型功率半导体器件的截面图。
在本实施方式中，将省略与上述第一优选实施方式中描述的组成部件重叠的组成部件的说明。另外，相同的附图标记将用于表达与第一优选实施方式中阐述的组成部件相同的组成部件。
根据本实施方式的槽栅型功率半导体器件200与根据本发明的第一优选实施方式的多沟槽栅型功率半导体器件100的区别在于：如图3所示，第二电极区280和接触第二电极区280的主体区290可以在槽140的长度方向上交替布置。
更具体地，参见图3，第二电极区280在槽140的长度方向上接触槽140并且形成为以预定间距彼此隔开，并且主体区290形成在彼此隔开地形成的第二电极区280之间以接触第二电极区280。
这里，第二电极区280和主体区290的布置次序并没有特别地限制。
由于槽140之间的间距近来已经实现为小节距，所以难以在槽140之间形成第二电极区280和主体区290两者。
因此，当在本实施方式中时，第二电极区280和主体区290形成为在槽140的长度方向上交替地布置，以使得与根据本发明的第一优选实施方式的样式相比，第二电极区280和主体区290可以容易地形成在具有小节距的槽140之间。
另外，第二电极区280和主体区290两者均形成为接触槽140的外壁，使得主体区290与第二电极170之间的接触面积以及第二电极区280与第二电极170之间的接触面积均增加，由此与其中仅第二电极区180与第二电极170之间的接触面积被增加的根据本发明的第一优选实施方式的结构相比，使得能够双倍地增加接触电阻下降影响。
另外，在槽140之间形成有仅一个区域，由此与根据本发明的第一优选实施方式的结构相比，使得能够防止在形成第二电极区280和主体区290时可能产生的错位。
根据本发明的优选实施方式，层间电介质被埋设在槽中以实现第二电极的表面的平面化，由此使得能够解决在组装封装时可能发生的丝焊缺陷。
另外，根据本发明的优选实施方式，从槽的入口直到预定深度为止未形成有第一绝缘膜并且第二电极形成为被插在未形成有第一绝缘膜所在的部分内，使得增加了与第二电极接触的接触面积，由此使得能够防止接触电阻的增加。
此外，根据本发明的优选实施方式，层间电介质形成为被埋设在槽内，使得能够解决在形成层间电介质时可能产生的槽与第二电极之间的接触错位问题。
此外，根据本发明的优选实施方式，解决了槽与第二电极之间的接触错位问题以防止电流偏向一个方向，由此使得能够防止由于大量电流的通路而引起的产品破坏现象。
尽管为了说明性目的已经公开了本发明的实施方式，但是应该理解的是，本发明并不限于此，本领域技术人员应该理解为可以在不背离发明的范围和精神的情况下进行各种修改、添加和替换。
因此，任何以及所有修改、变化或等同配置均应该被视为在发明的范围内，并且发明的详细范围将通过随附的权利要求公开。

Claims (13)

1.一种槽栅型功率半导体器件，该槽栅型功率半导体器件包括：
第一导电型半导体衬底，该半导体衬底具有一个表面和另一表面；
第二导电型漂移层，该漂移层形成在所述半导体衬底的一个表面上；
第一导电型阱层，该阱层形成在所述漂移层上；
槽，该槽从所述阱层的表面开始形成，以在沿厚度方向穿过所述阱层的同时到达所述漂移层；
第一绝缘膜，该第一绝缘膜形成在所述槽的内壁并且形成为从所述槽的底面开始直至预定高度；
第一电极，该第一电极形成在所述槽中的比所述第一绝缘膜更低的高度处；
层间电介质，该层间电介质形成在所述槽中的所述第一电极上并且形成为直至与所述第一绝缘膜的高度相同的高度；和
第二电极，该第二电极形成在所述阱层上并且具有接触所述阱层的所述表面的第一表面和面对所述第一表面的第二表面，所述第一表面的与所述槽对应的部分突出到所述槽内以接触所述层间电介质。
2.根据权利要求1所述的槽栅型功率半导体器件，其特征在于，所述第一导电型是P型并且所述第二导电型是N型。
3.根据权利要求2所述的槽栅型功率半导体器件，其特征在于，所述槽栅型功率半导体器件进一步包括：
N型第二电极区，该N型第二电极区形成在所述阱层中以接触所述第二电极的所述第一表面和各个所述槽的外壁，形成在彼此邻接的所述槽之间以彼此隔开，并且具有比所述漂移层的浓度更高的浓度；和
P型主体区，该P型主体区形成在所述阱层中的彼此隔开的所述第二电极区之间以接触所述第二电极区和所述第二电极的所述第一表面，并且具有比所述阱层的浓度更高的浓度，
其中，所述槽的数量为多个。
4.根据权利要求2所述的槽栅型功率半导体器件，其特征在于，所述槽栅型功率半导体器件进一步包括：
N型第二电极区，该N型第二电极区形成在所述阱层中的彼此邻接的所述槽之间以接触所述第二电极的所述第一表面和各个所述槽的外壁，形成为在所述槽的长度方向上彼此隔开，并且具有比所述漂移层的浓度更高的浓度；和
P型主体区，该P型主体区形成在彼此隔开的所述第二电极区之间以接触所述第二电极区和所述第二电极的所述第一表面，并且具有比所述阱层的浓度更高的浓度，
其中，所述槽的数量为多个。
5.根据权利要求2所述的槽栅型功率半导体器件，其特征在于，所述槽栅型功率半导体器件进一步包括N型缓冲层，该N型缓冲层形成在所述P型半导体衬底与所述N型漂移层之间并且具有比所述漂移层的浓度更高的浓度。
6.根据权利要求2所述的槽栅型功率半导体器件，其特征在于，所述槽栅型功率半导体器件进一步包括N型层，该N型层形成在所述N型漂移层与所述P型阱层之间并且具有比所述漂移层的浓度更高的浓度。
7.根据权利要求1所述的槽栅型功率半导体器件，其特征在于，所述第一电极由多晶硅制成。
8.根据权利要求1所述的槽栅型功率半导体器件，其特征在于，所述第一电极是栅电极并且所述第二电极是发射电极。
9.根据权利要求1所述的槽栅型功率半导体器件，其特征在于，所述层间电介质是由硼磷硅酸盐玻璃（BPSG）制成。
10.根据权利要求1所述的槽栅型功率半导体器件，其特征在于，所述槽栅型功率半导体器件进一步包括：形成在所述半导体衬底的所述另一表面上的第三电极。
11.根据权利要求10所述的槽栅型功率半导体器件，其特征在于，所述第三电极是集电电极。
12.一种槽栅型功率半导体器件，该槽栅型功率半导体器件包括：
第一导电型半导体衬底，该半导体衬底具有一个表面和另一表面；
第二导电型漂移层，该漂移层形成在所述半导体衬底的一个表面上；
第一导电型阱层，该阱层形成在所述漂移层上；
槽，该槽从所述阱层的表面开始形成，以在沿厚度方向穿过所述阱层的同时到达所述漂移层；
第一绝缘膜，该第一绝缘膜形成在所述槽的内壁并且形成为从所述槽的底面开始直至预定高度；
第一电极，该第一电极形成在所述槽中的比所述第一绝缘膜的高度更低的高度处；
层间电介质，该层间电介质形成在所述槽中的所述第一电极上并且形成为直至与所述第一绝缘膜的高度相同的高度；
第二电极，该第二电极形成在所述阱层上并且具有接触所述阱层的所述表面的第一表面和面对所述第一表面的第二表面，所述第一表面的与所述槽对应的部分突出到所述槽内以接触所述层间电介质；
N型第二电极区，该N型第二电极区形成在所述阱层中以接触所述第二电极的所述第一表面和各个所述槽的外壁，形成在彼此邻接的所述槽之间以彼此隔开，并且具有比所述漂移层的浓度更高的浓度；和
P型主体区，该P型主体区形成在所述阱层中的彼此隔开的所述第二电极区之间以接触所述第二电极区和所述第二电极的所述第一表面，并且具有比所述阱层的浓度更高的浓度，
其中，所述第一导电型是P型，所述第二导电型是N型，并且所述槽的数量为多个。
13.一种槽栅型功率半导体器件，该槽栅型功率半导体器件包括：
第一导电型半导体衬底，该半导体衬底具有一个表面和另一表面；
第二导电型漂移层，该漂移层形成在所述半导体衬底的一个表面上；
第一导电型阱层，该阱层形成在所述漂移层上；
槽，该槽从所述阱层的表面开始形成，以在沿厚度方向穿过所述阱层的同时到达所述漂移层；
第一绝缘膜，该第一绝缘膜形成在所述槽的内壁并且形成为从所述槽的底面开始直至预定高度；
第一电极，该第一电极形成在所述槽中的比所述第一绝缘膜的高度更低的高度处；
层间电介质，该层间电介质形成在所述槽中的所述第一电极上并且形成为直至与所述第一绝缘膜的高度相同的高度；
第二电极，该第二电极形成在所述阱层上并且具有接触所述阱层的所述表面的第一表面和面对所述第一表面的第二表面，所述第一表面的与所述槽对应的部分突出到所述槽内以接触所述层间电介质；
N型第二电极区，该N型第二电极区形成在所述阱层中的彼此邻接的所述槽之间以接触所述第二电极的所述第一表面和各个所述槽的外壁，形成为在所述槽的长度方向上彼此隔开，并且具有比所述漂移层的浓度更高的浓度；和
P型主体区，该P型主体区形成在彼此隔开的所述第二电极区之间以接触所述第二电极区和所述第二电极的所述第一表面，并且具有比所述阱层的浓度更高的浓度，
其中，所述第一导电型是P型，所述第二导电型是N型，并且所述槽的数量为多个。
CN201210576683.6A 2012-08-14 2012-12-26 槽栅型功率半导体器件 Pending CN103594501A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120088904A KR101366982B1 (ko) 2012-08-14 2012-08-14 트렌치 게이트형 전력 반도체 소자
KR10-2012-0088904 2012-08-14

Publications (1)

Publication Number Publication Date
CN103594501A true CN103594501A (zh) 2014-02-19

Family

ID=50084573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210576683.6A Pending CN103594501A (zh) 2012-08-14 2012-12-26 槽栅型功率半导体器件

Country Status (4)

Country Link
US (1) US20140048844A1 (zh)
JP (2) JP2014038999A (zh)
KR (1) KR101366982B1 (zh)
CN (1) CN103594501A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690296A (zh) * 2020-05-19 2021-11-23 无锡华润上华科技有限公司 沟槽栅igbt器件及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7468413B2 (ja) 2021-03-15 2024-04-16 三菱電機株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689128A (en) * 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
JP2003264287A (ja) * 2002-03-08 2003-09-19 Toko Inc Ｍｏｓトランジスタ
US20080121989A1 (en) * 1999-03-01 2008-05-29 Fairchild Semiconductor Corporation Mos-gated device having a buried gate and process for forming same
JP2008159745A (ja) * 2006-12-22 2008-07-10 Toko Inc Ｍｏｓトランジスタ
US20100244126A1 (en) * 2009-03-27 2010-09-30 Purtell Robert J Structure and Method for Forming a Salicide on the Gate Electrode of a Trench-Gate FET

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3288218B2 (ja) * 1995-03-14 2002-06-04 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
KR20000050396A (ko) * 1999-01-08 2000-08-05 윤종용 트렌치 게이트형 전력 반도체 소자 및 그 제조방법
JP2001085685A (ja) * 1999-09-13 2001-03-30 Shindengen Electric Mfg Co Ltd トランジスタ
JP2002314081A (ja) * 2001-04-12 2002-10-25 Denso Corp トレンチゲート型半導体装置およびその製造方法
JP2007005492A (ja) * 2005-06-22 2007-01-11 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
JP2009170629A (ja) * 2008-01-16 2009-07-30 Nec Electronics Corp 半導体装置の製造方法
KR20110137279A (ko) * 2009-04-10 2011-12-22 스미토모덴키고교가부시키가이샤 절연 게이트형 바이폴러 트랜지스터
JP2012009671A (ja) * 2010-06-25 2012-01-12 Panasonic Corp 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689128A (en) * 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
US20080121989A1 (en) * 1999-03-01 2008-05-29 Fairchild Semiconductor Corporation Mos-gated device having a buried gate and process for forming same
JP2003264287A (ja) * 2002-03-08 2003-09-19 Toko Inc Ｍｏｓトランジスタ
JP2008159745A (ja) * 2006-12-22 2008-07-10 Toko Inc Ｍｏｓトランジスタ
US20100244126A1 (en) * 2009-03-27 2010-09-30 Purtell Robert J Structure and Method for Forming a Salicide on the Gate Electrode of a Trench-Gate FET

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690296A (zh) * 2020-05-19 2021-11-23 无锡华润上华科技有限公司 沟槽栅igbt器件及其制备方法

Also Published As

Publication number Publication date
JP2015188104A (ja) 2015-10-29
KR101366982B1 (ko) 2014-02-24
JP2014038999A (ja) 2014-02-27
US20140048844A1 (en) 2014-02-20

Similar Documents

Publication Publication Date Title
TWI417965B (zh) 具有自我偏壓電極的橫向功率裝置
KR101028131B1 (ko) 절연게이트형 반도체장치 및 그 제조방법
US8994102B2 (en) Semiconductor device
JP5196980B2 (ja) 半導体装置
CN102403315B (zh) 半导体装置
CN101308871B (zh) 绝缘栅半导体器件及其制造方法
CN101308848B (zh) 半导体器件
US8975690B2 (en) Semiconductor device
US10903202B2 (en) Semiconductor device
CN103650148A (zh) 绝缘栅双极晶体管
US6998680B2 (en) Semiconductor device
US9941397B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5687582B2 (ja) 半導体素子およびその製造方法
CN101127365A (zh) 绝缘栅型双极晶体管
CN204102904U (zh) 半导体装置
US9806147B2 (en) Semiconductor device
US11264475B2 (en) Semiconductor device having a gate electrode formed in a trench structure
CN103594501A (zh) 槽栅型功率半导体器件
CN101385151B (zh) 具有自偏压电极的横向功率器件
KR101701240B1 (ko) 반도체 장치
JP2021072360A (ja) 半導体装置
JP2022175974A (ja) 半導体装置
KR101216811B1 (ko) 전력 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140219