CN104916700B - 超级结布局结构 - Google Patents

超级结布局结构 Download PDF

Info

Publication number
CN104916700B
CN104916700B CN201510350031.4A CN201510350031A CN104916700B CN 104916700 B CN104916700 B CN 104916700B CN 201510350031 A CN201510350031 A CN 201510350031A CN 104916700 B CN104916700 B CN 104916700B
Authority
CN
China
Prior art keywords
column
strip
line
active area
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510350031.4A
Other languages
English (en)
Other versions
CN104916700A (zh
Inventor
马荣耀
可瑞思
姜元祺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Resources Microelectronics Chongqing Ltd
Original Assignee
China Aviation Chongqing Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Aviation Chongqing Microelectronics Co Ltd filed Critical China Aviation Chongqing Microelectronics Co Ltd
Priority to CN201510350031.4A priority Critical patent/CN104916700B/zh
Publication of CN104916700A publication Critical patent/CN104916700A/zh
Application granted granted Critical
Publication of CN104916700B publication Critical patent/CN104916700B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region

Abstract

本发明主要是关于金属氧化物半导体场效应晶体管器件，更确切地说，是涉及到一种用于超级结型的金属氧化物半导体场效应晶体管器件的终端区结构，在终端区的拐角区域中布置有第二导电类型的柱状立柱阵列，在终端区的与其拐角区域相衔接的第一、第二周边区域和在有源区中均布置有第二导电类型的条状立柱，使拐角区域中第一导电类型掺杂物的电荷与第二导电类型掺杂物的电荷相互平衡。

Description

超级结布局结构
技术领域
本发明主要是关于金属氧化物半导体场效应晶体管器件，更确切地说，是涉及到一种用于超级结型的金属氧化物半导体场效应晶体管器件的终端区结构，并在终端区配置可实现电荷平衡的超级结布局结构。
背景技术
功率金属氧化物半导体场效应晶体管典型应用于需要功率转换和功率放大的器件中，例如典型的功率转换器件就是双扩散DMOSFET。具本领域通常知识者皆知道，处于工作态的器件中大部分的击穿电压BV都由器件的漂移区或称漂流区承载，如果试图提供较高的击穿电压BV，漂移区通常需要轻掺杂浓度，然而轻掺杂的漂移区随之而来也会产生比较高的导通电阻值RDSON。常规的晶体管其RDSON与BV2.5大体成正比。因此对于传统的晶体管，随着击穿电压BV的增加RDSON也显著增大。
基于业界面临的瓶颈，超级结晶体管结构被广泛应用在半导体器件上，例如1988年飞利浦公司的DJ.COE申请的US4754310美国专利，以及1993年电子科技大学的陈星弼教授所申请的US91101845美国专利，和1995年西门子公司的J.TIHANYI所申请的美国专利US5438215等。超级结晶体管优势在于，提出了一种可以在维持很高的断开状态击穿电压BV的同时，获得很低的导通电阻RDSON的方法。超级结器件含有形成在漂移区中的交替的P型和N型掺杂立柱。在MOSFET器件的断开状态时，在实际上相对很低的电压条件下，交替的立柱就可以完全耗尽，从而能够维持很高的击穿电压，因为立柱横向耗尽而导致整个P型和N型立柱耗尽。对于超级结晶体管其导通电阻RDSON的增加与击穿电压BV成正比，比传统的半导体结构增加地更加缓慢。因此对于相同的高击穿电压BV，超级结器件比传统的MOSFET器件具有更低的RDSON，或者说对于指定的RDSON值，超级结器件比传统的MOSFET具有更高的BV。
在超级结器件中拐角和终端区在内的各区域电荷都需要平衡。虽然在有源区的中心部分中P立柱可以处于均匀的水平行列，这样很容易达到电荷平衡。然而在边缘和拐角处，却很难获得电荷平衡，由此导致这些区域中的击穿电压BV较低，而且器件的耐用性较差。正是在这一前提下提出了本发明的各种实施例。
发明内容
在一个可选实施例中，本发明提供了一种超级结布局结构，其具有以下特征：第一导电类型的半导体层包括有源区和围绕在有源区外侧的终端区；在终端区的拐角区域中布置有第二导电类型的柱状立柱阵列；在终端区的与其拐角区域相衔接的第一、第二周边区域和在有源区中均布置有第二导电类型的条状立柱；第一周边区域和有源区中的多个条状立柱并排设置并沿第一方向延伸，第二周边区域中的多个条状立柱并排设置并沿着与第一方向垂直的第二方向延伸；使拐角区域中第一导电类型掺杂物的电荷与第二导电类型掺杂物的电荷相互平衡。
上述的超级结布局结构，第一周边区域中多个条状立柱朝拐角区域延伸至它们邻近拐角区域的末端对齐，第二周边区域中多个条状立柱朝拐角区域延伸至它们邻近拐角区域的末端对齐，使拐角区域为方形。
上述的超级结布局结构，在第一、第二周边区域的多个条状立柱中，按照越靠近有源区条状立柱的长度越长的变化规律，使第一、第二周边区域各自的多个条状立柱的长度由外至内依次逐步递增，将拐角区域设置成三角形。这里由外至内的次序使长度递增是指，由第一周边区域中最远离有源区的一个最外侧的条状立柱到最靠近有源区的一个最内侧的条状立柱的次序，使条状立柱的长度逐步增加，第二周边区域同样也如此。
上述的超级结布局结构，第一周边区域中设置长度不同且交替间隔配置的第一类、第二类条状立柱，将其中一者靠近拐角区域的末端设置为相对于其中另一者靠近拐角区域的末端以背离拐角区域的方向向内回缩，及第二周边区域中多个条状立柱朝拐角区域延伸至它们邻近拐角区域的末端对齐。
上述的超级结布局结构，第一周边区域中每一个条状立柱的延长线上对应设置有柱状立柱阵列中的一行柱状立柱，第二周边区域中每一个条状立柱的延长线上对应设置有柱状立柱阵列中的一列柱状立柱。
上述的超级结布局结构，拐角区域中任意相邻的两行柱状立柱与任意相邻的两列柱状立柱定义出两组立柱，该两组立柱中同一行的柱状立柱同时位于一条与第一方向同向的线上，两组立柱中同一列的柱状立柱同时位于一条与第二方向同向的线上。
上述的超级结布局结构，在拐角区域的柱状立柱阵列中设置有第一类、第二类柱状立柱，第一类柱状立柱子阵列具有的行和第二类柱状立柱子阵列具有的行交替间隔配置且在第二方向上彼此错开；其中使任意一行的第一类柱状立柱和相邻的另一行的第一类柱状立柱之间设置有一行第二类柱状立柱，和使第一类柱状立柱子阵列中任意一列柱状立柱均与第二类柱状立柱子阵列中任意一列柱状立柱在第二方向上不重合。
上述的超级结布局结构，一个或多个第二类柱状立柱填充在第二类条状立柱因其末端向内回缩所预留的空置区；其中第一周边区域中每一个第一类条状立柱的延长线上对应设置有一行第一类柱状立柱，及每一个第二类条状立柱的延长线上对应设置有一行第二类柱状立柱，第二周边区域中每一个条状立柱的延长线上对应设置有一列第一类柱状立柱。
上述的超级结布局结构，一个或多个第一类柱状立柱填充在第二类条状立柱因其末端向内回缩所预留的空置区；其中第一周边区域中每一个第一类条状立柱的延长线上对应设置有一行第二类柱状立柱及每一个第二类条状立柱的延长线上对应设置有一行第一类柱状立柱，第二周边区域中每一个条状立柱的延长线上对应设置有一列第一类柱状立柱。
上述的超级结布局结构，将第一、第二周边区域中条状立柱各自邻近拐角区域的末端均设置在与第一方向的夹角成锐角的同一直线上；在柱状立柱阵列中从起始于三角形中一个直角边位置处的首行柱状立柱到终止于直角三角形中斜边与另一直角边夹角位置处的末行柱状立柱，使后一行柱状立柱的数量较之相邻的前一行柱状立柱的数量依次递减。
上述的超级结布局结构，有源区邻近终端区的拐角区域的角部设置成带有平缓弧度的弯曲形状，使有源区角部处的一系列条状立柱的长度按照越远离第一周边区域则长度越长的变化规律，由有源区靠近第一周边区域的边缘至有源区中心的次序依次逐步递增以适应该弯曲形状；注意有源区角部处的一系列条状立柱各自邻近拐角区域的一个末端都向角部的弯曲边缘线延伸靠拢。在由第一、第二周边区域各自最靠近有源区的条状立柱的延长线和有源区角部边缘线所围拢的区域中也分布有柱状立柱，使有源区角部处的每一行条状立柱的延长线上对应设置有一行的第一类柱状立柱或一行第二类柱状立柱。
上述的超级结布局结构，拐角区域中柱状立柱之间的单元间距小于或等于有源区中条状立柱之间的单元间距；以及柱状立柱阵列边缘处靠近第一、第二周边区域或靠近有源区的任意一个柱状立柱和最接近于该任意一个柱状立柱的条状立柱之间的最短距离不超过有源区中条状立柱之间的单元间距。
上述的超级结布局结构，柱状立柱的横截面为圆形或椭圆形或三角形或任意多边形。
上述的超级结布局结构，半导体层中包括每单位体积上掺杂密度为ρ、掺杂深度为T的第一导电类型掺杂物，半导体层之中的柱形立柱、条状立柱中包括植入剂量为Q、掺杂深度为T的第二导电类型掺杂物；拐角区域总面积为STOT并设计柱形立柱的整体面积为SSUB，保持SSUB比STOT是一个等于(T×ρ)÷Q的常数。
在另一个可选实施例中，本发明提供了一种超级结布局结构，其具有的特征在于：第一导电类型的半导体层包括有源区和围绕在有源区外侧的终端区；在终端区的拐角区域中布置有第二导电类型的柱状立柱阵列；在终端区的与其拐角区域相衔接的第一、第二周边区域和在有源区中均布置有第二导电类型的条状立柱；第一周边区域和有源区的多个条状立柱并排设置并沿第一方向延伸，有源区的条状立柱朝终端区的第二周边区域延伸至它们各自的一个末端停留在第二周边区域中；使拐角区域中第一导电类型掺杂物的电荷与第二导电类型掺杂物的电荷相互平衡。
上述的超级结布局结构，第一周边区域中多个条状立柱朝拐角区域延伸至它们邻近拐角区域的末端对齐，使拐角区域为方形。
上述的超级结布局结构，第一周边区域中设置长度不同且交替间隔配置的第一类、第二类条状立柱，将其中一者靠近拐角区域的末端设置为相对于另一者靠近拐角区域的末端以背离拐角区域的方向向内回缩。
上述的超级结布局结构，在第一周边区域的多个条状立柱中，按照越靠近有源区条状立柱的长度越长的变化规律，使第一周边区域的多个条状立柱的长度由外至内依次逐步递增；以及有源区中邻近拐角区域的一系列条状立柱，按照由有源区靠近第一周边区域的边缘至有源区中心的次序依次逐步递增，使拐角区域为三角形。
上述的超级结布局结构，第一周边区域中每一个条状立柱的延长线上对应设置有柱状立柱阵列中的一行柱状立柱。
上述的超级结布局结构，拐角区域中任意相邻的两行柱状立柱与任意相邻的两列柱状立柱定义出两组立柱，该两组立柱中同一行的柱状立柱同时位于一条与第一方向同向的线上，两组立柱中同一列的柱状立柱同时位于一条与第一方向相垂直的线上。
上述的超级结布局结构，在拐角区域的柱状立柱阵列中设置有第一类、第二类柱状立柱，第一类柱状立柱子阵列具有的行和第二类柱状立柱子阵列具有的行交替间隔配置且在与第一方向相垂直的第二方向上彼此错开；使任意一行的第一类柱状立柱和相邻的另一行第一类柱状立柱之间设置有一行第二类柱状立柱，和使第一类柱状立柱子阵列中任意一列柱状立柱均与第二类柱状立柱子阵列中任意一列柱状立柱在第二方向上不重合。
上述的超级结布局结构，一个或多个第二类柱状立柱填充在第二类条状立柱因其末端向内回缩所预留的空置区；其中第一周边区域中每一个第一类条状立柱的延长线上对应设置有一行的第一类柱状立柱，及每一个第二类条状立柱的延长线上对应设置有一行第二类柱状立柱。
上述的超级结布局结构，在拐角区域的柱状立柱阵列中设置有第一类、第二类柱状立柱，第一类柱状立柱子阵列具有的行和第二类柱状立柱子阵列具有的行交替间隔配置且在与第一方向相垂直的第二方向上彼此错开；使任意一行的第一类柱状立柱和相邻的另一行第一类柱状立柱之间设置有一行第二类柱状立柱，和使第一类柱状立柱子阵列中任意一列柱状立柱均与第二类柱状立柱子阵列中任意一列柱状立柱在第二方向上不重合。
上述的超级结布局结构，将第一周边区域中的条状立柱、有源区中邻近拐角区域的一系列条状立柱各自邻近拐角区域的末端均设置在与第一方向的夹角成锐角的同一直线上；在柱状立柱阵列中按照从起始于三角形中一个直角边位置处的首行柱状立柱到终止于直角三角形中斜边与另一直角边夹角位置处的末行柱状立柱的次序，使后一行柱状立柱的数量较之相邻的前一行柱状立柱的数量依次递减。
上述的超级结布局结构，有源区邻近终端区的拐角区域的角部设置成带有平缓弧度的弯曲形状，使有源区角部处的一系列条状立柱的长度按照越远离第一周边区域则长度越长的变化规律，由有源区靠近第一周边区域的边缘至有源区中心的次序依次逐步递增以适应该弯曲形状；在由第一周边区域最靠近有源区的一个条状立柱的延长线和有源区角部弯曲边缘线所限定的角落区域中也分布有柱状立柱，使有源区角部处的一系列条状立柱中每一行条状立柱的延长线上对应设置有一行的第一类柱状立柱或一行第二类柱状立柱。
上述的超级结布局结构，拐角区域中柱状立柱之间的单元间距小于或等于有源区中条状立柱之间的单元间距；以及柱状立柱阵列边缘处靠近第一、第二周边区域或靠近有源区的任意一个柱状立柱和第一、第二周边区域或有源区中最接近于该任意一个柱状立柱的条状立柱之间的最短距离不超过有源区中条状立柱之间的单元间距。
上述的超级结布局结构，柱状立柱的横截面为圆形或椭圆形或三角形或任意多边形。
上述的超级结布局结构，半导体层中包括每单位体积上掺杂密度为ρ、掺杂深度为T的第一导电类型掺杂物，半导体层之中的柱形立柱、条状立柱中包括植入剂量为Q、掺杂深度为T的第二导电类型掺杂物；拐角区域总面积为STOT并设计柱形立柱的整体面积为SSUB，保持SSUB比STOT是一个等于(T×ρ)÷Q的常数。
附图说明
阅读以下详细说明并参照以下附图之后，本发明的特征和优势将显而易见：
图1是超级结器件的基本架构。
图2A-2B是功率MOSFET的示范性结构的平面图。
图3A-3B是超级结器件终端区角部位置的电场分布。
图4是单纯利用掺杂立柱平衡电荷的示意图。
图5是利用掺杂阵列平衡角部电荷的立体示意图。
图6是利用掺杂阵列平衡角部电荷的平面示意图。
图7A-7N是利用掺杂阵列平衡角部电荷的各个不同实施例的平面图。
图8是整个器件上利用掺杂阵列平衡角部电荷的整体平面示意图。
具体实施方式
参见图1，展示了典型的超级结器件100的一部分有源区域的剖面图，注意该晶体管结构仅仅是便于阐明本发明的内容而并不意味着本发明受限于该特定的器件结构。超级结器件100的有源区域设置有一个形成在适当掺杂的例如重掺杂N+型衬底102上的垂直场效应晶体管结构，如N沟道型MOSFET器件，衬底102主要作为漏极区并且在其衬底102底面设置有一个与衬底具有欧姆接触的电极如漏极。适当掺杂的N－型外延层或者N－型漂移层/漂流层104位于衬底102的上方，漂移层104的掺杂浓度要低于衬底102的掺杂浓度。超级结Super-Junction结构包含有交替设置的P－型立柱Pillar120和N－型立柱122，它们均形成在漂移层104之中。在漂移层104中间隔植入若干P型掺杂物，形成多个相互分离的P－型立柱120到漂移层104中，而漂移层104位于相邻P－型立柱120之间的区域则构成了N－型立柱122，使多个P－型立柱120和多个N－型立柱122相互交替出现则可籍由它们相反的导电类型来实现电荷平衡。在MOSFET关断时，垂直的P立柱120与N立柱122之间建立电场，导致PN结反向偏置形成耗尽层，将可垂直导电的N区耗尽，以此实现在垂直方向上可以承受很高的击穿电压。超级结器件100还包括在有源区中设置在每个P－型立柱120之上的一个P－型本体区106，和包括设在每个P－型本体区106内的多个N+源极区108以及设置在漂移层104上表面上方的多个栅极112。因为晶胞/元胞单元CELL或晶体管单元是重复出现的，现在以单独一个晶胞单元进行示范性描述，一个栅极112对应设置在相邻两个P－型本体区106各自的一部分区域的上方，该栅极112同时还设置在漂移层104位于该两个相邻P－型本体区106之间的区域的上方，两个P－型本体区106中一者内部的一个N+源极区108延伸到该栅极112的一侧边缘部分之下，两个P－型本体区106中另一者内部的一个N+源极区108也延伸到栅极112的相对另一侧边缘部分之下，并且栅极112通过未标注的栅极氧化层与下方的漂移层104或本体区106、源极区108绝缘。在施加适当电压至栅极112的条件下，可在漂移层104位于该相邻两个P－型本体区106之间的区域(也即N型立柱122的顶部区域)和源极区108间构建载流子的导电沟道，导电沟道形成于本体区106顶部的位于栅极112下方的区域并且是在源极区108和漂移层104之间，而与源极金属114具有欧姆接触的源极区108中的电子则通过导电沟道进入被耗尽的垂直的N型立柱122并中和正电荷，从而恢复N型立柱122被耗尽的N－型导电特性，由于垂直N型立柱122在器件的开启阶段具有比较低的电阻率，因而超级结器件100的整体导通电阻较常规MOSFET将明显降低。
参见图2A，在一个示意性但不构成限制的范例中，从带有超级结Super-Junction结构的超级结器件200的俯视平面图可以获悉，在器件/芯片的中心区域设置有一个面积相对较大的有源区203，设置在有源区203外侧的环形终端区环绕着有源区203。为了叙述的方便我们分段介绍终端区，终端区主要包括设置在该有源区203四周的比较靠近器件的周边边缘的横向周边区域201a、201c和纵向周边区域201b、201d，以及终端区还包括比较靠近器件/芯片角部的四个拐角区域201e、201f、201g、201h，其中拐角区域201e、201g互为对角以及拐角区域201f、201h互为对角。此外在有源区203的例如N型的半导体层中还设置有P型的阱区或者本体区204，本体区204在图2A中用粗黑虚线条表征，这种布局从图2B的截取于图2A中器件的一个角落的示意图也很容易得知。在图2B中，横向周边区域201a中设置的P型立柱221平行于有源区203中设置的P型立柱223，但P型立柱221、223垂直于纵向周边区域201b、拐角区域201e中设置的P型立柱222。很常见的情况是，由于在P型本体区204的边缘区域尤其是在它的角部附近相对而言比较容易产生电场集中，终端区中的耗尽层以近似放射状地从有源区203向外延展开，并且有源区203的四个角部对应位于终端区的四个拐角区域201e、201f、201g、201h附近，则器件在反向偏置阶段导致P型本体区204很容易在终端区的任意一个拐角区域诱发产生图3A所示的耗尽层轮廓205，这种耗尽层轮廓205不同于常规具有良好击穿效果的平面平行结，而是带有柱面结或球面结的结弯曲效应并对击穿电压有很大的负面影响。为了便于观察和理解，图3B还特意展示了在半导体层220中产生的耗尽层轮廓205的透视图，这种耗尽轮廓常常使击穿电压降低，实质上曲率半径越小则电场越容易在终端弯曲处集聚，击穿就越容易提前发生。为了抑制终端区的拐角区域中产生的耗尽层轮廓205的电荷不平衡，图4展示了一种平衡电荷的布局方式，N型半导体层220中具有的长条状或条纹状的P型立柱222延伸进入边缘区域或拐角区域，籍由引入的P型立柱222进行电荷平衡，来优化耗尽层形貌。虽然图4的布局方式在有源区203的中心部分中，基于P型立柱222可以处于均匀的排列状态，很容易达到电荷平衡，然而在器件的边缘区域和拐角处，却很难获得电荷平衡，从而使这些区域中的击穿电压BV较低，因此有必要进一步优化超级结器件的有源单元拐角区和终端区拐角区的设计，以便在终端区中保持电场分布均匀以及击穿电压BV的均匀。
参见图5的三维立体图和图6对应的平面示意图，该等实施例有别于图2A、图4单纯利用条纹状结构Strip structure的掺杂立柱Pillar平衡终端区角部的电荷，图5-6是以利用含有柱状结构Columnar-sharp的掺杂立柱的阵列Array来替代实现电荷平衡。后文我们在终端区中任意截取一个示范性的拐角区域201h进行阐释。
参见图6，终端区Termination region的一个横向周边区域201a中的N型半导体层220中掺杂形成有多条条状的P型立柱211，终端区的另一个横向周边区域201c的N型半导体层220中也掺杂形成有多条条状的P型立柱214，而有源区Active region 203的N型半导体层220中亦掺杂形成有多条条状的P型立柱213，条状的P型立柱211、213、214并排设置且它们均沿着其长度方向横向延伸。与此同时，终端区的一个纵向周边区域201b的N型半导体层220中掺杂形成有多条条状的P型立柱215，终端区的另一个横向周边区域201d的N型半导体层220中掺杂形成有多条条状的P型立柱212，条状的P型立柱212(或215)并排设置且它们均沿着其长度方向纵向延伸。其中终端区的拐角区域201e衔接起周边区域201a、201b，拐角区域201f衔接起周边区域201b、201c，拐角区域201g衔接起周边区域201c、201d，拐角区域201h衔接起周边区域201d、201a，最终将终端区布置成环状并将有源区203围拢在其内侧，提高器件的耐压程度。
图7A-7N展示了含有不同阵列布局的各个实施例，下文将一一介绍。为了较为清晰的理解和叙述，在图6中规定器件或芯片具有一组对边边缘线200A、200C和具有相对的另一组对边边缘线200B、200D，那么显然边缘线200A或200C和边缘线200B或200D是互为垂直的，则我们冠之以边缘线200A、200C的长度方向为横向(或第一方向)和边缘线200B、200D的长度方向为纵向(或正交于第一方向的第二方向)，而本申请上下文相继陈列的横向或纵向在此已经被定义，但需要强调的是，这里指代的方向仅仅是方便叙述说明和视角上的观察便利，并不构成任何特定形式的结构限制。
参见图7A中，因为各拐角区域并无实质差异，选取一个拐角区域201h作为代表进行讨论。拐角区域201h中并未设置任何条状的P型立柱，而是掺杂形成有立柱阵列251，阵列251中设置有多个截面为圆形或椭圆形或其他形状的柱状立柱206。图7A暂时是以横截面为圆形的圆柱状的立柱206进行叙述性说明。在图7A的实施例中预留出方形的拐角区域201h，将阵列251中每行的立柱206和每列的立柱206设置成标准阵列。为了与下文出现的非标准整列(如图7D)以示区分，在本文中定义标准阵列如下：以任意相邻的两行立柱206与任意相邻的两列立柱206所限定出两组立柱206i、206i+1和206j、206j+1为例进行分析，其中i、j是大于1的自然数，同一行的立柱206i、206i+1共一条横向的线以及同一行的立柱206j、206j+1共另一条横向的线，而同一列的立柱206i、206j则共一条纵向的线以及同一列的立柱206i+1、206j+1共另一条纵向的线。
对比图7A和图7D，发现图7D中阵列251中立柱的分布不再是那么的十分规则，其上/前一行立柱252a与相邻的下/后一行立柱252b交错设置，后文中将继续阐释。
参见图7A，在一些作为示范但不构成限制的实施例中，横向周边区域201a中的任意一条P型立柱211的延长线上可设置阵列251中的一行立柱206，使它们共同位于一条横向线上，但也可以是它们错开让P型立柱211与阵列中的行立柱206不予共线。同理，纵向周边区域201d中的任意一条P型立柱212的延长线上也可以设置阵列251中的一列立柱206，使它们共同位于一条纵向线上，但也可以让它们错开而不予共线。在图7A中，拐角区域201h的柱状立柱206之间的晶胞间距Cell Pitch或单元间距D1小于或等于有源区203中条状立柱213之间的晶胞间距Cell Pitch或单元间距D，在一些实施例中，横向周边区域201a中的条状立柱211之间的单元间距也为D，纵向周边区域201d中的条状立柱212之间的单元间距也为D。在一些可选实施例中，柱状立柱206的单元间距D1和条状立柱213的单元间距D都等于L。
在图7A的拐角区域201h中，选取和横向周边区域201a中的一个条状立柱211e位于同一横向线上的一行柱状立柱217，该行柱状立柱217中具有最邻近横向周边区域201a的柱状立柱206a，柱状立柱206a位于阵列251边缘处，柱状立柱206a和条状立柱211e之间的距离为D2。选取和第二周边区域201d中一个条状立柱212e位于同一纵向线上的一列柱状立柱218，该列柱状立柱218中具有最邻近纵向周边区域201d的一个柱状立柱206b，柱状立柱206b位于阵列251边缘处，柱状立柱206b和条状立柱212e之间的距离为D3，其中D2和D3的值不超过有源区203中条状立柱213之间的单元间距D。例如D2和D3是D1的二分之一并等于L/2。以图7A为例我们定义，阵列251边缘处靠近横向周边区域201a的任意一个柱状立柱(如206a)和横向周边区域201a中最接近该柱状立柱206a的条状立柱(如211e)之间的最短间距为D2，同样阵列251边缘处靠近纵向周边区域201d的任意一个柱状立柱(如206b)和纵向周边区域201d中最接近该柱状立柱206b的条状立柱(如212e)之间的最短间距为D3，其中D2和D3的这种定义满足图7A～图7I的所有实施例。
参见图7B的实施例，与图7A中略有差异。在图7A中，阵列251中每行立柱206均与横向周边区域201a中的一条与其唯一对应的P型立柱211位于同一横向线上，阵列251中每列立柱206均与纵向周边区域201d中的一条与其唯一对应的P型立柱212位于同一纵向线上。但在图7B，显著提高了拐角区域201h中柱状立柱206的密度，同时也减小了每个柱状立柱206的横截面面积，如减小圆形立柱的半径，使得在同一个拐角区域201h中图7B的柱状立柱206的数量几乎是图7A的实施例的四倍。例如柱状立柱206之间的单元间距D1不再是L而是L/2，但有源区203的单元间距D仍然是L，并且上文提及的一行柱状立柱217最邻近横向周边区域201a的一个柱状立柱206a和条状立柱211e之间的距离D2为L/4，以及一列柱状立柱218最邻近纵向周边区域201d的一个柱状立柱206b和条状立柱212e之间的距离D3为L/4。
在图7B的实施例中，阵列251中某些行的立柱206与横向周边区域201a中的一条与其对应的P型立柱211位于同一横向线上，阵列251中某些列的立柱206与纵向周边区域201d中的一条与其对应的P型立柱212位于同一纵向线上，但另一些行的立柱206并没有与横向周边区域201a中的任何P型立柱211位于同一横向线上，而一些其他列的立柱206也并没有与纵向周边区域201d中的任何P型立柱212位于同一纵向线上。可以理解或阐释为，阵列251中与P型立柱211共线的一些行和阵列251中不与P型立柱211共线的另一些行交替间隔出现，阵列251中与P型立柱212共线的若干数量的列和阵列251中不与P型立柱212共线的另一些若干数量的列交替间隔出现。
参见图7C的实施例，与图7A～7B略有不同。在图7A～7B的实施例中，横向周边区域201a中多个条状立柱211沿着横向朝拐角区域201h延伸，直至该等条状立柱211各自邻近拐角区域201h的末端基本对齐，纵向周边区域201d中多个条状立柱212沿着纵向朝拐角区域201h延伸，直至该等条状立柱212邻近拐角区域201h的末端基本对齐，从而大体上使拐角区域201h呈现例如为一个正方形或长方形。图7C中三角形的拐角区域201h取代了方形的方案，但该区域仍然布置有标准整列251，并且整列251边缘处的柱状立柱206到与之最接近条状立柱211之间的最小距离仍然是D2。为了便于叙述和理解，针对横向周边区域201a的一系列条状立柱211-1、211-2、……211-n而言，在位置关系上定义它们中具有一个背离有源区203而处于最外侧的条状立柱211-1，和定义它们中具有一个最靠近有源区203而处于最内侧的条状立柱211-n，并且它们由外至内使条状立柱逐步越来越靠近有源区203，同时位置越靠内越接近有源区203而且长度也越长。同样，针对纵向周边区域201d的一系列条状立柱212-1、212-2、……212-n而言，在位置关系上定义它们中具有一个背离有源区203而处于最外侧的条状立柱212-1，和定义它们中具有一个最靠近有源区203而处于最内侧的条状立柱212-n，并且它们按照由外至内的规律使条状立柱逐步越来越靠近有源区203，位置越靠内则越接近有源区203而且长度也越长。如此一来，在横向周边区域201a中，按照从横向周边区域201a中背离有源区203的最外侧的条状立柱211-1至横向周边区域201a中最靠近有源区203的最内侧的条状立柱211-n的规则或次序，也即按照由外至内使横向周边区域201a中的多个条状立柱211的长度依次逐步递增，如图7C所示，条状立柱211-1最短，条状立柱211-2倒数第二短，……条状立柱211-n则最长。另外在纵向周边区域201d中，还按照从纵向周边区域201d中背离有源区203的最外侧的条状立柱212-1至纵向周边区域201d中最靠近有源区203的最内侧的条状立柱212-n的规则或次序，也即由外至内使纵向周边区域201d中的多个条状立柱211的长度依次逐步递增，如图7C所示，条状立柱212-1最短，条状立柱212-2倒数第二短，……条状立柱212-n则最长。按照这种规律，最终可以将一系列条状立柱211-1、211-2、……211-n各自的一个尾端部和将一系列条状立柱212-1、212-2、……212-n各自的一个尾端部设置成大体上位于同一条斜线上，从而使拐角区域为201h呈现为一个直角三角形。
参见图7C，在一些较佳的实施例中，如果将横向周边区域201a中条状立柱211各自邻近拐角区域201h的末端均设置在同一条直线225上，该直线225与横向方向的夹角成一个锐角(或认为直线225与横向间夹角的该锐角的互补角为钝角)，和同时将纵向周边区域201d中条状立柱212各自邻近拐角区域201h的末端也均设置在该同一直线225上，则拐角区域201h大体上是一个标准的直角三角形。在柱状立柱阵列251中，从起始于该直角三角形中一个直角边226A位置处的首行柱状立柱206-1，到终止于直角三角形中斜边(该斜边与直线225重合)与另一直角边226B夹角位置处的末行柱状立柱206-k的次序或规律，使后/下一行柱状立柱206的数量较之相邻的前/上一行柱状立柱206的数量依次递减。在阵列251中，首行为位于直角边226A位置处的第一行柱状立柱206-1，其次为第二行柱状立柱206-2，……阵列中结尾的末行是柱状立柱206-k，显然柱状立柱206-1、206-2、……206-k的行方向平行于直角边226A但垂直于直角边226B。这里递减数值可以是固定的自然数KS也可以是变动的数目，如每个下一行比上一行柱状立柱206要少一个立柱(递减数值KS为1)。在图7C中体现了。其中该直角三角形的斜边和直线225重合。除了拐角区域201h的形貌之外，图7A～7B中拐角区域201h及其柱状立柱阵列251的其他布局特征完全适用于图7C的实施例，这里不再赘述。
参见图7D的实施例，与图7A～7B略有不同。在图7A～7B的实施例中，我们检视拐角区域201h，会发现定义的立柱206i、206i+1和206j、206j+1组中，两组立柱中同行的柱状立柱同时位于一条横向线上，两组立柱中同一列的柱状立柱同时位于一条纵向线上，这是一个标准阵列。虽然图7A～7B的其他大部分特征仍然适用于图7D的实施例，但图7D的实施例基于在图7A～7B的方案上进行了局部改善，体现在拐角区域201h的柱状立柱阵列251不再是标准阵列。在图7D中，在柱状立柱阵列251中设置有第一类柱状立柱252a和第二类柱状立柱252b，由多个第一类柱状立柱252a构成的子阵列具有的多个行252-1和由多个第二类柱状立柱252b构成的子阵列具有的多个行252-2交替间隔配置，第一类柱状立柱252a的任意一行252-1和相邻的另一行252-1之间设置有第二类柱状立柱252b的一行252-2，反之亦然，相邻的两行252-2之间插入有一行252-1。且第一类柱状立柱252a的行252-1与第二类柱状立柱252b的行252-2在第二方向上彼此错开，使第一类柱状立柱252a子阵列中任意一列柱状立柱252a均与第二类柱状立柱252b子阵列中任意一列柱状立柱252b在第二方向上不重合。
在图7D中为了与非标准阵列251相适配，在横向周边区域201a中设置长度不同的第一类条状立柱211a、第二类条状立柱211b，它们也随之交替间隔配置。此外还将第二类条状立柱211b靠近拐角区域201h的末端设置为相对于第一类条状立柱211a靠近拐角区域201h的末端以背离拐角区域201h的方向向内回缩，第二类条状立柱211b变短回缩就会产生空置区，但我们仍然使纵向周边区域201b中多个条状立柱212沿纵向朝拐角区域201h延伸至条状立柱212邻近拐角区域201h的末端对齐。因为第一类柱状立柱252a的行252-1与第二类柱状立柱252b的行252-2在第二方向上彼此错开而不重合，则所有第二类柱状立柱252b的行252-2相对于第一类柱状立柱252a的行252-1可以整体朝横向周边区域201a移动。具体而言，一个或多个第二类柱状立柱252b填充/嵌入在第二类条状立柱211b因其末端向内回缩所预留的空置区，其中横向周边区域201a中每一个第一类条状立柱211a的横向延长线上对应设置有一行的第一类柱状立柱252a，以及每一个第二类条状立柱211b的横向延长线上对应设置有一行第二类柱状立柱252b，和在纵向周边区域201d中使每一个条状立柱212的纵向延长线上对应设置有一列第一类柱状立柱252a，但条状立柱212的纵向延长线上没有设置与条状立柱212完全重合的任何一列第二类柱状立柱252b。注意这里条状立柱211、212的延长线上如果有任何柱状立柱与该条状立柱211、212完全重合，则须满足：与条状立柱211、212完全重合的柱状立柱的物理中心应当基本位于该条状立柱211、212的延长线上。
参见图7E的实施例，与图7D略有不同。在图7D中，横向周边区域201a最内侧靠近有源区203为第一类条状立柱211a，但在图7E中横向周边区域201a最内侧靠近有源区203为第二类条状立柱211b，当然也可以在图7D、7E的其他实施例中将横向周边区域201a最内侧任意设为第一类条状立柱211a或第二类条状立柱211b。
仍然察看图7E，一个或多个第一类柱状立柱252a填充在第二类条状立柱211b因其末端向内回缩所预留的空置区，其中横向周边区域201a中每一个第一类条状立柱211a的延长线上对应设置有一行第二类柱状立柱252b，以及每一个第二类条状立柱211b的延长线上对应设置有一行的第一类柱状立柱252a，而且还在纵向周边区域201b中使每一个条状立柱212的延长线上对应设置有一列第一类柱状立柱252a。这是图7E的布局方式与图7D的方案的区别之一。
进一步而言，为了电荷平衡的需求，还可以将有源区203的邻近于拐角区域201h的角部设置成带有平缓弧度的弯曲形状，不再是图7A～7D或图7F中的直角形式的角部，这在图7E有明确显示。有源区203角部处的一系列条状立柱(第一套条状立柱213A)的长度依次逐步递增以适应有源区203角部的该弯曲形状。第一套条状立柱213A包括一系列条状立柱213-1、213-2、…213-m，在位置关系上它们之中条状立柱213-1最靠近横向周边区域201a，条状立柱213-2次之，……条状立柱213-m则最远离横向周边区域201a。但在长度关系上条状立柱213-最短，条状立柱213-2倒数第二短，……而条状立柱213-m最长。即第一套条状立柱213A按照越远离横向周边区域201a而长度越长的规律使第一套条状立柱213A中的一系列条状立柱213-1、213-2、…213-m的长度依次逐步递增，但是该等条状立柱它们各自邻近拐角区域201h的末端都一并向有源区203的弯曲角部附近延伸。第一套条状立柱213A具有最靠近横向周边区域201a且是其起始的首个条状立柱213-1，第一套条状立柱213A也具有最远离横向周边区域201a且是其末尾的条状立柱213-m，有源区203中具有与条状立柱213-m相邻且是条状立柱213-m的后/下一个条状立柱213-n，条状立柱213-n相对条状立柱213-m更靠近有源区203的中心区域，且条状立柱213-n是有源区203的弯曲角部附近首个延长线开始与纵向周边区域201d的条状立柱212产生交叠的立柱。
第一套条状立柱213A中各条状立柱的长度比有源区203中心区域的条状立柱213要短，则在由横向周边区域201a中最靠近有源区203的最内侧的一个条状立柱211的横向延长线、纵向周边区域201d最靠近有源区203的最内侧的一个条状立柱212的纵向延长线和有源区203的角部弯曲边缘线这三者所限定的区域(近似于三角地带)中将没有任何条状立柱213，但由于电荷平衡的需求，我们在该限定的区域中分布柱状立柱，例如布置第一类柱状立柱252a或者第二类柱状立柱252b。较佳的，使有源区203角部处的每一行条状立柱(例如第一套条状立柱213A)的延长线上对应设置有一行的第一类柱状立柱252a或设置有一行第二类柱状立柱252b，如图7E所示。
注意在拐角区域201h中，柱状立柱阵列251边缘处的靠近有源区203中第一套条状立柱213A的任意一个柱状立柱(例如252c)和有源区203中最接近于该任意一个柱状立(例如252c)的条状立柱(例如条状立柱213-1)之间的最短距离为D4，其中柱状立柱252c所属的行252b位于条状立柱213-1的横向延长线上，使柱状立柱252c、条状立柱213-1共线。我们设定D4不超过有源区203中条状立柱213之间的单元间距D，例如D4等于L/2，注意图7E关于D4的方案同样也适用于图7M的实施例。除此之外，图7D的其他特征技术完全适用于图7E的实施例。
图7F的实施例与图7A的区别是，图7A中柱状立柱206的横截面为圆形或者椭圆形，而图7F中柱状立柱206的横截面为正方形或长方形。图7G～7H与图7D的差异在于，图7D中柱状立柱206的横截面为圆形或者椭圆形而图7G～7H中柱状立柱206的横截面为正方形或长方形或六边形或任意多边形。图7I与图7C的差异仅仅在于，柱状立柱206的横截面可由圆形或者椭圆形改变成正方形或长方形或六边形或任意多边。
参见图7J，该实施例与图7A中纵向周边区域201d包括多个独立存在的、并排设置并沿着纵向延伸的条状立柱212特征相比，图7J中纵向周边区域201d并没有独立存在的条状立柱，反而是有源区203的条状立柱213朝终端区的纵向周边区域201d横向延伸，直至多个条状立柱213它们各自的一个末端停留在纵向周边区域201d中，这很容易从图8的平面图获悉。换言之，图7J中条状立柱213的一部分位于纵向周边区域201d中作为电荷平衡立柱，但显然图7A中的条状立柱212并非条状立柱213的一部分，除此以外图7A的其他方案则与图7A并无差异。
注意拐角区域201h中最靠近纵向周边区域201d的柱状立柱(例如柱状立柱206c)位于拐角区域201h的边缘处，纵向周边区域201d中最靠近横向周边区域201a或拐角区域201h的一个条状立柱213到柱状立柱206c之间的距离为D5，其中D5的这种定义满足图7J～图7K及图7M的所有实施例。该D5最好不超过有源区203中条状立柱213之间的单元间距D，例如D5和D1都等于L，因为横向周边区域201a中最靠近有源区203的一个最内侧的条状立柱211和有源区203中最靠近横向周边区域201a的一个条状立柱213之间的距离较佳的等于一个晶胞间距D，而柱状立柱206c位于横向周边区域201a中最靠近有源区203的一个最内侧的条状立柱211的横向延长线上，相当于D5大体等于晶胞间距D。
图7K与图7J相似，较之图7D的差异也仅仅是纵向周边区域201d并没有独立存在的条状立柱，取而代之的是有源区203的条状立柱213沿着横向延伸到纵向周边区域201d中。值得注意的是，图7A～7B、图7J中拐角区域201h是基本上比较规则的方形，但图7D、图7G～7H、图7K中，因为在横向周边区域201a中设置长度不同的且交替设置的第一类条状立柱211a、第二类条状立柱211b，而且还将第二类条状立柱211b靠近拐角区域201h的末端设置为相对第一类条状立柱211a靠近拐角区域201h的末端以背离拐角区域201h的方向向内回缩，导致第一类柱状立柱252a的行与第二类柱状立柱252b的行在第二方向上彼此错开而不重合，也使一个或多个第二类柱状立柱252b填充/嵌入在第二类条状立柱211b因其末端向内回缩所预留的空置区。第一类条状立柱211a的延长线上对应设置有一行的第一类柱状立柱252a，第二类条状立柱211b的延长线上对应设置有一行第二类柱状立柱252b。所以拐角区域201h的形貌相对于标准的方形而言略有形变，其近似于方形的形状不再那么十分的规则。
参见图7L，拐角区域201h被配置成三角形的形状。针对横向周边区域201a的一系列条状立柱211-1、211-2、……211-n而言，为了便于描述，在位置关系上定义它们中具有一个背离有源区203而处于最外侧的条状立柱211-1，和定义它们中具有一个最靠近有源区203而处于最内侧的条状立柱211-n，其中条状立柱211-1最短，条状立柱211-2倒数第二短，……条状立柱211-n则最长，可阐释为，它们由外至内使条状立柱逐步越来越靠近有源区203，同时条状立柱位置越靠内越接近有源区203则长度也越长。按照从横向周边区域201a背离有源区203的最外侧的条状立柱211-1至横向周边区域201a中最靠近有源区203的最内侧的条状立柱211-n的次序或规律，由外之内使横向周边区域201a中的多个条状立柱211的长度依次逐步递增。以及参见图7L，有源区203位于拐角区域201h附近的角部处还包括由邻近拐角区域201h的数个条状立柱(213-1、213-2、…213-s)所构成的第二套条状立柱213B，则第二套条状立柱213B也邻近于横向周边区域201a，第二套条状立柱213B中各立柱按照越远离横向周边区域201a而长度越长的规则，使条状立柱(213-1、213-2、…213-s)的长度依次逐步递增，例如最靠近横向周边区域201a的条状立柱213-1最短，条状立柱213-1倒数第二短……，而最远离横向周边区域201a的条状立柱213-s最长。除此之外，还进一步使第二套条状立柱213B中一系列条状立柱213-1、213-2、…213-s各自延伸进纵向周边区域201d的末端大致分布在同一条斜线245附近，和使横向周边区域201a中一系列条状立柱211-1、211-2、…211-n各自的末端大体也分布在同一条斜线245附近，最终使拐角区域201h为一个直角三角形。
在图7L中，非标准阵列251与图7D～7E类似，在柱状立柱阵列251中设置有第一类柱状立柱252a和第二类柱状立柱252b，由第一类柱状立柱252a构成的子阵列具有的多行252-1和由第二类柱状立柱252b构成的子阵列具有的多行252-2交替间隔出现，任意一行252-1和相邻的另一行252-1之间设置有一行252-2，反之亦然，相邻的两行252-2之间插入有一行252-1。且第一类柱状立柱252a的行252-1与第二类柱状立柱252b的行252-2在第二方向上彼此错开，使第一类柱状立柱252a子阵列中任意一列柱状立柱252a均与第二类柱状立柱252b子阵列中任意一列柱状立柱252b在纵向方向上不重合。而横向周边区域201a中条状立柱211-1的延长线上对应设置有一行第一类柱状立柱252a或者第二类柱状立柱252b，而与条状立柱211-1相邻的一个条状立柱211-2的延长线上则对应设置有一行第二类柱状立柱252b或者一行第一类柱状立柱252a。
在图7L中，第二套条状立柱213B的一系列条状立柱213-1、213-2、…213-s具有末尾的一个条状立柱213-s，条状立柱213-s的下/后一个条状立柱213-t尾随着条状立柱213-s，条状立柱213-t相对条状立柱213-s更接近有源区203的中心区域。条状立柱213-t的一个末端直接抵达纵向周边区域201d的边缘线，所以条状立柱213-t的延长线上并没有设置任何柱状立柱206，但第二套条状立柱213B末尾的一个条状立柱213-s的延长线上仍然设置有柱状立柱206。虽然在图7L的实施例中，横向周边区域201a中多个条状立柱211各自的邻近拐角区域201h的端部和第二套条状立柱213B中多个条状立柱213各自的邻近拐角区域201h的端部并没有完全共线(但仍然分布在斜线245附近)，导致拐角区域201h的三角形形貌的一个斜边略微呈现类似锯齿状，使拐角区域201h并不是十分规则的三角形，但是在后续图7N的替代实施例中，利用类似于图7A中标准的阵列251取代图7L中非标准的阵列251，从而可以将横向周边区域201a中多个条状立柱211-1、211-2、…211-n各自的邻近拐角区域201h的端部均设置在同一直线227上，和同时将延伸到纵向周边区域201d中的第二套条状立柱213B的条状立柱213-1、213-2、…213-s各自邻近拐角区域201h的末端也均设置在该同一直线227上，如图7N所示。注意直线227与横向方向的夹角成锐角，或说直线227与横向方向之间的夹角的互补角为钝角。此时拐角区域201h是一个形状基本规则的直角三角形。
参见图7N，在柱状立柱阵列251中，直角三角形中一个直角边228A的位置处具有阵列251中起始的首行柱状立柱206-1，紧接着该首行柱状立柱206-1的下一行为第二行的柱状立柱206-2，……依次类推，直至在直角三角形中斜边(斜边与直线227重合)与直角三角形的另一直角边228B之间的夹角处具有阵列251中的最后一个末行柱状立柱206-k，为了讨论的方便，定义该整列251起始于首行柱状立柱206-1并终止于末行柱状立柱206-k。其中末行柱状立柱206-k可以包含单个立柱也可以包含多个立柱，这里强调一下本申请上下文中出现的k与m、n及s、t或x、y等都为大于1的自然数。在图7N中，按照从柱状立柱206-1到终止于直角三角形中斜边与另一直角边228B夹角位置处的末行柱状立柱206-k的次序，即从首行到末行的规律使后/下一行柱状立柱206的数量较之相邻的前一行柱状立柱206的数量依次递减，递减数值既可以是变动的也可以是固定的自然数CS，例如每下一行比相邻的上一行柱状立柱206要少一个立柱(递减数值CS＝1)。注意在第二套条状立柱213B中，在其一系列的条状立柱(213-1、213-2、…213-s)之中任意选取一个条状立柱(如213-1)，条状立柱213-1的延伸线上设置有包含有柱状立柱252d的一行柱状立柱252，柱状立柱252d是阵列251边缘处并最接近条状立柱213-1的一个立柱，则拐角区域201h中在横向上最靠近该条状立柱213-1的一个柱状立柱252d和该条状立柱213-1之间的最小距离为D6，要求D6不超过有源区203中条状立柱213之间的单元间距D，例如D6是D1的二分之一并等于L/2。此外，在条状立柱(213-1、213-2、…213-s)中任意选取一个如条状立柱213-s，拐角区域201h中在纵向上最靠近该条状立柱213-s的一个柱状立柱(如252e)到该条状立柱213-s之间的最小距离为D7，柱状立柱252e在纵向上与条状立柱213-s产生交叠，因柱状立柱252e位于条状立柱213-s的前一个条状立柱的横向延长线上，该前一个条状立柱与条状立柱213-s相邻并且它们两者间的距离实质是有源区203中的晶胞间距D，相当于要求D7大致等于晶胞间距D，其中图7L关于D7的定义同样也适用于图7N的实施例。
参见图7M，较之图7K的方案略有区别，但仍然采用非标准的阵列251。与图7E类似，有源区203的邻近于拐角区域201h的角部不再是直角，而是被设置成带有平缓弧度的弯曲形状。具体而言，在有源区203的该角部区域布局有一系列条状立柱(213-1、213-2、…213-x)，由它们构成第一套条状立柱213C，第一套条状立柱213C中具有最靠近横向周边区域201a的一个条状立柱213-1和最远离横向周边区域201a的一个条状立柱213-x，有源区203角部处的一系列条状立柱(213-1、213-2、…213-x)各自的一个末端都延伸到角部的该弯曲边缘处，但使它们的长度依次逐步递增以适应其角部的弯曲形状。其中在长度关系上条状立柱213-1最短，条状立柱213-2倒数第二短，……依次类推，条状立柱213-x最长，相当于第一套条状立柱213C按照越远离横向周边区域201a则长度越长的规律，从而使条状立柱(213-1、213-2、…213-x)的长度依次逐步递增。值得注意的是，第一套条状立柱213C各自的末端并没直接有延伸到纵向周边区域201d的外侧边缘处，而条状立柱213-y是有源区203角部区域中末端开始首次直接延长至纵向周边区域201d的外侧边缘处的首个条状立柱，并且条状立柱213-y也是第一套条状立柱C中末尾的一个条状立柱213-x的相邻的下/后一个条状立柱。
在图7M的该实施例中，第一套条状立柱213C中各条状立柱的长度比有源区203中心区域的条状立柱213要短，则由横向周边区域201a最靠近有源区203的条状立柱211a的横向延长线、和由有源区203角部弯曲边缘线两者所限定的角落区域中(近似于三角地带)并没有布置任何条状立柱213，相反，由于电荷平衡的需求，我们在该限定的区域中布置第一类柱状立柱252a或者第二类柱状立柱252b，使第一套条状立柱C的每一行条状立柱(213-1、213-2、…213-x)各自的延长线上对应设置有一行的第一类柱状立柱252a或一行第二类柱状立柱252b，例如条状立柱213-1的延长线上设置有靠近条状立柱213-1的一行第二类柱状立柱252b，但在相邻的下一个条状立柱213-1的延长线上设置有靠近条状立柱213-2的一行该第一类柱状立柱252a。与此同时，横向周边区域201a中每一个第一类条状立柱211a的延长线上对应设置有一行第二类柱状立柱252b，以及每一个第二类条状立柱211b的延长线上对应设置有一行的第一类柱状立柱252a。因为图7E中的大部分特征适用于图7M的实施例，所以不予赘述。
在应用上文介绍的超级结的MOSFET中，有源区203和/或终端区的条状立柱211、212、213及拐角区域201h中的柱状立柱206电性耦合在源极上而具有源极电势。
对于需要电荷区域而言，P型和N型掺杂物的电荷应平衡，CP＝CN，P型掺杂物的总电荷CP是由形成P型立柱211、212、213及柱状立柱206而植入到半导体层220每单位面积上的掺杂物的总剂量Q以及由植入P型掺杂物的那部分区域面积SSUB决定，CP＝Q×SSUB。而N型掺杂物的电荷CN是由N型半导体层220中每单位体积上的N型掺杂物的掺杂密度M、N型半导体层220和P型立柱211、212、213及柱状立柱206的厚度或深度T以及半导体层220中所选定的需要进行电荷平衡这部分区域的总面积STOT所决定的。CN包括所有的N型电荷，自然也包括在P掺杂区域的面积为SSUB中的电荷。总面积STOT包括需要进行电荷平衡这部分区域的P型掺杂区域面积SSUB以及非P型掺杂区SNON。因此，STOT＝SSUB+SNON而且CN＝ρ×T×STOT，则Q×SSUB＝ρ×T×STOT，所以SSUB比STOT是一个常数，等于(T×ρ)÷Q。显而易见在本发明的各个实施例中，可以利用一种简单的二维布局方式替代原有技术中需要在三维立体架构中来考虑平衡电荷的方式，以三维的思维考虑平衡的方式一般是采用3D模型软件进行多次模拟仿真，而二维布局的基本思路是，仅仅使P型条状立柱211、212、213以及柱状立柱206它们的面积SSUB在整个需要进行电荷平衡的区域总面积STOT上选择一个面积比例关系即可，业界的设计人员对于该方案无疑是乐见其成的。
以上，通过说明和附图，给出了具体实施方式的特定结构的典型实施例，上述发明提出了现有的较佳实施例，但这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (7)

1.一种超级结布局结构，其特征在于，其中：
第一导电类型的半导体层包括有源区和围绕在有源区外侧的终端区；
在终端区的拐角区域中布置有第二导电类型的柱状立柱阵列；
在终端区的与其拐角区域相衔接的第一、第二周边区域和在有源区中均布置有第二导电类型的条状立柱；
第一周边区域和有源区的多个条状立柱并排设置并沿第一方向延伸，有源区的条状立柱朝终端区的第二周边区域延伸至它们各自的一个末端停留在第二周边区域中；
使拐角区域中第一导电类型掺杂物的电荷与第二导电类型掺杂物的电荷相互平衡；
在第一周边区域的多个条状立柱中，按照越靠近有源区条状立柱的长度越长的变化规律，使第一周边区域的多个条状立柱的长度由外至内依次逐步递增；以及
有源区中邻近拐角区域的一系列条状立柱，按照由有源区靠近第一周边区域的边缘至有源区中心的次序依次逐步递增，使拐角区域为三角形。
2.根据权利要求1所述的超级结布局结构，其特征在于，第一周边区域中每一个条状立柱的延长线上对应设置有柱状立柱阵列中的一行柱状立柱。
3.根据权利要求1所述的超级结布局结构，其特征在于，拐角区域中任意相邻的两行柱状立柱与任意相邻的两列柱状立柱定义出两组立柱，该两组立柱中同一行的柱状立柱同时位于一条与第一方向同向的线上，两组立柱中同一列的柱状立柱同时位于一条与第一方向相垂直的线上。
4.根据权利要求1所述的超级结布局结构，其特征在于，在拐角区域的柱状立柱阵列中设置有第一类、第二类柱状立柱，第一类柱状立柱子阵列具有的行和第二类柱状立柱子阵列具有的行交替间隔配置且在与第一方向相垂直的第二方向上彼此错开；
使任意一行第一类柱状立柱和相邻的另一行第一类柱状立柱之间设置有一行第二类柱状立柱，和使第一类柱状立柱子阵列中任意一列柱状立柱均与第二类柱状立柱子阵列中任意一列柱状立柱在第二方向上不重合。
5.根据权利要求1所述的超级结布局结构，其特征在于，将第一周边区域中的条状立柱、有源区中邻近拐角区域的一系列条状立柱各自邻近拐角区域的末端均设置在与第一方向的夹角成锐角的同一直线上；
在柱状立柱阵列中按照从起始于三角形中一个直角边位置处的首行柱状立柱到终止于直角三角形中斜边与另一直角边夹角位置处的末行柱状立柱的次序，使后一行柱状立柱的数量较之相邻的前一行柱状立柱的数量依次递减。
6.根据权利要求1所述的超级结布局结构，其特征在于，拐角区域中柱状立柱之间的单元间距小于或等于有源区中条状立柱之间的单元间距；以及
柱状立柱阵列边缘处靠近第一、第二周边区域或靠近有源区的任意一个柱状立柱和第一、第二周边区域或有源区中最接近于该任意一个柱状立柱的条状立柱之间的最短距离不超过有源区中条状立柱之间的单元间距。
7.根据权利要求1所述的超级结布局结构，其特征在于，半导体层中包括每单位体积上掺杂密度为ρ、掺杂深度为T的第一导电类型掺杂物，半导体层之中的柱形立柱、条状立柱中包括植入剂量为Q、掺杂深度为T的第二导电类型掺杂物；
拐角区域总面积为STOT并设计柱形立柱的整体面积为SSUB，保持SSUB比STOT是一个等于(T×ρ)÷Q的常数。
CN201510350031.4A 2015-06-18 2015-06-18 超级结布局结构 Active CN104916700B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510350031.4A CN104916700B (zh) 2015-06-18 2015-06-18 超级结布局结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510350031.4A CN104916700B (zh) 2015-06-18 2015-06-18 超级结布局结构

Publications (2)

Publication Number Publication Date
CN104916700A CN104916700A (zh) 2015-09-16
CN104916700B true CN104916700B (zh) 2018-05-25

Family

ID=54085598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510350031.4A Active CN104916700B (zh) 2015-06-18 2015-06-18 超级结布局结构

Country Status (1)

Country Link
CN (1) CN104916700B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115188800A (zh) * 2022-06-30 2022-10-14 深圳市千屹芯科技有限公司 超级结功率器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4867131B2 (ja) * 2004-01-15 2012-02-01 富士電機株式会社 半導体装置およびその製造方法
JP4907862B2 (ja) * 2004-12-10 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5015488B2 (ja) * 2005-09-07 2012-08-29 ルネサスエレクトロニクス株式会社 半導体装置
JP5228430B2 (ja) * 2007-10-01 2013-07-03 サンケン電気株式会社 半導体装置
JP5664142B2 (ja) * 2010-11-09 2015-02-04 富士電機株式会社 半導体装置
CN103493207B (zh) * 2011-07-14 2016-03-09 富士电机株式会社 高击穿电压半导体器件
CN103035723A (zh) * 2012-10-26 2013-04-10 上海华虹Nec电子有限公司 一种超级结深沟槽结构
CN204927295U (zh) * 2015-06-18 2015-12-30 中航（重庆）微电子有限公司 超级结布局结构

Also Published As

Publication number Publication date
CN104916700A (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
US8012832B2 (en) Process for manufacturing a multi-drain electronic power device integrated in semiconductor substrate and corresponding device
CN100578789C (zh) 绝缘栅型半导体装置
CN103151379B (zh) 一种半导体器件的终止结构
JP3136885B2 (ja) パワーｍｏｓｆｅｔ
TWI602300B (zh) 超接面半導體裝置及製造其之方法
TWI534987B (zh) 用於高壓半導體器件的拐角佈局及其製備方法
CN103178088B (zh) 半导体装置及其制造方法
CN104956485A (zh) 三维存储器阵列
CN106597037B (zh) 探针卡与测试方法
KR20070015309A (ko) 고전압 반도체소자
CN103828054B (zh) 半导体器件
US9472614B2 (en) Super junction semiconductor device
CN105448961B (zh) 超结器件的终端保护结构
CN105280688B (zh) 超级结半导体器件
CN101872783B (zh) 垂直超结双扩散金属氧化物半导体器件及制造方法
CN105161518B (zh) 超级结布局结构
US4206371A (en) CCD with differently doped substrate regions beneath a common electrode
CN104916700B (zh) 超级结布局结构
CN104617133B (zh) 沟槽型超级结器件的版图结构及其制造方法
CN204927294U (zh) 超级结布局结构
CN204927295U (zh) 超级结布局结构
JP5842896B2 (ja) 半導体装置
CN106463544A (zh) 具有复合沟槽和植入柱的半导体器件
TW202111959A (zh) 半導體裝置
CN108376713B (zh) 一种具有超结结构的半导体器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 401331 No. 25 Xiyong Avenue, Xiyong Town, Shapingba District, Chongqing

Patentee after: Huarun Microelectronics (Chongqing) Co., Ltd.

Address before: 401331 No. 25 Xiyong Avenue, Xiyong Town, Shapingba District, Chongqing

Patentee before: China Aviation (Chongqing) Microelectronics Co., Ltd.

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 401331 No. 25 Xiyong Avenue, Shapingba District, Chongqing

Patentee after: Huarun Microelectronics (Chongqing) Co., Ltd.

Address before: 401331 No. 25 Xiyong Avenue, Xiyong Town, Shapingba District, Chongqing

Patentee before: Huarun Microelectronics (Chongqing) Co., Ltd.