CN111192916B - 超势垒功率器件及其制造方法 - Google Patents
超势垒功率器件及其制造方法 Download PDFInfo
- Publication number
- CN111192916B CN111192916B CN201910468443.6A CN201910468443A CN111192916B CN 111192916 B CN111192916 B CN 111192916B CN 201910468443 A CN201910468443 A CN 201910468443A CN 111192916 B CN111192916 B CN 111192916B
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- type
- layer
- power device
- implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 229920005591 polysilicon Polymers 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000002347 injection Methods 0.000 claims abstract description 11
- 239000007924 injection Substances 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 238000002513 implantation Methods 0.000 claims description 55
- 238000005468 ion implantation Methods 0.000 claims description 43
- 150000002500 ions Chemical class 0.000 claims description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 239000011265 semifinished product Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000011084 recovery Methods 0.000 description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 210000000746 body region Anatomy 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- -1 aluminum-silicon-copper Chemical compound 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- QQMBHAVGDGCSGY-UHFFFAOYSA-N [Ti].[Ni].[Ag] Chemical compound [Ti].[Ni].[Ag] QQMBHAVGDGCSGY-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明供一种超势垒功率器件及其制造方法，该制造方法包括以下步骤：在N型衬底的N型外延层表面形成具有阶梯结构的氧化层，并在N型外延层表面形成第一P型注入区、第一N型注入区，且在第一N型注入区中形成第二P型注入区，在第一P型注入区形成第二N型注入区；在氧化层表面形成多晶硅层；沉积正面、背面金属层。由此制造方法获得的超势垒功率器件的综合器件性能优于传统结构的器件芯片，并且漏电电流水平要远低于传统器件。
Description
技术领域
本发明属于功率器件技术领域，尤其涉及一种超势垒功率器件及其制造方法。
背景技术
功率器件芯片是电路系统的关键部件，广泛应用于高频逆变器、数码产品、发电机、电视机等民用产品和卫星接收装置、导弹及飞机等各类先进武器控制系统和仪器仪表设备的军用场合。功率器件芯片正向着两个重要的方向拓展：
(1)向几千万乃至上万安培发展，主要可应用于高温电弧风洞、电阻焊机等场合；
(2)反向恢复时间越来越短，呈现向超快、超软、超耐用等方向发展，使得自身不仅可以用于整流场合，而且还能够在各种开关电路中有着不同的作用。此外，随着设备小型化的发展，对功率器件芯片的耐压、导通电阻、开启压降、反向恢复特性以及高温特性等要求越来越高。
通常用的功率器件芯片有普通整流器件芯片、肖特基器件芯片、PIN器件芯片。其中，肖特基器件芯片具有较低的通态压降、较大的漏电流、反向恢复时间几乎为零；PIN器件芯片具有较快的反向恢复时间，但是其通态压降很高。由此可以看出目前的功率器件芯片。可见目前的功率器件芯片尚无法同时满足反向阻断电压高、通态压降低、反向恢复时间短、反向恢复峰值电流小等要求。
发明内容
本发明的目的在于提供一种超势垒功率器件的制造方法，旨在解决现有功率器件不能同时拥有反向阻断电压高、通态压降低、反向恢复时间短、反向恢复峰值电流小等性能的问题。
进一步地，本发明还提供一种由上述方法获得的超势垒功率器件。
本发明是这样实现的：
一种超势垒功率器件的制造方法，包括以下步骤：
步骤S01.提供包括N型外延层的N型衬底；
步骤S02.在N型外延层表面的中心区域生长形成氧化层，经过光刻和刻蚀使得所述氧化层形成包括第一氧化层、第二氧化层、第三氧化层、第四氧化层的阶梯结构，所述第二氧化层在所述第一氧化层表面的中心区域，所述第三氧化层在所述第二氧化层表面的中心区域，所述第四氧化层在所述第三氧化层表面的中心区域；
步骤S03.对所述N型外延层表面进行P型离子注入，用于所述P型离子注入的注入能量应确保所述P型离子能穿过所述第一、第二、第三层氧化层，且不能穿过所述第四氧化层，形成第一P型注入区；
步骤S04.对所述N型外延层、第一氧化层、第二氧化层、第三氧化层进行光刻胶掩膜处理，随后进行N型离子注入，使所述N型离子穿过所述第四氧化层达到所述N型外延层，经退火处理，形成第一N型注入区；
步骤S05.对步骤S04得到的半成品进行P型离子注入，使所述P型离子穿过所述第四氧化层达到所述N型外延层，形成第二P型注入区，且所述P型离子的注入深度小于步骤S04中N型离子的注入深度；
步骤S06.去除所述光刻胶掩膜，并对外露的所述N型外延层表面进行N型离子注入，形成第二N型注入区；
步骤S07.在氧化层及所述N型外延层表面沉积多晶硅层，并刻蚀去除所述第二N型注入区表面的多晶硅层；
步骤S08.沉积形成正面金属层和背面金属层。
以及，一种超势垒功率器件，该超势垒功率器件由如上的制造方法获得。
本发明的有益效果如下：
相对于现有技术，本发明提供的超势垒功率器件的制造方法，具有工艺简单、加工精度高等特点，获得的超势垒功率器件相对于传统二极管而言通态压降减小了15％以上，击穿电压提高10％以上，由于有梯形氧化层，其电容变小，从而有较高的反向阻断电阻、反向恢复时间短、反向恢复峰值电流小等特点。
本发明提供的超势垒功率器件，由于是采用上述的制造方法制造得到，其源极、栅极和P型体区连接在一起作为阳极，而漏极作为阴极，器件在导通时在多晶下形成沟道，多晶中央位置由P+和N+形成超势垒传导，导通时形成垂直沟道，在保证击穿电压的情况下，降低了导通压降，综合器件性能优于传统结构的器件芯片，并且漏电电流水平要远低于传统器件。
附图说明
为了更清楚地说明本发明施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的超势垒功率器件的制造方法步骤S02形成的具有阶梯状的氧化层的示意图；
图2是本发明提供的超势垒功率器件的制造方法步骤S03进行P型离子注入形成的第一P型注入区的示意图；
图3是本发明提供的超势垒功率器件的制造方法步骤S04形成光刻胶掩膜并进行N型离子注入形成第一N型注入区的示意图；
图4是本发明提供的超势垒功率器件的制造方法步骤S05进行P型离子注入形成第二P型注入区的示意图；
图5是本发明提供的超势垒功率器件的制造方法步骤S06中去除光刻胶掩膜并进行N型离子注入形成第二N型注入区的示意图；
图6是本发明提供的超势垒功率器件的制造方法步骤S07沉积形成多晶硅层的示意图；
图7是本发明提供的超势垒功率器件的制造方法步骤S08沉积形成正面金属层和背面金属层的示意图；
其中，1-N型衬底；2-N型外延层；3-氧化层，31-第一氧化层，32-第二氧化层，33-第三氧化层，34-第四氧化层；4-第一P型注入区；5-光刻胶掩膜；6-第一N型注入区；7-第二P型注入区；8-第二N型注入区；9-多晶硅层；10-正面金属层；11-背面金属层。
具体实施方式
为了使本发明要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明一方面提供一种超势垒功率器件的制造方法。请参阅图1～7，该超势垒功率器件的制造方法包括以下步骤：
步骤S01.提供包括N型外延层2的N型衬底1，可参见图1；
步骤S02.在N型外延层2表面1050℃生长氧化层3，经过三次光刻和刻蚀形成阶梯结构，具体形成如图1的第一氧化层31、第二氧化层32、第三氧化层33、第四氧化层34四个阶梯结构，其中，T1>2T2＝2T3＝2T4，H4>2H3，H3>H2>H1，T4≥2μm。
步骤S03.在N型外延层2表面进行P型离子注入，用于P型离子注入的注入能量应确保P型离子能穿过所述第一、第二、第三层氧化层(31、32、33)，且不能穿过第四氧化层34，形成第一P型注入区4，并高温推结；具体参见图2；
步骤S04.对N型外延层2、第一氧化层31、第二氧化层32、第三氧化层33进行光刻胶掩膜处理，形成光刻胶掩膜5，随后进行N型离子注入，使N型离子穿过第四氧化层34达到N型外延层2，经退火处理，形成第一N型注入区6，具体参见图3；
步骤S05.对步骤S04得到的半成品进行P型离子注入，使P型离子穿过第四氧化层34达到N型外延层2，形成第二P型注入区7，且P型离子的注入深度小于步骤S04中N型离子的注入深度，具体参见图4；
步骤S06.去除光刻胶掩膜5，并对外露的N型外延层2表面进行N型离子注入，形成第二N型注入区8，具体参见图5；
步骤S07.在氧化层3及N型外延层2表面沉积多晶硅层9，并刻蚀去除第二N型注入区8表面的多晶硅层9，具体参见图6；
步骤S08.沉积形成正面金属层10和背面金属层11，具体参见图7。
下面对上述制造方法做详细的解释说明：
本发明涉及的N型衬底1应当清洁干燥，并且其上的N型外延层2也应当清洁干燥，避免后续加工过程中因为残留杂质或者污渍而导致加工效果差。N型衬底1的厚度可以在500μm左右，避免在加工过程中发生翘曲。N型外延层2为在N型衬底1形成的一层材料层，其厚度为3μm～50μm。
步骤S02中，将氧化层3分成第一氧化层31、第二氧化层32、第三氧化层33、第四氧化层34主要是为了便于区分不同的阶梯同时利于后续离子注入，这四层氧化层的材料并没有差别，均属于同一种材料，氧化硅生长后，经过常规工艺的三次光刻和刻蚀形成阶梯结构，其中，第一氧化层31在N型外延层2的表面，第一氧化层31的上表面至N型外延层2的上表面的距离为H1，且在N型外延层2表面的中心位置。
第二氧化层32在第一氧化层31的正上方，第二氧化层32的上表面至N型外延层2的上表面的距离为H2，H2＞H1，第二氧化层32的边界与第一氧化层31的边界的距离为T1，T1作为第一个阶梯，该第一阶梯是第一氧化层31外露部位的宽度。
第三氧化层33在第二氧化层32的正上方，第三氧化层33的上表面至N型外延层2的上表面的距离为H3，且H3＞H2，第三氧化层33的边界与第二氧化层32的边界的距离为T2，T2作为第二阶梯，该第二阶梯是第二氧化层32外露部位的宽度。
第四氧化层34在第三氧化层33的正上方，第四氧化层34的上表面至N型外延层2的上表面的距离为H4，且H4＞2H3，第四氧化层34的边界与第三氧化层33的边界的距离为T3，T3作为第三阶梯，该第三阶梯是第三氧化层33外露部位的宽度，而第四氧化层34的宽度为T4。
优选地，T4＞2T3＝2T2＝2T1，以利于离子注入后形成不同的注入深度区域，并且H4＞H3＞H2＞H1，有利于离子注入后形成不同的注入深度。
优选地，T4≥2μm，有利于形成具有一定面积的第一N型注入区6。
优选地，H4的高度在6000～8000埃之间，高度过低，在离子注入形成第一P型注入区4时能够击穿第四氧化层34，此时对应的N型外延层2出现注入离子。
本发明的氧化层3具有自对准掩膜的效果，优选地，氧化层3的材料为氧化硅。
步骤S03中，对N型外延层2表面进行P型离子注入和驱入，此时，氧化层3作为自对准掩膜，使得P型离子注入形成的第一P型离子注入区4具有阶梯状，可以获得阶梯状的体区。为了确保P型离子注入效果，注入的能量为(100～160)KeV，该注入能量可以确保P型离子能够穿透第一氧化层31、第二氧化层32、第三氧化层33，但是不能穿透第四氧化层34，由此保证第四氧化层34下方的N型外延层2局部没有P型离子注入，预留用于N型离子注入。该步骤中，P型离子注入的注入剂量为1E13～1E14。
步骤S04中，光刻胶掩膜处理，主要是为了确保N型离子注入过程中，N型离子仅穿过第四氧化层34，经过退火处理，形成第一N型注入区6，注入深度不小于0.15μm。
优选地，N型离子注入的注入剂量不小于1E15。
优选地，退火处理的温度为(1100～1200)℃，退火时间为(30～60)min。
优选地，注入深度为(0.15～0.5)μm。
步骤S05中，P型离子注入为在第四氧化层34区域进行注入，使得P型离子穿透第四氧化层34，从而达到N型外延层2中。
优选地，P型离子注入的注入剂量不小于5E16。
优选地，形成的第二P型注入区7的注入深度不大于0.1μm。
步骤S06中，去除光刻胶掩膜5后，N型外延层2的上表面除被第一氧化层31覆盖的部位外，其余部位露出，对这些露出部位进行N型离子注入，注入能量为30keV～50keV，从而形成第二N型注入区8。
步骤S07中，第二N型注入区8上表面的多晶硅层的去除方式采用常规的干法刻蚀，其采用光刻胶作为掩膜，最后去除光刻胶掩膜。
步骤S08中，正面金属层10的材料选自铝硅铜合金。背面金属层11为钛、镍、银三层金属层，其中钛与衬底1直接接触，在钛层上沉积镍，最后在镍层上沉积银。
本发明的超势垒功率器件的制造方法具有工艺简单、加工精度高等特点，获得的超势垒功率器件相对于传统二极管而言，通态压降减小15％以上，击穿电压提高10％以上，由于有梯形氧化层，其电容变小，从而有较高的反向阻断电阻、反向恢复时间短、反向恢复峰值电流小等特点。
基于上述的制造方法，本发明还提供一种超势垒功率器件。该超势垒功率器件采用上述的方法制造，其源极、栅极和P型体区连接在一起作为阳极，而漏极作为阴极，器件在导通时在多晶下形成沟道，多晶中央位置由P+和N+形成超势垒传导，导通时形成垂直沟道，在保证击穿电压的情况下，降低了导通压降，综合器件性能优于传统结构的器件芯片，并且漏电电流水平要远低于传统器件。
为了更好的说明本发明的技术方案，下面结合具体实施例进行说明。
实施例1
请参阅图1～7，本实施1提供一种超势垒功率器件的制造方法，具体包括以下步骤：
(1).提供包括N型外延层的N型衬底；N型衬底电阻率<0.005Ω/cm，N型外延层厚度9μm，电阻率2.5Ω/cm，图略；
(2).在N型外延层2上，1050℃生长厚度为7500埃的氧化硅层，经过三次光刻和刻蚀形成阶梯结构，即第一氧化层31、第二氧化层32、第三氧化层33，具体如图1所示，其中，T1>2T2＝2T3＝2T4，H4>2H3，H3>H2>H1，T1为2μm，具体详见图1。
(3).在N型外延层2表面进行P型离子注入，注入能量110KeV，注入剂量3E13；用于P型离子注入的注入能量应确保P型离子能穿过所述第一、第二、第三层氧化层(31、32、33)，且不能穿过第四氧化层34，形成第一P型注入区4；P型注入结束在1000℃下进行180分钟的推结，具体详见图2。
(4).光刻胶掩膜处理，形成光刻胶掩膜5，该光刻胶掩膜5主要是为了确保N型离子注入过程中，N型离子仅穿过第四氧化层34，经过1200℃，保温60min的退火处理，形成第一N型注入区6，N型离子的注入能量为140Kev，注入剂量为8E14，注入深度为0.2μm，具体详见图3。
(5).对步骤(4)得到的半成品进行P型离子注入，注入能量135KeV，注入剂量5E15，使P型离子穿过第四氧化层34达到N型外延层2，形成第二P型注入区7，且P型离子的注入深度为0.1μm，具体详见图4。
(6).去除光刻胶掩膜5，并对外露的N型外延层2表面进行N型离子注入，注入能量30Kev，注入剂量7.5E15，形成第二N型注入区8，具体详见图5。
(7).在氧化层3及N型外延层2表面沉积多晶硅层9，并刻蚀去除第二N型注入区8表面的多晶硅层9，多晶硅层9总厚度为8000埃，具体详见图6。
(8).沉积形成正面金属层10和背面金属层11，正面金属层10为厚度为4微米的铝硅铜，背面金属层11是钛镍银三层金属，其中钛层贴紧N型衬底1，镍层贴紧钛层，银贴紧镍层，具体详见图7。
对获得的超势垒功率器件进行性能测试，其通态压降0.475V，而传统二极管的通态压降一般为0.56V，可见本发明的通态压降比传统二极管低15％，击穿电压为120V，传统二极管的击穿电压为100V左右，因此其击穿电压提高20％。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种超势垒功率器件的制造方法，其特征在于，包括以下步骤：
步骤S01.提供包括N型外延层的N型衬底；
步骤S02.在N型外延层表面的中心区域生长形成氧化层，经过光刻和刻蚀使得所述氧化层形成包括第一氧化层、第二氧化层、第三氧化层、第四氧化层的阶梯结构，所述第二氧化层在所述第一氧化层表面的中心区域，所述第三氧化层在所述第二氧化层表面的中心区域，所述第四氧化层在所述第三氧化层表面的中心区域；
步骤S03.对所述N型外延层表面进行P型离子注入，用于所述P型离子注入的注入能量应确保所述P型离子能穿过所述第一、第二、第三层氧化层，且不能穿过所述第四氧化层，形成第一P型注入区；
步骤S04.对所述N型外延层、第一氧化层、第二氧化层、第三氧化层进行光刻胶掩膜处理，随后进行N型离子注入，使所述N型离子穿过所述第四氧化层达到所述N型外延层，经退火处理，形成第一N型注入区；
步骤S05.对步骤S04得到的半成品进行P型离子注入，使所述P型离子穿过所述第四氧化层达到所述N型外延层，形成第二P型注入区，且所述P型离子的注入深度小于步骤S04中N型离子的注入深度；
步骤S06.去除所述光刻胶掩膜，并对外露的所述N型外延层表面进行N型离子注入，形成第二N型注入区；
步骤S07.在氧化层及所述N型外延层表面沉积多晶硅层，并刻蚀去除所述第二N型注入区表面的多晶硅层；
步骤S08.沉积形成正面金属层和背面金属层。
2.如权利要求1所述的超势垒功率器件的制造方法，其特征在于，所述第一氧化层上表面至所述N型外延层上表面的距离H1、所述第二氧化层上表面至所述N型外延层上表面的距离H2、所述第三氧化层上表面至所述N型外延层上表面的距离H3及所述第四氧化层上表面至所述N型外延层上表面的距离H4满足：H4＞2H3，H3＞H2＞H1；
所述第一氧化层外露部位的宽度T1、第二氧化层外露部位的宽度T2、第三氧化层外露部位的宽度T3、第四氧化层外露部位的宽度T4满足：T4＞2T3＝2T2＝2T1。
3.如权利要求1或2所述的超势垒功率器件的制造方法，其特征在于，所述第四氧化层外露部位的宽度T4≥2μm。
4.如权利要求1或2所述的超势垒功率器件的制造方法，其特征在于，所述第四氧化层上表面至所述N型外延层上表面的距离H4在6000～8000埃。
5.如权利要求1所述的超势垒功率器件的制造方法，其特征在于，步骤S03中P型离子注入的注入能量为100～160KeV。
6.如权利要求1所述的超势垒功率器件的制造方法，其特征在于，步骤S04中N型离子注入的深度为0.15～0.5μm，步骤S05中P型离子注入的深度不大于0.1μm。
7.如权利要求1所述的超势垒功率器件的制造方法，其特征在于，步骤S03中P型离子的注入剂量为1E13～1E14；步骤S04中N型离子的注入剂量不小于1E15，退火温度为1100～1200℃，退火时间为30～60min。
8.如权利要求1所述的超势垒功率器件的制造方法，其特征在于，步骤S05中P型离子注入的剂量不小于5E16。
9.如权利要求1所述的超势垒功率器件的制造方法，其特征在于，所述第一氧化层、第二氧化层、第三氧化层、第四氧化层的材料为氧化硅。
10.一种利用权利要求1～9任一项所述的超势垒功率器件的制造方法获得的超势垒功率器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910468443.6A CN111192916B (zh) | 2019-05-31 | 2019-05-31 | 超势垒功率器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910468443.6A CN111192916B (zh) | 2019-05-31 | 2019-05-31 | 超势垒功率器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111192916A CN111192916A (zh) | 2020-05-22 |
| CN111192916B true CN111192916B (zh) | 2023-06-09 |
Family
ID=70708999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910468443.6A Active CN111192916B (zh) | 2019-05-31 | 2019-05-31 | 超势垒功率器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111192916B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001284366A (ja) * | 2000-03-31 | 2001-10-12 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| CN102194873A (zh) * | 2010-03-10 | 2011-09-21 | 台湾积体电路制造股份有限公司 | 具有多种厚度的栅极电介质的半导体元件 |
| CN102859668A (zh) * | 2010-03-30 | 2013-01-02 | 沃特拉半导体公司 | 两阶梯多蚀刻ldmos栅形成 |
| CN103489916A (zh) * | 2013-09-24 | 2014-01-01 | 无锡市晶源微电子有限公司 | 阶梯栅氧化层有源漂移区结构的n型ldmos及其制作方法 |
| CN104882382A (zh) * | 2015-05-19 | 2015-09-02 | 上海先进半导体制造股份有限公司 | Mosfet终端结构及其制造方法 |
| CN108054197A (zh) * | 2017-12-12 | 2018-05-18 | 深圳迈辽技术转移中心有限公司 | 快恢复Pin二极管及其制作方法 |
-
2019
- 2019-05-31 CN CN201910468443.6A patent/CN111192916B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001284366A (ja) * | 2000-03-31 | 2001-10-12 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| CN102194873A (zh) * | 2010-03-10 | 2011-09-21 | 台湾积体电路制造股份有限公司 | 具有多种厚度的栅极电介质的半导体元件 |
| CN102859668A (zh) * | 2010-03-30 | 2013-01-02 | 沃特拉半导体公司 | 两阶梯多蚀刻ldmos栅形成 |
| CN103489916A (zh) * | 2013-09-24 | 2014-01-01 | 无锡市晶源微电子有限公司 | 阶梯栅氧化层有源漂移区结构的n型ldmos及其制作方法 |
| CN104882382A (zh) * | 2015-05-19 | 2015-09-02 | 上海先进半导体制造股份有限公司 | Mosfet终端结构及其制造方法 |
| CN108054197A (zh) * | 2017-12-12 | 2018-05-18 | 深圳迈辽技术转移中心有限公司 | 快恢复Pin二极管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111192916A (zh) | 2020-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6344483B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN105206681B (zh) | 宽带隙高密度半导体开关器件及其制造方法 | |
| JP5725083B2 (ja) | 半導体装置 | |
| US9059086B2 (en) | Method of manufacturing semiconductor device | |
| WO1995031009A1 (en) | Voltage breakdown resistant monocrystalline silicon carbide semiconductor devices, and methods of fabricating same | |
| JP7355496B2 (ja) | 局所的な半導体ウエハの薄膜化 | |
| CN109478559B (zh) | 碳化硅半导体装置及其制造方法 | |
| CN110010467B (zh) | 具有高效边缘结构的半导体器件的制造方法 | |
| US9324806B2 (en) | Silicon carbide semiconductor device | |
| CN115602730A (zh) | 一种半导体场效应晶体管及其制备方法、电路板、设备 | |
| JP6275353B2 (ja) | 炭化珪素半導体装置 | |
| CN212365972U (zh) | 融合pn肖特基二极管 | |
| CN111192916B (zh) | 超势垒功率器件及其制造方法 | |
| JP5943846B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| CN107359117B (zh) | 高压快恢复pin二极管及其制造方法 | |
| US9960158B2 (en) | Semiconductor device | |
| CN109509706B (zh) | 一种碳化硅二极管的制备方法及碳化硅二极管 | |
| CN107579120B (zh) | 功率二极管的制备方法和功率二极管 | |
| KR101667669B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조방법 | |
| CN111192826B (zh) | 双势垒沟槽外延高压pin芯片及其制造方法 | |
| KR102424762B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
| CN216597600U (zh) | 电子器件 | |
| CN109473485B (zh) | 碳化硅二极管及其制备方法 | |
| CN210926028U (zh) | 一种碳化硅二极管 | |
| CN108701694B (zh) | 高压碳化硅肖特基二极管倒装芯片阵列 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |