JP2007250903A - ヘテロ接合バイポーラトランジスタおよびその製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2007250903A JP2007250903A JP2006073381A JP2006073381A JP2007250903A JP 2007250903 A JP2007250903 A JP 2007250903A JP 2006073381 A JP2006073381 A JP 2006073381A JP 2006073381 A JP2006073381 A JP 2006073381A JP 2007250903 A JP2007250903 A JP 2007250903A
- Authority
- JP
- Japan
- Prior art keywords
- base region
- impurity
- external base
- doped
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000012535 impurity Substances 0.000 claims abstract description 137
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 58
- 239000013078 crystal Substances 0.000 claims abstract description 34
- 229910052738 indium Inorganic materials 0.000 claims abstract description 10
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 9
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 71
- 229910052796 boron Inorganic materials 0.000 claims description 71
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 14
- 229910052799 carbon Inorganic materials 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 229910003811 SiGeC Inorganic materials 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 28
- 229920005591 polysilicon Polymers 0.000 description 28
- 238000009792 diffusion process Methods 0.000 description 21
- 230000009467 reduction Effects 0.000 description 16
- 230000008859 change Effects 0.000 description 14
- 230000000694 effects Effects 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 13
- 238000000605 extraction Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 9
- 238000002955 isolation Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910005705 Ge—B Inorganic materials 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Abstract
【課題】真性ベース領域に内在する格子歪み量の減少を防止し、高速性に優れたヘテロ接合バイポーラトランジスタを安定して提供することにある。
【解決手段】ベース領域がＳｉＧｅ混晶からなるＳｉＧｅ−ＨＢＴであって、ベース領域は、コレクタ領域１及びエミッタ領域６と接合する真性ベース領域３と、真性ベース領域３とベース電極５とを接続する外部ベース領域４とで構成されている。真性ベース領域３及び外部ベース領域４には、一導電型の第１の不純物がドープされているとともに、外部ベース領域４には、第２の不純物がさらにドープされている。第１の不純物は、その原子半径がＳｉの原子半径よりも小さいもの（例えば、ボロン等）、第２の不純物は、その原子半径が第１の原子半径よりも大きなもの（例えば、Ｇｅ、Ｉｎ、Ｇａ等）が選ばれる。
【選択図】図３
【解決手段】ベース領域がＳｉＧｅ混晶からなるＳｉＧｅ−ＨＢＴであって、ベース領域は、コレクタ領域１及びエミッタ領域６と接合する真性ベース領域３と、真性ベース領域３とベース電極５とを接続する外部ベース領域４とで構成されている。真性ベース領域３及び外部ベース領域４には、一導電型の第１の不純物がドープされているとともに、外部ベース領域４には、第２の不純物がさらにドープされている。第１の不純物は、その原子半径がＳｉの原子半径よりも小さいもの（例えば、ボロン等）、第２の不純物は、その原子半径が第１の原子半径よりも大きなもの（例えば、Ｇｅ、Ｉｎ、Ｇａ等）が選ばれる。
【選択図】図３
Description
本発明は、バイポーラトランジスタに関するものであり、特に、ベース領域にＳｉＧｅを用いたヘテロ接合バイポーラトランジスタおよびその製造方法に関する。
ヘテロ接合バイポーラトランジスタ（ＨＢＴ）は、ベース領域にエミッタ領域よりもバンドギャップの狭いＳｉＧｅ混晶を用いることにより、ベース領域に高濃度の不純物をドーピングしてもベース領域からエミッタ領域への正孔の注入を抑制できる。そのため、電流増幅率（ｈFE）を確保しつつ、ベース抵抗を下げることができ、通常のＳｉバイポーラトランジスタよりも、より高速動作が可能となる。
また、ＳｉＧｅ−ＨＢＴでは、ベース領域となるＳｉＧｅ層中に内在する格子歪みによって、キャリア移動度が増加するという効果も得られ、これにより、キャリアのベース走行時間を短縮でき、より高速動作を実現することができる（例えば、特許文献１を参照）。
一方、ＨＢＴがトランジスタ動作するために必要な部分は、エミッタ領域の直下の真性ベース領域のみであるが、ベース電極とのコンタクトを取るために、真性ベース領域に隣接して外部ベース領域を設ける必要がある。しかしながら、外部ベース領域とコレクタ領域とが重畳する領域は、外部ベース−コレクタ間の寄生容量となるため、エミッタ面積を縮小しても、高速化を十分に図ることができない。
図６に示したポリシリコンを引き出し電極として用いたＳｉＧｅ−ＨＢＴは、微細化による寄生容量の低減が容易なため、高速化に適したトランジスタ構造と言える（例えば、特許文献２を参照）。
図６に示すように、Ｓｉ基板中に形成されたコレクタ領域１０１上に、選択エピタキシャル成長法により形成されたｐ型不純物であるボロン（Ｂ）がドープされたＳｉＧｅ混晶からなる真性ベース領域１０３が形成されている。
真性ベース領域１０３中にはエミッタ領域１０６が形成され、さらに、エミッタ領域１０６を金属配線１１１と接続するために、ｎ型不純物であるリン（Ｐ）がドープされたエミッタ引き出し電極（エミッタポリシリコン電極）１０８が形成されている。エミッタ領域１０６は、エミッタポリシリコン電極１０８を形成した後、熱処理を行い、エミッタポリシリコン電極１０８からベース領域１０３中へリンを拡散させることによって形成される。イオン注入によってエミッタ領域１０６を形成すると、活性化アニーリング時に、格子間シリコンの放出によるボロンの増速拡散が生じ、高周波特性を劣化させるという問題が生じるが、ドープされたエミッタポリシリコン電極を採用することにより、ボロンの増速拡散を防止することができる。
外部ベース領域１０４及びベース引き出し電極１０５は、真性ベース領域１０３と同時に形成されるが、ベース寄生抵抗を低減するために、外部ベース領域１０４及びベース引き出し電極１０５中には、エミッタポリシリコン電極１０８をマスクとして、高濃度のボロンがイオン注入により自己整合的にドーピングされている。これにより、エミッタ領域１０６と外部ベース領域１０４との間の真性ベース領域１０３の距離を縮小でき、ベース抵抗を低減することができる。また、ベース引き出し電極（ベースポリシリコン電極）１０５は、分離領域１０２上に形成されているため、外部ベース領域とコレクタとの間の寄生容量を低減することができる。
なお、図６に示したトランジスタ構造において、エミッタポリシリコン電極１０８とベースポリシリコン電極１０５との間を電気的に絶縁するために、酸化膜や窒化膜等の絶縁膜１０７がエミッタポリシリコン電極１０８とベースポリシリコン電極１０５との間に形成されている。さらに、エミッタポリシリコン電極１０８およびベースポリシリコン電極１０５の表面には、金属配線１１１とのコンタクト抵抗を低減するためにＣｏ（コバルト）シリサイドなどのシリサイド層１０９が形成されており、Ｗ（タングステン）等で埋め込まれたコンタクトホール１１０を通じて金属配線１１１と接続されている。
このように、ポリシリコンを引き出し電極として用いたＳｉＧｅ−ＨＢＴは、微細化による寄生容量・寄生抵抗の低減が容易であり、高速化に適したトランジスタ構造と言えるが、外部ベース領域１０４にイオン注入されるボロン濃度が、例えば、５Ｅ１９ｃｍ-3以上になると、活性化アニーリング時に、格子間シリコンの放出によるボロンの増速拡散が生じ、ｈFEやアーリ電圧の低下、高周波特性の劣化といった問題が生じる。
図７に示した隆起ベース構造は、外部ベース領域１０４におけるボロンの増速拡散を防止する方法として有効な手段である（例えば、特許文献３を参照）。
図７に示すように、コレクタ領域１０１及び分離領域１０２上に形成されたＳｉＧｅエピタキシャル層（分離領域１０２上はポリシリコン層）からなる外部ベース領域１０４上には、ｐ型不純物であるボロンがドープされたポリシリコン膜１０７が形成されている。そして、外部ベース領域１０４には、ドープトポリシリコン膜１０７からボロンが拡散され、高濃度な外部ベース領域１０４になっている。このように、ドープトポリシリコン膜１０７を外部ベース領域１０４のための拡散ソースにすることによって、外部ベース領域１０４におけるボロンの増速拡散を防止することができる。
特公表平０２−５０４２０５号公報
特開２００１−３３２５６３号公報
特開２００２−３１３７９８号公報
ポリシリコンを引き出し電極として用いたＳｉＧｅ−ＨＢＴは、微細化によって寄生容量を低減することができるとともに、エミッタ領域の形成、及び外部ベース領域の高濃度化において、ドープトポリシリコン膜からのドーピング手段を適用することによって、ボロンの増速拡散を防止することができることから、バイポーラトランジスタの高速化を図る上で、優位性のある技術である。
本願発明者は、この優位性に着目して、ポリシリコンを引き出し電極として用いたＳｉＧｅ−ＨＢＴの開発を行い、デバイス構造やプロセス条件等について種々の検討を行ってきた。
しかしながら、これらの検討によって得られたデバイスの特性評価を行っていたところ、ＳｉＧｅ−ＨＢＴ固有の効果であるキャリア移動度の増加に伴う高速化が、しばしば予測通りに得られないという点に気がついた。
上述したように、Ｓｉ上に形成したＳｉＧｅ混晶を真性ベース層として用いたＳｉＧｅ−ＨＢＴの場合、真性ベース領域は、図１（ａ）に示すように格子歪み（縦方向に歪んだ状態）が内在し、歪みを受けたＳｉＧｅは、歪みのない（バルク状態）ＳｉＧｅよりもバンドギャップが小さくなるので、キャリア移動度が大きくなるはずである。
しかしながら、外部ベース領域にｐ型不純物であるボロンがドープされた場合、ボロンの原子半径は、外部ベース領域を構成するＳｉ（実際にはＳｉＧｅ混晶で構成されているが、Ｓｉの組成比が大きいので、結晶学上はＳｉで構成されているのと同視できる）の原子半径よりも小さいため、外部ベース領域へのボロンのドーピングが高濃度になると、ボロンがＳｉＧｅ混晶の格子位置に置換されることによって、ＳｉＧｅ混晶の格子定数が小さくなることが予想される。
本願発明者は、外部ベース領域におけるＳｉＧｅ混晶の格子定数の縮小が、高濃度のボロンのドーピングにより顕在化すると、外部ベース領域は、ボロンが高濃度にドーピングされていない真性ベース領域に対して、引っ張り応力を与える可能性があることに気がついた。
もし、外部ベース領域が、上記の理由により、真性ベース領域に対して、引っ張り応力を与えているとすると、図１（ｂ）に示すように、真性ベース領域に内在していた格子歪み量が減少し、その結果、キャリア移動度の増加というＳｉＧｅ−ＨＢＴ固有の効果が喪失することになる。
本願発明者は、このことを検証するために、Ｓｉ（１００）面上にＳｉＧｅ層（Ｓｉ0.79Ｇｅ0.21）をエピタキシャル成長させた試料を用いて、ＳｉＧｅ層にドーピングするボロンの濃度を変化させて、それぞれのボロン濃度に対するＳｉＧｅ層の格子定数の変化量を測定した。
図２は、その結果を示したグラフで、横軸はボロン濃度、縦軸は格子定数の変化量をそれぞれ示す。ＳｉＧｅ層の格子定数の変化量は、Ｘ線回折によるＳｉＧｅピークのシフト量から算出し、ＳｉＧｅ層中のＢ濃度はＳＩＭＳ（二次イオン質量分析）により測定した。
図２に示すように、ＳｉＧｅ層にドープされるボロンの濃度が多くなるに従い、ＳｉＧｅ層の格子定数の変化量が大きくなっていることが分かる。ボロン濃度が５Ｅ１９ｃｍ-3のＳｉＧｅ層において、その格子定数が、ノンドープのＳｉＧｅ層に対して、０．５％程度変化している。従って、外部ベース抵抗を低減することを目的として、５Ｅ１９ｃｍ-3以上の高濃度なボロンがドープされたＳｉＧｅ層は、これ以上の大きな格子定数の変化が生じていることが予想される。
本願発明者は、上述したＳｉＧｅ−ＨＢＴ固有のキャリア移動度の増加に伴う高速化が予測通りに得られない原因は、高濃度にドープされた外部ベース領域が、真性ベース領域に対して引っ張り応力を与えることによって、真性ベース領域に内在していた格子歪み量を減少させていることに起因するものと考えた。然るに、従来のＳｉＧｅ−ＨＢＴにおいて、真性ベース領域に内在する格子歪み量と、高濃度にドープされた外部ベース領域に内在する引っ張り応力との関係については、全く考慮されていなかった。
本願発明は、かかる知見に基づきなされたもので、その主な目的は、真性ベース領域に内在する格子歪み量の減少を防止し、高速性に優れたヘテロ接合バイポーラトランジスタを安定して提供することにある。
真性ベース領域に内在する格子歪み量の減少を防止するために本発明が取った解決手段は、高濃度のｐ型不純物がドープされた外部ベース領域に、ｐ型不純物よりも大きな原子半径をもつ不純物をさらにドープすることにある。すなわち、格子歪み量の減少が、外部ベース領域における引っ張り応力に起因し、この引っ張り応力は、Ｓｉよりも原子半径の小さいｐ型不純物による外部ベース領域の格子定数の縮小によって発生したことに鑑み、ｐ型不純物よりも大きな原子半径をもつ不純物（典型的には、Ｓｉよりも原子半径の大きな不純物）をさらにドープすることによって、かかる格子定数の縮小を補償し、もって、引っ張り応力の緩和若しくは消滅を図ったものである。これにより、高速性に優れたヘテロ接合バイポーラトランジスタを安定して提供することができる。
本発明に係わるヘテロ接合バイポーラトランジスタは、ベース領域がＳｉＧｅ混晶からなるヘテロ接合バイポーラトランジスタであって、ベース領域は、コレクタ領域及びエミッタ領域と接合する真性ベース領域と、該真性ベース領域とベース電極とを接続する外部ベース領域とで構成されており、真性ベース領域及び外部ベース領域には一導電型の第１の不純物がドープされているとともに、外部ベース領域には第２の不純物がさらにドープされ、外部ベース領域には真性ベース領域よりも高濃度な前記第１の不純物がドープされ、第１の不純物の原子半径はＳｉの原子半径よりも小さく、第２の不純物の原子半径はＳｉの原子半径よりも大きいことを特徴とする。
本発明によれば、Ｓｉよりも原子半径の小さい第１の不純物が高濃度にドープされた外部ベース領域に、Ｓｉよりも原子半径の大きい第２の不純物をさらにドープすることによって、外部ベース領域に発生した引っ張り応力を緩和、若しくは消滅させることができる。これにより、真性ベース領域に内在する格子歪み量を減少させることなく、高速性に優れたヘテロ接合バイポーラトランジスタを安定して実現することができる。
ある好適な実施形態において、第１の不純物はボロンであり、また、第２の不純物は、Ｇｅ、Ｉｎ、Ｇａ、Ａｌからなる群より選ばれた一の原子である。さらに、外部ベース領域にドープされた第１の不純物の濃度は、５Ｅ１９ｃｍ-3以上である。
ある好適な実施形態において、真性ベース領域と外部ベース領域との境界面には、真性ベース領域および外部ベース領域にドープされた第１の不純物の濃度差による引っ張り応力が内在し、該引っ張り応力は、外部ベース領域にドープされた第２の不純物により緩和されている。
ある好適な実施形態において、外部ベース領域にドープされている第２の不純物の濃度ピークは、外部ベース領域にドープされている第１の不純物の濃度ピークと略一致していることが好ましい。これにより、第２の不純物による格子定数の減少をより効果的に補償することができる。
ある好適な実施形態において、外部ベース領域にドープされている第２の不純物の濃度ピークは、外部ベース領域とコレクタ領域との境界面にもさらに有していることが好ましい。これにより、第２の不純物による第１の不純物の増速拡散を効果的に抑制することができる。
ある好適な実施形態において、外部ベース領域には、カーボンからなる第３の不純物がさらにドープされていることが好ましい。これにより、カーボンによる第１の不純物の増速拡散を効果的に抑制することができる。
さらに、外部ベース領域にドープされているカーボンからなる第３の不純物の濃度ピークは、外部ベース領域にドープされている第１の不純物の濃度ピークと略一致していることが好ましい。これにより、カーボンによる第１の不純物の増速拡散をより効果的に抑制することができる。
ある好適な実施形態において、第２の不純物がＧｅからなり、真性ベース領域が、Ｓｉ(1-x1)Ｇｅx1の組成を有するＳｉＧｅ混晶からなり、外部ベース領域が、Ｓｉ(1-x2)Ｇｅx2の組成を有するＳｉＧｅ混晶（ｘ１＜ｘ２）からなる。
ある好適な実施形態において、第１の不純物がボロンからなり、外部ベース領域のＧｅ濃度ｘ２が、７．５×（Ｂext−Ｂint）≦（ｘ２−ｘ１）（Ｂextは外部ベ−ス領域のボロン濃度、Ｂintは真性ベース領域のボロン濃度を表す）であることが好ましい。
また、上記ＳｉＧｅ混晶は、ＳｉＧｅＣを含む。
本発明に係わるヘテロ接合バイポーラトランジスタの製造方法は、Ｓｉ半導体層からなるコレクタ領域上に一導電型の第１の不純物がドープされたＳｉＧｅ混晶からなる真性ベース領域を形成する行程と、真性ベース領域上にＳｉ半導体層からなるエミッタ領域を形成する行程と、真性ベース領域の一部に第１の不純物をさらにドープして、真性ベース領域よりも高濃度な第１の不純物がドープされた外部ベース領域を形成する行程と、外部ベース領域に第２の不純物をさらにドープする行程とを含み、第１の不純物の原子半径はＳｉの原子半径よりも小さく、第２の不純物の原子半径はＳｉの原子半径よりも大きいことを特徴とする。
ある好適な実施形態において、第１の不純物はボロンであり、また、第２の不純物は、Ｇｅ、Ｉｎ、Ｇａ、Ａｌからなる群より選ばれた一の原子である。
本発明に係わるヘテロ接合バイポーラトランジスタ及びその製造方法によれば、Ｓｉよりも原子半径の小さい第１の不純物が高濃度にドープされた外部ベース領域に、Ｓｉよりも原子半径の大きな第２の不純物をさらにドーピングすることによって、外部ベース領域に発生した引っ張り応力を緩和、若しくは消滅させることができる。これにより、真性ベース領域に内在する格子歪み量の減少を防止し、高速性に優れたヘテロ接合バイポーラトランジスタを安定して提供することが可能となる。
以下に、本発明の実施の形態について、図面を参照しながら説明する。以下の図面においては、説明の簡略化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
（第１の実施形態）
図３は、本発明の第１の実施形態に係るヘテロ接合バイポーラトランジスタの構成を模式的に示した断面図である。ここでは、高速化に適したポリシリコン引き出し電極を用いたトランジタ構造を採用している。従って、基本的な構成は、図６に示した構成と同じである。
図３は、本発明の第１の実施形態に係るヘテロ接合バイポーラトランジスタの構成を模式的に示した断面図である。ここでは、高速化に適したポリシリコン引き出し電極を用いたトランジタ構造を採用している。従って、基本的な構成は、図６に示した構成と同じである。
図３に示すヘテロ接合バイポーラトランジスタ２０は、ベース領域がＳｉＧｅ混晶からなるＳｉＧｅ−ＨＢＴであって、ベース領域は、コレクタ領域１及びエミッタ領域６と接合する真性ベース領域３と、真性ベース領域３とベース電極５とを接続する外部ベース領域４とで構成されている。
そして、真性ベース領域３及び外部ベース領域４には、一導電型の第１の不純物がドープされているとともに、外部ベース領域４には、第２の不純物がさらにドープされている。なお、外部ベース抵抗を下げるために、外部ベース領域４には、真性ベース領域３よりも高濃度（例えば、５Ｅ１９ｃｍ-3以上）な第１の不純物がドープされている。
本発明において、第１の不純物は、その原子半径がＳｉの原子半径よりも小さいもの（例えば、ボロン等）、また、第２の不純物は、その原子半径が第１の原子半径よりも大きなもの（例えば、Ｇｅ、Ｉｎ、Ｇａ、Ａｌ等）が選ばれる。
第１の不純物（例えば、ボロン）が外部ベース領域４に高濃度にドープされると、外部ベース領域４におけるＳｉＧｅ混晶の格子定数が縮小し、外部ベース領域４は、真性ベース領域３に対して引っ張り応力を与えることになるが、外部ベース領域４にさらにドープされた第２の不純物（例えば、Ｇｅ）は、この引っ張り応力を緩和する作用を及ぼす。これにより、引っ張り応力に起因する真性ベース領域３の格子歪み量の減少を防止することができる。
すなわち、第１の不純物が外部ベース領域４に高濃度にドープされた場合、真性ベース領域３と外部ベース領域４との境界面には、真性ベース領域３および外部ベース領域４にドープされた第１の不純物の濃度差による引っ張り応力が内在し、この引っ張り応力は、外部ベース領域４にドープされた第２の不純物により緩和されることになる。
なお、第２の不純物は、その原子半径が第１の不純物の原子半径よりも大きければ、外部ベース領域４におけるＳｉＧｅ混晶の格子定数の縮小を緩和させる効果を奏するが、第２の不純物を、その原子半径がＳｉの原子半径よりも大きなもの（例えば、Ｇｅ、Ｉｎ、Ｇａ、Ａｌ等）を選ぶことによって、第２の不純物自身が、ＳｉＧｅ混晶の格子定数を拡大する方向に作用するので、外部ベース領域４におけるＳｉＧｅ混晶の格子定数の変化量を打ち消すまでの効果を発揮させることができる。
ここで、「原子半径」とは、分子、結晶内などの原子を剛体球とみなした場合の半径を意味する。原子番号が大きいものほど原子半径は大きくなる傾向があり、一般に原子半径が大きい元素ほど結晶の格子定数は大きいことが知られている。このため、ＳiＧｅ混晶中にＳｉと同属元素で原子半径の大きなＧｅを更にドーピングする、あるいはボロンの代わりにボロンよりも原子半径の大きなＡｌ、Ｇａ、ＩｎなどＰ型不純物をドーピングすることによりＳｉＧｅ混晶の格子定数は大きくなる。
次に、外部ベース領域４による引っ張り応力を緩和するため、すなわち、外部ベース領域４におけるＳｉＧｅ混晶の格子定数の縮小を補償するために必要な第２の不純物のドーパント量について、図２を参照しながら説明をする。
図２は、Ｓｉ（１００）面上にＳｉＧｅ層（Ｓｉ0.79Ｇｅ0.21）をエピタキシャル成長させた試料において、ＳｉＧｅ層にドープされたボロン濃度に対するＳｉＧｅ層の格子定数の変化量をプロットしたグラフであるが、この格子定数の変化量を補償するために必要となるＧｅ（第２の不純物）の濃度を、右縦軸にプロットしている。
なお、格子定数の変化量を補償するために必要となるＧｅ濃度は、格子定数の変化を評価する一般的な手法であるＸ線回折測定（ロッキングカーブ測定）より算出した。ＳｉＧｅ層にボロンをドープした場合、ボロンはＳｉより原子半径が小さいため格子定数が小さくなりＳｉＧｅ層のピークは高角度側にシフトする。一方、ＳｉＧｅ層にＧｅを更にドープした場合、ＧｅはＳｉよりも原子半径が大きいため格子定数が大きくなり、ＳｉＧｅ層のピークは低角度側にシフトする。このＳｉＧｅピークのシフト量より格子定数の変化量を求めることができる。一方、ドーピングしたボロンおよびＧｅ濃度はＳＩＭＳ等の他の分析手法により知ることができるため、ドーピングするボロン、Ｇｅ濃度とドーピングに伴う格子定数の変化量より図２の関係を得ることができる。
ここで、真性ベース領域３におけるＳｉＧｅ混晶を、Ｓｉ(1-x1)Ｇｅx1と、外部ベース領域４におけるＳｉＧｅ混晶を、Ｓｉ(1-x2)Ｇｅx2と、それぞれ便宜的に表すと（外部ベース領域にＧｅが余分にドープされているので、ｘ１＜ｘ２となる）、図２に示したグラフの傾きから、真性ベース領域３及び外部ベース領域４のボロン濃度を、それぞれＢint及びＢextとすると、
７．５×（Ｂext−Ｂint）＝（ｘ２−ｘ１）・・・・式１
の関係を満たした場合、外部ベース領域４は、ボロンによる格子定数の縮小が完全に打ち消された状態になる。
７．５×（Ｂext−Ｂint）＝（ｘ２−ｘ１）・・・・式１
の関係を満たした場合、外部ベース領域４は、ボロンによる格子定数の縮小が完全に打ち消された状態になる。
ただし、真性ベース領域３と外部ベース領域４とのボロン濃度差（Ｂext−Ｂint）の２倍以上のＧｅが外部ベース領域４に余分に導入されていれば、本発明の効果を十分に発揮することができる。
一方、外部ベース領域４のボロンによる格子定数の縮小を打ち消す以上の濃度のＧｅ（上記式１の右辺が左辺よりも大の関係）を導入することによって、外部ベース領域４から真性ベース領域３に、圧縮応力を逆に与えるようにすることができる。この圧縮応力によって、真性ベース領域３に内在する格子歪み量をさらに増加させることができ、ＳｉＧｅ−ＨＢＴ固有の効果（移動度の増加）をさらに発揮させることができる。
ところで、外部ベース領域４への第１の不純物（例えば、ボロン）の導入は、一般にはイオン注入によって行われるが、その場合、外部ベース領域４にドープされた第１の不純物は濃度プロファイルをもつ。すなわち、この濃度プロファイルに応じて、外部ベース領域４における格子定数の縮小量も変化する。
また、外部ベース領域４への第２の不純物（例えば、Ｇｅ）の導入も、一般には、イオン注入によって行われる。この場合、外部ベース領域４にドープされる第２の不純物の濃度ピークを、外部ベース領域４にドープされる第１の不純物の濃度ピークと略一致させるようにしてイオン注入を行えば、外部ベース領域４における格子定数の縮小量の変化に応じて、格子定数の縮小を効果的に補償することができる。
次に、本発明の実施形態に係るヘテロ接合バイポーラトランジスタ２０の製造方法につて、図４及び図５に示した工程断面図を参照しながら説明する。
まず、図４（ａ）に示すように、コレクタ領域１及び分離領域２が形成されたＳｉ基板を用意した後、図４（ｂ）に示すように、Ｓｉ基板の表面上にボロン（濃度：１Ｅ１９ｃｍ-3）がドープされたＳｉＧｅエピタキシャル層を、約３０ｎｍの厚さに成長させ、真性ベース領域３及びベース電極５を形成する。真性ベース領域３は、コレクタ領域１とヘテロ接合をなしている。また、分離領域２上に形成されたベース電極５は、多結晶になっている。
次に、図４（ｃ）に示すように、真性ベース領域３を含むＳｉＧｅエピタキシャル層上に、絶縁膜（例えば、酸化膜）７を形成し、エミッタ領域となる部分をエッチングして開口部を形成する。そして、この開口部を埋めるように、絶縁膜７上にリン（濃度：５Ｅ２０ｃｍ-3）がドープされたポリシリコン膜８を、約３００ｎｍの厚さに形成する。
さらに、図４（ｄ）に示すように、ポリシリコン膜８上にレジストマスク１３を形成した後、レジストマスク１３をマスクとして、ポリシリコン膜８及び絶縁膜７をエッチングし、エミッタ引き出し電極８を形成する。
次に、図５（ａ）に示すように、エミッタ引き出し電極８を加工したレジストマスク１３をマスクに、高濃度のボロン（濃度：５Ｅ１９ｃｍ-3）を、露出した真性ベース領域３及びベース電極５にイオン注入し、エミッタ引き出し電極８に対して外部ベース領域４を自己整合的に形成する。
ここで、図５（ｂ）に示すように、ボロン注入と同時に、エミッタ引き出し電極８をマスクに、所定の濃度のＧｅを露出した真性ベース領域３にイオン注入する。このとき、イオン注入するＧｅの濃度は、式１に基づいて決定することができる。ボロン濃度が５Ｅ１９ｃｍ-3の場合、Ｇｅ濃度を、２Ｅ２０〜５Ｅ２０ｃｍ-3の範囲に設定すれば、本発明の効果を十分に発揮することができる。
最後に、図５（ｃ）に示すように、イオン注入したボロンの活性化アニールを行い、同時に、エミッタ引き出し電極８にドープされたリンを真性ベース領域３の表面に拡散させて、エミッタ領域６を形成し、これによりヘテロ接合バイポーラトランジスタ２０を完成する。
（第１の実施形態の変形例１）
上記の実施形態では、第２の不純物としてＧｅを用いたが、ＧｅはＳｉＧｅに対してｐ型またはｎ型不純物として作用しない。一方、第２の不純物は、外部ベース領域４にドープされた第１の不純物の濃度と同程度に、外部ベース領域４に導入する必要があり、特に、第２の不純物をイオン注入で導入する場合には、結晶欠陥等の発生に留意する必要がある。
上記の実施形態では、第２の不純物としてＧｅを用いたが、ＧｅはＳｉＧｅに対してｐ型またはｎ型不純物として作用しない。一方、第２の不純物は、外部ベース領域４にドープされた第１の不純物の濃度と同程度に、外部ベース領域４に導入する必要があり、特に、第２の不純物をイオン注入で導入する場合には、結晶欠陥等の発生に留意する必要がある。
インジウム（Ｉｎ）は、ｐ型不純物として作用し、その原子半径はＳｉよりも大きいので、本発明における第２の不純物として用いることができる。そこで、外部ベース領域４へのｐ型不純物（第１の不純物）の導入として、ボロンとＩｎを併用することによって、外部ベース抵抗の低減と引っ張り応力の補償を両立させることができるので、外部ベース領域４に導入されるトータルの不純物濃度を低減することができる。これにより、第２の不純部の導入に伴う結晶欠陥等の発生を効果的に抑制することが可能となる。
（第１の実施形態の変形例２）
上述のように、本発明における第２の不純物を高濃度に外部ベース領域４に導入した場合、格子間シリコンの放出によるボロンの増速拡散が生じるおそれがある。そこで、本発明の目的である真性ベース領域３に内在する格子歪み量の減少を防止することに加え、ボロンの増速拡散を抑制する手段を講じることは、安定した性能を有するヘテロ接合バイポーラトランジスタを提供する上で有用である。
上述のように、本発明における第２の不純物を高濃度に外部ベース領域４に導入した場合、格子間シリコンの放出によるボロンの増速拡散が生じるおそれがある。そこで、本発明の目的である真性ベース領域３に内在する格子歪み量の減少を防止することに加え、ボロンの増速拡散を抑制する手段を講じることは、安定した性能を有するヘテロ接合バイポーラトランジスタを提供する上で有用である。
第２の不純物であるＧｅは、第１の不純物であるボロン（Ｂ）とペア（Ｇｅ−Ｂペア）を形成しやすいことが知られている。そこで、Ｇｅの濃度プロファイルのピーク（濃度ピーク）を、第１の不純物であるボロンの濃度ピークと、外部ベース領域４とコレクタ領域１の境界面との両方に一致するように、Ｇｅのイオン注入を２回に分けて行うことによって、格子歪み量の減少防止と、ボロンの増速拡散の抑制の両方の効果を同時に発揮させることができる。これは、外部ベース領域４とコレクタ領域１の境界面に、Ｇｅ−Ｂペアを形成することによって、外部ベース領域４にドープされたボロンが、増速拡散によりコレクタ領域１に広がることを抑制するという作用効果による。
また、カーボン（Ｃ）は、Ｓｉとペアを形成しやすいことが知られている。そこで、外部ベース領域４に、カーボンからなる第３の不純物を導入することによって、高濃度な第１の不純物（例えば、ボロン）や第２の不純物（例えば、Ｇｅ）が外部ベース領域４に導入されたことによって発生した格子間Ｓｉをカーボンで捕獲して、格子間Ｓｉ濃度を低下させることができる。これにより、格子間シリコンの放出によるボロンの増速拡散を抑制することができる。
なお、カーボンをイオン注入で外部ベース領域４に導入する場合には、カーボンの濃度ピークが、第１の不純物又は第２の不純物の濃度ピークに一致するようにイオン注入を行うと、格子間Ｓｉの捕獲をより効果的に行うことができる。
また、カーボンは、イオン注入によらず、真性ベース領域３及び外部ベース領域４をエピタキシャル成長で形成する際に、カーボンを含有（in-situドーピング）させる方法で、外部ベース領域４に導入しても同様の効果を得ることができる。
なお、ボロンの増速拡散を抑制するための外部ベース領域４へのカーボンの導入量は、０．０５ａｔ％から０．５ａｔ％程度で十分にその効果を発揮することができる。
（第２の実施形態）
本発明は、高濃度にドープされた外部ベース領域４の真性ベース領域３に対する引っ張り応力に起因して、真性ベース領域３に内在する格子歪み量が減少するという知見に基づきなされたものであるが、高濃度にドープされた外部ベース領域４は、コレクタ領域１に対しても引っ張り応力を与えている。
本発明は、高濃度にドープされた外部ベース領域４の真性ベース領域３に対する引っ張り応力に起因して、真性ベース領域３に内在する格子歪み量が減少するという知見に基づきなされたものであるが、高濃度にドープされた外部ベース領域４は、コレクタ領域１に対しても引っ張り応力を与えている。
従来、外部ベース領域４にドープされたボロンが、活性化アニーリング時に増速拡散を生じる原因は、高濃度なボロンのイオン注入によるダメージによって、大量の格子間Ｓｉが発生したことによるものと考えられていた。この場合、ボロンは基板の深さ方向に増速拡散するため、外部ベース抵抗が深くなり、その結果、ベース寄生容量の増加等に伴うトランジスタ特性が変動する。
しかしながら、イオン注入によらずに、例えば、図７に示したような隆起ベース構造を採用して、ドープトポリシリコンからボロンを拡散した場合でも、なお、増速拡散に起因すると考えられるトランジスタの特性劣化がしばしば観察された。特に、ベース寄生容量の増加以外にも、ｈFEの変動等も観測されることから、ボロンは、基板の深さ方向だけでなく、横方向にも増速拡散（これにより、エミッタ領域６と外部ベース領域４との距離が接近し、ｈFEの変動が生じたものと考えられる）が生じていることが予想される。
本願発明者は、このような増速拡散は、高濃度にドープされた外部ベース領域４とコレクタ領域１との境界面、及び外部ベース領域４と真性ベース領域３との境界面に内在する引っ張り応力に起因して生じているものと考え、本実施形態に係わる発明を想到するに至った。
すなわち、本実施形態に係わる発明は、外部ベース領域４とコレクタ領域１との境界面、及び外部ベース領域４と真性ベース領域３との境界面に内在する引っ張り応力は、Ｓｉよりも原子半径の小さいｐ型不純物（第１の不純物）による外部ベース領域の格子定数の縮小によって発生したことに鑑み、Ｓｉよりも大きな原子半径をもつ不純物（第２の不純物）をさらにドープすることによって、かかる格子定数の縮小を補償し、もって、引っ張り応力の緩和を図ったものである。これにより、外部ベース領域における第１の不純物（ボロン）の増速拡散を効果的に防止することができ、高性能なバイポーラトランジスタを実現することができる。
なお、本実施形態に適用される第２の不純物は、第１の実施形態（ＳｉＧｅ−ＨＢＴ）に適用される第２の不純物と共通するものなので、第１の実施形態においても、外部ベース領域４における第１の不純物（例えば、ボロン）の増速拡散を防止する効果も同時に発揮されている。また、この効果は、ＳｉＧｅ−ＨＢＴに限らず、ベース領域がＳｉ半導体層からなる通常のバイポーラトランジスタにおいても発揮する。
本発明の第２の実施形態に係るバイポーラトランジスタの構成は、図３に示したＳｉＧｅ−ＨＢＴと同様に、高速化に適したポリシリコン引き出し電極を用いたトランジタ構造を採用することができる。以下、図３を参照しながら、本発明の第２の実施形態に係るバイポーラトランジスタの構成を説明する。
Ｓｉ半導体層からなるベース領域が、コレクタ領域１及びエミッタ領域６と接合する真性ベース領域３と、真性ベース領域３とベース電極５とを接続する外部ベース領域４とで構成されている。そして、真性ベース領域３及び外部ベース領域４には、一導電型の第１の不純物がドープされているとともに、外部ベース領域４には、第２の不純物がさらにドープされている。なお、外部ベース抵抗を下げるために、外部ベース領域４には、真性ベース領域３よりも高濃度（例えば、５Ｅ１９ｃｍ-3以上）な第１の不純物がドープされている。
本発明において、第１の不純物は、その原子半径がＳｉの原子半径よりも小さいもの（例えば、ボロン等）、また、第２の不純物は、Ｓｉの原子半径よりも大きなもの（例えば、Ｇｅ、Ｉｎ、Ｇａ、Ａｌ等）が選ばれる。
第１の不純物が外部ベース領域４に高濃度にドープされると、外部ベース領域４におけるＳｉＧｅ混晶の格子定数が縮小し、外部ベース領域４は、コレクタ領域１に対して引っ張り応力を与えることになるが、外部ベース領域４にさらにドープされた第２の不純物は、この引っ張り応力を緩和する作用を及ぼす。これにより、引っ張り応力に起因する第１の不純物の増速拡散を防止することができる。
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。例えば、上記の第１の実施形態では、外部ベース領域４へのＧｅの導入をイオン注入で行ったが、真性ベース領域３よりもＧｅの組成比の大きなＳｉＧｅ層をエピタキシャル成長により形成してもよい。この場合、真性ベース領域３をエピタキシャル成長で形成した後、外部ベース領域４となる部分をエッチングし、再度ＳｉＧｅ層を選択エピタキシャル成長させることによって、外部ベース領域４が形成されることになる。
本発明は、高速性に優れたヘテロ接合バイポーラトランジスタの形成等に有用である。
１ コレクタ領域
２ 分離領域
３ 真性ベース領域
４ 外部ベース領域
５ ベース電極
６ エミッタ領域
７ 絶縁膜
８ エミッタ引き出し電極
１３ レジストマスク
２０ ヘテロ接合バイポーラトランジスタ（ＳｉＧｅ−ＨＢＴ）
１０１ コレクタ領域
１０２ 分離領域
１０３ 真性ベース領域
１０４ 外部ベース領域
１０５ ベ−ス電極
１０６ エミッタ領域
１０７ 絶縁膜
１０８ エミッタポリシリコン電極
１０９ シリサイド層
１１０ コンタクトホール
１１１ 金属配線
２ 分離領域
３ 真性ベース領域
４ 外部ベース領域
５ ベース電極
６ エミッタ領域
７ 絶縁膜
８ エミッタ引き出し電極
１３ レジストマスク
２０ ヘテロ接合バイポーラトランジスタ（ＳｉＧｅ−ＨＢＴ）
１０１ コレクタ領域
１０２ 分離領域
１０３ 真性ベース領域
１０４ 外部ベース領域
１０５ ベ−ス電極
１０６ エミッタ領域
１０７ 絶縁膜
１０８ エミッタポリシリコン電極
１０９ シリサイド層
１１０ コンタクトホール
１１１ 金属配線
Claims (15)
- ベース領域がＳｉＧｅ混晶からなるヘテロ接合バイポーラトランジスタであって、
前記ベース領域は、コレクタ領域及びエミッタ領域と接合する真性ベース領域と、該真性ベース領域とベース電極とを接続する外部ベース領域とで構成されており、
前記真性ベース領域及び前記外部ベース領域には、一導電型の第１の不純物がドープされているとともに、前記外部ベース領域には、第２の不純物がさらにドープされており、
前記外部ベース領域には、前記真性ベース領域よりも高濃度な前記第１の不純物がドープされ、
前記第１の不純物の原子半径は、Ｓｉの原子半径よりも小さく、
前記第２の不純物の原子半径は、Ｓｉの原子半径よりも大きい
ことを特徴とする、ヘテロ接合バイポーラトランジスタ。 - 前記第１の不純物は、ボロンであることを特徴とする、請求項１に記載のヘテロ接合バイポーラトランジスタ。
- 前記第２の不純物は、Ｇｅ、Ｉｎ、Ｇａ、Ａｌからなる群より選ばれた一の原子であることを特徴とする、請求項１に記載のヘテロ接合バイポーラトランジスタ。
- 前記外部ベース領域にドープされた前記第１の不純物の濃度は、５Ｅ１９ｃｍ-3以上であることを特徴とする、請求項１に記載のヘテロ接合バイポーラトランジスタ。
- 前記真性ベース領域と前記外部ベース領域との境界面には、前記真性ベース領域および前記外部ベース領域にドープされた前記第１の不純物の濃度差による引っ張り応力が内在し、該引っ張り応力は、前記外部ベース領域にドープされた第２の不純物により緩和されていることを特徴とする、請求項１に記載のヘテロ接合バイポーラトランジスタ。
- 前記外部ベース領域にドープされている前記第２の不純物の濃度ピークは、前記外部ベース領域にドープされている前記第１の不純物の濃度ピークと略一致していることを特徴とする、請求項１に記載のヘテロ接合バイポーラトランジスタ。
- 前記外部ベース領域にドープされている前記第２の不純物の濃度ピークは、前記外部ベース領域と前記コレクタ領域との境界面にもさらに有していることを特徴とする、請求項６に記載のヘテロ接合バイポーラトランジスタ。
- 前記外部ベース領域には、カーボンからなる第３の不純物がさらにドープされていることを特徴とする、請求項１に記載のヘテロ接合バイポーラトランジスタ。
- 前記外部ベース領域にドープされているカーボンからなる第３の不純物の濃度ピークは、前記外部ベース領域にドープされている前記第１の不純物の濃度ピークと略一致していることを特徴とする、請求項８に記載のヘテロ接合バイポーラトランジスタ。
- 前記第２の不純物がＧｅからなり、
前記真性ベース領域が、Ｓｉ(1-x1)Ｇｅx1の組成を有するＳｉＧｅ混晶からなり、
前記外部ベース領域が、Ｓｉ(1-x2)Ｇｅx2の組成を有するＳｉＧｅ混晶（ｘ１＜ｘ２）からなることを特徴とする、請求項１に記載のヘテロ接合バイポーラトランジスタ。 - 前記第１の不純物がボロンからなり、
前記外部ベース領域のＧｅ濃度ｘ２が、
７．５×（Ｂext−Ｂint）≦（ｘ２−ｘ１）（Ｂextは外部ベ−ス領域のボロン濃度、Ｂintは真性ベース領域のボロン濃度を表す）
であることを特徴とする、請求項１０に記載のヘテロ接合バイポーラトランジスタ。 - 前記ＳｉＧｅ混晶は、ＳｉＧｅＣを含むことを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ。
- Ｓｉ半導体層からなるコレクタ領域上に、一導電型の第１の不純物がドープされたＳｉＧｅ混晶からなる真性ベース領域を形成する行程と、
前記真性ベース領域上に、Ｓｉ半導体層からなるエミッタ領域を形成する行程と、
前記真性ベース領域の一部に、前記第１の不純物をさらにドープして、前記真性ベース領域よりも高濃度な前記第１の不純物がドープされた外部ベース領域を形成する行程と、
前記外部ベース領域に、第２の不純物をさらにドープする行程と
を含み、
前記第１の不純物の原子半径は、Ｓｉの原子半径よりも小さく、
前記第２の不純物の原子半径は、Ｓｉの原子半径よりも大きい
ことを特徴とする、ヘテロ接合バイポーラトランジスタの製造方法。 - 前記第１の不純物は、ボロンであることを特徴とする、請求項１３に記載のヘテロ接合バイポーラトランジスタの製造方法。
- 前記第２の不純物は、Ｇｅ、Ｉｎ、Ｇａ、Ａｌからなる群より選ばれた一の原子であることを特徴とする、請求項１３に記載のヘテロ接合バイポーラトランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006073381A JP2007250903A (ja) | 2006-03-16 | 2006-03-16 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| US11/706,338 US7859030B2 (en) | 2006-03-16 | 2007-02-15 | Heterojunction bipolar transistor and fabrication method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006073381A JP2007250903A (ja) | 2006-03-16 | 2006-03-16 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007250903A true JP2007250903A (ja) | 2007-09-27 |
| JP2007250903A5 JP2007250903A5 (ja) | 2008-10-30 |
Family
ID=38516929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006073381A Pending JP2007250903A (ja) | 2006-03-16 | 2006-03-16 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7859030B2 (ja) |
| JP (1) | JP2007250903A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9799736B1 (en) | 2016-07-20 | 2017-10-24 | International Business Machines Corporation | High acceptor level doping in silicon germanium |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04179235A (ja) * | 1990-11-14 | 1992-06-25 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
| WO2005050742A1 (en) * | 2003-11-17 | 2005-06-02 | Intel Corporation | Bipolar junction transistor with improved extrinsic base region and method of fabrication |
| US20060043529A1 (en) * | 2004-09-01 | 2006-03-02 | Dureseti Chidambarrao | Bipolar transistor with extrinsic stress layer |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8708926D0 (en) | 1987-04-14 | 1987-05-20 | British Telecomm | Bipolar transistor |
| JP2504205B2 (ja) | 1989-07-24 | 1996-06-05 | 株式会社村田製作所 | インダクタンス部品 |
| US6744079B2 (en) * | 2002-03-08 | 2004-06-01 | International Business Machines Corporation | Optimized blocking impurity placement for SiGe HBTs |
| JP2001332563A (ja) | 2000-05-23 | 2001-11-30 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタ及びその製造方法 |
| US6617220B2 (en) | 2001-03-16 | 2003-09-09 | International Business Machines Corporation | Method for fabricating an epitaxial base bipolar transistor with raised extrinsic base |
| EP1315199A1 (en) * | 2001-11-22 | 2003-05-28 | ETH Zürich | Formation of high-mobility silicon-germanium structures by low-energy plasma enhanced chemical vapor deposition |
-
2006
- 2006-03-16 JP JP2006073381A patent/JP2007250903A/ja active Pending
-
2007
- 2007-02-15 US US11/706,338 patent/US7859030B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04179235A (ja) * | 1990-11-14 | 1992-06-25 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
| WO2005050742A1 (en) * | 2003-11-17 | 2005-06-02 | Intel Corporation | Bipolar junction transistor with improved extrinsic base region and method of fabrication |
| US20060043529A1 (en) * | 2004-09-01 | 2006-03-02 | Dureseti Chidambarrao | Bipolar transistor with extrinsic stress layer |
| JP2006074040A (ja) * | 2004-09-01 | 2006-03-16 | Internatl Business Mach Corp <Ibm> | 外部応力層を持つバイポーラ・トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| US7859030B2 (en) | 2010-12-28 |
| US20070215979A1 (en) | 2007-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5076388B2 (ja) | 半導体装置及びその製造方法 | |
| US6621131B2 (en) | Semiconductor transistor having a stressed channel | |
| US7402872B2 (en) | Method for forming an integrated circuit | |
| US7315063B2 (en) | CMOS transistor and method of manufacturing the same | |
| US7943969B2 (en) | Transistor with a plurality of layers with different Ge concentrations | |
| US8017487B2 (en) | Method to control source/drain stressor profiles for stress engineering | |
| EP1014435B1 (en) | Field-effect transistor and method of producing the same | |
| US20140287564A1 (en) | Semiconductor Devices Having Shallow Junctions | |
| US20060237746A1 (en) | GeSOI transistor with low junction current and low junction capacitance and method for making the same | |
| JP2008192989A (ja) | 半導体装置とその製造方法 | |
| US20080116487A1 (en) | Methods of fabricating transistors having high carrier mobility and transistors fabricated thereby | |
| KR100250355B1 (ko) | 반도체 장치 | |
| US6867428B1 (en) | Strained silicon NMOS having silicon source/drain extensions and method for its fabrication | |
| JP2007281038A (ja) | 半導体装置 | |
| WO2009104231A1 (ja) | 半導体装置及びその製造方法 | |
| US7879657B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2007250903A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| US7579635B2 (en) | Heterojunction bipolar transistor | |
| JP3415608B2 (ja) | ヘテロバイポーラトランジスタ | |
| US6847063B2 (en) | Semiconductor device | |
| WO2022254596A1 (ja) | 半導体装置 | |
| KR100760912B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP5204794B2 (ja) | 半導体装置とその製造方法 | |
| JP5194399B2 (ja) | 保護素子及びその製造方法、並びに化合物半導体装置 | |
| JP2007081191A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080911 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080911 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120807 |