KR100836529B1 - 정전압 발생회로 - Google Patents

정전압 발생회로 Download PDF

Info

Publication number
KR100836529B1
KR100836529B1 KR1020070004208A KR20070004208A KR100836529B1 KR 100836529 B1 KR100836529 B1 KR 100836529B1 KR 1020070004208 A KR1020070004208 A KR 1020070004208A KR 20070004208 A KR20070004208 A KR 20070004208A KR 100836529 B1 KR100836529 B1 KR 100836529B1
Authority
KR
South Korea
Prior art keywords
voltage
output
reference voltage
current
capacitor
Prior art date
Application number
KR1020070004208A
Other languages
English (en)
Inventor
최태혁
Original Assignee
(주)태진기술
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)태진기술 filed Critical (주)태진기술
Priority to KR1020070004208A priority Critical patent/KR100836529B1/ko
Application granted granted Critical
Publication of KR100836529B1 publication Critical patent/KR100836529B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

본 발명은 정전압 발생회로에 관한 것으로, 입력전압을 분로(shunt) 레귤레이터 회로로 인가하여 블록 단위로 노이즈를 필터링하고 회로를 집적화시켜 출력전압을 제어함으로써 전압 및 전류를 안정화 및 전력 소모를 최소화하기 위한 하나의 집적 아이씨(IC) 칩을 구성된 것을 특징으로 하는 정전압 발생회로에 관한 것이다.
정전압 발생회로

Description

정전압 발생회로{Regulator circuit for generating stability voltage}
도 1은 본 발명에 의한 정전압 발생회로의 상세도.
도 2는 본 발명에 의한 정전압 발생회로의 블럭도.
<도면의 주요부분에 대한 부호의 설명>
51 : 기준전압 생성부 52 : 기준전압 안정화부
53 : 트렌스 컨덕턴스부 54 : 출력전압 제어부
55 : 출력전류 제어부 56 : 커패시터 레지스터 어레이단
본 발명은 정전압 발생회로에 관한 것으로, 더욱 상세하게는 입력전압을 분로(shunt) 레귤레이터 회로로 인가하여 블록 단위로 노이즈를 필터링하고 회로를 집적화시켜 출력전압을 제어함으로써 전압 및 전류를 안정화 및 전력 소모를 최소화하기 위한 정전압 발생회로에 관한 것이다.
일반적으로 정전압 회로는 각종 전자제품의 전원장치에 있어서, 안정된 전원 레벨을 확보하기 위해 기본적으로 필요한 회로로서 단일 소자로서 제품화되어 거의 모든 저전압 전원 회로에 사용되고 있다.
최근 들어 정전압 발생회로는 단일 소자로서 패키지화되어 제공되고 있는데, 통상 전원 입력단자인 기준전압단자(Ref)와, 정전압 출력단자인 캐소드, 애노드 단자가 구비된 3핀 소자로서 제품화되어 있다.
그런데, 기존 정전압 소자는 입력전원 레벨에 의해 출력레벨을 조절하는 범위가 제한적이고, 외부전압 변동시 내부회로의 바이어스 안정성이 떨어질 수 있다는 문제점이 있었다.
또한, 상기 정전압 소자는 단일 소자이지만 사이즈가 큰 편이며 많은 소모 전력을 요하는 문제점이 있었다.
따라서, 상기와 같은 문제점을 해결하기 위해 안출된 본 발명의 목적은 분 로(shunt) 레귤레이터 회로를 블록 단위로 집적시켜 어느 이상의 부하가 흐르거나 높은 온도가 흐르면 출력전압을 제어하며 블록 단위로 과부하를 제거할 수 있는 정전압 발생회로를 제공함에 있다.
또한, 본 발명의 다른 목적은 전압 및 전류를 일시 저장하여 순차적 평활 출력을 할 수 있는 정전압 발생 회로를 제공함에 있다.
아울러, 본 발명의 또 다른 목적은 소정의 바이어스 전압 및 전류를 발생시켜 잡음 제거하여 안정화시킬 수 있는 정전압 발생회로를 제공함에 있다.
그리고, 본 발명의 또 다른 목적은 각부로 통과시킴에 있어 일시 저장과 인가를 제어하여 전력 소모를 최소화할 수 있는 정전압 발생회로를 제공함에 있다.
이와 같은 목적을 달성하기 위한 본 발명의 정전압 발생회로는,
입력전압을 기준전압으로 발생시키는 기준전압 생성부와;
상기 기준전압 생성부의 출력전압을 제어하고 과부하를 제거하는 기준전압 안정화부와;
앤피앤(NPN) 트랜지스터의 베이스에 1개의 저항을 연결하며 피앤피(PNP) 트랜지스터의 에미터에 1개의 저항을 연결하고, 상기 피앤피(PNP) 트랜지스터의 베이스에 1개의 커패시터를 두어 상기 기준전압 안정화부의 출력을 인가받아 과전압과 과전류를 필터링하여 안정화된 정전압을 출력하는 트렌스 컨덕턴스부와;
상기 트렌스 컨덕턴스의 출력을 인가받아 잡음을 제거하여 안정화된 바이어스 전압을 발생시키는 출력 전압 제어부와; 상기 트렌스 컨덕턴스의 출력을 인가받아 잡음을 제거하여 안정화된 바이어스 전류를 발생시키는 출력 전류 제어부; 및
2개의 저항을 병렬 연결하여 상기 2개의 저항의 사이에 4개의 저항을 두고, 7개의 트랜지스터와 2개의 저항 및 1개의 커패시터를 두어 전압과 전류를 인가 및 일시 저장을 제어하여 전력 소모를 최소화하기 위한 커패시터 레지스터 어레이단;을 포함하여 구성된 것을 특징으로 한다.
상기 바이어스 전압 및 전류는 각각 2.5~12V 및 2mA인 것을 특징으로 한다.
이하 본 발명의 실시예를 첨부된 도면을 참조해서 상세히 설명하면 다음과 같다.
도 1은 본 발명에 의한 정전압 발생회로의 상세도이고, 도 2는 본 발명에 의한 정전압 발생 회로의 블럭도이다.
도 1 내지 도 2를 참조하면, 본 발명의 정전압 발생회로는 입력전압을 기준전압으로 발생시키는 기준전압 생성부(51)와, 어느 이상의 부하가 흐르거나 높은 온도가 흐르면 출력전압을 제어하며 블록 단위로 과부하를 제거하는 기준전압 안정화부(52)와, 과전압 및 과전류를 필터링하여 안정화된 정전압을 출력시키는 트렌스 컨덕턴스부(53)와, 잡음을 제거하여 안정화된 바이어스 전압을 발생시키는 출력전압 제어부(54)와 잡음을 제거하여 안정화된 바이어스 전류를 발생시키는 출력전류 제어부(55), 및 일시 저장과 인가를 제어하여 전력 소모를 최소화하기 위한 커패시터 레지스터 어레이단(56)을 포함하여 하나의 아이씨(IC) 칩으로 구성되어 있다.
여기서, 상기 기준전압 생성부(51) 및 기준전압 안정화부(52)는 입력전압을 14개의 트랜지스터와 트리밍 저항 2개와 1개의 커패시터를 두어 분로(shunt) 레귤레이터 회로로 구성된다. 이때, 상기 기준전압 생성부(51)는 기준전압 안정화부(52)와 초기 전력 신호를 입력받는 연계된 회로부로 분배하며 전압 및 전류를 일 정 범위내로 설정하기 위해 분로(shunt) 레귤레이터 회로를 통과시키고, 상기 기준전압 안정화부(52)는 상기 기준전압 생성부(51)와 블록 단위로 집적시켜 12V 이상의 부하가 흐르거나 85℃ 이상의 온도가 흐르면 출력전압을 제어하며 블록 단위로 과부하를 제거한다. 이때, 초기 전압을 필터링하게 된다.
여기서, 상기 트렌스 컨덕턴스부(53)는 앤피앤(NPN) 트랜지스터의 베이스에 1개의 저항을 연결하며 피앤피(PNP) 트랜지스터의 에미터에 1개의 저항을 연결하고, 상기 피앤피(PNP) 트랜지스터의 베이스에 1개의 커패시터를 접지한 블록을 두어 과전압과 과전류를 필터링하여 안정화된 정전압을 출력한다.
여기서, 출력전압 제어부(54)는 2개의 앤피앤(NPN) 트랜지스터 에미터에 1개의 저항을 연결하며 10개의 트랜지스터를 접지하고, 상기 출력전류 제어부(55)는 2개의 앤피엔(NPN) 트랜지스터의 베이스와 에미터에 각각 1개의 저항을 연결하며 2개의 피엔피(PNP) 트랜지스터의 에미터에 각각 1개의 저항을 연결하고 8개의 트랜지터와 1개의 커패시터를 접지하여 구성된다.
이때, 상기 출력전압 제어부(54)와 상기 출력전류 제어부(55)는 2.5~12V의 바이어스 전압 및 2mA의 전류를 발생시키며, 잔존하는 잡음을 제거하여 전압 및 전류를 안정화시켜 외부로 정전압을 출력한다.
여기서, 상기 커패시터 레지스터 어레이단(56)은 2개의 저항을 병렬 연결하여 상기 2개의 저항의 사이에 4개의 저항을 두어 상기 트렌스 컨덕턴스(53)의 출력을 인가받아 2.5~12V의 바이어스 전압 및 2mA의 전류를 발생시켜며, 7개의 트랜지스터와 2개의 저항 및 1개의 커패시터를 집적하여 잡음 제거함과 전압을 안정화시킨다. 이때, 상기 커패시터 레지스터 어레이단(56)은 출력전압 제어부(54)와 출력전류 제어부(55) 및 전압과 전류를 각부(51,52,53,54)로 통과시킴에 있어 전압과 전류를 인가 및 일시 저장을 제어하여 전력 소모를 전력 소모를 최소화한다.
전술한 바와 같은 정전압 발생 회로를 하나의 아이씨(IC) 칩으로 형성하여 소모 전력을 최소화하며 원가의 절감도 기대할 수 있다.
본 발명은 전술한 실시 예에 국한되지 않고 본 발명의 기술사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수가 있다.
이상에서 상세히 설명한 바와 같이, 본 발명은 기준전압 생성부 이외에 블록화한 기준전압 안정화부를 더 구성하여 어느 이상의 부하가 흐르거나 높은 온도가 흐르면 출력전압을 제어하며 블록 단위로 과부하 전압을 제거하므로써 입력변동이나 부하변동 등에서도 안정된 정전압을 유지할 수 있는 효과가 있다. 또한, 블록화하여 빠른 응답성을 가지고, 낮은 출력 다이나믹 출력 임피던스, 낮은 출력 노이즈를 가지게 되는 효과가 있다.

Claims (5)

  1. 입력전압을 기준전압으로 발생시키는 기준전압 생성부와;
    상기 기준전압 생성부의 출력전압을 제어하고 과부하를 제거하는 기준전압 안정화부와;
    앤피앤(NPN) 트랜지스터의 베이스에 1개의 저항을 연결하며 피앤피(PNP) 트랜지스터의 에미터에 1개의 저항을 연결하고, 상기 피앤피(PNP) 트랜지스터의 베이스에 1개의 커패시터를 두어 상기 기준전압 안정화부의 출력을 인가받아 과전압과 과전류를 필터링하여 안정화된 정전압을 출력하는 트렌스 컨덕턴스부와;
    상기 트렌스 컨덕턴스의 출력을 인가받아 잡음을 제거하여 안정화된 바이어스 전압을 발생시키는 출력전압 제어부와;
    상기 트렌스 컨덕턴스의 출력을 인가받아 잡음을 제거하여 안정화된 바이어스 전류를 발생시키는 출력전류 제어부; 및
    2개의 저항을 병렬 연결하여 상기 2개의 저항의 사이에 4개의 저항을 두고, 7개의 트랜지스터와 2개의 저항 및 1개의 커패시터를 두어 전압과 전류를 인가 및 일시 저장을 제어하여 전력 소모를 최소화하기 위한 커패시터 레지스터 어레이단;을 포함하여 구성된 것을 특징으로 하는 정전압 발생회로.
  2. 제 1항에 있어서,
    상기 기준전압 생성부는 14개의 트랜지스터와 트리밍 저항 2개와 1개의 커패시터를 두어 분로(shunt) 레귤레이터 회로로 구성된 것을 특징으로 하는 정전압 발생회로.
  3. 제 1항에 있어서,
    상기 바이어스 전압 및 전류는 각각 2.5~12V 및 2mA인 것을 특징으로 하는 정전압 발생회로.
  4. 제 1항에 있어서,
    상기 출력전압 제어부는 2개의 앤피앤(NPN) 트랜지스터 에미터에 1개의 저항을 연결하며 10개의 트랜지스터를 접지하여 구성된 것을 특징으로 하는 정전압 발생회로.
  5. 제 1항에 있어서,
    상기 출력전류 제어부는 2개의 앤피엔(NPN) 트랜지스터의 베이스와 에미터에 각각 1개의 저항을 연결하며 2개의 피엔피(PNP) 트랜지스터의 에미터에 각각 1개의 저항을 연결하고 8개의 트랜지터와 1개의 커패시터를 접지하여 구성된 것을 특징으로 하는 정전압 발생회로.
KR1020070004208A 2007-01-15 2007-01-15 정전압 발생회로 KR100836529B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070004208A KR100836529B1 (ko) 2007-01-15 2007-01-15 정전압 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070004208A KR100836529B1 (ko) 2007-01-15 2007-01-15 정전압 발생회로

Publications (1)

Publication Number Publication Date
KR100836529B1 true KR100836529B1 (ko) 2008-06-10

Family

ID=39770647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070004208A KR100836529B1 (ko) 2007-01-15 2007-01-15 정전압 발생회로

Country Status (1)

Country Link
KR (1) KR100836529B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102596083B1 (ko) * 2022-08-09 2023-11-01 주식회사 샤카드 폭발물 탐지 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0384166A (ja) * 1989-08-25 1991-04-09 Sumitomo Rubber Ind Ltd 止水パッキン
JPH0442936A (ja) * 1990-06-06 1992-02-13 Matsushita Electron Corp 半導体装置の製造方法
JPH0523799A (ja) * 1990-12-14 1993-02-02 Wieland Werke Ag 終端寸法の近い金属ベルトの製造のための方法及び装置
KR19990032286U (ko) * 1997-12-31 1999-07-26 추호석 정전압 안정화 전원회로
KR20000009382A (ko) * 1998-07-23 2000-02-15 김충환 정전압용 집적소자의 기준전압 안정화 회로
JP2005339423A (ja) 2004-05-31 2005-12-08 New Japan Radio Co Ltd 定電圧回路
KR20060135554A (ko) * 2005-06-24 2006-12-29 가부시키가이샤 리코 정전압 회로, 복수 개의 정전압 회로를 구비하는 전원시스템 장치 및 그 제어 방법
JP2007009902A (ja) * 2005-06-30 2007-01-18 Hyundai Motor Co Ltd Ｌｐｉエンジンの燃料供給システム
JP2007095001A (ja) * 2005-09-30 2007-04-12 Noritsu Koki Co Ltd プリント処理システム

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0384166A (ja) * 1989-08-25 1991-04-09 Sumitomo Rubber Ind Ltd 止水パッキン
JPH0442936A (ja) * 1990-06-06 1992-02-13 Matsushita Electron Corp 半導体装置の製造方法
JPH0523799A (ja) * 1990-12-14 1993-02-02 Wieland Werke Ag 終端寸法の近い金属ベルトの製造のための方法及び装置
KR19990032286U (ko) * 1997-12-31 1999-07-26 추호석 정전압 안정화 전원회로
KR20000009382A (ko) * 1998-07-23 2000-02-15 김충환 정전압용 집적소자의 기준전압 안정화 회로
JP2005339423A (ja) 2004-05-31 2005-12-08 New Japan Radio Co Ltd 定電圧回路
KR20060135554A (ko) * 2005-06-24 2006-12-29 가부시키가이샤 리코 정전압 회로, 복수 개의 정전압 회로를 구비하는 전원시스템 장치 및 그 제어 방법
JP2007009902A (ja) * 2005-06-30 2007-01-18 Hyundai Motor Co Ltd Ｌｐｉエンジンの燃料供給システム
JP2007095001A (ja) * 2005-09-30 2007-04-12 Noritsu Koki Co Ltd プリント処理システム

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
공개특허 제1995-0015938호
공개특허 제1999-029179호
등록실용신안 제0384166호
등록특허 제0442936호
등록특허 제0523799호

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102596083B1 (ko) * 2022-08-09 2023-11-01 주식회사 샤카드 폭발물 탐지 장치

Similar Documents

Publication Publication Date Title
US9785222B2 (en) Hybrid parallel regulator and power supply combination for improved efficiency and droop response with direct current driven output stage attached directly to the load
TW201534040A (zh) 開關裝置的控制電路
TW201126302A (en) Circuits and methods to produce a VPTAT and/or a bandgap voltage with low-glitch preconditioning
KR101655273B1 (ko) 스냅백 클램프 회로를 교정하고 동작시키기 위한 디바이스들 및 방법들
KR102439713B1 (ko) 스위칭 레귤레이터 동기 노드 스너버 회로
JP6638423B2 (ja) レギュレータ用半導体集積回路
JP2007244147A (ja) 集積回路用電源保護回路
KR20050006052A (ko) 반도체 집적 회로 장치
KR20140013964A (ko) 볼티지 레귤레이터
US9891646B2 (en) Capacitively-coupled hybrid parallel power supply
CN111796619A (zh) 一种防止低压差线性稳压器输出电压过冲的电路
US8030978B2 (en) Soft-start circuit
KR102021415B1 (ko) 전압 생성 회로
KR100836529B1 (ko) 정전압 발생회로
JP2013121203A (ja) サージ電圧保護回路
US8582267B2 (en) System and method to limit in-rush current
US20100182726A1 (en) Inrush current limitation circuit
TW201445866A (zh) 電源轉換電路及電子裝置
JPH09190229A (ja) 電気通信端末装置および集積回路
TWI472896B (zh) 穩壓電路
CN109600041A (zh) 一种低纹波可调电源输出电路
KR100665454B1 (ko) 스위칭 제어 정전압 발생회로
US8716994B2 (en) Analog circuit configured for fast, accurate startup
TWI458261B (zh) Digital controller with level conversion function and its level conversion circuit
US20160087602A1 (en) Adaptive feedback for power distribution network impedance barrier suppression

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150612

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160609

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 12